JP2021191184A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2021191184A JP2021191184A JP2020096957A JP2020096957A JP2021191184A JP 2021191184 A JP2021191184 A JP 2021191184A JP 2020096957 A JP2020096957 A JP 2020096957A JP 2020096957 A JP2020096957 A JP 2020096957A JP 2021191184 A JP2021191184 A JP 2021191184A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- voltage side
- flying capacitor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本開示は、直流電力を別の電圧の直流電力に変換するDC/DC変換装置に関する。 The present disclosure relates to a DC / DC converter that converts DC power into DC power of another voltage.
蓄電池、太陽電池、燃料電池などに接続されるパワーコンディショナでは、DC/DCコンバータとインバータが使用される。DC/DCコンバータとインバータは、高効率な電力変換と小型設計が望まれる。それを実現するためのDC/DCコンバータとして、リアクトルの後段に、フライングキャパシタ回路(直列接続された4つのスイッチング素子と、第2スイッチング素子と第3スイッチング素子に並列接続されたフライングキャパシタで構成される)を接続し、リアクトルとフライングキャパシタ回路の接続点の電圧を3レベル化したマルチレベル電力変換装置が提案されている(例えば、特許文献1参照)。 A DC / DC converter and an inverter are used in a power conditioner connected to a storage battery, a solar cell, a fuel cell, or the like. Highly efficient power conversion and compact design are desired for DC / DC converters and inverters. As a DC / DC converter to realize this, a flying capacitor circuit (four switching elements connected in series and a flying capacitor connected in parallel to the second switching element and the third switching element is configured after the reactor. A multi-level power conversion device has been proposed in which the voltage at the connection point between the reactor and the flying capacitor circuit is divided into three levels (see, for example, Patent Document 1).
マルチレベル電力変換装置は、各スイッチング素子に印加される電圧を小さくでき、それによりスイッチング損失を少なくでき、高効率な電力変換を実現する。上記フライングキャパシタ回路を利用したマルチレベル電力変換装置では3レベル化することにより、フライングキャパシタ回路を構成する各スイッチング素子に印加される電圧を、直流バス電圧の1/2倍まで小さくすることができる。 The multi-level power conversion device can reduce the voltage applied to each switching element, thereby reducing the switching loss and realizing highly efficient power conversion. In the multi-level power conversion device using the flying capacitor circuit, the voltage applied to each switching element constituting the flying capacitor circuit can be reduced to 1/2 times the DC bus voltage by increasing the level to three. ..
それにより、インバータのフルブリッジ部で使用している比較的高い耐圧(例えば、600V)のスイッチング素子を使用せずに、比較的低い耐圧(例えば、300V)のスイッチング素子で構成することが可能となる。耐圧の低いスイッチング素子は耐圧の高いスイッチング素子に対して安価であり、かつ電力変換中の導通損失、スイッチング損失などが少なく、さらなる高効率化に寄与する。 As a result, it is possible to configure a switching element with a relatively low withstand voltage (for example, 300V) without using a switching element with a relatively high withstand voltage (for example, 600V) used in the full bridge portion of the inverter. Become. A switching element with a low withstand voltage is cheaper than a switching element with a high withstand voltage, and has less conduction loss and switching loss during power conversion, which contributes to further improvement in efficiency.
上述したようなマルチレベル電力変換装置において、フライングキャパシタのプリチャージが不十分な状態でコンバータの動作を開始させると、過電流が発生することがあった。 In the multi-level power conversion device as described above, when the converter operation is started in a state where the precharge of the flying capacitor is insufficient, an overcurrent may occur.
本開示はこうした状況に鑑みなされたものであり、その目的は、安全に起動することができる、フライングキャパシタを用いたDC/DC変換装置を提供することにある。 The present disclosure has been made in view of these circumstances and an object of the present invention is to provide a DC / DC converter using a flying capacitor that can be started safely.
上記課題を解決するために、本開示のある態様のDC/DC変換装置は、高圧側直流電源に並列接続される高圧側コンデンサと、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源が接続される、フライングキャパシタ部と、前記低圧側直流電源の両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、前記低圧側直流電源と前記リアクトルとの間に設けられる低圧側スイッチ回路と、 前記フライングキャパシタの各電圧を計測する電圧センサと、前記直列接続された複数のスイッチング素子と、前記低圧側スイッチ回路を制御する制御部と、を備える。前記制御部は、本DC/DC変換装置の起動時において、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの電圧をもとに、前記フライングキャパシタ部のスイッチング動作を開始するタイミングを決定する。 In order to solve the above problems, the DC / DC converter of one aspect of the present disclosure includes a high voltage side capacitor connected in parallel to a high voltage side DC power supply, a plurality of switching elements connected in series, and at least one flying capacitor. The high voltage side DC power supply is connected to both ends of the plurality of switching elements connected in series, and the low voltage side DC power supply is connected to both ends of some of the plurality of switching elements constituting the plurality of switching elements connected in series. A flying capacitor unit, at least one reactor inserted in the path between both ends of the low-voltage side DC power supply, and both ends of the plurality of switching elements, and the low-voltage side DC power supply and the reactor. A low-voltage side switch circuit provided between the two, a voltage sensor for measuring each voltage of the flying capacitor, a plurality of switching elements connected in series, and a control unit for controlling the low-voltage side switch circuit. .. At the time of starting the DC / DC converter, the control unit determines the timing to start the switching operation of the flying capacitor unit based on the voltage of the flying capacitor after turning on the low voltage side switch circuit. do.
本開示によれば、フライングキャパシタを用いたDC/DC変換装置を安全に起動することができる。 According to the present disclosure, a DC / DC converter using a flying capacitor can be safely started.
図1は、実施の形態1に係るDC/DC変換装置3の構成を説明するための図である。実施の形態1に係るDC/DC変換装置3は、双方向の昇降圧DC/DCコンバータである。DC/DC変換装置3は、低圧側直流電源2から供給される直流電力を昇圧して高圧側直流電源1に供給することができる。またDC/DC変換装置3は、高圧側直流電源1から供給される直流電力を降圧して低圧側直流電源2に供給することができる。
FIG. 1 is a diagram for explaining the configuration of the DC /
低圧側直流電源2は例えば、蓄電池、電気二重層コンデンサなどが該当する。高圧側直流電源1は例えば、双方向DC/ACインバータが接続された直流バスなどが該当する。当該双方向DC/ACインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ(回生機能あり)に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のDC/DCコンバータや、他の蓄電池用のDC/DCコンバータがさらに接続されていてもよい。
The low-voltage side
DC/DC変換装置3は、第1低圧側コンデンサC1、低圧側リレーRY2、第2低圧側コンデンサC2、リアクトルL1、フライングキャパシタ部30、第1分割コンデンサC4a、第2分割コンデンサC4b、高圧側コンデンサC3、高圧側リレーRY1、第1電圧センサ41、第2電圧センサ42、第3電圧センサ43、及び制御部40を含む。
The DC /
第1低圧側コンデンサC1及び第2低圧側コンデンサC2が、低圧側直流電源2と並列に接続される。第1低圧側コンデンサC1及び第2低圧側コンデンサC2は、低圧側直流電源2の電圧を安定化させる平滑コンデンサとして作用とする。第1低圧側コンデンサC1の正側端子と第2低圧側コンデンサC2の正側端子間を接続する経路に低圧側リレーRY2が挿入される。
The first low-voltage side capacitor C1 and the second low-voltage side capacitor C2 are connected in parallel with the low-voltage side
高圧側コンデンサC3が高圧側直流電源1と並列に接続される。高圧側コンデンサC3は、高圧側直流電源1の電圧を安定化させる平滑コンデンサとして作用とする。高圧側コンデンサC3と高圧側直流電源1との間に高圧側リレーRY1が設けられる。図1に示す例では、正側の直流バスの、高圧側コンデンサC3の正側端子が接続されるノードと高圧側直流電源1の正側端子が接続されるノードとの間の部分に、高圧側リレーRY1が挿入される。
The high-voltage side capacitor C3 is connected in parallel with the high-voltage side
高圧側直流電源1の両端のそれぞれに接続された正側の直流バスと負側の直流バスの間に、第1分割コンデンサC4a及び第2分割コンデンサC4bが直列に接続される。第1分割コンデンサC4a及び第2分割コンデンサC4bは、高圧側直流電源1の電圧Eを1/2に分圧する作用、フライングキャパシタ部30内で発生するサージ電圧を抑制するためのスナバコンデンサとしての作用を有する。
The first division capacitor C4a and the second division capacitor C4b are connected in series between the positive DC bus and the negative DC bus connected to both ends of the high-voltage side
正側の直流バスと負側の直流バスの間に、フライングキャパシタ部30が接続される。図1に示す回路構成では、フライングキャパシタ部30は、上側の第1フライングキャパシタ回路と下側の第2フライングキャパシタ回路が直列に接続されて構成される。リアクトルL1は、低圧側直流電源2の正側端子と、第1フライングキャパシタ回路の中点間に接続される。低圧側直流電源2の負側端子と、第2フライングキャパシタ回路の中点が接続される。第1フライングキャパシタ回路と第2フライングキャパシタ回路との間の接続点は、高圧側直流電源1の中間電位点M(第1分割コンデンサC4aと第2分割コンデンサC4bの分圧点)に接続される。
The
上述した低圧側リレーRY2は、低圧側直流電源2及び第1低圧側コンデンサC1と、第2低圧側コンデンサC2及びリアクトルL1との間に設けられ、両者を電気的に遮断することができる。
The low-voltage side relay RY2 described above is provided between the low-voltage side
上側の第1フライングキャパシタ回路は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3、第4スイッチング素子S4及び第1フライングキャパシタC5aを含む。下側の第2フライングキャパシタ回路は、第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7、第8スイッチング素子S8及び第2フライングキャパシタC5bを含む。第1スイッチング素子S1−第8スイッチング素子S8は、正側の直流バスと負側の直流バスの間に直列に接続される。 The upper first flying capacitor circuit includes a first switching element S1, a second switching element S2, a third switching element S3, a fourth switching element S4, and a first flying capacitor C5a. The lower second flying capacitor circuit includes a fifth switching element S5, a sixth switching element S6, a seventh switching element S7, an eighth switching element S8, and a second flying capacitor C5b. The first switching element S1 to the eighth switching element S8 are connected in series between the DC bus on the positive side and the DC bus on the negative side.
第1フライングキャパシタC5aは、第1スイッチング素子S1と第2スイッチング素子S2との接続点と、第3スイッチング素子S3と第4スイッチング素子S4との接続点との間に接続され、第1スイッチング素子S1−第4スイッチング素子S4により充放電される。第2フライングキャパシタC5bは、第5スイッチング素子S5と第6スイッチング素子S6との接続点と、第7スイッチング素子S7と第8スイッチング素子S8との接続点との間に接続され、第5スイッチング素子S5−第8スイッチング素子S8により充放電される。 The first flying capacitor C5a is connected between the connection point between the first switching element S1 and the second switching element S2 and the connection point between the third switching element S3 and the fourth switching element S4, and is connected to the first switching element. S1-Charged and discharged by the fourth switching element S4. The second flying capacitor C5b is connected between the connection point between the fifth switching element S5 and the sixth switching element S6 and the connection point between the seventh switching element S7 and the eighth switching element S8, and is connected to the fifth switching element. S5-charged and discharged by the eighth switching element S8.
第1フライングキャパシタ回路の中点には、第1スイッチング素子S1の上側端子に印加される高圧側直流電源1の電圧E[V]と、第4スイッチング素子S4の下側端子に印加される1/2E[V]の間の範囲の電位が生成される。第1フライングキャパシタC5aは1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第1フライングキャパシタ回路の中点には、概ね、E[V]、3/4E[V]、1/2E[V]の3レベルの電位が生成される。
At the midpoint of the first flying capacitor circuit, the voltage E [V] of the high-voltage side
第2フライングキャパシタ回路の中点には、第5スイッチング素子S5の上側端子に印加される1/2E[V]と、第8スイッチング素子S8の下側端子に印加される0[V]の間の範囲の電位が生成される。第2フライングキャパシタC5bは1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第2フライングキャパシタ回路の中点には、概ね、1/2E[V]、1/4E[V]、0[V]の3レベルの電位が生成される。 At the midpoint of the second flying capacitor circuit, between 1 / 2E [V] applied to the upper terminal of the fifth switching element S5 and 0 [V] applied to the lower terminal of the eighth switching element S8. Potentials in the range of are generated. The second flying capacitor C5b is initially charged (precharged) so as to have a voltage of 1 / 4E [V], and charging / discharging is repeated centering on the voltage of 1 / 4E [V]. Therefore, at the midpoint of the second flying capacitor circuit, three levels of potentials of 1 / 2E [V], 1 / 4E [V], and 0 [V] are generally generated.
第1スイッチング素子S1−第8スイッチング素子S8にはそれぞれ、第1ダイオードD1−第8ダイオードD8が逆並列に形成/接続される。第1スイッチング素子S1−第8スイッチング素子S8には、高圧側直流電源1の電圧より低い耐圧のスイッチング素子が使用される。以下、本実施の形態では第1スイッチング素子S1−第8スイッチング素子S8に、150V耐圧のNチャネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。NチャネルMOSFETでは、ソースからドレイン方向に寄生ダイオードが形成される。
A first diode D1 to an eighth diode D8 are formed / connected in antiparallel to each of the first switching element S1 and the eighth switching element S8. As the first switching element S1 to the eighth switching element S8, a switching element having a withstand voltage lower than the voltage of the high-voltage side
なお、第1スイッチング素子S1−第8スイッチング素子S8にIGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタを使用してもよい。その場合、第1スイッチング素子S1−第8スイッチング素子S8に寄生ダイオードは形成されず、第1スイッチング素子S1−第8スイッチング素子S8にそれぞれ外付けダイオードが逆並列に接続される。なお、一般的なシリコン(Si)半導体に限らず、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンド(C)等を使用したワイドバンドギャップ半導体を用いてもよい。 An IGBT (Insulated Gate Bipolar Transistor) or a bipolar transistor may be used for the first switching element S1 to the eighth switching element S8. In that case, a parasitic diode is not formed in the first switching element S1-eighth switching element S8, and an external diode is connected to the first switching element S1-eighth switching element S8 in antiparallel. Not limited to general silicon (Si) semiconductors, wide bandgap semiconductors using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), diamond (C) and the like may be used.
第1電圧センサ41は、第1フライングキャパシタC5aの両端電圧を計測して、計測した電圧値を制御部40に出力する。第2電圧センサ42は、第2フライングキャパシタC5bの両端電圧を計測して、計測した電圧値を制御部40に出力する。第3電圧センサ43は、高圧側コンデンサC3の両端電圧を計測して、計測した電圧値を制御部40に出力する。なお、図1には示していないが、第2低圧側コンデンサC2の両端電圧を計測する電圧センサ、及びリアクトルL1に流れる電流を計測する電流センサが設けられ、それぞれの計測値が制御部40に出力される。
The
制御部40は、第1フライングキャパシタ回路及び第2フライングキャパシタ回路を制御して、低圧側直流電源2から高圧側直流電源1へ昇圧動作で直流電力を伝送することができる。また高圧側直流電源1から低圧側直流電源2へ降圧動作で直流電力を伝送することができる。より具体的には制御部40は、第1スイッチング素子S1−第8スイッチング素子S8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子S1−第8スイッチング素子S8をオン/オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。
The
制御部40の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、FPGA、ASIC、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The configuration of the
図2は、図1に示したDC/DC変換装置3の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンをまとめた図である。図2に示すスイッチングパターンでは、第1スイッチング素子S1及び第8スイッチング素子S8の組と、第4スイッチング素子S4及び第5スイッチング素子S5の組とが相補関係となる。また第2スイッチング素子S2及び第7スイッチング素子S7の組と、第3スイッチング素子S3及び第6スイッチング素子S6の組とが相補関係となる。
FIG. 2 is a diagram summarizing the switching patterns of the first switching element S1 to the eighth switching element S8 of the DC /
制御部40は、4つのモードを使用して昇圧動作または降圧動作を実行する。
モードaでは制御部40は、第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオン状態、並びに第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオフ状態に制御する。モードaでは、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点間の電圧(即ち、フライングキャパシタ部30の低圧側の入出力電圧VL)は1/2Eとなる。
The
In the mode a, the
モードbでは制御部40は、第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオン状態、並びに第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオフ状態に制御する。モードbでは、フライングキャパシタ部30の低圧側の入出力電圧VLは1/2Eとなる。
In the mode b, the
モードcでは制御部40は、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオン状態、並びに第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオフ状態に制御する。モードcでは、フライングキャパシタ部30の低圧側の入出力電圧VLはEとなる。
In the mode c, the
モードdでは制御部40は、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオン状態、並びに第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオフ状態に制御する。モードdでは、フライングキャパシタ部30の低圧側の入出力電圧VLは0となる。
In the mode d, the
図3(a)−(d)は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図4(a)−(d)は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためMOSFETを単純なスイッチ記号で描いている。 3 (a)-(d) is a circuit diagram showing a current path of each switching pattern at the time of boosting operation. 4 (a)-(d) is a circuit diagram showing a current path of each switching pattern at the time of step-down operation. The MOSFET is drawn with a simple switch symbol to simplify the drawing.
図3(a)は昇圧動作時のモードaの電流経路を示し、図3(b)は昇圧動作時のモードbの電流経路を示し、図3(c)は昇圧動作時のモードcの電流経路を示し、図3(d)は昇圧動作時のモードdの電流経路を示している。同様に、図4(a)は降圧動作時のモードaの電流経路を示し、図4(b)は降圧動作時のモードbの電流経路を示し、図4(c)は降圧動作時のモードcの電流経路を示し、図4(d)は降圧動作時のモードdの電流経路を示している。 FIG. 3A shows the current path of mode a during boosting operation, FIG. 3B shows the current path of mode b during boosting operation, and FIG. 3C shows the current of mode c during boosting operation. The path is shown, and FIG. 3D shows the current path of the mode d at the time of boosting operation. Similarly, FIG. 4A shows the current path of the mode a during the step-down operation, FIG. 4B shows the current path of the mode b during the step-down operation, and FIG. 4C shows the mode during the step-down operation. The current path of c is shown, and FIG. 4 (d) shows the current path of the mode d at the time of step-down operation.
昇圧動作時と降圧動作時とで電流の向きが反対になる。モードaにおいて、図3(a)に示すように昇圧動作時は第1フライングキャパシタC5a及び第2フライングキャパシタC5bが充電動作となるが、図4(a)に示すように降圧動作時は第1フライングキャパシタC5a及び第2フライングキャパシタC5bが放電動作となる。モードbにおいて、図3(b)に示すように昇圧動作時は第1フライングキャパシタC5a及び第2フライングキャパシタC5bが放電動作となるが、図4(b)に示すように降圧動作時は第1フライングキャパシタC5a及び第2フライングキャパシタC5bが充電動作となる。 The direction of the current is opposite between the step-up operation and the step-down operation. In the mode a, the first flying capacitor C5a and the second flying capacitor C5b are charged during the boosting operation as shown in FIG. 3A, but the first flying capacitor C5b is charged during the stepping down operation as shown in FIG. 4A. The flying capacitor C5a and the second flying capacitor C5b are discharged. In the mode b, the first flying capacitor C5a and the second flying capacitor C5b are discharged during the boosting operation as shown in FIG. 3B, but the first flying capacitor C5b is discharged during the stepping down operation as shown in FIG. 4B. The flying capacitor C5a and the second flying capacitor C5b are in the charging operation.
制御部40は低圧側直流電源2から高圧側直流電源1へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、リアクトルL1に流れる電流の計測値が、当該正方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。反対に、制御部40は高圧側直流電源1から低圧側直流電源2へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、リアクトルL1に流れる電流の計測値が、当該負方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。
When the
また制御部40は、低圧側直流電源2の電圧と高圧側直流電源1の電圧との比率が設定値より小さい場合、モードa、モードb及びモードcを使用して電力を伝送する。また制御部40は、当該比率が当該設定値より大きい場合、モードa、モードb及びモードdを使用して電力を伝送する。また制御部40は、当該比率が当該設定値と一致する場合、モードa及びモードbを使用して電力を伝送する。
Further, when the ratio of the voltage of the low-voltage side
上記設定値は、第1フライングキャパシタC5aの電圧と第2フライングキャパシタC5bの電圧の合計電圧1/2Eと、高圧側直流電源1の電圧Eとの比率に応じて設定される。本実施の形態では上記設定値は2に設定される。
The above set value is set according to the ratio of the
制御部40は、電流指令値と、リアクトルL1に流れる電流の計測値とが一致し、かつ第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧がそれぞれ1/4Eになるようにデューティ比を生成する。具体的には制御部40は、リアクトルL1に流れる電流の計測値が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。
The
図5は、昇圧比が2倍以上の場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図6は、昇圧比が2倍未満の場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図5及び図6に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、180°位相がずれた2つのキャリア信号(図5及び図6では三角波)を使用する。デューティ比dutyは2つのキャリア信号と比較される閾値となる。昇圧比が2倍以上の場合、デューティ比dutyは0.5〜1.0の範囲の値をとり、昇圧比が2倍未満の場合、デューティ比dutyは0.0〜0.5の範囲の値をとる。 FIG. 5 is a timing chart showing an example of a switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is twice or more. FIG. 6 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the boost ratio is less than twice. The control examples shown in FIGS. 5 and 6 show a control example using the double carrier drive system. In the double carrier drive system, two carrier signals (triangular wave in FIGS. 5 and 6) that are 180 ° out of phase are used. The duty ratio duty is a threshold value to be compared with the two carrier signals. When the boost ratio is 2 times or more, the duty ratio duty takes a value in the range of 0.5 to 1.0, and when the boost ratio is less than 2 times, the duty ratio duty is in the range of 0.0 to 0.5. Take a value.
太線のキャリア信号とデューティ比dutyの比較結果により、第1スイッチング素子S1及び第8スイッチング素子S8に供給する第1ゲート信号と、第4スイッチング素子S4及び第5スイッチング素子S5に供給する第4ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比dutyより高い領域では、第1ゲート信号がオン及び第4ゲート信号がオフになる。太線のキャリア信号がデューティ比dutyより低い領域では、第1ゲート信号がオフ及び第4ゲート信号がオンになる。第1ゲート信号と第4ゲート信号は相補関係にある。なお、第1ゲート信号と第4ゲート信号のオン/オフが切り替わる際に、第1ゲート信号と第4ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thick wire and the duty ratio duty, the first gate signal supplied to the first switching element S1 and the eighth switching element S8 and the fourth gate supplied to the fourth switching element S4 and the fifth switching element S5. Generate a signal. Specifically, in the region where the carrier signal of the thick line is higher than the duty ratio duty, the first gate signal is turned on and the fourth gate signal is turned off. In the region where the carrier signal of the thick line is lower than the duty ratio duty, the first gate signal is turned off and the fourth gate signal is turned on. The first gate signal and the fourth gate signal are in a complementary relationship. A dead time period is set in which the first gate signal and the fourth gate signal are turned off at the same time when the first gate signal and the fourth gate signal are switched on / off.
細線のキャリア信号とデューティ比dutyの比較結果により、第2スイッチング素子S2及び第7スイッチング素子S7に供給する第2ゲート信号と、第3スイッチング素子S3及び第6スイッチング素子S6に供給する第3ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比dutyより高い領域では、第2ゲート信号がオン及び第3ゲート信号がオフになる。細線のキャリア信号がデューティ比dutyより低い領域では、第2ゲート信号がオフ及び第3ゲート信号がオンになる。第2ゲート信号と第3ゲート信号は相補関係にある。なお、第2ゲート信号と第3ゲート信号のオン/オフが切り替わる際に、第2ゲート信号と第3ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thin wire and the duty ratio duty, the second gate signal supplied to the second switching element S2 and the seventh switching element S7 and the third gate supplied to the third switching element S3 and the sixth switching element S6. Generate a signal. Specifically, in the region where the carrier signal of the thin wire is higher than the duty ratio duty, the second gate signal is turned on and the third gate signal is turned off. In the region where the carrier signal of the thin wire is lower than the duty ratio duty, the second gate signal is turned off and the third gate signal is turned on. The second gate signal and the third gate signal are in a complementary relationship. A dead time period is set in which the second gate signal and the third gate signal are turned off at the same time when the second gate signal and the third gate signal are switched on / off.
昇圧比が2倍以上の場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードdを挿入する。即ち制御部40は、モードa→モードd→モードb→モードd→モードa→モードd→モードb→モードd・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍以上の場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードdの期間が長くなり、伝達されるエネルギー量が増大する。
When the boost ratio is twice or more, the
昇圧比が2倍未満の場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードcを挿入する。即ち制御部40は、モードa→モードc→モードb→モードc→モードa→モードc→モードb→モードc・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍未満の場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードcの期間が短くなり、伝達されるエネルギー量が増大する。
When the boost ratio is less than twice, the
昇圧比が理想的に2倍を維持し、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧がそれぞれ理想的に1/4Eを維持すれば、デューティ比dutyは0.5を維持する。 If the boost ratio is ideally maintained at 2 times and the voltages of the first flying capacitor C5a and the second flying capacitor C5b are ideally maintained at 1 / 4E, the duty ratio duty is maintained at 0.5.
制御部40は、第1フライングキャパシタC5aの電圧と第2フライングキャパシタC5bの電圧の合計電圧が1/2Eを下回ると、モードa及びモードbの内、充電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。反対に制御部40は、第1フライングキャパシタC5aの電圧と第2フライングキャパシタC5bの電圧の合計電圧が1/2Eを上回ると、モードa及びモードbの内、放電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。
When the total voltage of the voltage of the first flying capacitor C5a and the voltage of the second flying capacitor C5b is less than 1 / 2E, the
なお制御部40は、第1フライングキャパシタC5a及び第2フライングキャパシタC5bを使用せずに、モードcとモードdを交互に切り替えることにより、DC/DC変換装置3に通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。
The
図1に示した回路構成において、高圧側コンデンサC3、第1分割コンデンサC4a及び第2分割コンデンサC4bには、相対的に低容量のコンデンサが使用される。これらのコンデンサは厳密に電圧を維持する必要がなく、高圧側コンデンサC3は平滑化作用があれば足り、第1分割コンデンサC4a及び第2分割コンデンサC4bは分圧作用があれば足りる。 In the circuit configuration shown in FIG. 1, a relatively low-capacity capacitor is used for the high-voltage side capacitor C3, the first dividing capacitor C4a, and the second dividing capacitor C4b. These capacitors do not need to maintain the voltage strictly, the high-voltage side capacitor C3 is sufficient if it has a smoothing action, and the first dividing capacitor C4a and the second dividing capacitor C4b are sufficient if they have a voltage dividing action.
これに対して、第1フライングキャパシタC5a及び第2フライングキャパシタC5bには、相対的に大容量のコンデンサが使用される。第1フライングキャパシタC5a及び第2フライングキャパシタC5bのそれぞれの充電状態では、1/4Eの電圧を、できるだけ高精度に維持する必要がある。 On the other hand, a capacitor having a relatively large capacity is used for the first flying capacitor C5a and the second flying capacitor C5b. In each of the charged states of the first flying capacitor C5a and the second flying capacitor C5b, it is necessary to maintain the voltage of 1 / 4E with as high accuracy as possible.
なお、高圧側コンデンサC3、第1分割コンデンサC4a、第2分割コンデンサC4b、第1フライングキャパシタC5a及び第2フライングキャパシタC5bに、同じ容量のフィルムコンデンサを使用してもよい。その場合、第1フライングキャパシタC5a及び第2フライングキャパシタC5bのそれぞれは、複数のフィルムコンデンサが並列接続されて、容量が増加される。 A film capacitor having the same capacity may be used for the high-voltage side capacitor C3, the first dividing capacitor C4a, the second dividing capacitor C4b, the first flying capacitor C5a, and the second flying capacitor C5b. In that case, a plurality of film capacitors are connected in parallel to each of the first flying capacitor C5a and the second flying capacitor C5b, and the capacitance is increased.
以下、図1に示したDC/DC変換装置3の起動時の動作について説明する。以下、低圧側直流電源2の電圧が100V、高圧側直流電源1の電圧が300Vの例で説明する。
Hereinafter, the operation at the time of starting the DC /
まず、比較例に係る起動時の動作について説明する。DC/DC変換装置3の起動前の初期状態では、制御部40は、低圧側リレーRY2、高圧側リレーRY1、第1スイッチング素子S1−第8スイッチング素子S8をオフ状態に制御している。この状態では、高圧側コンデンサC3、第1分割コンデンサC4a、第2分割コンデンサC4b、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧は全て0Vである。
First, the operation at startup according to the comparative example will be described. In the initial state before the start of the DC /
次に、DC/DC変換装置3を起動するために、制御部40は低圧側リレーRY2をターンオンさせる。低圧側リレーRY2がオンされると、高圧側コンデンサC3、第1分割コンデンサC4a及び第2分割コンデンサC4bは、第1ダイオードD1、第2ダイオードD2、第7ダイオードD7、第8ダイオードD8を通じて即座に充電される。高圧側コンデンサC3の電圧は100Vになり、第1分割コンデンサC4a及び第2分割コンデンサC4bの電圧はそれぞれ50Vになる。
Next, in order to activate the DC /
第1フライングキャパシタC5aは、第2ダイオードD2及び第3ダイオードD3を通じて充電される。第2スイッチング素子S2及び第3スイッチング素子S3には抵抗成分(本実施の形態では100kΩ程度)がある。上述したように、第1フライングキャパシタC5aの容量は、高圧側コンデンサC3、第1分割コンデンサC4a及び第2分割コンデンサC4bの容量より大きく設定されている。 The first flying capacitor C5a is charged through the second diode D2 and the third diode D3. The second switching element S2 and the third switching element S3 have a resistance component (about 100 kΩ in this embodiment). As described above, the capacitance of the first flying capacitor C5a is set to be larger than the capacitance of the high-voltage side capacitor C3, the first dividing capacitor C4a, and the second dividing capacitor C4b.
したがって、第1フライングキャパシタC5aの充電時における時定数τ(=R×C)は大きな値になり、第1フライングキャパシタC5aの充電は、高圧側コンデンサC3、第1分割コンデンサC4a及び第2分割コンデンサC4bの充電より遅延する。同様に第2フライングキャパシタC5bの充電も、高圧側コンデンサC3、第1分割コンデンサC4a及び第2分割コンデンサC4bの充電より遅延する。第1フライングキャパシタC5a及び第2フライングキャパシタC5bの充電が完了した状態では、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの電圧はそれぞれ25Vになる。 Therefore, the time constant τ (= R × C) at the time of charging the first flying capacitor C5a becomes a large value, and the charging of the first flying capacitor C5a is carried out by the high voltage side capacitor C3, the first dividing capacitor C4a and the second dividing capacitor. It is delayed from the charge of C4b. Similarly, the charging of the second flying capacitor C5b is delayed from the charging of the high-voltage side capacitor C3, the first dividing capacitor C4a, and the second dividing capacitor C4b. When the charging of the first flying capacitor C5a and the second flying capacitor C5b is completed, the voltages of the first flying capacitor C5a and the second flying capacitor C5b are 25V, respectively.
制御部40は、低圧側リレーRY2をターンオンさせてから所定時間経過後に、第1スイッチング素子S1−第8スイッチング素子S8を制御して昇圧を開始する。例えば、所定時間は、時定数τの5倍程度の時間に設定される。本比較例では1秒程度に設定される。制御部40は、低圧側直流電源2の電圧(本実施の形態では100V)を、高圧側直流電源1の電圧(本実施の形態では300V)まで昇圧する。
The
制御部40は、直流バスの高圧側リレーRY1より内側の電圧が、高圧側直流電源1の電圧に到達すると昇圧を終了する。この状態では、高圧側コンデンサC3の電圧は300V、第1分割コンデンサC4a及び第2分割コンデンサC4bのそれぞれの電圧は150V、第1フライングキャパシタC5a及び第2フライングキャパシタC5bのそれぞれの電圧は75Vになる。
The
制御部40は、昇圧の終了後、高圧側リレーRY1をターンオンさせる。制御部40は、低圧側直流電源2の電圧と直流バスの電圧の平衡状態が維持するように、第1スイッチング素子S1−第8スイッチング素子S8を制御する。その後、制御部40は、低圧側直流電源2の充電制御または放電制御を開始する。
The
以上に説明した起動時のシーケンスにおいて、低圧側リレーRY2のターンオン後、昇圧を開始する際、第1フライングキャパシタC5a及び第2フライングキャパシタC5bの少なくとも一方の電圧が、1/4Eの電圧に到達していないと過電流が発生する場合がある。 In the start-up sequence described above, when the boosting is started after the low voltage side relay RY2 is turned on, the voltage of at least one of the first flying capacitor C5a and the second flying capacitor C5b reaches the voltage of 1 / 4E. Otherwise, overcurrent may occur.
まず、第1分割コンデンサC4aの電圧が1/2E、第1フライングキャパシタC5aの電圧が1/4E、第1スイッチング素子S1の電圧が1/8E、第2スイッチング素子S2の電圧が1/8E、第3スイッチング素子S3の電圧が1/8E、及び第4スイッチング素子S4の電圧が1/8Eの状態を考える。この状態では、第1スイッチング素子S1−第4スイッチング素子S4の電圧が均等であり、第1スイッチング素子S1−第4スイッチング素子S4のそれぞれのゲート端子に、同じデューティ幅の信号を入力した場合、第1スイッチング素子S1−第4スイッチング素子S4に流れる電流は均等になる。 First, the voltage of the first dividing capacitor C4a is 1 / 2E, the voltage of the first flying capacitor C5a is 1 / 4E, the voltage of the first switching element S1 is 1 / 8E, and the voltage of the second switching element S2 is 1 / 8E. Consider a state in which the voltage of the third switching element S3 is 1 / 8E and the voltage of the fourth switching element S4 is 1 / 8E. In this state, when the voltages of the first switching element S1 to the fourth switching element S4 are uniform and signals having the same duty width are input to the respective gate terminals of the first switching element S1 to the fourth switching element S4, The current flowing through the first switching element S1 to the fourth switching element S4 becomes uniform.
次に、第1分割コンデンサC4aの電圧が1/2E、第1フライングキャパシタC5aの電圧が1/8E、第1スイッチング素子S1の電圧が3/16E、第2スイッチング素子S2の電圧が1/16E、第3スイッチング素子S3の電圧が1/16E、及び第4スイッチング素子S4の電圧が3/16Eの状態を考える。この状態では、第1スイッチング素子S1−第4スイッチング素子S4の電圧が不均等であり、第1スイッチング素子S1−第4スイッチング素子S4のそれぞれのゲート端子に、同じデューティ幅の信号を入力した場合でも、第1スイッチング素子S1−第4スイッチング素子S4に流れる電流が不均等になる。 Next, the voltage of the first dividing capacitor C4a is 1 / 2E, the voltage of the first flying capacitor C5a is 1 / 8E, the voltage of the first switching element S1 is 3 / 16E, and the voltage of the second switching element S2 is 1 / 16E. Consider a state in which the voltage of the third switching element S3 is 1 / 16E and the voltage of the fourth switching element S4 is 3 / 16E. In this state, the voltage of the first switching element S1 to the fourth switching element S4 is uneven, and a signal having the same duty width is input to each gate terminal of the first switching element S1 to the fourth switching element S4. However, the current flowing through the first switching element S1 to the fourth switching element S4 becomes uneven.
後者の例は、制御部40が、低圧側リレーRY2のターンオン後、第1フライングキャパシタC5a及び第2フライングキャパシタC5bのそれぞれの電圧が1/4Eに到達する前に、昇圧を開始した状況の一つに対応する。後者の例では、想定外の電流制御となり、想定外の過電流が発生することがある。さらに、第1スイッチング素子S1及び第4スイッチング素子S4の少なくとも一方で、耐圧超過が発生する可能性もある。
The latter example is one of the situations where the
図7は、比較例に係る、DC/DC変換装置3の起動時における高圧側コンデンサC3の電圧Vc3、フライングキャパシタC5の電圧Vc5、及びリアクトル電流ILの波形例を示す図である。図7に示す例では、昇圧開始時にフライングキャパシタC5の電圧Vc5が25Vに到達しておらず、昇圧開始時にリアクトル電流ILに大きなスパイクが発生している。
7, according to the comparative example, the voltage Vc3 of high voltage side capacitor C3 at the time of activation of the DC /
次に、実施例に係るDC/DC変換装置3の起動時の動作について説明する。実施例では、制御部40は、低圧側リレーRY2をターンオンさせた後、第1フライングキャパシタC5aの電圧の計測値が目標値(1/4E)に到達し、かつ第2フライングキャパシタC5bの電圧の計測値が目標値(1/4E)に到達した後、第1スイッチング素子S1−第8スイッチング素子S8を制御して昇圧を開始する。なお、当該目標値として1/4Eにマージンを加えた値が使用されてもよい。その他の制御は、比較例と同様である。
Next, the operation at the time of starting the DC /
図8は、実施例に係る、DC/DC変換装置3の起動時における高圧側コンデンサC3の電圧Vc3、フライングキャパシタC5の電圧Vc5、及びリアクトル電流ILの波形例を示す図である。図8に示す例では、昇圧開始時にフライングキャパシタC5の電圧Vc5が25Vに到達しており、昇圧開始時におけるリアクトル電流ILの過渡的な変動が、図7と比較して抑制されている。
8, according to the embodiment, the voltage Vc3 of high voltage side capacitor C3 at the time of activation of the DC /
実施の形態1では、フライングキャパシタ部30として、3レベル出力のフライングキャパシタ回路を直列に2つ接続した構成を説明した。この点、フライングキャパシタ部30は、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、当該複数のスイッチング素子の両端に高圧側直流電源1が接続され、当該複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源2が接続される構成であれば、実施の形態1の構成に限定されない。
In the first embodiment, a configuration in which two flying capacitor circuits having three level outputs are connected in series as the flying
図9は、実施の形態2に係るDC/DC変換装置3の構成を説明するための図である。実施の形態2では、上側の第1フライングキャパシタ回路は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7、第8スイッチング素子S8、第1フライングキャパシタC5a、第3フライングキャパシタC6a、及び第5フライングキャパシタC7aを含む。
FIG. 9 is a diagram for explaining the configuration of the DC /
第1フライングキャパシタC5aは、第1スイッチング素子S1と第2スイッチング素子S2との接続点と、第7スイッチング素子S7と第8スイッチング素子S8との接続点との間に接続される。第3フライングキャパシタC6aは、第2スイッチング素子S2と第3スイッチング素子S3との接続点と、第6スイッチング素子S6と第7スイッチング素子S7との接続点との間に接続される。第5フライングキャパシタC7aは、第3スイッチング素子S3と第4スイッチング素子S4との接続点と、第5スイッチング素子S5と第6スイッチング素子S6との接続点との間に接続される。第1フライングキャパシタC5a、第3フライングキャパシタC6a、及び第5フライングキャパシタC7aは、第1スイッチング素子S1−第8スイッチング素子S8により充放電される。 The first flying capacitor C5a is connected between the connection point between the first switching element S1 and the second switching element S2 and the connection point between the seventh switching element S7 and the eighth switching element S8. The third flying capacitor C6a is connected between the connection point between the second switching element S2 and the third switching element S3 and the connection point between the sixth switching element S6 and the seventh switching element S7. The fifth flying capacitor C7a is connected between the connection point between the third switching element S3 and the fourth switching element S4 and the connection point between the fifth switching element S5 and the sixth switching element S6. The first flying capacitor C5a, the third flying capacitor C6a, and the fifth flying capacitor C7a are charged and discharged by the first switching element S1 to the eighth switching element S8.
外側の第1フライングキャパシタC5aは3/8Eの電圧を維持するように制御され、中央の第3フライングキャパシタC6aは2/8Eの電圧を維持するように制御され、内側の第5フライングキャパシタC7aは1/8Eの電圧を維持するように制御される。 The outer first flying capacitor C5a is controlled to maintain a voltage of 3 / 8E, the central third flying capacitor C6a is controlled to maintain a voltage of 2 / 8E, and the inner fifth flying capacitor C7a is controlled. It is controlled to maintain a voltage of 1 / 8E.
下側の第2フライングキャパシタ回路は、第9スイッチング素子S9、第10スイッチング素子S10、第11スイッチング素子S11、第12スイッチング素子S12、第13スイッチング素子S13、第14スイッチング素子S14、第15スイッチング素子S15、第16スイッチング素子S16、第2フライングキャパシタC5b、第4フライングキャパシタC6b、及び第6フライングキャパシタC7bを含む。 The lower second flying capacitor circuit includes a ninth switching element S9, a tenth switching element S10, an eleventh switching element S11, a twelfth switching element S12, a thirteenth switching element S13, a fourteenth switching element S14, and a fifteenth switching element. S15, a 16th switching element S16, a 2nd flying capacitor C5b, a 4th flying capacitor C6b, and a 6th flying capacitor C7b are included.
第2フライングキャパシタC5bは、第9スイッチング素子S9と第10スイッチング素子S10との接続点と、第15スイッチング素子S15と第16スイッチング素子S16との接続点との間に接続される。第4フライングキャパシタC6bは、第10スイッチング素子S10と第11スイッチング素子S11との接続点と、第14スイッチング素子S14と第15スイッチング素子S15との接続点との間に接続される。第6フライングキャパシタC7bは、第11スイッチング素子S11と第12スイッチング素子S12との接続点と、第13スイッチング素子S13と第14スイッチング素子S14との接続点との間に接続される。第2フライングキャパシタC5b、第4フライングキャパシタC6b、及び第6フライングキャパシタC7bは、第9スイッチング素子S9−第16スイッチング素子S16により充放電される。 The second flying capacitor C5b is connected between the connection point between the 9th switching element S9 and the 10th switching element S10 and the connection point between the 15th switching element S15 and the 16th switching element S16. The fourth flying capacitor C6b is connected between the connection point between the tenth switching element S10 and the eleventh switching element S11 and the connection point between the fourteenth switching element S14 and the fifteenth switching element S15. The sixth flying capacitor C7b is connected between the connection point between the eleventh switching element S11 and the twelfth switching element S12 and the connection point between the thirteenth switching element S13 and the fourteenth switching element S14. The second flying capacitor C5b, the fourth flying capacitor C6b, and the sixth flying capacitor C7b are charged and discharged by the ninth switching element S9-16th switching element S16.
外側の第2フライングキャパシタC5bは3/8Eの電圧を維持するように制御され、中央の第4フライングキャパシタC6bは2/8Eの電圧を維持するように制御され、内側の第6フライングキャパシタC7bは1/8Eの電圧を維持するように制御される。 The outer second flying capacitor C5b is controlled to maintain a voltage of 3 / 8E, the central fourth flying capacitor C6b is controlled to maintain a voltage of 2 / 8E, and the inner sixth flying capacitor C7b is controlled. It is controlled to maintain a voltage of 1 / 8E.
図9では図面を簡略化するために、フライングキャパシタの電圧センサを省略して描いている。実際には、第1フライングキャパシタC5a、第2フライングキャパシタC5b、第3フライングキャパシタC6a、第4フライングキャパシタC6b、第5フライングキャパシタC7a、及び第6フライングキャパシタC7bのそれぞれの電圧を計測する電圧センサが設けられる。各電圧センサは、計測した電圧値を制御部40に出力する。
In FIG. 9, the voltage sensor of the flying capacitor is omitted for simplification of the drawing. Actually, the voltage sensor that measures the voltage of each of the first flying capacitor C5a, the second flying capacitor C5b, the third flying capacitor C6a, the fourth flying capacitor C6b, the fifth flying capacitor C7a, and the sixth flying capacitor C7b is used. It will be provided. Each voltage sensor outputs the measured voltage value to the
図9に示すように3段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に7レベル(E、3/4E、5/8E、1/2E、3/8E、1/4E、0)の電圧を発生させることが可能となる。 When a three-stage flying capacitor circuit is used as shown in FIG. 9, there are seven levels (E, 3/4E, 5 / 8E,) between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It is possible to generate a voltage of 1 / 2E, 3 / 8E, 1 / 4E, 0).
実施の形態2では、制御部40は、低圧側リレーRY2をターンオンさせた後、第1フライングキャパシタC5aの電圧の計測値が目標値(3/8E)に、第2フライングキャパシタC5bの電圧の計測値が目標値(3/8E)に、第3フライングキャパシタC6aの電圧の計測値が目標値(2/8E)に、第4フライングキャパシタC6bの電圧の計測値が目標値(2/8E)に、第5フライングキャパシタC7aの電圧の計測値が目標値(1/8E)に、及び第6フライングキャパシタC7bの電圧の計測値が目標値(1/8E)に全て到達した後、第1スイッチング素子S1−第16スイッチング素子S16を制御して昇圧を開始する。その他の制御は、実施の形態1と同様である。
In the second embodiment, after the low voltage side relay RY2 is turned on, the
図10は、N(Nは自然数)段のフライングキャパシタ回路を示す。N段のフライングキャパシタ回路では、直列接続された(2N+2)個のスイッチング素子S1n、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4nと、N個のフライングキャパシタC11、C12、C13、・・・、C1nを備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/(2N+2)Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/(2N+2)Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/(2N+2)Eの電圧を維持するように制御される。最も外側のフライングキャパシタC1nは、2N個のS1(n−1)、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4(n−1)に対して並列に接続され、N/(2N+2)Eの電圧を維持するように制御される。 FIG. 10 shows an N (N is a natural number) stage flying capacitor circuit. In the N-stage flying capacitor circuit, N (2N + 2) switching elements S1n, ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4n connected in series. The flying capacitors C11, C12, C13, ..., C1n of the above are provided. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / (2N + 2) E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2 / (2N + 2) E. The third flying capacitor C13 from the inside is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3 / (2N + 2) E. The outermost flying capacitor C1n has 2N S1 (n-1), ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4 (n-1). They are connected in parallel and controlled to maintain a voltage of N / (2N + 2) E.
図10に示すようにN段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に(2N+1)レベルの電圧を発生させることが可能となる。 By using an N-stage flying capacitor circuit as shown in FIG. 10, it is possible to generate a (2N + 1) level voltage between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. Become.
フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流電源1の電圧が1000Vを超えるアプリケーションや、10000Vを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。
As the number of stages of the flying capacitor circuit is increased, switching elements that are inexpensive and have a low breakdown voltage can be used, but the number of switching elements used increases. Therefore, the designer may determine the optimum number of stages of the flying capacitor circuit in consideration of the total cost and the total conversion efficiency. Further, in an application in which the voltage of the high-voltage side
図11は、図1に示したDC/DC変換装置3の低圧側リレーRY2と並列に、突入電流防止回路を接続した構成を示す図である。突入電流防止回路は、制限抵抗Ri、ダイオードDi、スイッチング素子S20が直列に接続されて構成される。図11に示す例ではスイッチング素子S20はNチャンネルMOSFETで構成されている。ダイオードDiは、アノード端子が制限抵抗Riに接続され、カソード端子がスイッチング素子S20のドレイン端子に接続される。スイッチング素子S20のソース端子は、低圧側リレーRY2とリアクトルL1との接続点に接続される。なお、NチャンネルMOSFETの代わりにリレーが用いられてもよい。
FIG. 11 is a diagram showing a configuration in which an inrush current prevention circuit is connected in parallel with the low voltage side relay RY2 of the DC /
制御部40は、DC/DC変換装置3を起動させる際、低圧側リレーRY2をターンオンさせる前に、スイッチング素子S20をターンオンさせる。この状態では、制限抵抗Riにより制限された電流で第2低圧側コンデンサC2、高圧側コンデンサC3、第1分割コンデンサC4a、第2分割コンデンサC4b、第1フライングキャパシタC5a、及び第2フライングキャパシタC5bがそれぞれ充電される。
When the DC /
制御部40は、スイッチング素子S20をターンオンさせた後、第1の設定時間が経過すると、低圧側リレーRY2をターンオンさせる。制御部40は、低圧側リレーRY2をターンオンさせた後、第2の設定時間が経過すると、スイッチング素子S20をターンオフさせる。これにより、DC/DC変換装置3の起動時の突入電流を防止することができる。
The
以上の説明では、DC/DC変換装置3の起動時において、制御部40が、低圧側リレーRY2をターンオンさせた後、各フライングキャパシタC5a、C5bの電圧の計測値が各目標値に到達した後、フライングキャパシタ部30のスイッチング動作(即ち、昇圧動作)を開始させる例を説明した。この点、制御部40は、低圧側リレーRY2をターンオンさせた後、時定数から導かれる本来必要な待機時間より長い待機時間が経過した後、フライングキャパシタ部30のスイッチング動作を開始させてもよい。
In the above description, at the time of starting the DC /
第1フライングキャパシタC5aの充電時の時定数τは、第2スイッチング素子S2及び第3スイッチング素子S3の抵抗成分と、第1フライングキャパシタC5aの容量との積で規定される。第2フライングキャパシタC5bの充電時の時定数τは、第6スイッチング素子S6及び第7スイッチング素子S7の抵抗成分と、第2フライングキャパシタC5bの容量との積で規定される。 The time constant τ during charging of the first flying capacitor C5a is defined by the product of the resistance components of the second switching element S2 and the third switching element S3 and the capacitance of the first flying capacitor C5a. The time constant τ during charging of the second flying capacitor C5b is defined by the product of the resistance components of the sixth switching element S6 and the seventh switching element S7 and the capacitance of the second flying capacitor C5b.
低圧側リレーRY2をターンオンさせた後の、時定数から導かれる本来必要な待機時間は、当該時定数の5倍程度の時間である。当該時定数から導かれる本来必要な待機時間より長い待機時間は、当該時定数から導かれる本来必要な待機時間の1.5倍以上の時間(例えば、実施の形態では2秒)に設定されてもよい。これにより、各フライングキャパシタC5a、C5bの電圧の計測値が各目標値に到達する前に、昇圧が開始されることを抑制することができ、過電流の発生を抑制することができる。 The originally required standby time derived from the time constant after the low-voltage side relay RY2 is turned on is about five times the time constant. The waiting time longer than the originally required waiting time derived from the time constant is set to 1.5 times or more the originally required waiting time derived from the time constant (for example, 2 seconds in the embodiment). May be good. As a result, it is possible to suppress the start of boosting before the measured values of the voltages of the flying capacitors C5a and C5b reach the target values, and it is possible to suppress the occurrence of overcurrent.
(a)各フライングキャパシタC5a、C5bの電圧の計測値が各目標値に到達する条件と、(b)時定数から導かれる本来必要な待機時間より長い待機時間が経過する条件を、AND条件で使用してもよい。この場合、制御部40は、低圧側リレーRY2をターンオンさせた後、条件(a)と条件(b)の両方を満たした後、フライングキャパシタ部30のスイッチング動作を開始させる。
Under the AND condition, (a) the condition that the measured value of the voltage of each flying capacitor C5a and C5b reaches each target value, and (b) the condition that the standby time longer than the originally required standby time derived from the time constant elapses. You may use it. In this case, the
制御部40は、低圧側リレーRY2をターンオンさせた後、各フライングキャパシタC5a、C5bの電圧の計測値が、設定時間を経過しても各目標値に到達しない場合、DC/DC変換装置3に異常が発生していると判定してもよい。当該設定時間には、上記時定数から導かれる本来必要な待機時間を使用することができる。当該異常としては、低圧側リレーRY2の異常(例えば、溶着)、第1スイッチング素子S1−第8スイッチング素子S8の少なくとも一つのオープン故障などが考えられる。
After turning on the low voltage side relay RY2, the
以上説明したように本実施の形態では、低圧側リレーRY2をターンオンさせた後、各フライングキャパシタC5a、C5bの電圧をもとに、フライングキャパシタ部30のスイッチング動作を開始するタイミングを決定する。これにより、DC/DC変換装置3を安全に起動することができる。
As described above, in the present embodiment, after the low voltage side relay RY2 is turned on, the timing at which the switching operation of the flying
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiments. It is understood by those skilled in the art that the embodiments are exemplary and that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..
図12は、実施の形態1の変形例に係るDC/DC変換装置3の構成を説明するための図である。図1に示したDC/DC変換装置3では、リアクトルL1を、低圧側直流電源2の正側端子と第1フライングキャパシタ回路の中点間に接続した。この点、図12に示す変形例では、低圧側直流電源2の正側端子と第1フライングキャパシタ回路の中点間に第1リアクトルL1を接続し、低圧側直流電源2の負側端子と第2フライングキャパシタ回路の中点間に第2リアクトルL2を接続している。第1リアクトルL1と第2リアクトルL2を、コアを共通にした磁気結合リアクトルで構成されてもよい。この場合、通電時に、第1リアクトルL1と第2リアクトルL2の磁束を相互に強め合うことができる。
FIG. 12 is a diagram for explaining the configuration of the DC /
なお、リアクトルL1は、低圧側直流電源2の負側端子と第2フライングキャパシタ回路の中点間に接続してもよい。このように、リアクトルL1は、低圧側直流電源2の正側端子と第1フライングキャパシタ回路の中点間を接続する経路と、低圧側直流電源2の負側端子と第2フライングキャパシタ回路の中点間を接続する経路の少なくとも一方に挿入されていればよい。
The reactor L1 may be connected between the negative terminal of the low voltage side
上述した高圧側リレーRY1は、高圧側コンデンサC3と高圧側直流電源1との間に設けられるスイッチ回路の一例である。例えば、スイッチ回路として、ソース端子が高圧側コンデンサC3、ドレイン端子が高圧側直流電源1に接続されたNチャンネルMOSFETを使用してもよい。この場合、高圧側コンデンサC3の電圧が高圧側直流電源1の電圧Eより高くならないように、高圧側コンデンサC3の電圧をクランプすることができる。また、スイッチ回路として、2つのNチャンネルMOSFETが逆向きに直列接続された双方向スイッチを使用してもよい。この場合、リレーを使用する場合と同様に、オフ状態において、いずれの方向からの電流も遮断することができる。
The high-voltage side relay RY1 described above is an example of a switch circuit provided between the high-voltage side capacitor C3 and the high-voltage side
上述した低圧側リレーRY2も、低圧側直流電源2とリアクトルL1との間に設けられるスイッチ回路の一例である。当該スイッチ回路として、高圧側リレーRY1と同様に、NチャンネルMOSFETや双方向スイッチを使用してもよい。
The low-voltage side relay RY2 described above is also an example of a switch circuit provided between the low-voltage side
また、図11の低圧側のスイッチ回路のように、高圧側のスイッチ回路にも、突入電流防止回路を並列に接続してもよい。 Further, the inrush current prevention circuit may be connected in parallel to the switch circuit on the high voltage side as in the switch circuit on the low voltage side in FIG.
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
[項目1]
高圧側直流電源(1)に並列接続される高圧側コンデンサ(3)と、
直列接続された複数のスイッチング素子(S1−S8)と、少なくとも一つのフライングキャパシタ(C5a、C5b)を含み、前記直列接続された複数のスイッチング素子(S1−S8)の両端に前記高圧側直流電源(1)が接続され、前記直列接続された複数のスイッチング素子(S1−S8)を構成する一部の複数のスイッチング素子(S3−S6)の両端に低圧側直流電源(2)が接続される、フライングキャパシタ部(30)と、
前記低圧側直流電源(2)の両端と、前記一部の複数のスイッチング素子(S3−S6)の両端間の経路に挿入される少なくとも一つのリアクトル(L1)と、
前記低圧側直流電源(2)と前記リアクトル(L1)との間に設けられる低圧側スイッチ回路(RY2)と、
前記フライングキャパシタ(C5a、C5b)の各電圧を計測する電圧センサ(41、42)と、
前記直列接続された複数のスイッチング素子(S1−S8)と、前記低圧側スイッチ回路(RY2)を制御する制御部(40)と、を備え、
前記制御部(40)は、本DC/DC変換装置(3)の起動時において、前記低圧側スイッチ回路(RY2)をターンオンさせた後、前記フライングキャパシタ(C5a、C5b)の電圧をもとに、前記フライングキャパシタ部(30)のスイッチング動作を開始するタイミングを決定する、
DC/DC変換装置(3)。
これによれば、DC/DC変換装置(3)を安全に起動させることができる。
[項目2]
前記制御部(40)は、前記低圧側スイッチ回路(RY2)をターンオンさせた後、前記フライングキャパシタ(C5a、C5b)の各電圧の計測値が各目標値に到達した後、前記フライングキャパシタ部(30)のスイッチング動作を開始させる、
項目1に記載のDC/DC変換装置(3)。
これによれば、フライングキャパシタ部(30)のスイッチング動作の開始時に、フライングキャパシタ(C5a、C5b)の電圧不足により、過電流が発生することを抑制することができる。
[項目3]
前記高圧側コンデンサ(3)と前記高圧側直流電源(1)との間に設けられる高圧側スイッチ回路(RY1)をさらに備え、
前記制御部(40)は、前記フライングキャパシタ部(30)のスイッチング動作を開始させた後、前記高圧側コンデンサ(3)の電圧が前記高圧側直流電源(1)の電圧に対応する電圧まで上昇した後、前記高圧側スイッチ回路(RY1)をターンオンさせる、
項目2に記載のDC/DC変換装置(3)。
これによれば、高圧側スイッチ回路(RY1)のターンオン時に過電流が発生することを抑制することができる。
[項目4]
前記フライングキャパシタ部(30)は、
直列接続された第1スイッチング素子(S1)、第2スイッチング素子(S2)、第3スイッチング素子(S3)、第4スイッチング素子(S4)と、第5スイッチング素子(S5)、第6スイッチング素子(S6)、第7スイッチング素子(S7)及び第8スイッチング素子(S8)と、
前記第1スイッチング素子(S1)と第2スイッチング素子(S2)との接続点と、第3スイッチング素子(S3)と第4スイッチング素子(S4)との接続点との間に接続された第1フライングキャパシタ(C5a)と、
前記第5スイッチング素子(S5)と第6スイッチング素子(S6)との接続点と、第7スイッチング素子(S7)と第8スイッチング素子(S8)との接続点との間に接続された第2フライングキャパシタ(C5b)と、を含み、
前記低圧側直流電源(2)の正側端子が、前記第2スイッチング素子(S2)と前記第3スイッチング素子(S3)との間の接続点に電気的に接続され、
前記低圧側直流電源(2)の負側端子が、前記第6スイッチング素子(S6)と前記第7スイッチング素子(S7)との間の接続点に電気的に接続され、
前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)にはそれぞれ、ダイオード(D1−D8)が逆並列に形成または接続されており、
前記制御部(40)は、前記DC/DC変換装置(3)の起動時において、
前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)と、前記高圧側スイッチ回路(RY1)がオフ状態で前記低圧側スイッチ回路(RY2)をターンオンさせ、
前記第1フライングキャパシタ(C5a)の電圧と前記第2フライングキャパシタ(C5b)の電圧の計測値がそれぞれ、前記低圧側直流電源(2)の電圧の1/4に対応する電圧に到達した後、前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)のスイッチング制御を開始させる、
項目3に記載のDC/DC変換装置(3)。
これによれば、3レベルのマルチレベルDC/DC変換装置(3)を安全に起動させることができる。
[項目5]
前記制御部(40)は、
前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオン状態、並びに前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオフ状態に制御する第1モード、
前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオフ状態に制御する第2モード、
前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオフ状態に制御する第3モード、
前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオン状態 並びに前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオフ状態に制御する第4モード、の4つのモードの内、
前記第1モードと、前記第2モードと、前記第3モード又は前記第4モードとの3つのモードを使用して、前記低圧側直流電源(2)の電圧を昇圧させる、
項目4に記載のDC/DC変換装置(3)。
これによれば、3つのモードを組み合わせて、高効率な昇圧動作が可能となる。
[項目6]
前記制御部(40)は、前記低圧側スイッチ回路(RY2)をターンオンさせた後、前記フライングキャパシタ(C5a、C5b)の各電圧の計測値が、設定時間を経過しても各目標値に到達しない場合、異常が発生していると判定する、
項目1から5のいずれか1項に記載のDC/DC変換装置(3)。
これによれば、DC/DC変換装置(3)の起動時に故障検出を行うことができる。
[Item 1]
The high-voltage side capacitor (3) connected in parallel with the high-voltage side DC power supply (1),
The high-voltage side DC power supply including a plurality of switching elements (S1-S8) connected in series and at least one flying capacitor (C5a, C5b) at both ends of the plurality of switching elements (S1-S8) connected in series. (1) is connected, and a low-voltage side DC power supply (2) is connected to both ends of a plurality of switching elements (S3-S6) constituting the plurality of switching elements (S1-S8) connected in series. , Flying capacitor part (30),
Both ends of the low-voltage side DC power supply (2) and at least one reactor (L1) inserted in the path between both ends of the plurality of switching elements (S3-S6).
A low-voltage side switch circuit (RY2) provided between the low-voltage side DC power supply (2) and the reactor (L1), and
A voltage sensor (41, 42) that measures each voltage of the flying capacitors (C5a, C5b), and
A plurality of switching elements (S1-S8) connected in series and a control unit (40) for controlling the low voltage side switch circuit (RY2) are provided.
The control unit (40) turns on the low voltage side switch circuit (RY2) at the time of starting the DC / DC converter (3), and then based on the voltage of the flying capacitors (C5a, C5b). , Determines the timing to start the switching operation of the flying capacitor unit (30).
DC / DC converter (3).
According to this, the DC / DC converter (3) can be safely started.
[Item 2]
The control unit (40) turns on the low voltage side switch circuit (RY2), and after the measured values of the respective voltages of the flying capacitors (C5a, C5b) reach the target values, the flying capacitor unit (40) 30) Start the switching operation,
The DC / DC converter (3) according to
According to this, it is possible to suppress the occurrence of overcurrent due to the voltage shortage of the flying capacitors (C5a, C5b) at the start of the switching operation of the flying capacitor unit (30).
[Item 3]
A high-voltage side switch circuit (RY1) provided between the high-voltage side capacitor (3) and the high-voltage side DC power supply (1) is further provided.
After the control unit (40) starts the switching operation of the flying capacitor unit (30), the voltage of the high-voltage side capacitor (3) rises to a voltage corresponding to the voltage of the high-voltage side DC power supply (1). After that, the high-voltage side switch circuit (RY1) is turned on.
The DC / DC converter (3) according to
According to this, it is possible to suppress the occurrence of overcurrent when the high-voltage side switch circuit (RY1) is turned on.
[Item 4]
The flying capacitor portion (30) is
The first switching element (S1), the second switching element (S2), the third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S5), which are connected in series. S6), the 7th switching element (S7), the 8th switching element (S8), and
The first connected between the connection point between the first switching element (S1) and the second switching element (S2) and the connection point between the third switching element (S3) and the fourth switching element (S4). Flying capacitor (C5a) and
A second connected between the connection point between the fifth switching element (S5) and the sixth switching element (S6) and the connection point between the seventh switching element (S7) and the eighth switching element (S8). Including a flying capacitor (C5b),
The positive terminal of the low voltage side DC power supply (2) is electrically connected to the connection point between the second switching element (S2) and the third switching element (S3).
The negative terminal of the low voltage side DC power supply (2) is electrically connected to the connection point between the sixth switching element (S6) and the seventh switching element (S7).
Diodes (D1-D8) are formed or connected in antiparallel to each of the first switching element (S1) and the eighth switching element (S8).
The control unit (40) is at the time of starting the DC / DC converter (3).
The low-voltage side switch circuit (RY2) is turned on while the first switching element (S1) -the eighth switching element (S8) and the high-voltage side switch circuit (RY1) are off.
After the measured values of the voltage of the first flying capacitor (C5a) and the voltage of the second flying capacitor (C5b) reach 1/4 of the voltage of the low-voltage side DC power supply (2), respectively, The switching control of the first switching element (S1) -the eighth switching element (S8) is started.
The DC / DC converter (3) according to
According to this, the three-level multi-level DC / DC converter (3) can be safely started.
[Item 5]
The control unit (40)
The second switching element (S2), the fourth switching element (S4), the fifth switching element (S5) and the seventh switching element (S7) are turned on, and the first switching element (S1), the said. A first mode for controlling the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) to an off state.
The first switching element (S1), the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) are in the ON state, and the second switching element (S2), the first. A second mode for controlling the 4 switching element (S4), the 5th switching element (S5), and the 7th switching element (S7) to an off state.
The first switching element (S1), the second switching element (S2), the seventh switching element (S7), and the eighth switching element (S8) are in the ON state, and the third switching element (S3), the first. A third mode for controlling the 4 switching element (S4), the 5th switching element (S5), and the 6th switching element (S6) to be in an off state.
The third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S6) are in the ON state, and the first switching element (S1), the first. Of the four modes of the two switching elements (S2), the fourth mode for controlling the seventh switching element (S7) and the eighth switching element (S8) to be in the off state,
The voltage of the low voltage side DC power supply (2) is boosted by using the three modes of the first mode, the second mode, the third mode, or the fourth mode.
The DC / DC converter (3) according to
According to this, highly efficient boosting operation is possible by combining the three modes.
[Item 6]
After turning on the low voltage side switch circuit (RY2), the control unit (40) reaches each target value even after the set time elapses. If not, it is determined that an abnormality has occurred.
The DC / DC converter (3) according to any one of
According to this, failure detection can be performed at the time of starting the DC / DC converter (3).
1 高圧側直流電源、 2 低圧側直流電源、 3 DC/DC変換装置、 30 フライングキャパシタ部、 40 制御部、 41−43 電圧センサ、 S1−S16,S20 スイッチング素子、 D1−D16,Di ダイオード、 C1 第1低圧側コンデンサ、 C2 第2低圧側コンデンサ、 C3 高圧側コンデンサ、 C4a 第1分割コンデンサ、 C4b 第2分割コンデンサ、 C5a 第1フライングキャパシタ、 C5b 第2フライングキャパシタ、 C6a 第3フライングキャパシタ、 C6b 第4フライングキャパシタ、 C7a 第5フライングキャパシタ、 C7b 第6フライングキャパシタ、 L1 リアクトル、 Ri 制限抵抗、 RY1 高圧側リレー、 RY2 低圧側リレー。
1 High-voltage side DC power supply, 2 Low-voltage side DC power supply, 3 DC / DC converter, 30 Flying capacitor section, 40 Control section, 41-43 voltage sensor, S1-S16, S20 switching element, D1-D16, Di diode, C1 1st low-voltage side capacitor, C2 2nd low-voltage side capacitor, C3 high-voltage side capacitor, C4a 1st division capacitor, C4b 2nd division capacitor, C5a 1st flying capacitor, C5b 2nd flying capacitor, C6a 3rd flying capacitor,
Claims (6)
直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源が接続される、フライングキャパシタ部と、
前記低圧側直流電源の両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、
前記低圧側直流電源と前記リアクトルとの間に設けられる低圧側スイッチ回路と、
前記フライングキャパシタの各電圧を計測する電圧センサと、
前記直列接続された複数のスイッチング素子と、前記低圧側スイッチ回路を制御する制御部と、を備え、
前記制御部は、本DC/DC変換装置の起動時において、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの電圧をもとに、前記フライングキャパシタ部のスイッチング動作を開始するタイミングを決定する、
DC/DC変換装置。 A high-voltage side capacitor connected in parallel to the high-voltage side DC power supply,
A plurality of switching elements connected in series and at least one flying capacitor are included, and the high-voltage side DC power supply is connected to both ends of the plurality of switching elements connected in series to form the plurality of switching elements connected in series. A flying capacitor section in which a low-voltage side DC power supply is connected to both ends of some of the multiple switching elements.
Both ends of the low-voltage side DC power supply and at least one reactor inserted in the path between both ends of the plurality of switching elements.
A low-voltage side switch circuit provided between the low-voltage side DC power supply and the reactor,
A voltage sensor that measures each voltage of the flying capacitor,
A plurality of switching elements connected in series and a control unit for controlling the low voltage side switch circuit are provided.
At the time of starting the DC / DC converter, the control unit determines the timing to start the switching operation of the flying capacitor unit based on the voltage of the flying capacitor after turning on the low voltage side switch circuit. do,
DC / DC converter.
請求項1に記載のDC/DC変換装置。 The control unit starts the switching operation of the flying capacitor unit after the low voltage side switch circuit is turned on and the measured value of each voltage of the flying capacitor reaches each target value.
The DC / DC converter according to claim 1.
前記制御部は、前記フライングキャパシタ部のスイッチング動作を開始させた後、前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側スイッチ回路をターンオンさせる、
請求項2に記載のDC/DC変換装置。 Further, a high-voltage side switch circuit provided between the high-voltage side capacitor and the high-voltage side DC power supply is provided.
After starting the switching operation of the flying capacitor unit, the control unit raises the voltage of the high-voltage side capacitor to a voltage corresponding to the voltage of the high-voltage side DC power supply, and then turns on the high-voltage side switch circuit.
The DC / DC converter according to claim 2.
直列接続された第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子と、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子及び第8スイッチング素子と、
前記第1スイッチング素子と第2スイッチング素子との接続点と、第3スイッチング素子と第4スイッチング素子との接続点との間に接続された第1フライングキャパシタと、
前記第5スイッチング素子と第6スイッチング素子との接続点と、第7スイッチング素子と第8スイッチング素子との接続点との間に接続された第2フライングキャパシタと、を含み、
前記低圧側直流電源の正側端子が、前記第2スイッチング素子と前記第3スイッチング素子との間の接続点に電気的に接続され、
前記低圧側直流電源の負側端子が、前記第6スイッチング素子と前記第7スイッチング素子との間の接続点に電気的に接続され、
前記第1スイッチング素子−前記第8スイッチング素子にはそれぞれ、ダイオードが逆並列に形成または接続されており、
前記制御部は、前記DC/DC変換装置の起動時において、
前記第1スイッチング素子−前記第8スイッチング素子と、前記高圧側スイッチ回路がオフ状態で前記低圧側スイッチ回路をターンオンさせ、
前記第1フライングキャパシタの電圧と前記第2フライングキャパシタの電圧の計測値がそれぞれ、前記低圧側直流電源の電圧の1/4に対応する電圧に到達した後、前記第1スイッチング素子−前記第8スイッチング素子のスイッチング制御を開始させる、
請求項3に記載のDC/DC変換装置。 The flying capacitor section is
The first switching element, the second switching element, the third switching element, the fourth switching element, and the fifth switching element, the sixth switching element, the seventh switching element, and the eighth switching element, which are connected in series,
A first flying capacitor connected between the connection point between the first switching element and the second switching element and the connection point between the third switching element and the fourth switching element.
A second flying capacitor connected between the connection point between the fifth switching element and the sixth switching element and the connection point between the seventh switching element and the eighth switching element is included.
The positive terminal of the low voltage side DC power supply is electrically connected to the connection point between the second switching element and the third switching element.
The negative terminal of the low-voltage side DC power supply is electrically connected to the connection point between the sixth switching element and the seventh switching element.
Diodes are formed or connected in antiparallel to each of the first switching element and the eighth switching element.
The control unit is at the time of starting the DC / DC converter.
With the first switching element-the eighth switching element and the high voltage side switch circuit turned off, the low voltage side switch circuit is turned on.
After the measured values of the voltage of the first flying capacitor and the voltage of the second flying capacitor each reach a voltage corresponding to 1/4 of the voltage of the low-voltage side DC power supply, the first switching element-the eighth. Start switching control of the switching element,
The DC / DC converter according to claim 3.
前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオン状態、並びに前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第1モード、
前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオフ状態に制御する第2モード、
前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオフ状態に制御する第3モード、
前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオン状態 並びに前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第4モード、の4つのモードの内、
前記第1モードと、前記第2モードと、前記第3モード又は前記第4モードとの3つのモードを使用して、前記低圧側直流電源の電圧を昇圧させる、
請求項4に記載のDC/DC変換装置。 The control unit
The second switching element, the fourth switching element, the fifth switching element and the seventh switching element are turned on, and the first switching element, the third switching element, the sixth switching element and the eighth switching. First mode, which controls the element to the off state,
The first switching element, the third switching element, the sixth switching element and the eighth switching element are turned on, and the second switching element, the fourth switching element, the fifth switching element and the seventh switching element. Second mode to control the off state,
The first switching element, the second switching element, the seventh switching element and the eighth switching element are turned on, and the third switching element, the fourth switching element, the fifth switching element and the sixth switching element. Third mode to control the off state,
The third switching element, the fourth switching element, the fifth switching element and the sixth switching element are turned on, and the first switching element, the second switching element, the seventh switching element and the eighth switching element are turned on. Of the four modes, the fourth mode, which controls the off state,
The voltage of the low-voltage side DC power supply is boosted by using the three modes of the first mode, the second mode, the third mode, or the fourth mode.
The DC / DC converter according to claim 4.
請求項1から5のいずれか1項に記載のDC/DC変換装置。 After turning on the low voltage side switch circuit, the control unit determines that an abnormality has occurred if the measured value of each voltage of the flying capacitor does not reach each target value even after the set time has elapsed. do,
The DC / DC converter according to any one of claims 1 to 5.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020096957A JP7182135B2 (en) | 2020-06-03 | 2020-06-03 | DC/DC converter |
PCT/JP2021/019811 WO2021246242A1 (en) | 2020-06-03 | 2021-05-25 | Dc/dc conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020096957A JP7182135B2 (en) | 2020-06-03 | 2020-06-03 | DC/DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021191184A true JP2021191184A (en) | 2021-12-13 |
JP7182135B2 JP7182135B2 (en) | 2022-12-02 |
Family
ID=78830952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020096957A Active JP7182135B2 (en) | 2020-06-03 | 2020-06-03 | DC/DC converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7182135B2 (en) |
WO (1) | WO2021246242A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010519A (en) * | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2013192383A (en) * | 2012-03-14 | 2013-09-26 | Sanken Electric Co Ltd | Dc-dc converter |
-
2020
- 2020-06-03 JP JP2020096957A patent/JP7182135B2/en active Active
-
2021
- 2021-05-25 WO PCT/JP2021/019811 patent/WO2021246242A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010519A (en) * | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2013192383A (en) * | 2012-03-14 | 2013-09-26 | Sanken Electric Co Ltd | Dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP7182135B2 (en) | 2022-12-02 |
WO2021246242A1 (en) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790743B2 (en) | Individual module, electrical converter system, and battery system | |
US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
US11264894B2 (en) | Converter and current control system thereof | |
JP6706811B2 (en) | Snubber circuit and power conversion system using the same | |
JP7270139B2 (en) | DC/DC converter | |
Song et al. | Non-isolated bidirectional soft-switching SEPIC/ZETA converter with reduced ripple currents | |
US20120069604A1 (en) | Compact power converter with high efficiency in operation | |
Yu et al. | High efficiency bidirectional DC-DC converter with wide input and output voltage ranges for battery systems | |
JP2015162951A (en) | bidirectional converter | |
CN111277131A (en) | Boost power conversion circuit and control method thereof | |
JP3133166B2 (en) | Gate power supply circuit | |
WO2011036912A1 (en) | Power conversion device | |
JP5362657B2 (en) | Power converter | |
JP7503769B2 (en) | DC/DC conversion device | |
JP7466089B2 (en) | DC/DC conversion device | |
US10630195B2 (en) | Converter and power conversion device using same | |
CN111371323A (en) | BOOST power conversion circuit and control method thereof | |
WO2021246242A1 (en) | Dc/dc conversion device | |
US20180198368A1 (en) | Fast Charge Sharing Between Capacitors of a Dual Input Path DC/DC Converter | |
JP2022108885A (en) | multilevel inverter | |
KR102077825B1 (en) | Boost converter | |
JP7432892B2 (en) | power converter | |
US20230078379A1 (en) | Bootstrap capacitor gate driver | |
US20220360176A1 (en) | Double-Boost DC/DC Converter | |
JP7054835B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7182135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |