JP2021173554A - 過電圧判定回路 - Google Patents

Abstract

【課題】回路面積を極力抑制しつつ消費電力を抑制できるようにした過電圧判定回路を提供する。【解決手段】一対の電圧電流変換回路２１、２２は、２つの端子ＰＩＮ１、ＰＩＮ２の電圧をそれぞれ電流変換する。一対の電流絶対値比較回路２３、２４は、一対の電圧電流変換回路２１、２２の変換電流をそれぞれ基準電流ＩREFと絶対比較する。電流相対値比較回路２６は、一対の電圧電流変換回路２１、２２の変換電流を相対比較する。天絡端子判定部２８は、一対の電流絶対値比較回路２３、２４の比較結果及び電流相対値比較回路２６の比較結果に基づいて端子ＰＩＮ１、ＰＩＮ２の何れの端子が天絡端子であるかを判定する。【選択図】図３

Description

本発明は、過電圧判定回路に関する。

センサ信号検出装置は、例えばガス濃度センサなどの抵抗体を用いたセンサを用いて信号を検出するものがある。この種のセンサ信号検出装置には、過電圧判定回路が組み込まれている。

センサ信号検出装置は、複数の端子にセンサを配線を用いて接続して構成されている。これらの端子に接続される配線の何れかが高圧電源線などにショートすると、複数の端子の何れも異常検出のための閾値を超えることになる。すると、異常状態を検出できても異常箇所を特定できない。このため出願人は、配線異常検出装置を提案している（例えば、特許文献１参照）。

特許文献１記載の技術によれば、センサを接続する２つの端子の過電圧を検出する２つの過電圧検出回路、２つの過電圧検出回路の出力電圧をそれぞれ閾値電圧と比較する２つのコンパレータ、２つの過電圧検出回路の出力電圧を差動増幅する差動増幅回路、差動増幅回路の出力電圧を２つの閾値電圧と比較する２つのコンパレータ、を少なくとも備えている。これにより、センサを接続した何れの端子が、高圧電源線にショートしたかを判別できる。

しかしながら、前述したようにコンパレータ、差動増幅回路などトランジスタを多数組み合わせた大規模な回路を多数追加する必要があるため、回路面積が増大し、消費電力が増大する問題を生じる。

特開２０１８−８４４２５号公報

本発明は、上記事情に鑑みてなされたもので、その目的は、回路面積を極力抑制しつつ消費電力を抑制できるようにした過電圧判定回路を提供することにある。

請求項１記載の発明によれば、複数の端子の少なくとも一つ以上の端子が天絡したとき、天絡した端子（以下、天絡端子と称す）の電圧が変動しその他の非天絡端子の電圧が過電圧に至る、又は、当該天絡端子の電圧が一定でもその他の非天絡端子の電圧が過電圧に至る、まで変動する場合に前記天絡端子を判定するための過電圧判定回路を対象としている。

一対の電圧電流変換回路は、複数の端子のうち２つの端子の電圧をそれぞれ電流変換する。一対の電流絶対値比較回路は、一対の電圧電流変換回路の変換電流をそれぞれ基準電流と絶対比較する。電流相対値比較回路は、一対の電圧電流変換回路の変換電流を相対比較する。判定部は、一対の電流絶対値比較回路の比較結果及び電流相対値比較回路の比較結果に基づいて何れの端子が天絡端子であるかを判定する。

この中で、一対の電流絶対値比較回路及び電流相対値比較回路は、電流基準で比較する回路であるため、コンパレータ、差動増幅回路などの大規模な回路に比較して、少数のトランジスタを組み合わせることで構成でき、使用するトランジスタ数を少なくできる。この結果、回路面積を極力抑制しつつ消費電力を抑制できる。

第１実施形態に係る過電圧判定回路の構成例 全体構成例を概略的に示すブロック図 過電圧判定回路の電気的構成を概略的に示すブロック図 天絡端子判定部による判定基準例を示す真理値表 第２実施形態に係る過電圧判定回路の構成例 過電圧判定回路の電気的構成を概略的に示すブロック図 天絡端子判定部による判定基準例を示す真理値表のその１ 天絡端子判定部による判定基準例を示す真理値表のその２ ２つの端子の電圧の関係性と電流ゲインの設定方法例の説明図 第３実施形態の説明を示すものであり過電圧判定回路を適用可能な回路構成例のその１ 過電圧判定回路を適用可能な回路構成例のその２ 第４実施形態に係る過電圧判定回路の適用例

以下、幾つかの実施形態について図面を参照しながら説明する。以下の説明では、各実施形態で説明した構成と同一又は類似機能を備えた構成について同一符号又は類似符号を付し、第２実施形態以降では必要に応じて説明を省略する。

（第１実施形態）
図１から図４は、第１実施形態の説明図を示す。図２には、ガス濃度センサの信号処理システム１の電気的構成をブロック図により概略的に示している。信号処理システム１は、車両用エンジン（図示せず）が排出する排気燃焼ガスを被検出ガスとしエンジン排気中の酸素濃度をＡ／Ｆセンサ２により検出するための各種制御処理を行う。

信号処理システム１は、マイコン３（Micro Control Unit）、及びＡＳＩＣ４（特定用途向けＩＣ）を備える。マイコン３は、ＣＰＵ、ＲＯＭやＲＡＭなどのメモリ（何れも図示せず）を備えており、当該メモリに記憶されたプログラムに基づいて動作する。ＡＳＩＣ４は、その内部のハードウェア構造が各種機能に分かれており、内部電源５、通信部６、信号処理部としても機能する制御部７、ヒータ制御部８、センサ電流検出部９、ダイアグ検出部１０、端子駆動部１１、及び、クランプ付きの過電圧検出部１２（過電圧判定回路相当）としての機能を備える。

内部電源５は、ＡＳＩＣ４の外部から電源供給を受けて安定した直流電源を生成し、内部構成（主に通信部６、制御部７、ヒータ制御部８、センサ電流検出部９、ダイアグ検出部１０、端子駆動部１１、過電圧検出部１２）に電源供給する。通信部６は、マイコン３と通信可能になっており、マイコン３から各種指令を受信すると制御部７に伝達したり、制御部７からマイコン３に各種情報を伝達する。

ヒータ制御部８は、マイコン３との間で指令制御線を接続して構成され、マイコン３から指令を受付けると外部のヒータ駆動部１３を通じてヒータ１４を駆動するように構成されている。ヒータ１４は、Ａ／Ｆセンサ２に近接設置されている。ヒータ制御部８が、ヒータ駆動部１３を通じてヒータ１４に通電すると、ヒータ１４はＡ／Ｆセンサ２の環境温度を昇温させるとＡ／Ｆセンサ２は昇温する。Ａ／Ｆセンサ２は、排気ガスのＡ／Ｆ及びセンサ端子ＰＩＮ１−ＰＩＮ２の端子間電圧差に応じたセンサ電流を流す。

端子駆動部１１は、一対のセンサ端子ＰＩＮ１、ＰＩＮ２にそれぞれ電圧を印加するバッファアンプ１５、１６を備える。バッファアンプ１５、１６は、一対のセンサ端子ＰＩＮ１、ＰＩＮ２の間に規定のバイアス電圧Ｖcom（例えば、２．５Ｖ＝ＶＤＤ／２）を印加する。バッファアンプ１５の出力と端子ＰＩＮ１との間には、抵抗１７が直列接続されている。抵抗１７は、バッファアンプ１５の位相補償に用いられる。バッファアンプ１６の出力と端子ＰＩＮ２との間には抵抗１８が直列接続されている。抵抗１８は、センサ電流検出及び位相補償に用いられる。

抵抗１８は、Ａ／Ｆセンサ２に流れる電流を電圧変換する。バッファアンプ１５は、抵抗１７及び１８、並びに端子ＰＩＮ１、ＰＩＮ２を通じて、Ａ／Ｆセンサ２に通電するように構成される。

過電圧検出部１２は、クランプ付きの過電圧検出回路を構成するもので、端子ＰＩＮ１、ＰＩＮ２の過電圧検出結果を制御部７に出力するように構成される。過電圧検出部１２は、Ａ／Ｆセンサ２の両側に接続された一方の端子ＰＩＮ１及び他方の端子ＰＩＮ２の過電圧、天絡の判定を行う過電圧判定回路として機能する。過電圧検出部１２は、端子ＰＩＮ１又は／及びＰＩＮ２が過電圧状態となったときの電圧情報をダイアグ検出部１０に伝達する。ダイアグ検出部１０は、過電圧検出部１２によりクランプされた電圧ＶINT1及びＶINT2を入力し、これらの電圧ＶINT1及びＶINT2に基づいてダイアグ情報を検出する。

センサ電流検出部９は、Ａ／Ｄ変換器を内蔵して構成され、シャント抵抗１８の両端電圧をＡ／Ｄ変換し、センサ電流のデジタルデータを制御部７に出力する。制御部７は、通信部６を通じてマイコン３から入力される情報、過電圧検出部１２により検出される電圧情報、ダイアグ検出部１０の検出ダイアグ情報、及び、センサ電流検出部９による検出センサ電流情報に基づいて、端子駆動部１１、及び、ヒータ制御部８を統括制御する。

制御部７は、Ａ／Ｆセンサ２のセンサ電流のデジタルデータをセンサ電流検出部９から入力すると、このセンサ電流のデジタルデータに基づいて、端子駆動部１１によりＡ／Ｆセンサ２に通電制御する。Ａ／Ｆセンサ２の素子電流の増減は、空燃比の増減、すなわちリーン／リッチに対応し、例えば空燃比がリーンになれば素子電流は正となり、空燃比がリッチになれば素子電流が負となる。このとき、端子ＰＩＮ１から端子ＰＩＮ２に流れる方向が電流の正方向であり、その逆が負方向である。

以下、過電圧検出部１２の構成例について、図１及び図３を参照して説明する。図３に例示したように、過電圧検出部１２は、電圧電流変換回路２１、２２、電流絶対値比較回路２３、２４、電流増幅回路２５ａ、２５ｂ、電流相対値比較回路２６、及び、天絡端子判定部２８によりブロック化できる。

＜電圧電流変換回路２１の説明＞
図３に示す電圧電流変換回路２１は、端子ＰＩＮ１の電圧が電源電圧ＶＤＤ（所定電圧相当）を超える過電圧になると過電圧−ＶＤＤの値に比例した電流Ｉout1を生成するように構成される。図１には電圧電流変換回路２１を例示している。図１に示した電圧電流変換回路２１は、ｐチャネル型のＭＯＳＦＥＴ＿Ｍ１、Ｍ３、Ｍ５、及び、ｎチャネル型のＭＯＳＦＥＴ＿Ｍ２、Ｍ４を図示形態に接続して構成される。

ＭＯＳＦＥＴ＿Ｍ１、Ｍ３は、同サイズで電流ゲインが同一となるように設定されている。ＭＯＳＦＥＴ＿Ｍ２、Ｍ４もまた同サイズで電流ゲインが同一となるように設定されている。

ＭＯＳＦＥＴ＿Ｍ１、Ｍ３はゲートを互いに共通接続して構成されると共にその共通接続点にＭＯＳＦＥＴ＿Ｍ３のドレインも共通接続して構成される。これにより、ＭＯＳＦＥＴ＿Ｍ１、Ｍ３は第１ミラートランジスタ対を構成し第１カレントミラー回路３１を構成する。

ＭＯＳＦＥＴ＿Ｍ２、Ｍ４もまたゲートを互いに共通接続して構成されると共にその共通接続点にＭＯＳＦＥＴ＿Ｍ２のドレインも共通接続して構成される。ＭＯＳＦＥＴ＿Ｍ２、Ｍ４は、それぞれグランド側に通電端子となるソースを接続して構成されている。これにより、ＭＯＳＦＥＴ＿Ｍ２、Ｍ４は第２ミラートランジスタ対を構成し第２カレントミラー回路３２を構成する。

第１カレントミラー回路３１の第１ミラートランジスタ対Ｍ１、Ｍ３には第２カレントミラー回路３２の第２ミラートランジスタ対Ｍ２、Ｍ４が直列接続されている。

具体的には、ＭＯＳＦＥＴ＿Ｍ１のドレインとＭＯＳＦＥＴ＿Ｍ２のドレインとは共通接続されている。ＭＯＳＦＥＴ＿Ｍ２のソースはグランドに接続されている。また、第１カレントミラー回路３１の第１ミラートランジスタ対Ｍ１、Ｍ３のうち一方のＭＯＳＦＥＴ＿Ｍ１のソースには抵抗Ｒ１を通じて端子ＰＩＮ１が接続されている。

ＭＯＳＦＥＴ＿Ｍ３のドレインとＭＯＳＦＥＴ＿Ｍ４のドレインとは共通接続されている。ＭＯＳＦＥＴ＿Ｍ４のソースはグランドに接続されており、第１ミラートランジスタ対Ｍ１、Ｍ３のうちの他方のＭＯＳＦＥＴ＿Ｍ３のソースは電源電圧ＶＤＤの供給ノードに接続されており、当該ソースに印加される電圧を電源電圧ＶＤＤとしている。これにより、端子ＰＩＮ１に電源電圧ＶＤＤを超える電圧が印加されると、抵抗Ｒ１とＭＯＳＦＥＴ＿Ｍ１のソースとの共通接続点のノードが電源電圧ＶＤＤにクランプされる。

他方、ＭＯＳＦＥＴ＿Ｍ５は第１カレントミラー回路３１にミラー接続されており、ドレイン電流を出力電流Ｉout1として出力する。このとき、端子ＰＩＮ１の電圧がＶＤＤ以上の過電圧になると、ＭＯＳＦＥＴ＿Ｍ５は、過電圧の値に比例した電流Ｉout1を生成出力する。

＜電圧電流変換回路２２の説明＞
図３に示す電圧電流変換回路２２は、端子ＰＩＮ２の電圧が電源電圧ＶＤＤを超える過電圧になると過電圧−ＶＤＤの値に比例した電流Ｉout2を生成する。図１に示した電圧電流変換回路２２は、ｐチャネル型のＭＯＳＦＥＴ＿Ｍ７、Ｍ９、Ｍ１１、及び、ｎチャネル型のＭＯＳＦＥＴ＿Ｍ８、Ｍ１０を図示形態に接続して構成される。

ＭＯＳＦＥＴ＿Ｍ７、Ｍ９は、同サイズで電流ゲインが同一となるように設定されている。ＭＯＳＦＥＴ＿Ｍ８、Ｍ１０もまた同サイズで電流ゲインが同一となるように設定されている。

ＭＯＳＦＥＴ＿Ｍ７、Ｍ９は、ゲートを互いに共通接続して構成されると共にその共通接続点にＭＯＳＦＥＴ＿Ｍ９のドレインも共通接続して構成される。これにより、ＭＯＳＦＥＴ＿Ｍ７、Ｍ９は、第１ミラートランジスタ対、及び、第１カレントミラー回路４１を構成する。

ＭＯＳＦＥＴ＿Ｍ８、Ｍ１０もまたゲートを互いに共通接続して構成されると共にその共通接続点にＭＯＳＦＥＴ＿Ｍ８のドレインも共通接続して構成される。ＭＯＳＦＥＴ＿Ｍ８、Ｍ１０は、それぞれグランド側に通電端子となるソースを接続して構成されている。これにより、ＭＯＳＦＥＴ＿Ｍ８、Ｍ１０は、第２ミラートランジスタ対、及び、第２カレントミラー回路４２を構成する。

第１カレントミラー回路４１の第１ミラートランジスタ対Ｍ７、Ｍ９には、第２カレントミラー回路４２の第２ミラートランジスタ対Ｍ８、Ｍ１０が直列接続されている。

具体的には、ＭＯＳＦＥＴ＿Ｍ７のドレインとＭＯＳＦＥＴ＿Ｍ８のドレインとは共通接続されている。ＭＯＳＦＥＴ＿Ｍ８のソースは、グランドに接続されている。また、第１カレントミラー回路４１の第１ミラートランジスタ対Ｍ７、Ｍ９のうち一方のＭＯＳＦＥＴ＿Ｍ７のソースには抵抗Ｒ２を通じて端子ＰＩＮ２が接続されている。

ＭＯＳＦＥＴ＿Ｍ９のドレインとＭＯＳＦＥＴ＿Ｍ１０のドレインとは共通接続されている。ＭＯＳＦＥＴ＿Ｍ１０のソースはグランドに接続されている。第１ミラートランジスタ対Ｍ７、Ｍ９のうちの他方のＭＯＳＦＥＴ＿Ｍ９のソースは、電源電圧ＶＤＤの供給ノードに接続されており、当該ソースに印加される電圧を電源電圧ＶＤＤとしている。これにより、端子ＰＩＮ２に電源電圧ＶＤＤを超える電圧が印加されると、抵抗Ｒ２とＭＯＳＦＥＴ＿Ｍ７のソースとの共通接続点のノードが電源電圧ＶＤＤにクランプされる。

他方、ＭＯＳＦＥＴ＿Ｍ１１は、第１カレントミラー回路４１にミラー接続されており、ドレイン電流を出力電流Ｉout2として出力する。このとき、端子ＰＩＮ２の電圧がＶＤＤ以上の過電圧になると、ＭＯＳＦＥＴ＿Ｍ１１は、過電圧の値に比例した電流Ｉout2を生成出力する。

＜一対の電流絶対値比較回路２３、２４の説明＞
図３に例示した電流絶対値比較回路２３は、電流Ｉout1を基準電流ＩREFと比較した電流を天絡端子判定部２８に出力する。天絡端子判定部２８は、入力ハイインピーダンスのコンパレータを備え、入力電流に応じた電圧ＶＯ１を「Ｈ」又は「Ｌ」として受付ける。天絡端子判定部２８は電圧ＶＯ１を入力することで電流Ｉout1が基準電流ＩREFより高いか否かを判定し、電流Ｉout1が基準電流ＩREFより高いときに「Ｈ」として受付け、電流Ｉout1が基準電流ＩREF以下のときに「Ｌ」として受付ける。

図１に例示した電流絶対値比較回路２３は、基準電流ＩREFを生成する電流源３３を備える。ＭＯＳＦＥＴ＿Ｍ５のドレインは電流源３３に直列接続されており、ＭＯＳＦＥＴ＿Ｍ５に流れる電流を基準電流ＩREFと絶対比較するよう構成されている。

他方、図３に例示した電流絶対値比較回路２４は、電流Ｉout2を基準電流ＩREFと比較した電流を天絡端子判定部２８に出力する。天絡端子判定部２８は、入力ハイインピーダンスのコンパレータを備えており、入力電流に応じた電圧ＶＯ２を「Ｈ」又は「Ｌ」として受付ける。天絡端子判定部２８は、電圧ＶＯ２を入力することで電流Ｉout2が基準電流ＩREFより高いか否かを判定し、電流Ｉout2が基準電流ＩREFより高いときに「Ｈ」として受付け、電流Ｉout2が基準電流ＩREF以下のときに「Ｌ」として受付ける。なお、基準電流ＩREFは、制御部７により任意な基準値に変更可能になっている。

図１に例示した電流絶対値比較回路２４は、基準電流ＩREFを生成する電流源４３を備える。ＭＯＳＦＥＴ＿Ｍ１１のドレインは電流源４３に直列接続されており、ＭＯＳＦＥＴ＿Ｍ１１に流れる電流を基準電流ＩREFと絶対比較するよう構成されている。

＜電流相対値比較回路２６の説明＞
図３に例示した電流相対値比較回路２６は、一対の電圧電流変換回路２１、２２の変換電流を相対比較するもので、電流増幅回路２５ａ、２５ｂ、及び、増幅電流相対値比較回路２７を備えて構成される。

図３に例示した電流増幅回路２５ａは、電流Ｉout1を入力し電流ゲインα倍に電流増幅した電流Ｉout1＿1を増幅電流相対値比較回路２７に出力する。図１に例示したように、電流増幅回路２５ａは、第１カレントミラー回路３１にミラー接続されたｐチャネル型のＭＯＳＦＥＴ＿Ｍ６により構成され、電流Ｉout1をα倍に電流増幅して電流Ｉout1＿1として出力する。同様に、図３に例示した電流増幅回路２５ｂは、電流Ｉout2を入力し電流ゲインα倍に電流増幅した電流Ｉout2＿1を増幅電流相対値比較回路２７に出力する。

図１に示したように、電流増幅回路２５ｂは、第１カレントミラー回路４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ１２と、このＭＯＳＦＥＴ＿Ｍ１２の出力電流に比例した電流をＭＯＳＦＥＴ＿Ｍ６の出力電流から引く第３カレントミラー回路４４とにより構成される。

第３カレントミラー回路４４は、ｎチャネル型のＭＯＳＦＥＴ＿Ｍ１３及びＭ１４を図示形態に接続して構成され、ＭＯＳＦＥＴ＿Ｍ１２のドレイン電流を引き、電流Ｉout2をα倍に電流増幅して電流Ｉout2＿1として出力する。

図１に示したように、増幅電流相対値比較回路２７は、ＭＯＳＦＥＴ＿Ｍ６のドレインとＭＯＳＦＥＴ＿Ｍ１４のドレインとを結線接続して構成される回路であり、第１カレントミラー回路３１、４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ６、Ｍ１４のドレインにそれぞれ流れる電流Ｉout1＿1及びＩout1＿2を相対比較、減算比較する。

天絡端子判定部２８は、入力ハイインピーダンスのコンパレータを備えており、電流Ｉout1＿1及びＩout2＿1を相対的に減算した電流に応じた電圧ＶＯ３を「Ｈ」又は「Ｌ」として受付ける。天絡端子判定部２８は、電圧ＶＯ３を入力することで電流Ｉout1＿1と電流Ｉout2＿1との高低を比較し、電流Ｉout1＿1が電流ＩOUT2＿1より高いときに「Ｈ」として受付け、電流Ｉout1＿1が入力電流Ｉout2＿1以下となるときに「Ｌ」として受付ける。

電流相対値比較回路２６が、電流Ｉout1＿1及びＩout2＿1を相対的に比較することで、たとえ各端子ＰＩＮ１、ＰＩＮ２の電圧が、プロセス要因、電源電圧要因、温度要因の所謂ＰＶＴばらつきにより変動したとしても正確に判定できる。

＜天絡端子判定部２８の説明＞
図４は、天絡端子判定部２８による判定基準を真理値表により示している。天絡端子判定部２８は、一対の電流絶対値比較回路２３、２４の比較結果となる電圧ＶＯ１、ＶＯ２の何れも「Ｌ」であるときには、電圧電流変換回路２１、２２から電流絶対値比較回路２３、２４にそれぞれ流れ込む電流Ｉout1、Ｉout2が何れも基準電流ＩREFより少ないと判断できる。このため、天絡端子判定部２２８は、電圧ＶＯ１、ＶＯ２の何れも「Ｌ」であるときには、端子ＰＩＮ１及びＰＩＮ２の何れも天絡していないと判定できる。このとき、電圧ＶＯ３はどのような電圧条件であっても良い。

また天絡端子判定部２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｌ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｈ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより少なく、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより多いと判断できる。したがって、天絡端子判定部２８は、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」であるときには、端子ＰＩＮ２が天絡しており端子ＰＩＮ１は天絡していないと判定する。なお、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」であれば、電流相対値比較回路２６が故障していなければ無条件で電圧ＶＯ３が「Ｌ」となる。

また天絡端子判定部２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｈ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｌ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより多く、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより少ないと判断できる。

このため、天絡端子判定部２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｌ」であるときには、端子ＰＩＮ１が天絡しており端子ＰＩＮ２は天絡していないと判定する。なお、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｌ」であれば、電流相対値比較回路２６が故障していなければ無条件で電圧ＶＯ３が「Ｈ」となる。

本実施形態では、一対の端子ＰＩＮ１、ＰＩＮ２の間にはＡ／Ｆセンサ２による負荷が接続されており、２つのバッファ１５、１６を用いて端子ＰＩＮ１、ＰＩＮ２を駆動している。この場合、片方の端子ＰＩＮ１が天絡すると他方の端子ＰＩＮ２は、Ａ／Ｆセンサ２のインピーダンス及び抵抗１７、１８の値に応じて定まるゲインに応じた電圧となる。このため、端子ＰＩＮ１、ＰＩＮ２の電圧の絶対値が共に基準の電圧よりも高くなることで、電流絶対値比較回路２３、２４の比較結果となる電圧ＶＯ１、ＶＯ２が共に「Ｈ」となる場合もある。

このような条件下において、端子ＰＩＮ１が天絡しているが、端子ＰＩＮ２が天絡していない場合、電流Ｉout1＿１＞電流Ｉout2＿１となるため、電圧ＶＯ３が「Ｈ」となる。したがって、天絡端子判定部２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｈ」であるときには、端子ＰＩＮ１が天絡していると判定できる。

また、端子ＰＩＮ１が天絡していないが、端子ＰＩＮ２が天絡している場合、電流Ｉout1＿１＜電流Ｉout2＿１となるため、電圧ＶＯ３が「Ｌ」となる。天絡端子判定部２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｌ」であるときには、端子ＰＩＮ２が天絡していると判定できる。したがって、端子ＰＩＮ１及びＰＩＮ２の何れか片方のみが天絡する場合であれば、天絡端子を判定できる。

＜本実施形態のまとめ＞
本実施形態によれば、電圧電流変換回路２１、２２は、各端子ＰＩＮ１、ＰＩＮ２の過電圧−ＶＤＤに比例した電流を生成している。また、電圧電流変換回路２１、２２の変換電流を用いて端子ＰＩＮ１、ＰＩＮ２の過電圧を比較する回路を追加しているため、各端子ＰＩＮ１、ＰＩＮ２の過電圧の検出と天絡端子を判別できる。本形態によれば、従来技術に比較して追加回路を少なくでき、回路構成面積を省スペースで実現でき、低電力にて実現できる。

特に、本実施形態によれば、端子ＰＩＮ１及びＰＩＮ２の何れか片方のみが天絡している場合であれば、天絡端子を判定できる。

（第２実施形態）
図５から図１０は、第２実施形態の説明図を示す。第１実施形態と同一部分については同一符号を付して説明を省略し、第１実施形態と異なる部分を説明する。

本実施形態では、第１実施形態で説明した電流相対値比較回路２６について電流ゲインを変更した回路を「第１電流相対値比較回路２２６１」と称する。また、第１電流相対値比較回路２２６１とは別に追加した電流相対値比較回路２２６２を「第２電流相対値比較回路２２６２」と称して説明を行う。

＜第１電流相対値比較回路２２６１の説明＞
図６に示した第１電流相対値比較回路２２６１は、一対の電圧電流変換回路２１、２２の変換電流を相対比較するもので、電流増幅回路２５ａ、２５ｂ、及び、増幅電流相対値比較回路２７を備える。

図５に示した電流増幅回路２５ａは、電流Ｉout1を電流ゲインα倍（第１ゲイン相当）に電流増幅した電流Ｉout1＿1を増幅電流相対値比較回路２７に出力する。図１に示したように、電流増幅回路２５ａは、第１カレントミラー回路３１にミラー接続されたｐチャネル型のＭＯＳＦＥＴ＿Ｍ６により構成され、電流Ｉout1をα倍に電流増幅して電流Ｉout1＿1として出力する。

同様に、図６に例示した電流増幅回路２５ｂは、電流Ｉout2を電流ゲインβ倍に電流増幅した電流Ｉout2＿1を増幅電流相対値比較回路２７に出力する。本実施形態において、電流ゲインβ（第２ゲイン相当）は、前述の電流ゲインαとは異なる値に設定される。電流ゲインα＞電流ゲインβの場合と、電流ゲインα＜電流ゲインβの場合があるが、この場合分けに応じて、天絡端子判定部２２８による天絡端子の判定結果は異なるため、この判定内容は後述する。

図５に示したように、電流増幅回路２５ｂは、第１カレントミラー回路４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ１２と、このＭＯＳＦＥＴ＿Ｍ１２の出力電流に比例した電流をＭＯＳＦＥＴ＿Ｍ６の出力電流から引く第３カレントミラー回路４４とにより構成される。

第３カレントミラー回路４４は、ｎチャネル型のＭＯＳＦＥＴ＿Ｍ１３及びＭ１４を図示形態に接続して構成され、ＭＯＳＦＥＴ＿Ｍ１２のドレイン電流を引き、電流Ｉout2を電流ゲインβ倍に電流増幅して電流Ｉout2＿1として出力する。

図５に示したように、増幅電流相対値比較回路２７は、ＭＯＳＦＥＴ＿Ｍ６のドレインとＭＯＳＦＥＴ＿Ｍ１４のドレインとを結線接続して構成される回路であり、第１カレントミラー回路３１、４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ６、Ｍ１４のドレインにそれぞれ流れる電流Ｉout1＿1及びＩout2＿1を相対比較、減算比較する。

天絡端子判定部２２８は、入力ハイインピーダンスのコンパレータを備えており、電流Ｉout1＿1及びＩout2＿1を相対的に減算した電流に応じた電圧ＶＯ３を「Ｈ」又は「Ｌ」として受付ける。天絡端子判定部２２８は、電圧ＶＯ３を入力することにより電流Ｉout1＿1と電流Ｉout2＿1との高低を判定し、電流Ｉout1＿1が電流ＩOUT2＿1より高いときに「Ｈ」として受付け、電流Ｉout1＿1が入力電流Ｉout2＿1以下となるときに「Ｌ」として受付ける。

＜第２電流相対値比較回路２２６２の説明＞
図６に示した第２電流相対値比較回路２２６２は、一対の電圧電流変換回路２１、２２の変換電流を相対比較するもので、電流増幅回路２２５ａ、２２５ｂ、及び、増幅電流相対値比較回路２２７を備える。

図６に示した電流増幅回路２２５ａは、電流Ｉout1を電流ゲインβ倍に電流増幅した電流Ｉout1＿2を増幅電流相対値比較回路２２７に出力する。図５に示したように、電流増幅回路２２５ａは、第１カレントミラー回路３１にミラー接続されたｐチャネル型のＭＯＳＦＥＴ＿Ｍ１５、及び、第４カレントミラー回路３４により構成される。

第４カレントミラー回路３４は、ｎチャネル型のＭＯＳＦＥＴ＿Ｍ１６及びＭ１７を図示形態に接続して構成され、ＭＯＳＦＥＴ＿Ｍ１５のドレイン電流を引き、電流Ｉout1をβ倍に電流増幅して電流Ｉout1＿2として出力する。

同様に、図６に例示した電流増幅回路２２５ｂは、電流Ｉout2を電流ゲインα倍に電流増幅した電流Ｉout2＿2を増幅電流相対値比較回路２２７に出力する。図５に示したように、電流増幅回路２２５ｂは、第１カレントミラー回路４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ１８により構成される。ＭＯＳＦＥＴ＿Ｍ８は、電流Ｉout2をα倍に電流増幅して電流Ｉout2＿2として出力する。

図５に示したように、増幅電流相対値比較回路２２７は、ＭＯＳＦＥＴ＿Ｍ１８のドレインとＭＯＳＦＥＴ＿Ｍ１７のドレインとを結線接続して構成される回路であり、第１カレントミラー回路３１、４１にミラー接続されたＭＯＳＦＥＴ＿Ｍ１８、Ｍ１７のドレインにそれぞれ流れる電流Ｉout2＿2及びＩout1＿2を相対比較、減算比較する。

要するに、第１電流相対値比較回路２２６１及び前記第２電流相対値比較回路２２６２は、それぞれ一対の電圧電流変換回路２１、２２の変換電流を相対比較するときに、一対の電圧電流変換回路２１、２２の変換電流の電流ゲインα、βを互いに入れ替えて相対比較することで互いに異なる比較結果を出力している。

図６に示した天絡端子判定部２２８は、入力ハイインピーダンスのコンパレータを備えており、電流Ｉout2＿2及びＩout1＿2を相対的に減算した電流に応じた電圧ＶＯ４を「Ｈ」又は「Ｌ」として受付ける。天絡端子判定部２２８は、電圧ＶＯ４を入力することにより電流I out2＿2及び電流ＩOUT1＿2の高低を判定し、電流Ｉout2＿2が電流ＩOUT1＿2より高いときに「Ｈ」として受付け、電流Ｉout2＿2が電流Ｉout1＿2以下となるときに「Ｌ」として受付ける。

第１電流相対値比較回路２２６１が、電流Ｉout1＿1及びＩout2＿1を相対的に比較すると共に、第２電流相対値比較回路２２６２が電流Ｉout2＿2及びＩout1＿2を相対的に比較することで、たとえ各端子ＰＩＮ１、ＰＩＮ２の電圧が、プロセス要因、電源電圧要因、温度要因の所謂ＰＶＴばらつきにより変動したとしても正確に判定できる。

＜ 電流ゲインα＞βにおける天絡端子判定部２２８の判定動作説明 ＞
図７は、電流ゲインα＞電流ゲインβの条件における天絡端子判定部２２８の判定基準を真理値表により示している。

天絡端子判定部２２８は、一対の電流絶対値比較回路２３、２４の比較結果となる電圧ＶＯ１、ＶＯ２の何れも「Ｌ」であるときには、電圧電流変換回路２１、２２から電流絶対値比較回路２３、２４にそれぞれ流れ込む電流Ｉout1、Ｉout2が何れも基準電流ＩREFより少ないと判断できる。このため、天絡端子判定部２２８は、電圧ＶＯ１、ＶＯ２の何れも「Ｌ」であるときに、端子ＰＩＮ１及びＰＩＮ２の何れも天絡していないと判定できる。このとき、電圧ＶＯ３、ＶＯ４はどのような電圧条件であっても良い。

また天絡端子判定部２２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｌ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｈ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより少なく、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより多いと判断できる。

このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」であるときには、端子ＰＩＮ２が天絡しており端子ＰＩＮ１は天絡していないと判定する。なお、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」である場合、第１電流相対値比較回路２２６１及び前記第２電流相対値比較回路２２６２が共に故障していなければ無条件で電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｈ」となる。

また天絡端子判定部２２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｈ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｌ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより多く、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより少ないと判断できる。

このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｌ」であるときには、端子ＰＩＮ１が天絡しており端子ＰＩＮ２は天絡していないと判定する。なお、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｌ」である場合、第１電流相対値比較回路２２６１及び前記第２電流相対値比較回路２２６２が共に故障していなければ無条件で電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」となる。

また、端子ＰＩＮ１、ＰＩＮ２の電圧の絶対値が共に基準の電圧よりも高くなっていれば、電流絶対値比較回路２３、２４の比較結果となる電圧ＶＯ１、ＶＯ２が共に「Ｈ」となる場合もある。

このとき、端子ＰＩＮ１が天絡していないが、端子ＰＩＮ２が天絡している場合、電流Ｉout1＿１＜電流Ｉout2＿１となると共に、電流Ｉout2＿2＞電流Ｉout1＿2となるため、電圧ＶＯ３が「Ｌ」、ＶＯ４が「Ｈ」となる。

このため天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｈ」であるときには、端子ＰＩＮ２が天絡しており、端子ＰＩＮ１は天絡していないと判定する。

電流ゲインα＞電流ゲインβの条件下で考慮する。端子ＰＩＮ１が天絡しているが、端子ＰＩＮ２が天絡していない場合、電流Ｉout1＿１＞電流Ｉout2＿１となると共に、電流Ｉout2＿2＜電流Ｉout1＿2となるように電流ゲインα及びβを設定することで、電圧ＶＯ３が「Ｈ」、ＶＯ４が「Ｌ」となる。このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」であるときには、端子ＰＩＮ１が天絡しており端子ＰＩＮ２は天絡していないと判定する。

両端子ＰＩＮ１及びＰＩＮ２が天絡した場合、電流Ｉout1＿１＞電流Ｉout2＿１となると共に、電流Ｉout2＿2＞電流Ｉout1＿2となるように電流ゲインα及びβを設定することで、電圧ＶＯ３、電圧ＶＯ４が「Ｈ」となる。このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｈ」であるときには、端子ＰＩＮ１及びＰＩＮ２が天絡していると判定する。

＜電流ゲインα＜βにおける天絡端子判定部２２８の判定動作説明＞
また図８は、電流ゲインα＜電流ゲインβの条件における天絡端子判定部２２８の判定基準を真理値表により示している。天絡端子判定部２２８は、電圧ＶＯ１、ＶＯ２の何れも「Ｌ」であるときには、前述した図７の説明と同様の理由から端子ＰＩＮ１及びＰＩＮ２の何れも天絡していないと判定する。このとき、電圧ＶＯ３、ＶＯ４はどのような電圧条件であっても良い。

また天絡端子判定部２２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｌ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｈ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより少なく、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより多いと判断できる。

天絡端子判定部２２８は、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」であるときには、端子ＰＩＮ２が天絡しており端子ＰＩＮ１は天絡していないと判定する。なお、電圧ＶＯ１が「Ｌ」、電圧ＶＯ２が「Ｈ」である場合、第１電流相対値比較回路２２６１及び前記第２電流相対値比較回路２２６２が共に故障していなければ無条件で電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｈ」となる。

また天絡端子判定部２２８は、電流絶対値比較回路２３の比較結果となる電圧ＶＯ１が「Ｈ」であり、電流絶対値比較回路２４の比較結果となる電圧ＶＯ２が「Ｌ」であるときには、電圧電流変換回路２１から電流絶対値比較回路２３に流れ込む電流Ｉout1が基準電流ＩREFより多く、電圧電流変換回路２２から電流絶対値比較回路２４に流れ込む電流Ｉout2が基準電流ＩREFより少ないと判断できる。

このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｌ」であるときには、端子ＰＩＮ２が天絡しており端子ＰＩＮ１は天絡していないと判定する。なお、電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」であれば、第１電流相対値比較回路２２６１及び前記第２電流相対値比較回路２２６２が共に故障していなければ無条件で電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」となる。

本実施形態において、一対の端子ＰＩＮ１、ＰＩＮ２の間にはＡ／Ｆセンサ２による負荷が接続されており、２つのバッファ１５、１６を用いて端子ＰＩＮ１、ＰＩＮ２を駆動している。Ａ／Ｆセンサ２のインピーダンスを介して端子ＰＩＮ１の電圧が上昇すれば、端子ＰＩＮ２の電圧も上昇する。この場合、片方の端子ＰＩＮ１が天絡すると、他方の端子ＰＩＮ２は、Ａ／Ｆセンサ２のインピーダンス及び抵抗１７、１８の値に応じて定まるゲインに依存して変化する電圧となる。このため、端子ＰＩＮ１、ＰＩＮ２の電圧の絶対値が共に基準の電圧よりも高くなることで、電流絶対値比較回路２３、２４の比較結果となる電圧ＶＯ１、ＶＯ２が共に「Ｈ」となる場合もある。

端子ＰＩＮ１、ＰＩＮ２が共に天絡している場合、電流ゲインα＜電流ゲインβの条件下では、電流Ｉout1＿１＜電流Ｉout2＿１となると共に、電流Ｉout2＿2＜電流Ｉout1＿2となるため、電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｌ」となる。

このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｌ」であるときには、端子ＰＩＮ１及びＰＩＮ２が共に天絡していると判定する。

電流ゲインα＜電流ゲインβの条件下で考慮する。端子ＰＩＮ１が天絡しているが、端子ＰＩＮ２が天絡していない場合、電流Ｉout1＿１＞電流Ｉout2＿１となると共に、電流Ｉout2＿2＜電流Ｉout1＿2となるように電流ゲインα及びβを設定すると、電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」となる。このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｈ」、電圧ＶＯ４が「Ｌ」であるときには、端子ＰＩＮ１が天絡しており端子ＰＩＮ２は天絡していないと判定する。

逆に、端子ＰＩＮ１が天絡していないが、端子ＰＩＮ２が天絡している場合、電流Ｉout1＿1＜電流Ｉout2＿1となると共に、電流Ｉout2＿2＞電流Ｉout1＿2となるように電流ゲインα及びβを設定すると、電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｈ」となる。このため、天絡端子判定部２２８は、電圧ＶＯ１が「Ｈ」、電圧ＶＯ２が「Ｈ」、電圧ＶＯ３が「Ｌ」、電圧ＶＯ４が「Ｈ」であるときには、端子ＰＩＮ２が天絡しており端子ＰＩＮ１は天絡していないと判定する。

したがって、電流ゲインαと電流ゲインβとが互いに異なっていれば、天絡端子判定部２２８は、端子ＰＩＮ１及びＰＩＮ２の何れか一方が天絡したか、又は、端子ＰＩＮ１及びＰＩＮ２の双方が天絡したかを判定できる。また電流ゲインαと電流ゲインβとは、その絶対値が同一でないゲインに設定することが望ましい。

＜本実施形態のまとめ＞
本実施形態によれば、前述実施形態と同様の作用効果を奏する。また、両端子ＰＩＮ１、ＰＩＮ２が共に天絡したときには、電圧ＶＯ３、ＶＯ４の論理が共に「Ｌ」又は「Ｈ」で一致するように、互いに異なる電流ゲインα、βで電流を増幅している。このため、天絡端子判定部２２８は、端子ＰＩＮ１及びＰＩＮ２の何れか一方が天絡したか、又は、端子ＰＩＮ１及びＰＩＮ２の双方が天絡したかを判定できる。

以下、電流ゲインα、βの設定方法の一例を説明する。一方の端子（例えば、ＰＩＮ１）が天絡した場合には、端子ＰＩＮ１及びＰＩＮ２の間に接続されるＡ／Ｆセンサ２のインピーダンスと抵抗１７、１８による分圧により他方の端子（例えば、ＰＩＮ２）の電圧の最大値が決まる。
このため、非天絡端子（例えば、ＰＩＮ２）の電圧が最大となる条件下において、電圧ＶＯ３か電圧ＶＯ４の何れか一方が、両端子ＰＩＮ１及びＰＩＮ２の天絡時の電圧ＶＯ３、ＶＯ４の条件と論理反転するように、電流ゲインα、βを設定することが望ましい。

端子ＰＩＮ１及び端子ＰＩＮ２の間には、Ａ／Ｆセンサ２が接続されているが、Ａ／Ｆセンサ２は、抵抗によるインピーダンス素子に模擬可能である。ここでは端子ＰＩＮ１、ＰＩＮ２の電圧を、それぞれ端子電圧ＶＰ１、ＶＰ２と定義する。

図９には、通常動作時、両端子天絡時、片端子天絡時における各端子ＰＩＮ１、ＰＩＮ２の端子電圧ＶＰ１、ＶＰ２の取り得る範囲を示している。範囲ＲＡ１は、通常動作範囲であり、端子電圧ＶＰ１、ＶＰ２は電源電圧ＶＤＤ以下の電圧となる。線ＲＡ２は、両方の端子ＰＩＮ１、ＰＩＮ２が天絡している場合の各端子電圧ＶＰ１、ＶＰ２の取り得る値を示す。この場合、端子電圧ＶＰ１＝端子電圧ＶＰ２＝天絡電圧となる。

＜端子ＰＩＮ１の天絡＞
範囲ＲＡ３は、端子ＰＩＮ１のみ天絡し、Ａ／Ｆセンサ２の抵抗が無限大、すなわちオープンとなる場合の端子ＰＩＮ２の端子電圧ＶＰ２の取り得る範囲を示す。この場合、端子ＰＩＮ１の天絡の影響が端子ＰＩＮ２に与えられることがなく、端子電圧ＶＰ２は端子電圧ＶＰ１に依存することなく、端子電圧ＶＰ２は通常動作範囲と同等範囲となる。

範囲ＲＡ４は、端子ＰＩＮ１のみ天絡し、Ａ／Ｆセンサ２の抵抗が有限値となる場合の端子ＰＩＮ２の端子電圧ＶＰ２の取り得る範囲を示している。Ａ／Ｆセンサ２の抵抗の値が低下するほど、天絡した端子ＰＩＮ１の端子電圧ＶＰ１の影響を受けて端子電圧ＶＰ２は上昇する。線ＲＡ５は、端子ＰＩＮ１のみ天絡し、Ａ／Ｆセンサ２の抵抗が想定される値の中で最小値となる場合の端子電圧ＶＰ２の取り得る境界線を示している。

＜端子ＰＩＮ２の天絡＞
範囲ＲＡ６は、端子ＰＩＮ２のみ天絡し、Ａ／Ｆセンサ２の抵抗が無限大、すなわちオープンとなる場合の端子ＰＩＮ１の端子電圧ＶＰ１の取り得る範囲を示す。この場合、端子ＰＩＮ２の天絡の影響が端子ＰＩＮ１に与えられることがなく、端子電圧ＶＰ１は端子電圧ＶＰ２に依存することなく、端子電圧ＶＰ１は通常動作範囲と同等範囲となる。

範囲ＲＡ７は、端子ＰＩＮ２のみ天絡し、Ａ／Ｆセンサ２の抵抗が有限値となる場合の端子電圧ＶＰ１の取り得る範囲を示している。Ａ／Ｆセンサ２の抵抗の値が低下するほど、天絡した端子ＰＩＮ１の端子電圧ＶＰ２の影響を受けて端子電圧ＶＰ１は上昇する。線ＲＡ８は、端子ＰＩＮ２のみ天絡し、Ａ／Ｆセンサ２の抵抗が想定される値の中で最小値となる場合の端子電圧ＶＰ１の取り得る境界線を示している。

範囲ＲＡ９は、端子ＰＩＮ１のみ天絡した場合と、両端子ＰＩＮ１及びＰＩＮ２の天絡した場合と、を判定するための端子電圧ＶＰ１及びＶＰ２の関係性の設定範囲を示す。
また範囲ＲＡ１０は、端子ＰＩＮ２のみ天絡した場合と、両端子ＰＩＮ１及びＰＩＮ２が天絡した場合と、を判定するための端子電圧ＶＰ１及びＶＰ２の関係性の設定範囲を示す。

すなわち、電流ゲインα：βを設定して過電圧検出部１２の中の各素子のパラメータを設計する際には、下記のように設計することが望ましい。
電流ゲインα、βの条件がα＞β、且つ、端子ＰＩＮ１のみが天絡する状態を想定した場合、Ａ／Ｆセンサ２の抵抗の値をその変動可能範囲で変化させたときに、端子電圧ＶＰ１及びＶＰ２の関係性が範囲ＲＡ９の内側において、電流Ｉout1＿2と電流Ｉout2＿2が等しくなるように電流ゲインα及びβを設定する。つまり、電圧ＶＯ４の閾値が範囲ＲＡ９の内側になるように設定すると良い。電流ゲインα、βの条件がα＜β、且つ、端子ＰＩＮ１のみが天絡する状態を想定した場合は、同様に、電圧ＶＯ３の閾値が範囲ＲＡ９の内側になるように設定すると良い。

また同様に、電流ゲインα、βの条件がα＞β、且つ、端子ＰＩＮ２のみが天絡する状態を想定した場合、Ａ／Ｆセンサ２の抵抗の値をその変動可能範囲で変化させたときに、端子電圧ＶＰ１及びＶＰ２の関係性が範囲ＲＡ１０の内側において、電流Ｉout1＿1と電流Ｉout2＿1が等しくなるように電流ゲインα及びβを設定する。つまり、電圧ＶＯ３の閾値が範囲ＲＡ１０の内側になるように設定すると良い。電流ゲインα、βの条件がα＜β、且つ、端子ＰＩＮ２のみが天絡する状態を想定した場合は、同様に、電圧ＶＯ４の閾値が範囲ＲＡ１０の内側になるように設定すると良い。
これにより、端子ＰＩＮ１のみ、端子ＰＩＮ２のみが天絡した場合にも、この天絡状態を判別できる。

（第３実施形態）
図１０及び図１１は、第３実施形態の説明図を示す。本実施形態では、様々な適用例を説明する。前述実施形態で説明した過電圧検出部１２は、図１０に例示した電流検出アンプ５１の集積回路装置５２に適用しても良い。このとき、過電圧検出部１２を集積回路装置５２の入力端子ＰＩＮ４、ＰＩＮ５に接続すると良い。

この図１０に例示した回路は、電源電圧ＶＤＤが印加される負荷３０２ａ、３０２ｂの間に所定のインピーダンスの電流検出抵抗３１７を接続して構成される。電流検出アンプ５１は、電流検出抵抗３１７に流れる電流を、一対の端子ＰＩＮ４、ＰＩＮ５を通じて検出する。

電流検出アンプ５１の両入力端子ＰＩＮ４、ＰＩＮ５の間には、電流検出抵抗３１７が接続されている。このため、一方の端子ＰＩＮ４の電圧が変動すれば、他方の端子ＰＩＮ５の電圧も一方の端子ＰＩＮ４の電圧変動に依存して変動する。前述実施形態のように、過電圧検出部１２が、これらの端子ＰＩＮ４、ＰＩＮ５の電圧を検出することで、前述実施形態と同様に、両端子ＰＩＮ４、ＰＩＮ５が天絡していないか、一方の端子（例えばＰＩＮ４）が天絡しているか、又は、両端子ＰＩＮ４及びＰＩＮ５が天絡しているか判定できる。

また、前述実施形態で説明した過電圧検出部１２は、図１１に例示したように、シリーズレギュレータ６１、６２を組み込んだ集積回路装置６３にも適用しても良い。このとき、過電圧検出部１２を集積回路装置６３の出力端子ＰＩＮ６、ＰＩＮ７に接続すると良い。図１１に例示した集積回路装置６３には、直流電源Ｖinを入力して安定化電源を生成し、当該安定化電源電圧を端子ＰＩＮ６、ＰＩＮ７からそれぞれコンデンサ６４、６５に出力するシリーズレギュレータ６１、６２が構成されている。

直流電源Ｖinの入力側に構成されたシリーズレギュレータ６１は、オペアンプＯＰ１と出力パストランジスタＭ４１と抵抗Ｒ４１及びＲ４２とを図示形態に組み合わせて構成され、直流電圧を端子ＰＩＮ６を通じて出力する。出力パストランジスタＭ４１は、ｐチャネル型のＭＯＳＦＥＴにより構成され、ドレイン−ソース間にボディダイオードが寄生素子として存在する。

また出力側に構成されたシリーズレギュレータ６２は、オペアンプＯＰ２と出力パストランジスタＭ４２と抵抗Ｒ４３及びＲ４４とを図示形態に組み合わせて構成され、シリーズレギュレータ６１の出力電圧を入力して直流電圧を生成し端子ＰＩＮ７を通じて出力する。出力パストランジスタＭ４２は、ｐチャネル型のＭＯＳＦＥＴにより構成され、ドレイン−ソース間にボディダイオードが寄生素子として存在する。

このとき、一方の端子ＰＩＮ７の電圧が何らかの影響で上昇すると、出力パストランジスタＭ４２のドレインと基板との間のｐｎ接合を介してボディダイオードの順方向に電流が流れるため、他方の端子ＰＩＮ６の電圧もまた上昇する。このため、端子ＰＩＮ７の電圧が変化することで端子ＰＩＮ６の電圧も端子ＰＩＮ７の電圧変化に応じて変化する。

前述実施形態において説明したように、過電圧検出部１２が両端子ＰＩＮ６及びＰＩＮ７の電圧を検出することで、前述実施形態と同様に、両端子ＰＩＮ６、ＰＩＮ７が天絡していないか、一方の端子（例えば、ＰＩＮ６）が天絡しているか、又は、両端子ＰＩＮ６及びＰＩＮ７が共に天絡しているか判定できる。
したがって、例えば端子ＰＩＮ６が天絡したとき、天絡端子ＰＩＮ６の電圧が変動したときに非天絡端子ＰＩＮ７の電圧が過電圧に至るまで変動した場合であっても、前述同様に一方の端子（例えば、ＰＩＮ６）が天絡しているか、又は、両端子ＰＩＮ６及びＰＩＮ７が共に天絡しているか判定できる。

（第４実施形態）
図１２は、第４実施形態の説明図を示す。前述実施形態で説明したように、過電圧検出部１２は、一対の端子ＰＩＮ１、ＰＩＮ２のうちの一方又は双方が天絡しているか否かを判定するように構成されている。図１２に例示したように、過電圧検出部４１２ａ〜４１２ｃの構成を２つ以上組み合わせることで、３つ以上の端子ＰＩＮ１、ＰＩＮ２、ＰＩＮ３の何れが天絡しているか判定することもできる。図１２に例示した構成において、過電圧検出部４１２ａ〜４１２ｃは、過電圧検出部１２と同様の構成である。

図１２に例示した構成では、過電圧検出部４１２ａが、端子ＰＩＮ１、ＰＩＮ２の何れか又は双方が天絡しているか否かを判定し、過電圧検出部４１２ｂが、端子ＰＩＮ２、ＰＩＮ３の何れか又は双方が天絡しているか否かを判定し、過電圧検出部４１２ｃが、端子ＰＩＮ１、ＰＩＮ３の何れか又は双方が天絡しているか否かを判定する。これにより、端子ＰＩＮ１〜ＰＩＮ３の何れの端子が天絡しているか、信頼性良く判定できる。

すなわち、３端子以上の端子ＰＩＮ１〜ＰＩＮ３を備えた装置に対しても、当該複数の端子ＰＩＮ１〜ＰＩＮ３の少なくとも一つ以上の端子が天絡しているか否かを信頼性良く判定できる。

（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
端子ＰＩＮ１、ＰＩＮ２等に接続される回路は、Ａ／Ｆセンサ２などのセンサ素子に関係する回路に限ることはない。特に、リーク電流の発生を極力抑制することを目的として、過電圧検出を行う用途の回路に好適である。

天絡した端子（例えば、ＰＩＮ１）の電圧が一定でもその他の端子、すなわち非天絡端子、の電圧が過電圧に至るまで変動する場合にも過電圧検出部１２を設けることで同様に適用でき、過電圧を生じている端子（例えば、ＰＩＮ１のみ、又は、ＰＩＮ１及びＰＩＮ２）を判定できる。

前述実施形態では、トランジスタとしてＭＯＳＦＥＴを用いた形態を説明したが、ＭＯＳＦＥＴに代えてバイポーラトランジスタを用いて過電圧検出部１２を構成しても良い。過電圧検出部１２は、必ずしもＩＣとして構成する必要はない。
第１実施形態では、電流増幅回路２５ａ、２５ｂを設けた形態を示したが、必要に応じて電流増幅回路２５ａ、２５ｂを省いても良い。

前述した複数の実施形態を組み合わせて構成しても良い。また、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において、考え得るあらゆる態様も実施形態と見做すことが可能である。

本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。

図面中、１２は過電圧検出部（過電圧判定回路）、２１、２２は電圧電流変換回路、２３、２４は電流絶対値比較回路、２６、２２６１、２２６２は電流相対値比較回路、２８、２２８は天絡端子判定部、を示す。

Claims (6)

1. 複数の端子の少なくとも一つ以上の端子が天絡したとき、天絡した端子（以下、天絡端子と称す）の電圧が変動しその他の非天絡端子の電圧が過電圧に至る、又は、当該天絡端子の電圧が一定でもその他の非天絡端子の電圧が過電圧に至る、まで変動する場合に前記天絡端子を判定するための過電圧判定回路であって、
   前記複数の端子のうち２つの端子の電圧をそれぞれ電流変換する一対の電圧電流変換回路（２１：２２）と、
   前記一対の電圧電流変換回路の変換電流をそれぞれ基準電流と絶対比較する一対の電流絶対値比較回路（２３：２４）と、
   前記一対の電圧電流変換回路の変換電流を相対比較する電流相対値比較回路（２６；２２６１、２２６２）と、
   前記一対の電流絶対値比較回路の比較結果及び前記電流相対値比較回路の比較結果に基づいて何れの端子が前記天絡端子であるかを判定する天絡端子判定部（２８；２２８）と、
   を備える過電圧判定回路。
2. 前記一対の電圧電流変換回路（２１：２２）は、それぞれ、
   第１ミラートランジスタ対（Ｍ１、Ｍ３：Ｍ７、Ｍ９）による第１カレントミラー回路（３１：４１）と、前記第１カレントミラー回路の第１ミラートランジスタ対に直列接続されグランド側に通電端子を接続した第２ミラートランジスタ対（Ｍ２、Ｍ４：Ｍ８、Ｍ１０）による第２カレントミラー回路（３２：４２）と、を備え、前記第１カレントミラー回路の第１ミラートランジスタ対の一方のトランジスタ（Ｍ１：Ｍ７）の通電端子にはそれぞれ抵抗（Ｒ１：Ｒ２）を通じて前記端子（ＰＩＮ１：ＰＩＮ２）が接続され、前記第１ミラートランジスタ対の他方のトランジスタの通電端子に印加される電圧を所定電圧（ＶＤＤ）とし、
   前記一対の電流絶対値比較回路（２３：２４）は、それぞれ、
   前記基準電流を生成する電流源（３３：４３）と、前記電流源に直列接続されると共に前記第１カレントミラー回路にミラー接続されるトランジスタ（Ｍ５：Ｍ１１）と、を備え、前記トランジスタ（Ｍ５：Ｍ１１）に流れる電流を前記基準電流と絶対比較するように構成され、
   前記電流相対値比較回路（２６）は、
   前記一対の電圧電流変換回路の前記第１カレントミラー回路（３１：４１）にミラー接続されたトランジスタ（Ｍ６：Ｍ１４）に流れる電流を減算比較する請求項１記載の過電圧判定回路。
3. 前記複数の端子として、センサ素子（２）の両側に接続された一方の端子（ＰＩＮ１）及び他方の端子（ＰＩＮ２）を適用した場合、
   前記電流相対値比較回路として、第１電流相対値比較回路（２２６１）及び第２電流相対値比較回路（２２６２）を備え、
   前記第１電流相対値比較回路及び前記第２電流相対値比較回路がそれぞれ前記一対の電圧電流変換回路の変換電流を相対比較するときに、前記一対の電圧電流変換回路の変換電流のゲインを互いに入れ替えて相対比較することで互いに異なる比較結果を出力し、
   前記天絡端子判定部は、前記一対の電流絶対値比較回路の比較結果、前記第１電流相対値比較回路の比較結果、及び前記第２電流相対値比較回路の比較結果に基づいて、前記一方の端子及び前記他方の端子のうち何れか一方が天絡したか、又は、当該一方の端子及び前記他方の端子の双方が天絡したかを判定する請求項１記載の過電圧判定回路。
4. 前記一対の電圧電流変換回路は、それぞれ、
   第１ミラートランジスタ対（Ｍ１、Ｍ３：Ｍ７、Ｍ９）による第１カレントミラー回路（３１：４１）と、前記第１カレントミラー回路の第１ミラートランジスタ対に直列接続されグランド側に通電端子を接続した第２ミラートランジスタ対による第２カレントミラー回路（３２：４２）と、を備え、前記第１カレントミラー回路の第１ミラートランジスタ対の一方のトランジスタ（Ｍ１：Ｍ７）の通電端子には抵抗（Ｒ１：Ｒ２）を通じて前記端子（ＰＩＮ１：ＰＩＮ２）がそれぞれ接続され、前記第１ミラートランジスタ対の他方のトランジスタの通電端子に印加される電圧を所定電圧（ＶＤＤ）とし、
   前記一対の電流絶対値比較回路（２３：２４）は、それぞれ、
   前記基準電流を生成する電流源（３３：４３）と、前記電流源に直列接続されると共に前記第１カレントミラー回路にミラー接続されるトランジスタ（Ｍ５：Ｍ１１）と、を備え、前記トランジスタに流れる電流を前記基準電流と絶対比較するように構成され、
   前記第１電流相対値比較回路（２２６１）は、
   前記一対の電流絶対値比較回路のうち一方の前記第１カレントミラー回路（３１）にミラー接続されるトランジスタ（２５ａ）の電流ゲインを第１ゲインとすると共に、前記一対の電流絶対値比較回路のうち他方の前記第１カレントミラー回路（４１）にミラー接続されるトランジスタ（２５ｂ）の電流ゲインを前記第１ゲインとは異なる任意の第２ゲインとして互いの電流を減算することで相対比較し、
   前記第２電流相対値比較回路は、
   前記一対の電流絶対値比較回路のうち一方の前記第１カレントミラー回路（３１）にミラー接続されるトランジスタ（２２５ａ）の電流ゲインを前記第２ゲインとすると共に、前記一対の電流絶対値比較回路のうち他方の前記第１カレントミラー回路（４１）にミラー接続されるトランジスタ（２２５ｂ）の電流ゲインを前記第１ゲインとして互いの電流を減算することで相対比較する請求項３記載の過電圧判定回路。
5. 前記第１ゲインと前記第２ゲインとは絶対値が同一でないゲインに設定されている請求項４記載の過電圧判定回路。
6. 前記端子を、被検出ガスのガス濃度を検出するガス濃度センサを接続する端子に適用した請求項１から５の何れか一項に記載の過電圧判定回路。

Images