JP2021150975A - ドライバ回路及び駆動装置 - Google Patents

Abstract

【課題】寄生インダクタンスを含むインダクタンス成分にて発生する逆起電力をフィードバックさせるドライバ回路において、逆起電力が正常にフィードバックされないフィードバック異常を検出できるドライバ回路及び当該ドライバ回路を備えた駆動装置を提供すること。【解決手段】ドライバ回路１２は、パルス電圧Ｖｐが入力されるパルス入力端子４１と、逆起電力Ｖｂが入力されるフィードバック入力端子４４と、パルス電圧Ｖｐと逆起電力Ｖｂとが入力される加算回路６０と、を備えている。加算回路６０は、パルス電圧Ｖｐと逆起電力Ｖｂとを加算し、その加算された加算電圧Ｖａｄをスイッチング素子１１のゲート端子２１に向けて出力する。かかる構成において、ドライバ回路１２は、フィードバック異常である加算回路６０への逆起電力Ｖｂの入力異常を検出する異常検出回路１１０を備えている。【選択図】図３

Description

本発明は、ドライバ回路及び駆動装置に関する。

例えば特許文献１には、スイッチング素子としてのＩＧＢＴを駆動させるドライバ回路が記載されている。特許文献１に記載のドライバ回路は、スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、エミッタ配線のインダクタンス分にて発生する逆起電力としての誘起電圧をフィードバックさせるアクティブゲート制御を行っている。

特開２００４−４８８４３号公報

ここで、寄生インダクタンスを含むインダクタンス成分にて発生する逆起電力をフィードバックさせるドライバ回路において、逆起電力が正常にフィードバックされない場合、本来の性能を得られなかったり、動作不良が生じたりすることが懸念される。

本発明は、上述した事情を鑑みてなされたものであり、その目的は寄生インダクタンスを含むインダクタンス成分にて発生する逆起電力をフィードバックさせるドライバ回路において、逆起電力が正常にフィードバックされないフィードバック異常を検出できるドライバ回路及び当該ドライバ回路を備えた駆動装置を提供することである。

上記目的を達成するドライバ回路は、制御端子及び印加電流が流れる印加端子を有するスイッチング素子を駆動させるものであって、外部からのパルス電圧が入力されるパルス入力端子と、前記印加電流の変化により前記スイッチング素子内の寄生インダクタンスを含むインダクタンス成分によって生じる逆起電力が入力されるフィードバック入力端子と、前記パルス電圧と前記逆起電力とが入力されるものであって、前記パルス電圧及び前記逆起電力を加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、前記逆起電力が正常にフィードバックされないフィードバック異常である前記加算回路への前記逆起電力の入力異常を検出する異常検出回路と、を備え、前記異常検出回路は、前記インダクタンス成分と共振する検出コンデンサと、前記検出コンデンサと前記インダクタンス成分とが接続された接続状態、又は、前記検出コンデンサと前記インダクタンス成分とが接続されていない非接続状態に切り替わる切替部と、を備え、前記インダクタンス成分と前記検出コンデンサとによって構成される共振回路から発生する電圧に基づいて前記フィードバック異常を検出することを特徴とする。

かかる構成によれば、逆起電力が加算回路に入力され、パルス電圧と逆起電力とが加算された加算電圧を制御端子に入力させることができるため、損失の低減とサージの低減との両立を図ることができる。

ここで、加算回路に逆起電力をフィードバックさせる構成においては、逆起電力が正常にフィードバックされないフィードバック異常として、加算回路への逆起電力の入力異常が考えられる。この点、本構成によれば、異常検出回路によって当該フィードバック異常を検出できる。

特に、本構成の異常検出回路は、インダクタンス成分と検出コンデンサとによって構成される共振回路から発生する電圧に基づいてフィードバック異常を検出する構成である。インダクタンス成分のみよりも、インダクタンス成分と検出コンデンサとによって構成される共振回路の方が、発生する電圧は大きくなり易いため、異常検出回路としては当該電圧を検出し易い。したがって、インダクタンス成分が小さい場合であってもフィードバック異常を好適に検出できる。また、スイッチング素子を駆動させる場合には切替部を非接続状態にすることにより、たとえば逆起電力の遅延等といった検出コンデンサに起因する逆起電力への悪影響を抑制できる。

上記ドライバ回路について、前記フィードバック入力端子と前記加算回路とを接続するものであって前記逆起電力が伝送されるフィードバックラインを備え、前記異常検出回路は、前記検出コンデンサが充電されている状況において前記切替部が前記非接続状態から前記接続状態に切り替わったことに基づいて、前記フィードバックライン上に予め定められた閾値電圧以上の電圧が検出されない場合には、前記フィードバック異常があると判定する判定回路を備えているとよい。

かかる構成によれば、検出コンデンサが充電されている状況において切替部が非接続状態から接続状態に切り替わったことに基づいて、フィードバックライン上に閾値電圧以上の電圧が検出されない場合には、フィードバック異常があると判定する。これにより、共振回路から発生する電圧に基づいてフィードバック異常を検出することができる。また、切替部による切り替えが行われたことに基づく電圧の有無を判定することにより、フィードバックライン上に検出される電圧が共振回路に起因するものであるか否かを判断できる。

上記ドライバ回路について、前記切替部が前記非接続状態である場合に前記検出コンデンサを充電する検出電源を備え、前記非接続状態は、前記検出電源によって前記検出コンデンサが充電されている充電状態であるとよい。

かかる構成によれば、非接続状態中に検出コンデンサが充電される。これにより、検出コンデンサが充電された状態で切替部を非接続状態から接続状態に切り替えることができる。

上記ドライバ回路について、前記ドライバ回路は、基準電位に接続されている基準電位端子を備えているとよい。
かかる構成によれば、スイッチング素子と基準電位端子とを接続することにより、スイッチング素子に基準電位を付与することができる。これにより、スイッチング素子は、基準電位に対する加算電圧に基づいて駆動することができるため、加算電圧に対する寄生インダクタンスの影響を抑制でき、スイッチングの高速化を図ることができる。

ここで、上記のように基準電位端子とフィードバック入力端子とが設けられている場合、仮に基準電位端子とフィードバック入力端子とが接触することに起因して、逆起電力が伝送される経路と基準電位が印加される経路とが短絡すると、フィードバック異常が生じ得る。

この点、本構成によれば、異常検出回路によってフィードバック異常を検出することができるため、加算電圧に対する寄生インダクタンスの影響を抑制するための構成によって生じ易くなるフィードバック異常に対応できる。

上記ドライバ回路について、前記スイッチング素子はＭＯＳＦＥＴであり、前記制御端子はゲート端子であり、前記印加電流は、前記スイッチング素子のソース−ドレイン間に流れるドレイン電流であり、前記印加端子はソース端子であるとよい。

上記ドライバ回路について、前記スイッチング素子はＩＧＢＴであり、前記制御端子はゲート端子であり、前記印加電流は、前記スイッチング素子のコレクタ−エミッタ間に流れるコレクタ電流であり、前記印加端子はエミッタ端子であるとよい。

上記目的を達成する駆動装置は、回路基板と、前記回路基板に実装された前記スイッチング素子と、前記回路基板に実装された上述したドライバ回路と、を備え、車両に搭載された負荷を駆動するのに用いられることを特徴とする。

かかる構成によれば、サージと損失との低減を図りつつ、車両に設けられた負荷を駆動させることができる。また、異常検出回路によってフィードバック異常を検出することができるため、フィードバック異常に対応できる。

上記駆動装置について、前記ドライバ回路は、前記加算電圧が出力される加算出力端子を備え、前記駆動装置は、前記回路基板に形成され、前記加算出力端子と前記制御端子とを接続する制御配線と、前記回路基板に形成され、前記印加端子に接続された印加配線と、を備え、前記印加配線の一部は分岐して前記フィードバック入力端子に接続されているとよい。

かかる構成によれば、印加配線には印加電流が流れる。そして、印加電流の変化によって生じる逆起電力が印加配線を介してフィードバック入力端子に印加されることにより、加算電圧が制御配線を介してスイッチング素子の制御端子に入力される。これにより、上述した効果を奏する。

上記駆動装置について、前記ドライバ回路は、基準電位に接続されている基準電位端子を備え、前記駆動装置は、前記回路基板に形成され、前記スイッチング素子に設けられた信号端子と前記基準電位端子とを接続している信号配線を備え、前記信号配線と前記印加配線とは絶縁されており、前記スイッチング素子は、前記信号端子に入力される前記基準電位と前記制御端子に入力される前記加算電圧との電位差に基づいて駆動するとよい。

かかる構成によれば、基準電位が印加される信号配線と、印加電流が流れる印加配線とが絶縁されているため、信号配線に印加電流が流れることを抑制できる。したがって、寄生インダクタンスの影響を受けにくい基準電位をスイッチング素子に付与することができ、それを通じて加算電圧に対する寄生インダクタンスの影響を抑制できる。

ここで、上記のように印加配線と信号配線とが設けられている場合、仮に印加配線と信号配線とが短絡するとフィードバック異常が生じ得る。
この点、本構成によれば、異常検出回路によってフィードバック異常を検出することができる。したがって、加算電圧に対する寄生インダクタンスの影響を抑制するための構成によって生じ易くなるフィードバック異常に対応できる。

この発明によれば、寄生インダクタンスを含むインダクタンス成分にて発生する逆起電力をフィードバックさせるドライバ回路において、逆起電力が正常にフィードバックされないフィードバック異常を検出できる。

駆動装置の電気的構成の概要を示す回路図。 回路基板上に実装されたスイッチング素子とドライバ回路とを模式的に示す正面図。 ドライバ回路の回路図。 （ａ）パルス電圧の波形、（ｂ）逆起電力の波形、（ｃ）加算電圧の波形、（ｄ）ドレイン電流とソース−ドレイン間電圧とを示す波形。 （ａ）切替部の状態を示すタイミングチャート、（ｂ）正常時のフィードバックライン上の電圧変化を示すグラフ、（ｃ）フィードバック異常発生時のフィードバックライン上の電圧変化を示すグラフ。

以下、ドライバ回路、当該ドライバ回路を備えた駆動装置の一実施形態について説明する。
本実施形態の駆動装置１０は、例えば車両２００に搭載されており、車両２００に設けられている電動モータ２０１を駆動するのに用いられる。

詳細には、本実施形態の電動モータ２０１は、車両２００の車輪を回転させるための走行用モータである。本実施形態の電動モータ２０１は、３相コイル２０２ｕ，２０２ｖ，２０２ｗを有している。３相コイル２０２ｕ，２０２ｖ，２０２ｗは例えばＹ結線されている。３相コイル２０２ｕ，２０２ｖ，２０２ｗが所定のパターンで通電されることにより、電動モータ２０１が回転する。なお、３相コイル２０２ｕ，２０２ｖ，２０２ｗの結線態様は、Ｙ結線に限られず任意であり、例えばデルタ結線でもよい。

図１に示すように、車両２００は蓄電装置２０３を有している。駆動装置１０は、蓄電装置２０３の直流電力を電動モータ２０１が駆動可能な交流電力に変換する電力変換装置（換言すればインバータ装置）である。

駆動装置１０は、スイッチング素子１１を有している。本実施形態の駆動装置１０は、スイッチング素子１１を複数有しており、詳細には、ｕ相コイル２０２ｕに対応するｕ相スイッチング素子１１ｕ１，１１ｕ２と、ｖ相コイル２０２ｖに対応するｖ相スイッチング素子１１ｖ１，１１ｖ２と、ｗ相コイル２０２ｗに対応するｗ相スイッチング素子１１ｗ１，１１ｗ２と、を備えている。

各スイッチング素子１１ｕ１，１１ｕ２，１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２（以下、「各スイッチング素子１１ｕ１〜１１ｗ２」という。）は、例えばパワースイッチング素子であり、一例としてはＭＯＳＦＥＴである。各スイッチング素子１１ｕ１〜１１ｗ２が「スイッチング素子」に対応する。スイッチング素子１１ｕ１〜１１ｗ２は、還流ダイオード（ボディダイオード）Ｄｕ１〜Ｄｗ２を有している。

各ｕ相スイッチング素子１１ｕ１，１１ｕ２は接続線を介して互いに直列に接続されている。詳細には、上アームｕ相スイッチング素子１１ｕ１と下アームｕ相スイッチング素子１１ｕ２とが接続線を介して接続されており、その接続線はｕ相コイル２０２ｕに接続されている。上アームｕ相スイッチング素子１１ｕ１は、蓄電装置２０３の高圧側である正極端子（＋端子）に接続されている。下アームｕ相スイッチング素子１１ｕ２は、蓄電装置２０３の低圧側である負極端子（−端子）に接続されている。

なお、他のスイッチング素子１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２の接続態様は、対応するコイルが異なる点を除いて、ｕ相スイッチング素子１１ｕ１，１１ｕ２と同様である。

図１及び図２に示すように、駆動装置１０は、スイッチング素子１１を駆動させるドライバ回路１２と、スイッチング素子１１及びドライバ回路１２が実装される回路基板１３と、を備えている。

本実施形態のドライバ回路１２は所謂ゲートドライバ回路である。本実施形態の駆動装置１０は、複数のスイッチング素子１１に対応させてドライバ回路１２を複数有している。詳細には、駆動装置１０は、複数のスイッチング素子１１ｕ１〜１１ｗ２に対応させて複数のドライバ回路１２ｕ１〜１２ｗ２を有している。ドライバ回路１２ｕ１〜１２ｗ２は、スイッチング素子１１ｕ１〜１１ｗ２のゲート（制御端子）に接続されており、ゲート電圧を制御することによりスイッチング素子１１ｕ１〜１１ｗ２をＯＮ／ＯＦＦさせる。

図１に示すように、車両２００は、駆動装置１０を制御する駆動制御装置１４を備えている。本実施形態の駆動制御装置１４はインバータ制御装置である。駆動制御装置１４は、外部からの指令（例えば要求回転速度）に基づいて、電動モータ２０１に流れる目標電流を決定し、その目標電流が流れるためのパルス電圧Ｖｐを導出する。そして、駆動制御装置１４は、パルス電圧Ｖｐをドライバ回路１２に向けて出力する。

本実施形態では、駆動制御装置１４は、スイッチング素子１１ｕ１〜１１ｗ２ごとにパルス電圧Ｖｐを導出し、各ドライバ回路１２ｕ１〜１２ｗ２にパルス電圧Ｖｐを出力する。これにより、各スイッチング素子１１ｕ１〜１１ｗ２が個別に制御される。

なお、本実施形態の駆動制御装置１４は、回路基板１３に実装されている。ただし、これに限られず、駆動制御装置１４は、回路基板１３とは別の基板に実装されていてもよい。

ドライバ回路１２ｕ１〜１２ｗ２は、それぞれ個別に入力されるパルス電圧Ｖｐに基づいて、スイッチング素子１１ｕ１〜１１ｗ２に対してゲート電圧を印加する。これにより、各スイッチング素子１１ｕ１〜１１ｗ２が周期的にＯＮ／ＯＦＦし、蓄電装置２０３の直流電力が３相の交流電力に変換されて電動モータ２０１に供給される。すなわち、本実施形態の駆動装置１０は、電動モータ２０１を駆動させるインバータ装置であり、駆動制御装置１４は、駆動装置１０をＰＷＭ制御するものである。

次にドライバ回路１２ｕ１〜１２ｗ２及びスイッチング素子１１ｕ１〜１１ｗ２について詳細に説明する。ここで、各スイッチング素子１１ｕ１〜１１ｗ２は基本的に同一構成であり、各ドライバ回路１２ｕ１〜１２ｗ２は基本的に同一の構成である。このため、以下では、各スイッチング素子１１ｕ１〜１１ｗ２のうち１つのスイッチング素子１１（下アームｕ相スイッチング素子１１ｕ２）と、それに対応するドライバ回路１２（下アームｕ相ドライバ回路１２ｕ２）とについて詳細に説明する。

図２に示すように、スイッチング素子１１は、例えば直方体状に形成されている。スイッチング素子１１は、制御端子としてのゲート端子２１と、印加電流としてのドレイン電流Ｉｄが流れるドレイン端子２２及び複数のソース端子２３と、を有している。ドレイン電流Ｉｄは、スイッチング素子１１のソース−ドレイン間に流れる電流である。

本実施形態では、ドレイン端子２２は１つであり、スイッチング素子１１の一辺に亘ってタブ状に形成されている。
ゲート端子２１と複数のソース端子２３とは、スイッチング素子１１におけるドレイン端子２２とは反対側の部分に設けられており、所定のピッチで配列されている。なお、ソース端子２３の数は任意である。

図２に示すように、回路基板１３には、複数の配線パターン３０が形成されている。これら複数の配線パターン３０によってスイッチング素子１１とドライバ回路１２及び蓄電装置２０３とが電気的に接続されているとともに、スイッチング素子１１と負荷としての電動モータ２０１とが電気的に接続されている。

本実施形態では、複数の配線パターン３０は、ドレインパターン３１と、メインソースパターン３２とを含む。ドレインパターン３１は、ドレイン端子２２と、電動モータ２０１（詳細にはｕ相コイル２０２ｕ）及び上アームｕ相スイッチング素子１１ｕ１とを電気的に接続する配線パターン３０である。メインソースパターン３２は、複数のソース端子２３の一部と蓄電装置２０３の低圧側である負極端子（−端子）とを電気的に接続するものであってドレイン電流Ｉｄが流れる配線パターン３０である。

ちなみに、説明の便宜上、複数のソース端子２３のうちメインソースパターン３２に接続されるものをメインソース端子２３ａとする。メインソース端子２３ａは、ドレイン電流Ｉｄが流れる端子である。本実施形態では、メインソース端子２３ａが「印加端子」に対応する。

ここで、駆動装置１０は、ドレイン電流Ｉｄが変化することによって逆起電力Ｖｂを生じるインダクタンス成分Ｌ１を有している。インダクタンス成分Ｌ１は、スイッチング素子１１内の寄生インダクタンスＬｓを含む。寄生インダクタンスＬｓは、例えばスイッチング素子１１内の配線パターン、ワイヤー及びソース端子２３などによって構成されている。

また、インダクタンス成分Ｌ１は、メインソースパターン３２に含まれる寄生インダクタンス等の他のインダクタンスを含んでいてもよいし、含まなくてもよい。なお、ドレイン電流Ｉｄの変化とは、ドレイン電流Ｉｄが流れ始める場合と、ドレイン電流Ｉｄが停止する場合とを含む。

次にドライバ回路１２及びドライバ回路１２とスイッチング素子１１との接続について説明する。
図２及び図３に示すように、ドライバ回路１２は、パルス入力端子４１と、加算出力端子４２と、基準電位端子４３と、フィードバック入力端子４４と、フィルタ回路５０と、加算回路６０と、電流増幅回路８０と、を備えている。

パルス入力端子４１は、駆動制御装置１４と電気的に接続されている。パルス入力端子４１には、駆動制御装置１４からのパルス電圧Ｖｐが入力される。
加算出力端子４２は、ドライバ回路１２からゲート電圧（換言すればゲート電流）を出力するための端子である。複数の配線パターン３０は、加算出力端子４２とゲート端子２１とを電気的に接続するゲートパターン３３を含む。加算出力端子４２から出力されるゲート電圧は、ゲートパターン３３を介してゲート端子２１に入力される。本実施形態では、ゲートパターン３３が「制御配線」に対応する。

図３に示すように、基準電位端子４３は、ドライバ回路１２内において基準電位Ｖ０に接続されている。図２に示すように、複数の配線パターン３０は、基準電位端子４３と複数のソース端子２３のうちメインソース端子２３ａ以外の少なくとも１つの端子とを電気的に接続する信号ソースパターン３４を含む。信号ソースパターン３４とメインソースパターン３２とは互いに離間することにより絶縁されている。本実施形態では、信号ソースパターン３４が「信号配線」に対応する。

ここで、説明の便宜上、基準電位端子４３に接続されるソース端子２３を信号ソース端子２３ｂという。すなわち、本実施形態の複数のソース端子２３は、蓄電装置２０３の負極端子に接続されるメインソース端子２３ａと、基準電位端子４３（基準電位Ｖ０）に接続される信号ソース端子２３ｂと、を含む。スイッチング素子１１は、信号ソース端子２３ｂに入力される基準電位Ｖ０とゲート端子２１に入力されるゲート電圧（本実施形態では加算電圧Ｖａｄ）との電位差に基づいて駆動（換言すればスイッチング動作）する。本実施形態では、信号ソース端子２３ｂが「信号端子」に対応する。

上記のように基準電位端子４３と信号ソース端子２３ｂとが信号ソースパターン３４を介して電気的に接続されることにより、スイッチング素子１１のソース電位が基準電位Ｖ０となる。この場合、信号ソース端子２３ｂ及び信号ソースパターン３４には、印加電流としてのドレイン電流Ｉｄが流れない。これにより、信号ソース端子２３ｂ及び信号ソースパターン３４を介する経路上には寄生インダクタンスＬｓは存在しないとみなすことができる。よって、ゲート端子２１に入力されるゲート電圧が寄生インダクタンスＬｓの影響を受けにくい。

フィードバック入力端子４４は、ドレイン電流Ｉｄが変化することによりインダクタンス成分Ｌ１によって発生する逆起電力Ｖｂが入力される端子である。メインソースパターン３２の一部は分岐しており、その分岐部分はフィードバック入力端子４４に接続されている。つまり、メインソースパターン３２は、蓄電装置２０３の負極端子とフィードバック入力端子４４との双方に接続されている。

念の為に説明すると、上アームｕ相スイッチング素子１１ｕ１に接続されるメインソースパターン３２は、下アームｕ相スイッチング素子１１ｕ２のドレイン端子２２と負荷としての電動モータ（詳細にはｕ相コイル２０２ｕ）との双方に接続されている。なお、上アームｕ相スイッチング素子１１ｕ１に接続されるメインソースパターン３２と、下アームｕ相スイッチング素子１１ｕ２に接続されるドレインパターン３１とは同一である。また、上アームｕ相スイッチング素子１１ｕ１に接続されるドレインパターン３１は、蓄電装置２０３の正極端子に接続されている。

図３に示すように、ドライバ回路１２は、パルス入力端子４１から入力されるパルス電圧Ｖｐと、基準電位端子４３から入力される逆起電力Ｖｂとに基づいて加算電圧Ｖａｄを生成し、その加算電圧Ｖａｄをゲート電圧として加算出力端子４２から出力するように構成されている。

フィルタ回路５０は、パルス入力端子４１から入力されたパルス電圧Ｖｐに含まれるノイズを低減させるものである。フィルタ回路５０は、例えばローパスフィルタ回路である。

一例として、フィルタ回路５０は、フィルタオペアンプ５１と、第１フィルタ抵抗５２と、第２フィルタ抵抗５３と、フィルタコンデンサ５４と、を備えている。
パルス入力端子４１は、フィルタオペアンプ５１の＋端子（非反転入力端子）に接続されている。

フィルタオペアンプ５１における−端子（反転入力端子）及び出力端子は、第１フィルタ抵抗５２を介して接続されており、第１フィルタ抵抗５２に対して並列にフィルタコンデンサ５４が接続されている。第２フィルタ抵抗５３は、第１フィルタ抵抗５２及びフィルタコンデンサ５４に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。

かかる構成によれば、フィルタ回路５０、詳細にはフィルタオペアンプ５１の出力端子から、パルス電圧Ｖｐが出力される。当該パルス電圧Ｖｐは、第１フィルタ抵抗５２及びフィルタコンデンサ５４によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）され且つ両フィルタ抵抗５２，５３の抵抗値の比率に対応した増幅率で増幅されている。ただし、フィルタ回路５０の具体的な構成は任意である。

図３に示すように、加算回路６０は、フィルタ回路５０から出力されたパルス電圧Ｖｐと、逆起電力Ｖｂとが入力されるように構成されている。加算回路６０は、パルス電圧Ｖｐと逆起電力Ｖｂとを加算し、その加算された加算電圧Ｖａｄをゲート端子２１に向けて出力するように構成されている。

詳細には、本実施形態の加算回路６０は、例えば加算オペアンプ６１と、第１加算抵抗６２と、第２加算抵抗６３と、加算コンデンサ６４と、を備えている。
ドライバ回路１２は、フィルタ回路５０と加算回路６０とを接続するパルス入力ライン７１と、フィードバック入力端子４４と加算回路６０とを接続するものであって逆起電力Ｖｂが伝送されるフィードバックライン７２と、を備えている。

本実施形態のパルス入力ライン７１は、フィルタオペアンプ５１の出力端子と加算オペアンプ６１の＋端子（非反転入力端子）とを接続している。
本実施形態のフィードバックライン７２は、フィードバック入力端子４４とパルス入力ライン７１とを接続している。これにより、加算オペアンプ６１の＋端子には、パルス電圧Ｖｐと逆起電力Ｖｂとを合わせた電圧が入力される。

加算オペアンプ６１における−端子（反転入力端子）及び出力端子は、第１加算抵抗６２を介して接続されており、第１加算抵抗６２に対して並列に加算コンデンサ６４が接続されている。第２加算抵抗６３は、第１加算抵抗６２及び加算コンデンサ６４に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。

かかる構成によれば、加算オペアンプ６１の出力端子から、パルス電圧Ｖｐと逆起電力Ｖｂとが加算された加算電圧Ｖａｄが出力される。当該加算電圧Ｖａｄは、第１加算抵抗６２及び加算コンデンサ６４によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）され且つ両加算抵抗６２，６３の抵抗値の比率に対応した増幅率で増幅されている。ただし、加算回路６０の具体的な構成は任意である。

なお、本実施形態では、加算回路６０は、パルス入力ライン７１上に設けられた第３加算抵抗６５と、フィードバックライン７２上に設けられた第４加算抵抗６６と、を備えている。第３加算抵抗６５によってパルス入力ライン７１に流れる電流が制限されている。第４加算抵抗６６によって、フィードバックライン７２（特にフィードバック出力ライン７２ｂ）に流れる電流が制限されている。なお、第３加算抵抗６５と第４加算抵抗６６の抵抗値は任意であり、同一でもよいし、異なっていてもよい。

電流増幅回路８０は、加算電圧Ｖａｄの波形を維持しつつ、スイッチング素子１１を駆動させるのに必要な電流を供給するための回路である。
図３に示すように、本実施形態の電流増幅回路８０は、例えば第１増幅スイッチング素子８１及び第２増幅スイッチング素子８２を備えている。第１増幅スイッチング素子８１及び第２増幅スイッチング素子８２は例えばｎ型のＭＯＳＦＥＴである。

第１増幅スイッチング素子８１のドレインは、第１供給電圧Ｖ１を印加する第１供給源Ｅ１に接続されている。第２増幅スイッチング素子８２のソースは、第２供給電圧Ｖ２を印加する第２供給源Ｅ２に接続されている。第１供給電圧Ｖ１は例えば正の電圧であり、第２供給電圧Ｖ２は例えば負の電圧である。第１増幅スイッチング素子８１のソースと第２増幅スイッチング素子８２のドレインとは、接続線８５を介して接続されている。また、接続線８５上には、互いに逆接続された両ダイオード８３，８４が設けられている。

両増幅スイッチング素子８１，８２のゲートと加算回路６０（詳細には加算オペアンプ６１の出力端子）とが接続されている。第１増幅スイッチング素子８１のゲートと加算回路６０との間には第１ツェナーダイオード８６が設けられている。第１ツェナーダイオード８６のアノードは加算回路６０に接続されており、第１ツェナーダイオード８６のカソードが第１増幅スイッチング素子８１のゲートに接続されている。

第２増幅スイッチング素子８２のゲートと加算回路６０との間には第２ツェナーダイオード８７が設けられている。第２ツェナーダイオード８７のカソードは加算回路６０に接続されており、第２ツェナーダイオード８７のアノードが第２増幅スイッチング素子８２のゲートに接続されている。加算回路６０から出力された加算電圧Ｖａｄは、第２ツェナーダイオード８７を介して第２増幅スイッチング素子８２のゲートに入力される。

かかる構成によれば、両ダイオード８３，８４を接続する接続線８５から加算電圧Ｖａｄが出力され、両供給源Ｅ１，Ｅ２から、スイッチング素子１１を駆動させるのに必要なゲート電流が供給される。

電流増幅回路８０の出力（詳細には接続線８５）は加算出力端子４２に接続されている。これにより、加算電圧Ｖａｄは、加算出力端子４２から出力され、ゲートパターン３３を介してゲート端子２１に入力される。すなわち、本実施形態では加算電圧Ｖａｄがゲート電圧となっている。なお、電流増幅回路８０の具体的な構成は任意である。

図３に示すように、ドライバ回路１２は、電流増幅回路８０と加算出力端子４２とをつなぐライン上に設けられたゲート抵抗９０を備えている。ゲート抵抗９０によってゲート電流が調整される。

ドライバ回路１２は、フィードバック入力端子４４と加算回路６０とを接続するフィードバックライン７２上に設けられたフィードバック増幅回路１００を備えている。
フィードバック増幅回路１００は、例えば逆起電力Ｖｂを分圧するフィードバック抵抗１０１，１０２と、第１フィードバック抵抗１０１に対して並列に接続された第３フィードバック抵抗１０３及びフィードバックコンデンサ１０４と、を備えている。第３フィードバック抵抗１０３及びフィードバックコンデンサ１０４は、逆起電力Ｖｂに含まれるノイズを低減するフィルタ回路を構成している。

フィードバック増幅回路１００は、フィードバックオペアンプ１０５を備えている。フィードバックオペアンプ１０５の＋端子には、両フィードバック抵抗１０１，１０２によって分圧された逆起電力Ｖｂが入力される。

フィードバックオペアンプ１０５における出力端子は、フィードバックライン７２を介して加算回路６０（詳細にはパルス入力ライン７１）に接続されている。すなわち、フィードバックライン７２は、フィードバック入力端子４４とフィードバックオペアンプ１０５の入力端子とを接続しているフィードバック入力ライン７２ａと、フィードバックオペアンプ１０５の出力端子と加算回路６０（詳細にはパルス入力ライン７１）とを接続しているフィードバック出力ライン７２ｂとから構成されている。

また、フィードバックオペアンプ１０５の出力端子は、第４フィードバック抵抗１０６を介してフィードバックオペアンプ１０５の−端子（反転入力端子）と接続されている。更に、フィードバック増幅回路１００は、第４フィードバック抵抗１０６とフィードバックオペアンプ１０５の−端子との接続線に接続され且つ基準電位Ｖ０に接続された第５フィードバック抵抗１０７を有している。

かかる構成によれば、寄生インダクタンスＬｓを含むインダクタンス成分Ｌ１によって生じた逆起電力Ｖｂは、当該逆起電力Ｖｂに含まれるノイズが低減され且つ増幅された状態で、フィードバックオペアンプ１０５の出力端子から出力される。そして、逆起電力Ｖｂは加算回路６０に入力される。

ここで、本実施形態ではフィードバック増幅回路１００によってインピーダンス変換が行われている。詳細には、フィードバックオペアンプ１０５の入力側（換言すればフィードバック入力ライン７２ａ）の方が、フィードバックオペアンプ１０５の出力側（換言すればフィードバック出力ライン７２ｂ）よりもインピーダンスが高くなる。これにより、フィードバック入力端子４４及びフィードバック入力ライン７２ａ上にドレイン電流Ｉｄの一部が流れ込むことを抑制しつつ、加算回路６０にパルス電圧Ｖｐに対応する大きさの逆起電力Ｖｂを入力させることができる。

ここで、上記のように逆起電力Ｖｂを加算回路６０にフィードバックさせる構成においては、逆起電力Ｖｂが正常にフィードバックされないフィードバック異常として、加算回路６０への逆起電力Ｖｂの入力異常が生じ得る。

フィードバック異常の要因としては、例えば信号ソースパターン３４とメインソースパターン３２との短絡や、基準電位端子４３とフィードバック入力端子４４との短絡、フィードバックライン７２の断線などが考えられる。

これに対して、本実施形態のドライバ回路１２は、フィードバック異常を検出する異常検出回路１１０を備えている。異常検出回路１１０について以下に説明する。
図３に示すように、異常検出回路１１０は、検出コンデンサ１１１と、切替部１１２と、検出電源１１３と、判定回路１１４と、を備えている。

検出コンデンサ１１１は、インダクタンス成分Ｌ１と共振するものである。検出コンデンサ１１１は、切替部１１２を介してフィードバックライン７２に接続されている。詳細には、検出コンデンサ１１１は、フィードバック入力ライン７２ａに接続されている。

切替部１１２は、検出コンデンサ１１１の接続先を、フィードバック入力ライン７２ａ又は検出電源１１３に切り替えるものである。切替部１１２によって検出コンデンサ１１１とフィードバック入力ライン７２ａとが接続されている場合、インダクタンス成分Ｌ１と検出コンデンサ１１１とによって共振回路が形成される。

一方、切替部１１２によって検出コンデンサ１１１と検出電源１１３とが接続されている場合、検出電源１１３によって検出コンデンサ１１１が充電される。この場合、検出コンデンサ１１１は、インダクタンス成分Ｌ１とは接続されておらず共振回路は構成されない。

すなわち、切替部１１２は、検出コンデンサ１１１とインダクタンス成分Ｌ１とが接続された接続状態、又は、検出コンデンサ１１１とインダクタンス成分Ｌ１とが接続されない非接続状態に切り替わるものである。そして、切替部１１２が非接続状態である場合、検出コンデンサ１１１は検出電源１１３によって充電される。すなわち、非接続状態とは、検出コンデンサ１１１が充電されている充電状態である。換言すれば、切替部１１２が非接続状態である状況とは、検出コンデンサ１１１が充電されている状況といえる。なお、切替部１１２の具体的な構成は、スイッチング素子やリレーなど任意である。

ちなみに、検出電源１１３は、検出コンデンサ１１１を充電することができれば任意である。また、検出電源１１３は、ドライバ回路１２内に設けられた内部電源に限られず、ドライバ回路１２外に設けられた外部電源でもよい。すなわち、ドライバ回路１２が検出電源１１３を有していることは必須ではない。

判定回路１１４は、共振回路から発生する電圧に基づいてフィードバック異常を検出する回路である。本実施形態では、判定回路１１４は、フィードバックライン７２の電圧変化を検出するものであり、詳細にはフィードバック出力ライン７２ｂの電圧変化を検出している。そして、判定回路１１４は、フィードバックライン７２の電圧変化に基づいて、加算回路６０への逆起電力Ｖｂの入力異常であるフィードバック異常が発生しているか否かを判定する判定処理を実行する。

判定回路１１４の具体的な構成は任意である。例えば、判定回路１１４は、判定処理を行う専用のハードウェア回路を有する構成でもよい。また、判定回路１１４は、判定処理を実行するプログラムや必要な情報が記憶されたメモリと、上記プログラムに基づいて判定処理を実行するＣＰＵとを有する構成でもよい。要は、判定回路１１４は、ハードウェア構成によって実現されていてもよいし、ソフトウェア構成によって実現されていてもよい。換言すれば、判定回路１１４は、例えば１つ以上の専用のハードウェア回路、及び、コンピュータプログラム（ソフトウェア）に従って動作する１つ以上のプロセッサ（制御回路）の少なくとも一方を有していればよい。

判定回路１１４は、切替部１１２の切替制御を行うように構成されている。詳細には、判定回路１１４は、フィードバック異常の有無を判定しない場合には、切替部１１２を非接続状態である充電状態にする。

一方、判定回路１１４は、フィードバック異常の判定を行う場合には、切替部１１２を充電状態から接続状態に切り替える。これにより、フィードバック異常がない場合、すなわち正常である場合には、共振回路から発生する電圧がフィードバックライン７２に印加される。当該電圧は、検出コンデンサ１１１に蓄積されている電荷が共振回路によって増幅されて生じたものである。

一方、フィードバック異常が発生している場合、例えば何らかの要因（例えばフィードバック入力端子４４と基準電位端子４３との短絡）によってフィードバックライン７２が基準電位Ｖ０に接続されている場合には、共振回路に起因する電圧がフィードバックライン７２には印加されない。

この点を鑑みて、本実施形態の判定回路１１４は、切替部１１２が充電状態から接続状態に切り替わったことに基づいて、フィードバックライン７２上に電圧が検出されない場合にはフィードバック異常が発生していると判定する。

一例としては、判定回路１１４は、切替部１１２が充電状態から接続状態に切り替わってから所定期間内にフィードバック出力ライン７２ｂにおいて予め定められた閾値電圧Ｖｔｈ以上の電圧が検出された場合には、フィードバック異常が発生していないと判定する。一方、判定回路１１４は、切替部１１２が充電状態から接続状態に切り替わってから上記所定期間内にフィードバック出力ライン７２ｂにおいて閾値電圧Ｖｔｈ以上の電圧が検出されなかった場合にはフィードバック異常が発生していると判定する。

なお、閾値電圧Ｖｔｈは任意であるが、例えば検出電源１１３の電圧に応じて設定されているとよい。例えば、共振回路から発生する電圧の最大値は、検出電源１１３の電圧の約２倍になることを鑑みれば、閾値電圧Ｖｔｈは、検出電源１１３の電圧よりも高く検出電源１１３の電圧の２倍よりも小さいとよい。

また、フィードバック異常の有無を判定する契機は、例えばスイッチング素子１１を駆動させる前、換言すればパルス電圧Ｖｐが入力される前が考えられる。例えば、駆動装置１０は、起動時（電源ＯＮ時）にフィードバック異常の有無を判定する。ただし、これに限られず、フィードバック異常の有無を判定する条件やタイミングなどは任意である。

ちなみに、本実施形態の判定回路１１４は、フィードバック異常の有無を判定した後は、切替部１１２を接続状態から充電状態に切り替える。ドライバ回路１２は、切替部１１２が接続状態から充電状態に切り替わった後に、スイッチング素子１１を駆動させる。

すなわち、本実施形態のドライバ回路１２は、スイッチング素子１１を駆動させる場合には切替部１１２を充電状態にしており、切替部１１２が充電状態である状況下で加算電圧Ｖａｄを出力している。換言すれば、ドライバ回路１２は、切替部１１２が接続状態である状況下でゲート電圧としての加算電圧Ｖａｄを出力しないように規制されている。これにより、検出コンデンサ１１１に起因する逆起電力Ｖｂへの悪影響を抑制できる。

次に図４及び図５を用いて本実施形態の作用について説明する。
まず、図４を用いて逆起電力Ｖｂをフィードバックさせることによる作用について説明する。

図４（ａ）に示すように、ドライバ回路１２のパルス入力端子４１には矩形状のパルス電圧Ｖｐが入力される。これにより、スイッチング素子１１がＯＮ／ＯＦＦする。
ここで、パルス電圧Ｖｐが立ち上がる場合、パルス電圧Ｖｐが立ち上がることに伴ってドレイン電流Ｉｄが流れ始める。これにより、図４（ｂ）に示すように、インダクタンス成分Ｌ１によってドレイン電流Ｉｄを打ち消す向きの逆起電力Ｖｂが生じ、当該逆起電力Ｖｂが加算回路６０に入力される。その結果、図４（ｃ）に示すように、加算電圧Ｖａｄは、２段階で立ち上がる波形となる。換言すれば、加算電圧Ｖａｄは、第１立ち上がり部Ｖｕｐ１と、第１立ち上がり部Ｖｕｐ１よりも立ち上がり角度が緩やかな第２立ち上がり部Ｖｕｐ２を有する。これにより、図４（ｄ）に示すように、スイッチング素子１１のソース−ドレイン間電圧ＶｄｓがＨＩからＬＯＷに切り替わり且つドレイン電流ＩｄがＬＯＷからＨＩに切り替わる期間が短くなることによって損失が小さくなりつつ、ドレイン電流Ｉｄが立ち上がる際のサージが抑制されている。

なお、ソース−ドレイン間電圧Ｖｄｓは、スイッチング素子１１にドレイン電流Ｉｄを流すために当該スイッチング素子１１に印加される電圧であるともいえる。また、ＨＩ状態のソース−ドレイン間電圧Ｖｄｓは、例えば蓄電装置２０３の電圧である。

同様に、パルス電圧Ｖｐが立ち下がる場合、パルス電圧Ｖｐが立ち下がることに伴ってドレイン電流Ｉｄが小さくなり始める。これにより、図４（ｂ）に示すように、インダクタンス成分Ｌ１によってドレイン電流Ｉｄが大きくなる向きの逆起電力Ｖｂが生じ、当該逆起電力Ｖｂが加算回路６０に入力される。その結果、図４（ｃ）に示すように、加算電圧Ｖａｄは、２段階で立ち下がる波形となる。換言すれば、加算電圧Ｖａｄは、第１立ち下がり部Ｖｄｎ１と、第１立ち下がり部Ｖｄｎ１よりも立ち下がり角度が緩やかな第２立ち下がり部Ｖｄｎ２を有する。これにより、図４（ｄ）に示すように、スイッチング素子１１のソース−ドレイン間電圧ＶｄｓがＬＯＷからＨＩに切り替わり且つドレイン電流ＩｄがＨＩからＬＯＷに切り替わる期間が短くなることによって損失が小さくなりつつ、ソース−ドレイン間電圧Ｖｄｓが立ち上がる際のサージが抑制されている。

次に図５を用いてフィードバック異常について説明する。
図５（ａ）に示すように、ｔ１のタイミングにて、切替部１１２が充電状態（換言すれば非接続状態）から接続状態に切り替わったとする。この場合、フィードバック異常がない場合には、図５（ｂ）に示すように、共振回路から電圧が発生し、当該電圧がフィードバックライン７２に印加され、判定回路１１４によって検出される。これにより、フィードバック異常が発生していないと判定される。

一方、フィードバック異常が発生している場合、図５（ｃ）に示すように、フィードバックライン７２には共振回路からの電圧が検出されない。つまり、閾値電圧Ｖｔｈ以上の電圧がフィードバックライン７２に印加されない。このため、判定回路１１４にて電圧が検出されない。したがって、判定回路１１４によってフィードバック異常が発生していると判定される。

以上詳述した本実施形態によれば以下の効果を奏する。
（１）ドライバ回路１２は、制御端子としてのゲート端子２１及び印加端子としてのメインソース端子２３ａを有するスイッチング素子１１を駆動させるものである。ドライバ回路１２は、パルス電圧Ｖｐが入力されるパルス入力端子４１と、逆起電力Ｖｂが入力されるフィードバック入力端子４４と、を備えている。逆起電力Ｖｂは、印加電流としてのドレイン電流Ｉｄが変化することにより、スイッチング素子１１内の寄生インダクタンスＬｓを含むインダクタンス成分Ｌ１によって生じる電圧である。そして、ドライバ回路１２は、パルス電圧Ｖｐと逆起電力Ｖｂとが入力される加算回路６０を備えており、加算回路６０は、パルス電圧Ｖｐと逆起電力Ｖｂとを加算し、その加算された加算電圧Ｖａｄをゲート端子２１に向けて出力する。かかる構成において、ドライバ回路１２は、逆起電力Ｖｂが正常にフィードバックされないフィードバック異常である加算回路６０への逆起電力Ｖｂの入力異常を検出する異常検出回路１１０を備えている。

かかる構成によれば、フィードバック入力端子４４に入力される逆起電力Ｖｂとパルス電圧Ｖｐとが加算された加算電圧Ｖａｄがゲート端子２１に向けて出力される。これにより、逆起電力Ｖｂがフィードバックされた加算電圧Ｖａｄをゲート端子２１に入力させることができるため、損失の低減とサージの低減との両立を図ることができる。

上記のように逆起電力Ｖｂを加算回路６０にフィードバックさせる構成においては、逆起電力Ｖｂが正常にフィードバックされないフィードバック異常として、加算回路６０への逆起電力Ｖｂの入力異常が考えられる。これに対して、本実施形態では、ドライバ回路１２の異常検出回路１１０によって当該フィードバック異常を検出できる。

ここで、例えば断線等によってドレイン電流Ｉｄが流れない異常であれば、そもそもスイッチング素子１１の駆動対象である電動モータ２０１が駆動しないため、異常が発生した状態で電動モータ２０１が駆動されるといった事態が生じない。

一方、フィードバック異常が発生している状況下であってもドレイン電流Ｉｄが流れる場合がある。この場合、フィードバック異常が発生している状態で電動モータ２０１が駆動する場合があり得るため、フィードバック異常が発生していることを直ちに認識することができない場合がある。

かといって、フィードバック異常が発生している状況下で電動モータ２０１の運転が継続されると、過度な損失やサージが発生するため、フィードバック異常に起因して過度な発熱や過電圧／過電流などが発生し、電動モータ２０１の異常などといった更なる異常が生じるおそれがある。この点、本実施形態によれば、フィードバック異常を検出することができるため、フィードバック異常に起因する更なる異常の発生を抑制できる。

（２）異常検出回路１１０は、インダクタンス成分Ｌ１と共振する検出コンデンサ１１１と、切替部１１２と、を備えている。切替部１１２は、検出コンデンサ１１１とインダクタンス成分Ｌ１とが接続された接続状態、又は、検出コンデンサ１１１とインダクタンス成分Ｌ１とが接続されていない非接続状態に切り替わる。異常検出回路１１０は、検出コンデンサ１１１とインダクタンス成分Ｌ１とによって構成される共振回路から発生する電圧に基づいてフィードバック異常を検出する。

かかる構成によれば、インダクタンス成分Ｌ１のみよりも、インダクタンス成分Ｌ１と検出コンデンサ１１１とによって構成される共振回路の方が、発生する電圧は大きくなり易いため、当該電圧を検出し易い。したがって、インダクタンス成分Ｌ１が小さい場合であってもフィードバック異常を好適に検出できる。

詳述すると、仮にインダクタンス成分Ｌ１が小さい場合、インダクタンス成分Ｌ１から発生する電圧も小さくなり易い。この場合、ノイズとインダクタンス成分Ｌ１から発生する電圧との差が小さくなり易いため、当該電圧に基づいてフィードバック異常を検出しようとすると誤検出が生じ易くなる。

この点、本実施形態によれば、共振回路から発生する電圧は、インダクタンス成分Ｌ１のみから発生する電圧よりも大きくなり易いため、共振回路から発生する電圧に基づいてフィードバック異常を検出することにより、ノイズの影響を小さくすることができる。したがって、ノイズの影響による誤検出を抑制できる。

また、スイッチング素子１１を駆動させる場合には、切替部１１２を非接続状態にすることにより、駆動時における逆起電力Ｖｂへの検出コンデンサ１１１の影響を抑制できる。これにより、逆起電力Ｖｂのフィードバックの遅延などといった検出コンデンサ１１１に起因する逆起電力Ｖｂのフィードバックへの悪影響を抑制できる。

（３）ドライバ回路１２は、フィードバック入力端子４４と加算回路６０とを接続するものであって逆起電力Ｖｂが伝送されるフィードバックライン７２を備えている。異常検出回路１１０は、検出コンデンサ１１１が充電されている状況において切替部１１２が非接続状態から接続状態に切り替わったことに基づいて、フィードバックライン７２上に予め定められた閾値電圧Ｖｔｈ以上の電圧が検出されない場合には、フィードバック異常があると判定する判定回路１１４を備えている。

フィードバック異常が発生しておらず且つ検出コンデンサ１１１が充電されている状況において切替部１１２が非接続状態から接続状態に切り替わった場合、フィードバックライン７２上に共振回路からの電圧が印加される。

一方、フィードバック異常が発生している状況において切替部１１２が非接続状態から接続状態に切り替わった場合、フィードバックライン７２上には共振回路に起因する電圧が印加されないことが想定される。

この点に鑑みて、本実施形態の判定回路１１４は、検出コンデンサ１１１が充電されている状況において切替部１１２が非接続状態から接続状態に切り替わったことに基づいて、フィードバックライン７２上に閾値電圧Ｖｔｈ以上の電圧が検出されない場合には、フィードバック異常があると判定する。これにより、共振回路から発生する電圧に基づいてフィードバック異常を検出することができる。

特に、切替部１１２による切り替えが行われたことに基づく電圧の有無を判定することにより、フィードバックライン７２上に検出される電圧が共振回路に起因するものであるか否かを判断できる。

（４）ドライバ回路１２は、切替部１１２が非接続状態である場合に検出コンデンサ１１１を充電する検出電源１１３を備えている。非接続状態は、検出電源１１３によって検出コンデンサ１１１が充電されている充電状態である。

かかる構成によれば、非接続状態中に検出コンデンサ１１１が充電される。これにより、検出コンデンサ１１１が充電された状態で切替部１１２を非接続状態から接続状態に切り替えることができる。

（５）閾値電圧Ｖｔｈは、検出電源１１３の電圧よりも高く、且つ、検出電源１１３の電圧の２倍よりも低いとよい。
共振回路から発生する電圧は検出電源１１３の電圧に依存している。詳細には、共振回路から発生する電圧の最大値は検出電源１１３の電圧の２倍になることが想定される。この点、本実施形態によれば、閾値電圧Ｖｔｈは、検出電源１１３の電圧よりも高く、且つ、検出電源１１３の電圧の２倍よりも低く設定されているため、ノイズに起因する誤検出を抑制できる。

（６）スイッチング素子１１は、基準電位Ｖ０に接続されている基準電位端子４３を備えている。
かかる構成によれば、スイッチング素子１１と基準電位端子４３とを接続することにより、スイッチング素子１１に基準電位Ｖ０を付与することができる。これにより、スイッチング素子１１は、基準電位Ｖ０に対する加算電圧Ｖａｄに基づいて駆動することができるため、加算電圧Ｖａｄに対する寄生インダクタンスＬｓの影響を抑制でき、スイッチングの高速化を図ることができる。

ここで、上記のように基準電位端子４３とフィードバック入力端子４４とが設けられている場合、仮に基準電位端子４３とフィードバック入力端子４４とが接触する等といったことに起因して、逆起電力Ｖｂが伝送される経路と基準電位Ｖ０が印加される経路とが短絡すると、フィードバック異常が生じ得る。すなわち、基準電位端子４３とフィードバック入力端子４４とが設けられている構成においてはフィードバック異常が生じ易い。

この点、本実施形態によれば、異常検出回路１１０によってフィードバック異常を検出することができる。したがって、加算電圧Ｖａｄに対する寄生インダクタンスＬｓの影響を抑制するための構成によって生じ易くなるフィードバック異常に対応できる。

（７）駆動装置１０は、回路基板１３と、回路基板１３に実装されているスイッチング素子１１及びドライバ回路１２と、を備え、車両２００に設けられた負荷としての電動モータ２０１を駆動するのに用いられる。

かかる構成によれば、サージと損失との低減を図りつつ電動モータ２０１を駆動させることができる。また、異常検出回路１１０によってフィードバック異常を検出することができるため、フィードバック異常に対応できる。

（８）ドライバ回路１２は、加算電圧Ｖａｄが出力される加算出力端子４２を備えている。駆動装置１０は、回路基板１３に形成され、加算出力端子４２とゲート端子２１とを接続する制御配線としてのゲートパターン３３と、回路基板１３に形成され、メインソース端子２３ａに接続された印加配線としてのメインソースパターン３２と、を備えている。メインソースパターン３２の一部は分岐してフィードバック入力端子４４に接続されている。

かかる構成によれば、メインソースパターン３２にはドレイン電流Ｉｄが流れる。そして、ドレイン電流Ｉｄの変化によって生じる逆起電力Ｖｂがメインソースパターン３２を介してフィードバック入力端子４４に印加されることにより、加算電圧Ｖａｄがゲートパターン３３を介してゲート端子２１に入力される。これにより、（１）などの効果を奏する。

（９）駆動装置１０は、スイッチング素子１１に設けられた信号ソース端子２３ｂと基準電位端子４３とを接続している信号配線としての信号ソースパターン３４を備えている。メインソースパターン３２と信号ソースパターン３４とは絶縁されている。スイッチング素子１１は、信号ソース端子２３ｂに入力される基準電位Ｖ０とゲート端子２１に入力される加算電圧Ｖａｄとの電位差に基づいて駆動するものである。

かかる構成によれば、基準電位Ｖ０が印加される信号ソースパターン３４と、ドレイン電流Ｉｄが流れるメインソースパターン３２とが絶縁されているため、信号ソースパターン３４にドレイン電流Ｉｄが流れることを抑制できる。したがって、寄生インダクタンスＬｓの影響を受けにくい基準電位Ｖ０をスイッチング素子１１に付与することができ、それを通じて加算電圧Ｖａｄに対する寄生インダクタンスＬｓの影響を抑制できる。よって、スイッチング素子１１のスイッチングの更なる高速化を図ることができる。

ここで、上記のようにメインソースパターン３２と信号ソースパターン３４とが設けられている場合、仮にメインソースパターン３２と信号ソースパターン３４とが短絡すると、フィードバック異常が生じ得る。つまり、メインソースパターン３２と信号ソースパターン３４とが設けられている構成においては、信号ソースパターン３４が設けられていない場合と比較して、フィードバック異常が生じ易いといえる。

この点、本実施形態によれば、異常検出回路１１０によってフィードバック異常を検出することができる。したがって、加算電圧Ｖａｄに対する寄生インダクタンスＬｓの影響を抑制するための構成によって生じ易くなるフィードバック異常に対応できる。

なお、上記実施形態は以下のように変更してもよい。
○ スイッチング素子１１は、ＭＯＳＦＥＴに限られず任意であり、例えばＩＧＢＴでもよい。この場合、スイッチング素子１１のゲート端子が「制御端子」に対応し、スイッチング素子１１のコレクタ−エミッタ間を流れるコレクタ電流が「印加電流」に対応し、エミッタ端子が「印加端子」に対応する。

○ 信号ソース端子２３ｂは、複数のソース端子２３の１つであったが、これに限られない。例えば、スイッチング素子１１は、ドレイン電流Ｉｄが流れるメインソース端子２３ａと、メインソース端子２３ａとは別に設けられたゲートドライブ用端子とを有する構成においては、ゲートドライブ用端子を信号ソース端子２３ｂとして用いるとよい。ゲートドライブ用端子は、ケルビン端子、ケルビンソース端子ともいわれるものであり、ドレイン電流Ｉｄが流れないソース端子である。ゲートドライブ用端子は、例えばメインソース端子２３ａと比較して寄生インダクタンスＬｓが小さいものである。

○ インダクタンス成分Ｌ１は、例えば、寄生インダクタンスＬｓと他のインダクタンス成分を含んでいてもよい。例えば、スイッチング素子１１と蓄電装置２０３とを接続する配線上に、他のインダクタンス成分としてのフィードバック用のコイルを別途設けてもよい。

○ インダクタンス成分Ｌ１は寄生インダクタンスＬｓを含んでいなくてもよい。
○ 判定回路１１４はフィードバック出力ライン７２ｂ上の電圧を検出する構成であったが、これに限られない。例えば、判定回路１１４は、フィードバック入力ライン７２ａ上の電圧を検出し、その検出結果に基づいてフィードバック異常の有無を判定してもよい。

○ 電流増幅回路８０を省略してもよい。つまり、加算電圧Ｖａｄは、増幅されたものであってもよいし、増幅されていないものであってもよい。
○ 実施形態では、逆起電力Ｖｂは、フィードバック増幅回路１００によって増幅された状態で加算回路６０に入力されていたが、これに限られず、増幅されることなく加算回路６０に入力される構成でもよい。すなわち、ドライバ回路１２は、逆起電力Ｖｂを増幅させることなく加算回路６０に入力させてもよいし、逆起電力Ｖｂに対して増幅処理又は補正処理をした状態で加算回路６０に入力させてもよい。

○ フィルタ回路５０を省略してもよい。
○ スイッチング素子１１とドライバ回路１２とを接続する配線は、回路基板１３に形成された配線パターン３０に限られず、任意であり、例えばケーブルやバスバーなどでもよい。

○ 非接続状態は、充電状態であることは必須ではない。例えば、非接続状態は、検出コンデンサ１１１がフローティングとなっている状態でもよい。この場合、判定回路１１４は、フィードバック異常を行う場合に、まず検出電源１１３など所定の電源を用いて検出コンデンサ１１１を充電し、その後切替部１１２を接続状態に切り替えるとよい。

○ 各スイッチング素子１１ｕ１〜１１ｗ２はインバータを構成していたが、これに限られず、任意であり、たとえばＤＣ／ＤＣコンバータを構成してもよい。すなわち、駆動装置１０は、インバータに限られず、ＤＣ／ＤＣコンバータ、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣインバータ等任意である。換言すれば、駆動装置１０は、直流電力又は交流電力を直流電力又は交流電力に変換する電力変換装置でもよい。

○ 負荷は電動モータ２０１に限られず任意である。
○ 駆動装置１０は、車両２００以外に搭載されてもよい。すなわち、駆動装置１０は、車両２００に設けられた負荷以外の負荷を駆動させるものでもよい。

１０…駆動装置、１１（１１ｕ１〜１１ｗ２）…スイッチング素子、１２（１２ｕ１〜１２ｗ２）…ドライバ回路、１３…回路基板、２１…ゲート端子（制御端子）、２３ａ…メインソース端子（印加端子）、２３ｂ…信号ソース端子（信号端子）、３２…メインソースパターン（印加配線）、３４…信号ソースパターン（信号配線）、４１…パルス入力端子、４２…加算出力端子、４３…基準電位端子、４４…フィードバック入力端子、６０…加算回路、７１…パルス入力ライン、７２…フィードバックライン、１１０…異常検出回路、１１１…検出コンデンサ、１１２…切替部、１１３…検出電源、１１４…判定回路、２００…車両、２０１…電動モータ（負荷）、２０３…蓄電装置、Ｖｐ…パルス電圧、Ｖｂ…逆起電力、Ｖａｄ…加算電圧、Ｖ０…基準電位、Ｌ１…インダクタンス成分、Ｌｓ…寄生インダクタンス、Ｉｄ…ドレイン電流（印加電流）。

Claims (9)

1. 制御端子及び印加電流が流れる印加端子を有するスイッチング素子を駆動させるドライバ回路であって、
   外部からのパルス電圧が入力されるパルス入力端子と、
   前記印加電流の変化により前記スイッチング素子内の寄生インダクタンスを含むインダクタンス成分によって生じる逆起電力が入力されるフィードバック入力端子と、
   前記パルス電圧と前記逆起電力とが入力されるものであって、前記パルス電圧及び前記逆起電力を加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、
   前記逆起電力が正常にフィードバックされないフィードバック異常である前記加算回路への前記逆起電力の入力異常を検出する異常検出回路と、
   を備え、
   前記異常検出回路は、
   前記インダクタンス成分と共振する検出コンデンサと、
   前記検出コンデンサと前記インダクタンス成分とが接続された接続状態、又は、前記検出コンデンサと前記インダクタンス成分とが接続されていない非接続状態に切り替わる切替部と、
   を備え、前記インダクタンス成分と前記検出コンデンサとによって構成される共振回路から発生する電圧に基づいて前記フィードバック異常を検出することを特徴とするドライバ回路。
2. 前記フィードバック入力端子と前記加算回路とを接続するものであって前記逆起電力が伝送されるフィードバックラインを備え、
   前記異常検出回路は、前記検出コンデンサが充電されている状況において前記切替部が前記非接続状態から前記接続状態に切り替わったことに基づいて、前記フィードバックライン上に予め定められた閾値電圧以上の電圧が検出されない場合には、前記フィードバック異常があると判定する判定回路を備えている請求項１に記載のドライバ回路。
3. 前記切替部が前記非接続状態である場合に前記検出コンデンサを充電する検出電源を備え、
   前記非接続状態は、前記検出電源によって前記検出コンデンサが充電されている充電状態である請求項２に記載のドライバ回路。
4. 前記ドライバ回路は、基準電位に接続されている基準電位端子を備えている請求項１〜３のうちいずれか一項に記載のドライバ回路。
5. 前記スイッチング素子はＭＯＳＦＥＴであり、
   前記制御端子はゲート端子であり、
   前記印加電流は、前記スイッチング素子のソース−ドレイン間に流れるドレイン電流であり、
   前記印加端子はソース端子である請求項１〜４のうちいずれか一項に記載のドライバ回路。
6. 前記スイッチング素子はＩＧＢＴであり、
   前記制御端子はゲート端子であり、
   前記印加電流は、前記スイッチング素子のコレクタ−エミッタ間に流れるコレクタ電流であり、
   前記印加端子はエミッタ端子である請求項１〜４のうちいずれか一項に記載のドライバ回路。
7. 回路基板と、
   前記回路基板に実装された前記スイッチング素子と、
   前記回路基板に実装された請求項１〜６のうちいずれか一項に記載のドライバ回路と、
   を備え、車両に搭載された負荷を駆動するのに用いられることを特徴とする駆動装置。
8. 前記ドライバ回路は、前記加算電圧が出力される加算出力端子を備え、
   前記駆動装置は、
   前記回路基板に形成され、前記加算出力端子と前記制御端子とを接続する制御配線と、
   前記回路基板に形成され、前記印加端子に接続された印加配線と、
   を備え、
   前記印加配線の一部は分岐して前記フィードバック入力端子に接続されている請求項７に記載の駆動装置。
9. 前記ドライバ回路は、基準電位に接続されている基準電位端子を備え、
   前記駆動装置は、前記回路基板に形成され、前記スイッチング素子に設けられた信号端子と前記基準電位端子とを接続している信号配線を備え、
   前記信号配線と前記印加配線とは絶縁されており、
   前記スイッチング素子は、前記信号端子に入力される前記基準電位と前記制御端子に入力される前記加算電圧との電位差に基づいて駆動する請求項８に記載の駆動装置。

Images