JP2021144730A - 命令実行方法、装置、電子デバイス、コンピュータ可読記憶媒体、及びプログラム - Google Patents

Abstract

【課題】参照の局所性が従来のプロセッサより劣化したメモリモデルにおいて、プログラミングの正確性を保証して使い勝手を向上する命令実行方法及び命令の実行装置を提供する。【解決手段】命令実行方法は、メモリ命令及び非メモリ命令を含む命令シーケンスを順次実行することと、命令シーケンス内の第１メモリ命令の後にある、次のメモリ命令である第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定することと、第１メモリ命令を実行する周期期間において、第２メモリ命令を実行せずに、第１メモリ命令と第２メモリ命令の間の非メモリ命令を実行することと、を含む。【効果】プロセッサ全体性能を向上させると共に、プログラミングの正確性を保証して使い勝手を向上し、人工知能のプロセッサの普及に有益である。【選択図】図２

Description

本開示はコンピュータ技術に関し、より具体的に、命令実行方法、装置、電子デバイス、コンピュータ可読記憶媒体、及びプログラムに関し、人工知能分野に適用することが可能である。

メモリモデルは、ハードウェア上のメモリモデルと言語上のメモリモデルに分けられることができ、ハードウェア設計定義又はプログラミング要件定義によって、アクセスの順序と実行順序を保証し、プログラム実行の正確性を保証する。従来のプロセッサ、及びＣ＋＋のような高レベル言語は、いずれもメモリモデルをサポートする。主なメモリモデルは、順序整合性モデル、トータルストアオーダリングモデル和リラックストメモリモデル等があり、リラックストメモリモデルは性能に良い。新興の人工知能用のプロセッサ及び対応するプログラム言語は、同様にメモリモデルを定義、サポートする必要がある。人工知能のプロセッサは、１種のドメイン特定のプロセッサである。人工知能分野の特徴を対象とするメモリのアーキテクチャにおいて、最大の変化として、従来のプロセッサ内の高速キャッシュの代わりにスクラッチパッドメモリを採用しており、それによってプログラマーがデータの記憶を直接に管理することができるようになる。

具体的に、人工知能の適用場面において、参照の局所性が、従来のプロセッサより劣化しており、この場合、高速キャッシュによる性能向上が期待できず、データを使用後に直ぐに廃棄する場面において性能を逆に低下する。同時に、高速キャッシュの複雑度及びリソースの占用率が非常に高く、してみれば、高速キャッシュを取り除いて、より多くのハードウェアリソースを獲得して演算力の増加に使用したほうが合理的であり、そのため、現在、多くの人工知能のプロセッサは、非高速キャッシュのスクラッチパッドメモリ構造を使用する。スクラッチパッドメモリを採用する場合、メモリは、プログラマーによって管理するようになり、大分の人工知能は、アーキテクチャとプログラム言語上の相違で、従来のプロセッサで実現するメモリモデルシステム及び方法に完全に適用されることができない。

本開示の実施形態によれば、命令実行方法、装置、電子デバイス、及びコンピュータ可読記憶媒体を提供する。

本開示の第１様態において、命令実行方法を提供し、命令シーケンスを実行することであって、前記命令シーケンスはメモリ命令と非メモリ命令とを含み、前記シーケンス内の命令を実行することは順序に従って実行を開始することであることと、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定することであって、前記第２メモリ命令は、前記命令シーケンス内の前記第１メモリ命令の後にある、次のメモリ命令であることと、前記第１メモリ命令を実行する周期期間において、前記第２メモリ命令を実行せずに、前記第１メモリ命令と前記第２メモリ命令の間の非メモリ命令を実行することと、を含む。

本開示の第２様態において、命令の実行装置を提供し、命令シーケンスを実行するように構成され、前記命令シーケンスはメモリ命令と非メモリ命令とを含み、前記シーケンス内の命令を実行することは順序に従って実行を開始することである命令シーケンス実行モジュールと、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定するように構成され、前記第２メモリ命令は、前記命令シーケンス内の前記第１メモリ命令の後にある、次のメモリ命令である実行決定モジュールと、前記第１メモリ命令を実行する周期期間において、前記第２メモリ命令を実行せずに、前記第１メモリ命令と前記第２メモリ命令の間の非メモリ命令を実行するように構成される非メモリ命令実行モジュールと、を含む。

本開示の第３様態において、電子デバイスを提供し、少なくとも１つのプロセッサ、及び前記少なくとも１つのプロセッサに通信接続されるメモリを含み。ここで、前記メモリに前記少なくとも１つのプロセッサで実行可能な命令が記憶され、前記命令は前記少なくとも１つのプロセッサに実行され、前記少なくとも１つのプロセッサに、本開示による第１様態の方法を実行させる。

本開示の第４様態において、コンピュータ命令を記憶する、非一時的なコンピュータ可読記憶媒体を提供し、前記コンピュータ命令は、前記コンピュータに、本開示による第１様態の方法を実行させる。

本開示に提供される技術を利用して、プロセッサ全体性能を向上させると共に、プログラミングの正確性を保証して使い勝手を向上することができ、人工知能のプロセッサの普及に有利である。

なお、ここで記載されている内容は、本開示の実施形態においてキーとなっている、又は重要視されている特徴、本開示の範囲を限定しているわけではない。本開示の他の特徴は下記の明細書の記載によって理解しやすくさせる。

本開示の例示的な実施形態における命令実行方法を実現する命令実行システム１００を示す図である。 本開示の実施形態における命令実行方法２００を示すフローチャートである。 本開示の実施形態における命令の実行装置３００を示すブロック図である。 本開示の実施形態における電子デバイス４００を示すブロック図である。

図面を参照しながら本開示の例示的な実施形態をより詳しく説明することによって、本開示の上記、及び他の目的、特徴、及びメリットがより分かりやすくなり、ここで、本開示の例示的な実施形態において、同様な符号が通常同一部品を表す。なお、図面は本案をよりよく理解させるためのものであり、本開示の限定にならない。

各図面で、同様又は対応する符号が同一又は対応する部分を表す。

図面を参照しながら本開示の好ましい実施形態をより詳しく説明する。図面に本開示の好ましい実施形態を示しているが、ここで記載されている実施形態に限定せずに、異なる形態で本開示を実現することもできる。逆に、これらの実施形態を提供するのは、本開示をより分かりやすくし、本開示の範囲を完全に当業者に伝わるためである。

本文に記載されている「包括」、及び類似な表現は、オープン的な包括を意味し、即ち、「含むが、それに限定されない」意味をする。明言しない限り、「又は」という記載は、「及び／又は」を表す。「基づく」という記載は、「少なくとも一部的に基づく」ことを表す。「１つの例示的な実施形態」と「１つの実施形態」という記載は、「少なくとも１つの例示的な実施形態」を表す。「もう１つの実施形態」というのは、「少なくとも１つのもう１つの実施形態」を表す。「第１」、「第２」等々は、異なり又は同様な対象を指すことが可能である。後文において、その他の明確的な定義と暗黙的な定義を含むことができる。

上記の背景技術で説明したように、高速キャッシュは、記憶内容が複数回で使用されるケースにより適合し、しかし、人工知能の応用場面においてデータの使用回数が少ない可能性があり、ひいては一回しか使用されなく、そのため、スクラッチパッドメモリのほうがもっと相応しい。しかしこの二つのメモリの実現方式が異なる。そのため、従来のプロセッサを使用して実現されるメモリモデルシステムと方法は、人工知能のプロセッサで使用するスクラッチパッドメモリに完全に適用することができる。例えば、従来のプロセッサに高速キャッシュが存在するため、命令とデータの記憶は、プログラマーにとって、見えないことである。そのため、リラックストメモリモデルを実現するために、相関のプログラムの正確性はコンパイラによって処理される。

プロセッサ命令シーケンスを実行する場合、命令シーケンス内の命令は、順序に従って実行する。しかし、プロセッサは、必ずしも各々の命令の実行完了後に次の命令の実行を開始するとは限らない。例えば１つのプロセッサ周期開始場合第１個の命令を実行し、次のプロセッサ周期開始場合第２個の命令を実行する。それぞれの命令の命令周期が相違する可能性があり、例えば、第１個の命令の実行は１０個のプロセッサ周期が必要であり、第２個の命令の実行は、１個のプロセッサ周期だけ必要があるため、実行開始の遅い命令は、其れより前で実行する命令の前に実行完了する可能性があり、この場合、プロセッサは後続命令を実行し続けることができる。そのため、プロセッサは、命令シーケンス内の命令を、乱れた順序で実行する可能性がある。

しかし、プロセッサが命令を処理する場合、厳しい実行順序で実行する必要がある命令があり、即ち、後ろの命令を、前の命令が実行完了になってから実行開始しなければならず、そうでない場合エラーが生じる。例えば、第１個の命令は、変数Ａに値を代入する命令であり、第２個の命令は値を代入した後の変数Ａを使用する命令である。変数Ａへの値の代入後にしか、値の代入後の変数Ａを正常に使用することができないため、この二つの命令の実行は、厳しい実行順序があり、即ち、第１個の命令が実行完了後に、第２個の命令を実行開始しなければならない。プロセッサ分野において、実行順序が求められる命令は、例えば、スカラロード（ｓｃａｌａｒ ｌｏａｄ）命令、スカラストア（ｓｃａｌａｒ ｓｔｏｒｅ）命令、ベクトルロード（ｖｅｃｔｏｒ ｌｏａｄ）命令、ベクトルストア（ｖｅｃｔｏｒ ｓｔｏｒｅ）命令、グローバルメモリからローカルメモリへ搬送（ｇｍ２ｌｍ）命令、及びローカルメモリからグローバルメモリへ搬送（ｌｍ２ｇｍ）命令を含む。本開示において、これらの命令はメモリ命令と称され、これらの命令以外の、実行順序が厳しく求められていない命令は、非メモリ命令と称される。

また、同じく上記の値の代入命令を例として説明すると、プログラマーが高レベル言語で上記の二つの命令をプログラミングした後に、この二つの命令がアセンブリ言語に変換された後に、これらの命令の間で複数のその他の命令が生成され得、これらの命令は、通常、非メモリ命令である。そのため、アセンブリ言語に変換された後の命令シーケンスにおいて、メモリ命令同士の間に数多くの非メモリ命令が存在する。

二つのメモリ命令が命令のセマンティックで厳しい実行順序が求められた場合、ハザード衝突が存在すると称する。ハザード衝突問題を解決するために、従来のプロセッサで使用される方法は、コンパイルで中止命令を暗黙的に付加し、例えば、ｆｅｎｃｅ命令を付加する。中止命令は、阻止符号の作用と似ており、中止命令を実行する場合、後続のすべの命令の実行を阻止し、特定条件を満たすときのみ、後続の命令を再開し、これらの条件は、例えば、中止命令前の特定命令又はすべての命令が実行完了になっていることを含む。

しかし、従来のプロセッサで、高速キャッシュに記憶されている命令がソフトウェア上で見えないため、ハードウェアでしかハザード衝突問題を解決することができない。また、従来のプロセッサが、中止命令を実行する場合後続のすべての命令の実行を阻止するために、そもそも実行してもハザード衝突問題にならない非メモリ命令の実行も阻止されてしまい、例えば、ハザード衝突がある二つのメモリ命令の間に、何個、何十個、何百個、ひいてはもっと多くの非メモリ命令が存在する。上記の状況があるため、従来のプロセッサにおいて、ハザード衝突問題の解決効率が低く、ハザード衝突問題を解決する場合非メモリ命令の実行効率が酷く影響される。

少なくとも上記の課題の一部を解決するために、又はその他の潜在的な１つ又は複数の課題を解決するために、本開示の実施形態は命令実行方法を提供し、この方法を使用して、メモリ命令と非メモリ命令とを含む命令シーケンスを順に実行する場合、隣接のメモリ命令の間にハザード衝突がある場合、ハードウェアとソフトウェアとの協働によって、ハザード衝突が生じる二つのメモリ命令の間の大量の非メモリ命令を実行し続けることができる。それによってプロセッサの全体性能を向上させると共に、プログラミングの正確性を保証して使い勝手を向上し、ユーザがプロセッサで命令を実行する効率、及びユーザ体験を向上させるために有利であり、しかも人工知能のプロセッサの普及に有益である。

図１は本開示の例示的な実施形態における命令実行方法を実現する命令実行システム１００を示す図である。図１に示すように、命令実行システム１００は、グローバルメモリ１１０、ＤＭＡ（ダイレクトメモリアクセス）１２０、及びプロセッサコア１３０を含む。なお、命令実行システム１００は拡張することができ、ここで、より多くのプロセッサコア１３０、ひいてはより多くのグローバルメモリ１１０とＤＭＡ１２０を含みえる。簡略化するために、図１に、単に１つのグローバルメモリ１１０、１つのＤＭＡ１２０、及び１つプロセッサコア１３０を示している。なお、命令実行システム１００は、メモリ内の記憶内容を利用してソフトウェアレベルで可視であり且つ管理可能な任意の命令実行システムであっても良く、例えば、スクラッチパッドメモリを使用する人工知能メモリシステムであり得る。

図１に示されるプロセッサコア１３０はスカラモジュール１３１、ベクトルモジュール１３２、グローバルメモリモジュール１３３、クロスバスイッチ１３４、及びローカルメモリ１３５を含む。クロスバスイッチ１３４は、ローカルメモリ１３５、スカラモジュール１３１、ベクトルモジュール１３２、及びグローバルメモリモジュール１３３とデータのインタラクションを制御する。グローバルメモリモジュール１３３は、ＤＭＡ１２０とグローバルメモリ１１０によってデータのインタラクションを行う。

スカラモジュール１３１は、ハザードプロセス部１３１−１、スカラロード部１３１−２及びスカラストア部１３１−３を含む。スカラロード部１３１−２は、スカラ命令のロードを処理するために用いられ、スカラストア部１３１−３は、スカラ命令の記憶を処理するために用いられ、ハザードプロセス部１３１−１は、スカラ命令のハザード衝突を処理するために用いられる。スカラ命令、例えば、スカラロード命令とスカラストア命令とを含むことができる。

ベクトルモジュール１３２は、ハザードプロセス部１３２−１、ベクトルロード部１３２−２及びベクトルストア部１３２−３を含む。ベクトルロード部１３２−２は、ベクトル命令のロードを処理するために用いられ、ベクトルストア部１３２−３じゃ、ベクトル命令の記憶を処理するために用いられ、ハザードプロセス部１３２−１は、ベクトル命令のハザード衝突を処理するために用いられる。ベクトル命令、例えばはベクトルロード命令とベクトルストア命令と含むことができる。

グローバルメモリモジュール１３３は、グローバルメモリロード部１３３−１とグローバルメモリ記憶部１３３−２を含む。グローバルメモリロード部１３３−１は、グローバルメモリ命令のロードを処理するために用いられ、グローバルメモリ記憶部１３３−２は、グローバルメモリ命令の記憶を処理するために用いられる。グローバルメモリ命令は、例えば、グローバルメモリからローカルメモリへ搬送命令、及びローカルメモリからグローバルメモリへ搬送命令を含むことができる。

本開示の実施形態によれば、命令実行システム１００は制御器をさらに含むことができ、命令実行システム１００の各操作を制御するために用いられる。

本開示の実施形態によれば、命令実行システム１００において、例えば、スカラロード命令、スカラストア命令、ベクトルロード命令、ベクトルストア命令、グローバルメモリからローカルメモリへ搬送命令、及びローカルメモリからグローバルメモリへ搬送命令のメモリ命令は、異なるハードウェア行列を使用して実行することができ、各ハードウェア行列の間でメモリ順序整合性とプログラム順序整合性を保つ。

図２は、本開示の実施形態における命令実行方法２００を示すフローチャートである。具体的に、方法２００は、命令実行システム１００によって実行される。なお、方法２００は、図示されていない付加操作を含んでもよく、及び／又は示されている操作を省略してもよく、それに関して本開示の範囲は制限されない。

ブロック２０２において、命令実行システム１００は命令シーケンスを実行する。本開示の実施形態によれば、命令シーケンスは上記のようなメモリ命令と非メモリ命令とを含み、命令実行システム１００は、シーケンス内の命令の順序に従って各命令を実行する。

ブロック２０４において、命令実行システム１００は第２メモリ命令の実行を開始する前に、第１メモリ命令の実行完了を必要であることを決定する。本開示の実施形態によれば、第２メモリ命令は命令シーケンスにおける第１メモリ命令の後にある、次のメモリ命令である。

本開示の幾つかの実施形態によれば、命令の実行に前後順序があるため、命令実行システム１００は第１メモリ命令を実行する場合、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定する。本開示の他方の実施形態によれば、命令実行システム１００は、第１メモリ命令の実行前に、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定することもできる。

人工知能のプロセッサ分野において、全てのハザード衝突がソフトウェアによって発見されるわけではない。例えば、メモリ命令に対するメモリ操作粒度はメモリ行の大きさにおける特定操作であり、同一サブシステム（例えば、スカラモジュール１３１とベクトルモジュール１３２）内部におけるロードと記憶との間のハザード衝突は、ハードウェアによって処理され、これらのメモリ命令は、スカラロード命令の間、スカラストア命令の間、ベクトルロード命令の間及びベクトルストア命令の間の命令を含む。そのため、これらのハザード衝突は、ソフトウェアにとって見えないものであり、ソフトウェアで処理することができない。

しかし、ソフトウェアで処理実行するのは効率が良く、便利であるため、本開示の実施形態において、まず、ソフトウェアでハザード衝突問題を処理し、ハザード衝突が、ソフトウェアに不可視である関係で、ソフトウェアで発見、処理することができない場合、ハードウェアによってハザード衝突を処理する。

そのため、本開示の幾つかの実施形態によれば、命令実行システム１００は、第１メモリ命令と第２メモリ命令のタイプに基づいて、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定する。このケースは、例えば、メモリ操作粒度が１つのメモリ行の大きさの特定操作であることを含み、例えば、スカラロード命令の間、スカラストア命令の間、ベクトルロード命令の間及びベクトルストア命令の間のハザード衝突が挙げられる。この場合、命令シーケンスを実行するためのハードウェアによって、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定する。

ソフトウェアで処理可能な命令衝突場合、プログラマーが命令シーケンスをプログラミングする場合、ハザード衝突が生じ得ることを既知しているため、プログラマーは命令シーケンスに特定の定義された中止命令を付加して、ソフトウェアにハザード衝突の発生を把握させる。

本開示の実施形態によれば、命令シーケンスに中止命令が含まれるため、命令実行システム１００は、中止命令を実行する場合、中止命令の対象とするメモリ命令を、第１メモリ命令として決定することができ、さらに、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定する。本開示の幾つかの実施形態によれば、中止命令は、何かしらのメモリ命令の直後に位置してもよく、それによって、中止命令の前のこのメモリ命令の直前の命令が第１メモリ命令であることを示す。本開示の他方の実施形態によれば、中止命令は、何かしらのメモリ命令の前の直前に位置してもよく、それによって中止命令の後ろのこのメモリ命令の直後の命令が第１メモリ命令であることを示す。この場合、ソフトウェアによって、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定する。本開示の実施形態によれば、ソフトウェアで処理するハザード衝突は、例えば異なるサブシステムの間のハザード衝突を含み、例えば、スカラモジュール１３１、ベクトルモジュール１３２、及びグローバルメモリモジュール１３３の間のハザード衝突が挙げられる。ソフトウェアで処理するハザード衝突は、メモリ命令に対する記憶操作粒度が複数のメモリ行の大きさの操作を含んでもよく、例えばグローバルメモリモジュール１３３内部のグローバルメモリのロードとグローバルメモリの記憶との間のハザード衝突が挙げられる。

ブロック２０６において、命令実行システム１００は、第１メモリ命令を実行する周期期間で、第２メモリ命令を実行せずに、第１メモリ命令と第２メモリ命令との間の非メモリ命令を実行する。

ブロック２０２、２０４及び２０６における操作によって、ハザード衝突を効率よく発見することができ、ハザード衝突がある場合、ハザード衝突を招くメモリ命令を実行せず、大量の非メモリ命令を実行する。それによって、ハザード衝突の処理効率、及び命令シーケンスの処理効率を向上させることができる。

方法２００は、図２に点線ブロックで示される選択可能なブロック２０８を含んでもよい。選択可能なブロック２８において、命令実行システム１００は、第１メモリ命令の実行完了に応じて、第２メモリ命令の実行を開始する。

定義されたｆｅｎｃｅ命令を、本開示の実施形態における中止命令とすることを例として本開示の実施形態における中止命令の操作を説明する。

例えば、命令シーケンスは、ｇｍ２ｌｍ→ｆｅｎｃｅ→ａｄｄ、ｒ０、ｒ１、ｒ２→ｌｏａｄ ｒ３、ｌｍ→ａｄｄ、ｒ０、ｒ１、ｒ２→……である。この命令シーケンスにおいて、ｇｍ２ｌｍは第１メモリ命令であり、ｌｏａｄは第２メモリ命令であり、ｆｅｎｃｅは中止命令である。ｆｅｎｃｅ命令まで実行される場合、ソフトウェアは、ｇｍ２ｌｍが第１メモリ命令であり、ｌｏａｄの実行開始前にｇｍ２ｌｍの実行を完了させる必要があることを知る。従来のプロセッサ処理によれば、この場合、ｆｅｎｃｅの後ろのすべでの命令の実行を停止する。それに対して、本開示の実施形態におけるこの例において、ｆｅｎｃｅ命令とｌｏａｄ命令との間のａｄｄ、ｒ０、ｒ１、ｒ２命令が依然として正常に実行する。ｇｍ２ｌｍ命令が実行完了後に、ソフトウェアは、ｌｏａｄ命令を実行するようにハードウェアに通知する。

上記の図１〜図２を参照して、それらにおいて本開示の幾つかの例示的な実施形態における命令実行方法を実現することができる命令実行システム１００、及び本開示の実施形態における命令実行方法２００に関する内容を記載している。なお、上記の記載は、本開示に記載されている内容をよりよく説明するためのものであり、いかなる制限をかける目的ではない。

なお、本開示の上記の各図面に使用される各コンポーネントの数と物理量の大きさは、単なる例であり、本開示の保護範囲を制限するわけではない。上記の数及び大きさは、都合によって任意設定することができ、本開示の実施形態の実施に影響を及ぼすことがない。

図１〜図２において本開示の実施形態における命令実行方法の細部を説明している。下記において、図３を参照して、命令の実行装置内の各モジュールを説明する。

図３は、本開示実施形態における命令の実行装置３００を示すブロック図である。図３に示すように、命令の実行装置３００は、命令シーケンスを実行するように構成され、前記命令シーケンスはメモリ命令と非メモリ命令とを含み、前記シーケンス内の命令を実行することは順序に従って実行を開始することである命令シーケンス実行モジュール３１０と、第２メモリ命令の実行を開始する前に第１メモリ命令の実行完了を必要であることを決定するように構成され、前記第２メモリ命令は、前記命令シーケンス内の前記第１メモリ命令の後にある、次のメモリ命令である実行決定モジュール３２０と、前記第１メモリ命令を実行する周期期間において、前記第２メモリ命令を実行せずに、前記第１メモリ命令と前記第２メモリ命令の間の非メモリ命令を実行するように構成される非メモリ命令実行モジュール３３０とを含む。

幾つかの実施形態において、ここで、前記実行決定モジュール３２０は、第１メモリ命令を実行する場合、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第１実行決定モジュール（図示せず）、を含む。

幾つかの実施形態において、ここで、前記実行決定モジュール３２０は、前記第１メモリ命令と前記第２メモリ命令のタイプに基づいて、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第２実行決定モジュール（図示せず）と、を含む。

幾つかの実施形態において、ここで、前記第２実行決定モジュールは、前記命令シーケンスを実行するためのハードウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される。

幾つかの実施形態において、ここで、前記命令シーケンスに中止命令が含まれ、前記実行決定モジュール３２０は、前記中止命令を実行する場合、前記中止命令の対応するメモリ命令を前記第１メモリ命令として決定するように構成される第１メモリ命令決定モジュール（図示せず）と、及び前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第３実行決定モジュール（図示せず）と、を含む。

幾つかの実施形態において、ここで、前記第３実行決定モジュールは、ソフトウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される。

幾つかの実施形態において、命令の実行装置３００は、選択可能な第２メモリ命令実行モジュール３４０（図３に点線ブロックで示される）をさらに含み、第２メモリ命令実行モジュール３４０が、前記第１メモリ命令の前記実行が完了することに応じて、前記第２メモリ命令の実行を開始するように構成される。

本開示の実施形態によれば、本開示は、電子デバイスとコンピュータ可読記憶媒体を含む。

上記の図１〜図３を参照して、本開示の実施形態における技術案は、従来技術より幾つかのメリットがある。例えば、上記の技術案によって、メモリ命令のハザード衝突を処理する場合、ハザード衝突を生じる二つのメモリ命令の間の大量の非メモリ命令を依然として実行することができ、それによってプロセッサ全体性能を向上させると共に、プログラミングの正確性を保証して使い勝手を向上させることができ、さらにユーザがプロセッサを使用して命令を実行する効率、及びユーザ体験を向上させるために有利であり、人工知能のプロセッサの普及に有益である。さらに、上記の技術案によって、ハードウェアだけに頼らずに、ハードウェアとソフトウェアがメモリ命令のハザード衝突を協働して処理し、そのため、メモリ命令のハザード衝突の処理効率をさらに向上させることができる。

図４は、本開示の実施形態における電子デバイス４００を示すブロック図である。例えば、図１に示される命令実行システム１００と図３に示される命令の実行装置３００は、電子デバイス４００によって実施することができる。電子デバイス４００は、各形式のデジタルコンピュータを指し、例えば、ラップトップコンピュータ、デスクトップコンピュータ、ワークステーション、個人デジタルアシスタント、サーバ、ブレードサーバ、大型コンピュータ、及びその他の適合するコンピュータが挙げられる。電子デバイス４００は、各形式の移動装置をさらに指し、例えば、個人デジタルアシスタント、セルラー電話、スマートフォン、ウェアラブルデバイス、及びその他の類似のコンピュータ装置が挙げられる。本出願に記載されているコンポーネント、それらの接続関係、及び機能は例示的なものに過ぎず、本開示に記載・特定されているものの実現を限定するわけではない。

如図４に示すように、当該電子デバイス４００は、１つ又は複数のプロセッサ４０１、メモリ４０２、及び各部品を接続するためのインターフェースを含み、高速インターフェースと低速インターフェースを含む。各部品が異なるバスによって接続され、共通マザーボードに装着することができ、又は必要に応じて他の方式で装着することもできる。プロセッサは、電子デバイス４００で実行する命令を実行することができ、メモリに記憶される命令、又は外部入力／出力装置（例えば、インターフェースにカップリングする表示デバイス）に記憶され、ＧＵＩに表示するグラフィック情報の命令を含む。その他の実施形態において、必要があれば、複数のプロセッサ及び／又は複数のバス及び複数のメモリを一緒に使用することができる。同様に、複数の電子デバイス４００を接続することができ、各デバイスが各自の必要な操作を提供する（例えば、サーバアレイとしての１グループのブレードサーバ、又は、複数のプロセッサシステム）。図４では１つのプロセッサ４０１を例としている。

メモリ４０２は、本開示に提供される非一時的なコンピュータ可読記憶媒体である。ここで、当該メモリに少なくとも１つのプロセッサで実行する命令が記憶され、当該少なくとも１つのプロセッサに、本開示に提供される命令実行方法を実行させる。本開示の非一時的なコンピュータ可読記憶媒体にコンピュータ命令が記憶され、当該コンピュータ命令は、コンピュータに本開示に提供される命令実行方法を実行させる。

メモリ４０２は、コンピュータ可読非一時的記憶媒体として、非一時的ソフトウェアプログラムを記憶するためのものであってもよく、非一時的コンピュータは、プログラム、及びモジュールを実行することができ、例えば、本開示の実施形態における命令実行方法に対応するプログラム命令／モジュール（例えば、図３に示される命令シーケンス実行モジュール３１０、実行決定モジュール３２０、及び非メモリ命令実行モジュール３３０）を実行することができる。プロセッサ４０１は、メモリ４０２に記憶されている非一時的ソフトウェアプログラム、命令及びモジュールを実行することによって、サーバの各機能及びデータ処理を実行し、即ち、上記の方法実施形態における命令実行方法を実現する。

メモリ４０２は、プログラム記憶領域とデータ記憶領域を含み、ここで、プログラム記憶領域に、オペレーションシステム、少なくとも１つの機能に必要なアプリケーションプログラムが記憶され得、データ記憶領域に、命令実行方法による電子デバイスの使用によって生成されるデータ等が記憶され得る。また、メモリ４０２は、高速ランダムアクセスメモリを含み得、非一時的メモリも含み得、例えば、少なくとも１つのディスク記憶素子、フラッシュ素子、又はその他の非一時的固体メモリ素子を含む。幾つかの実施形態において、メモリ４０２はプロセッサ４０１から遠隔に設置されるメモリを選択的に含み、これらの遠隔メモリは、ネットワークによって、命令実行方法を実行する電子デバイス４００に接続されることができる。上記のネットワークは、インターネット、イントラネット、ローカルエリアネットワーク、移動通信ネットワーク及びそれらの組み合わせを例として含むが、それらを限定しない。

命令実行方法を実行する電子デバイスは、入力装置４０３及び出力装置４０４をさらに含み得る。プロセッサ４０１、メモリ４０２、入力装置４０３、及び出力装置４０４は、バス又は他の方式で接続されることができ、図４ではバスによる接続を例としている。

入力装置４０３は入力された数字又は文字情報を受け取ることができ、命令実行方法を実行する電子デバイス４００のユーザ設定及び機能制御に関連するキーボード信号入力を生成し、例えば、タッチスクリーン、テンキー、マウス、トラックプレート、タッチタブレット、インジケーター、１つ又は複数のマウスボタン、トラックボール、ジョイスティックなどの入力装置が挙げられる。出力装置４０４は、表示用デバイス、照明補助装置（例えば、ＬＥＤ）及び触覚型フィードバック装置（例えば、振動モーター）等を含み得る。当該表示用デバイスは、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）ディスプレイ、及びプラズマディスプレイを含むが、それらを限定しない。幾つかの実施形態において、表示用デバイスは、タッチスクリーンであってもよい。

ここで記載されているシステムと技術に関する各実施形態は、デジタル電子回路システム、集積回路システム、専用ＡＳＩＣ（特定用途向け集積回路）、コンピュータハードウェア、ファームウェア、ソフトウェア、及び／又はこれらの組み合わせによって実現されることができる。これらの各実施形態は、１つ又は複数のコンピュータプログラムで実施することを含み得、当該１つ又は複数のコンピュータプログラムは、少なくとも１つのプログラミング可能なプロセッサを含むプログラミング可能なシステムにおいて、実行及び／又は解釈することができ、当該プログラミング可能なプロセッサは、専用又は汎用プログラミング可能なプロセッサであってもよく、記憶システム、少なくとも１つの入力装置、及び少なくとも１つの出力装置から、データと命令を受け取ることができ、データと命令を当該記憶システム、当該少なくとも１つの入力装置、及び当該少なくとも１つの出力装置に伝送することができる。

これらのコンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、又はコードとも称する）はプログラミング可能なプロセッサの機械命令を含み、高級プロシージャ及び／又はオブジェクト指向のプログラム言語、及び／又はアセンブラ／機械語を利用してこれらのコンピュータプログラムを実施する。例えば、本出願に使用される、用語「機械での可読媒体」と「コンピュータ可読媒体」は、機械命令及び／又はデータをプログラミング可能なプロセッサに提供するためのコンピュータプログラム製品、デバイス、及び／又は装置（例えば、ディスク、コンパクトディスク、メモリ、プログラミング可能なロジック装置（ＰＬＤ））を指しており、機械可読信号として機械命令を受け取る機械可読媒体を含む。用語「機械可読信号」は、機械命令及び／又はデータをプログラミング可能なプロセッサに提供するためのいかなる信号を指している。

ユーザとのインタラクションを提供するために、コンピュータでここに記載されているシステムと技術を実施することができ、当該コンピュータは、ユーザに情報を表示するための表示用装置（例えば、ＣＲＴ（陰極線管）又はＬＣＤ（液晶ディスプレイ）モニター）、及びキーボードとポインティングデバイス（例えば、マウス又はトラックボール）を備え、ユーザは、当該キーボードと当該ポインティングデバイスによって、入力をコンピュータに提供することができる。他の種類の装置は、ユーザとのインタラクションを提供するために用いられることができ、例えば、ユーザに提供するフィードバックは、いかなる形式のセンサーフィードバック（例えば、視覚フィードバック、聴覚フィードバック、又は触覚フィードバック）であってもよく、いかなる形式（音入力、音声入力、又は触覚入力）によって、ユーザからの入力を受け取ることができる。

ここに記載されているシステムと技術を、バックグラウンド部品に含まれる計算システム（例えば、データサーバとして）、又はミドルウェア部品を含む計算システム（例えば、アプリケーションサーバ）、又はフロント部品を含む計算システム（例えば、ＧＵＩ又はネットワークブラウザを有するユーザコンピュータが挙げられ、ユーザがＧＵＩ又は当該ネットワークブラウザによって、ここに記載されているシステムと技術の実施形態とインタラクションすることができる）、又はこのようなバックグラウンド部品、ミドルウェア部品、又はフロント部品のいかなる組合した計算システムで実施することができる。如何なる形式又はメディアのデジタルデータ通信（例えば、通信ネットワーク）を介して、システムの部品を互いに接続することができる。通信ネットワークの例は、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）及びインターネットを含む。

コンピュータシステムは、クライアントとサーバを含み得る。通常、クライアントとサーバは、互いに離れており、通信ネットワークを介してインタラクションを行うことが一般的である。対応するコンピュータで動作することで、クライアント−サーバの関係を有するコンピュータプログラムによってクライアントとサーバの関係を生み出す。

本開示実施形態の技術案によれば、メモリ命令と非メモリ命令とを含む命令シーケンスを順に実行する場合、隣接のメモリ命令の間にハザード衝突がある場合、ハードウェアとソフトウェアとの協働によって、ハザード衝突が生じる二つのメモリ命令の間の大量の非メモリ命令を実行し続けることができる。それによってプロセッサの全体性能（処理速度及び命令の実行効率）を向上させると共に、プログラミングの正確性を保証して使い勝手を向上し、ユーザがプロセッサで命令を実行する効率、及びユーザ体験を向上させるために有利であり、しかも人工知能のプロセッサの普及に有益である。

理解すべきこととして、上記に記載されている各形式のプロセスを利用して、ステップを再度順序付け、追加又は削除することができる。本開示に開示されている技術案の期待結果を実現することさえできれば、例えば、本開示に記載されている各ステップは、平行して実行してもよく、順序付けて実行してもよく、ランダム的に実行してもよく、本開示は、其れを限定しない。

上記の具体的な実施形態は、本開示の保護範囲に対する制限にならない。当業者が、設計要件と他の要因に基づいて、改修、組合、サブ組合、代替を行うことができることは明らかである。本開示の思想と原則内での如何なる変更、等価の入れ替え及び改善等は、いずれも本発明の保護の範囲内に含まれるべきである。

Claims (17)

1. 命令実行方法であって
   メモリ命令及び非メモリ命令を含む命令シーケンスを順次実行することと、
   前記命令シーケンス内の第１メモリ命令の後にある、次のメモリ命令である第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することと、
   前記第１メモリ命令を実行する周期期間において、前記第２メモリ命令を実行せずに、前記第１メモリ命令と前記第２メモリ命令の間の非メモリ命令を実行することと、を含む、
   命令実行方法。
2. 前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することは、
   第１メモリ命令を実行するとき、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することを含む、
   請求項１に記載の命令実行方法。
3. 前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することは、
   前記第１メモリ命令と前記第２メモリ命令のタイプに基づいて、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することを含む、
   請求項１に記載の命令実行方法。
4. 前記命令シーケンスを実行するためのハードウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定する、
   請求項３に記載の命令実行方法。
5. 前記命令シーケンスには、中止命令が含まれており、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することは、
   前記中止命令を実行するとき、前記中止命令の対応するメモリ命令を前記第１メモリ命令として決定することと、
   前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定することを含む、
   請求項１に記載の命令実行方法。
6. ソフトウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定する、
   請求項５に記載の命令実行方法。
7. 前記第１メモリ命令の前記実行完了に応じて、前記第２メモリ命令の実行を開始する、
   請求項１に記載の命令実行方法。
8. 命令の実行装置であって、
   メモリ命令及び非メモリ命令を含む命令シーケンスを順次実行するように構成される命令シーケンス実行モジュールと、
   前記命令シーケンス内の第１メモリ命令の後にある、次のメモリ命令である第２メモリ命令の実行を開始する前に、前記第１メモリ命令の実行完了を必要であることを決定するように構成される実行決定モジュールと、
   前記第１メモリ命令を実行する周期期間において、前記第２メモリ命令を実行せずに、前記第１メモリ命令と前記第２メモリ命令の間の非メモリ命令を実行するように構成される非メモリ命令実行モジュールと、を備える、
   命令の実行装置。
9. 前記実行決定モジュールは、
   第１メモリ命令を実行するとき、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第１実行決定モジュールを備える、
   請求項８に記載の命令の実行装置。
10. 前記実行決定モジュールは、
    前記第１メモリ命令と前記第２メモリ命令のタイプに基づいて、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第２実行決定モジュールを備える、
    請求項８に記載の命令の実行装置。
11. 前記第２実行決定モジュールは、前記命令シーケンスを実行するためのハードウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される、
    請求項１０に記載の命令の実行装置。
12. 前記命令シーケンスには、中止命令が含まれており、前記実行決定モジュールは、
    前記中止命令を実行するとき、前記中止命令の対応するメモリ命令を前記第１メモリ命令として決定するように構成される第１メモリ命令決定モジュールと、
    前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される第３実行決定モジュールと、を備える、
    請求項８に記載の命令の実行装置。
13. 前記第３実行決定モジュールは、ソフトウェアによって、前記第２メモリ命令の実行を開始する前に前記第１メモリ命令の実行完了を必要であることを決定するように構成される、
    請求項１２に記載の命令の実行装置。
14. 前記第１メモリ命令の前記実行完了に応じて、前記第２メモリ命令の実行を開始するように構成される第２メモリ命令実行モジュールをさらに備える、
    請求項８に記載の命令の実行装置。
15. 電子デバイスであって、
    少なくとも１つのプロセッサと、前記少なくとも１つのプロセッサに通信接続されるメモリと、を備え、
    前記メモリには、前記少なくとも１つのプロセッサにより実行可能な命令が記憶されており、前記命令は、前記少なくとも１つのプロセッサにより実行されると、前記少なくとも１つのプロセッサに、請求項１〜７のいずれか一項に記載の命令実行方法を実行させる、
    電子デバイス。
16. コンピュータに請求項１〜７のいずれか一項に記載の命令実行方法を実行させるコンピュータ命令を記憶するための非一時的なコンピュータ可読記憶媒体。
17. コンピュータにおいて、プロセッサにより実行されると、請求項１〜７のいずれか一項に記載の命令実行方法を実現することを特徴とするプログラム。

Images