JP2021144702A - 構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法 - Google Patents

構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法 Download PDF

Info

Publication number
JP2021144702A
JP2021144702A JP2021013592A JP2021013592A JP2021144702A JP 2021144702 A JP2021144702 A JP 2021144702A JP 2021013592 A JP2021013592 A JP 2021013592A JP 2021013592 A JP2021013592 A JP 2021013592A JP 2021144702 A JP2021144702 A JP 2021144702A
Authority
JP
Japan
Prior art keywords
response
counter
storage
circuit
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021013592A
Other languages
English (en)
Other versions
JP2021144702A5 (ja
JP7453167B2 (ja
Inventor
チェイス パスカル，
Pasquale Chase
チェイス パスカル，
リチャード エヌ． デグリン，
N Deglin Richard
リチャード エヌ． デグリン，
ビシャル ジャイン，
Jain Vishal
ビシャル ジャイン，
ジャガンナート ビシュヌテジャ デサイ，
Vishnuteja Desai Jagannath
ジャガンナート ビシュヌテジャ デサイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021144702A publication Critical patent/JP2021144702A/ja
Publication of JP2021144702A5 publication Critical patent/JP2021144702A5/ja
Application granted granted Critical
Publication of JP7453167B2 publication Critical patent/JP7453167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】レイテンシを減少し、スループットを改善するストレージ装置を提供する。【解決手段】ストレージ装置は、ホスト装置からストレージインターフェース１１０を介してホストデータに対応する１つ以上の通知を受信するストレージコントローラ、ストレージメモリ及びストレージコントローラと連結しホスト装置に応答する応答回路を備える。応答回路は、ホストデータの全体に対応する通知の中から１つ以上の通知を追跡する第１のカウンターと、１つ以上の通知に対応してストレージコントローラが送信する１つ以上の確認応答の各々が１つ以上の通知の中から何れか１つの通知に対応するように１つ以上の確認応答を追跡する第２のカウンターと、第１の及び第２のカウンターの中から何れか１つを選択してホスト装置に応答する応答トリガー回路と、を含み、第１のカウンター及び第２のカウンターの中から選択された１つの状態に応じてホスト装置に応答する。【選択図】図１

Description

本発明は、ストレージ装置に関し、より詳しくは、構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法に関する。
ストレージシステムは、一般的にホスト装置及び１つ以上のストレージ装置を含む。ホスト装置は、コマンドをストレージ装置に伝送することによりストレージ装置にデータを格納する。例えば、ホスト装置は、ライト（ＷＲＩＴＥ）コマンドをストレージ装置に伝送して、ライトコマンドに対応するホストデータをストレージ装置に格納する。この場合、ライトコマンドは、いくつかの段階、例えばコマンド発行（ｉｓｓｕｅ）段階、データ伝送段階、及び応答段階を含む。コマンド発行段階の間に、ホスト装置はライトコマンドをストレージ装置に発行し、データ伝送段階の間に、ホスト装置はストレージ装置にホストデータを伝送する。ホストデータの全てがストレージ装置によってライトされると、ストレージ装置は応答段階の間にライトコマンドが正常に完了したことを示す応答をホスト装置に伝送する。
この背景技術のセクションで記載した上記の情報は、本発明の背景技術の理解を助けるためのものであり、従って先行技術を構成していない情報を含み得る。
米国特許出願公開第２００９／００９４４０１号明細書 米国特許出願公開第２０１４／０３６５７０７号明細書 米国特許出願公開第２０１５／０２４８３３４号明細書 米国特許出願公開第２０１７／０２１２７１１号明細書 米国特許出願公開第２０１８／００１２６２７号明細書 米国特許出願公開第２０１９／００１８５９７号明細書 米国特許出願公開第２０１９／０１７１３９２号明細書
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法を提供することにある。
本発明の実施形態は、構成可能なコマンド応答トリガーを有するハードウェアモジュール（例えば、応答回路）を含むストレージ装置に関するものである。ファームウェア又はソフトウェア（例えば、プロセッサの実行命令語）を利用して状態情報を保持し、応答の伝送を開始する代わりに、ハードウェアモジュールは、ホストデータがストレージ装置に伝送される際に、ホストデータの多様な状態情報を追跡して、ホストデータの状態情報に基づいてホスト装置に適切な応答を自動的に伝送する。従って、レイテンシが減少し、そして／又はストレージ装置のスループットが改善される。
上記目的を達成するためになされた本発明の一態様よるストレージ装置は、ホスト装置からストレージインターフェースを介して前記ストレージ装置に伝送されるホストデータに対応する１つ以上の通知を受信するように構成されたストレージコントローラと、ストレージメモリと、前記ストレージコントローラに連結されて前記ホスト装置に応答をトリガー（ｔｒｉｇｇｅｒ）するように構成された応答回路と、を備え、前記応答回路は、前記ホストデータの全体に対応する１つ以上の通知の各々が前記ホストデータ全体の中から前記ホストデータの一部に対応するように、前記１つ以上の通知を追跡するように構成された第１のカウンターと、前記１つ以上の通知に対応して前記ストレージコントローラから受信される１つ以上の確認応答の各々が前記１つ以上の通知の中からいずれか１つの通知に対応するように、前記１つ以上の確認応答を追跡するように構成された第２のカウンターと、前記第１のカウンター及び前記第２のカウンターの中からいずれか１つを選択して前記応答をトリガーするように構成された応答トリガー回路と、を含み、前記応答回路は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つの状態に応じて前記ホスト装置に前記応答を伝送するように構成される。
前記選択された１つの状態は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つのカウント値に対応し得る。
前記カウント値は、前記ホストデータに関連付けられたコマンド伝送の長さに基づいて初期化され得る。
前記第１のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、前記第１のカウンターのカウント値は、前記ストレージコントローラに伝送される１つ以上の通知の中から各通知に対して減少され得る。
前記応答トリガー回路は、コンパレータを含み、前記コンパレータは、前記カウント値を閾値と比較するように構成され得る。
前記応答回路は、前記カウント値が閾値と等しくなることに応答して、前記ホストデータが受信されて通知されたことを判定するように構成され得る。
前記第２のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、前記第２のカウンターのカウント値は、前記ストレージコントローラから受信される１つ以上の確認応答（ＡＣＫ）の中から各確認応答に対して減少され得る。
前記ストレージコントローラは、対応する通知が処理されることに応答して、前記１つ以上の確認応答の中からいずれか１つの確認応答を伝送するように構成され得る。
前記応答トリガー回路は、前記カウント値を閾値と比較するように構成されたコンパレータを含み、前記応答回路は、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが前記ストレージ装置によって処理されたことを判定するように構成され得る。
前記ストレージコントローラは、前記通知上の少なくとも一部に基づいて、前記ホストデータをストレージメモリに永続的に格納するように構成され得る。
上記目的を達成するためになされた本発明の一態様によるホスト装置によってストレージ装置に発行されたコマンドに対する応答をトリガーする方法は、前記ストレージコントローラによって、前記コマンドに対応して前記ホスト装置からストレージインターフェースを介して前記ストレージ装置に伝送されるホストデータに対応する１つ以上の通知を受信する段階と、前記ストレージコントローラに連結された応答回路によって、前記ホスト装置に前記応答をトリガーする段階と、を有し、前記応答をトリガーする段階は、前記応答回路の第１のカウンターによって、前記ホストデータの全体に対応する１つ以上の通知の各々が前記ホストデータの全体の中から前記ホストデータの一部に対応するように、前記１つ以上の通知を追跡する段階と、前記応答回路によって、前記１つ以上の通知に対応する１つ以上の確認応答の各々が前記１つ以上の通知の中からいずれか１つの通知に対応するように、前記１つ以上の確認応答を前記ストレージコントローラから受信する段階と、前記応答回路の第２のカウンターによって、前記１つ以上の確認応答を追跡する段階と、前記応答回路の応答トリガー回路によって、前記第１のカウンター及び前記第２のカウンターの中からいずれか１つを選択して前記応答をトリガーする段階と、を含み、前記方法は、前記応答回路によって、前記第１のカウンター及び前記第２のカウンターの中から選択された１つの状態に応じて前記ホスト装置に前記応答を伝送する段階を更に含む。
前記選択された１つの状態は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つのカウント値に対応し得る。
前記応答回路によって、前記ホストデータに関連付けられたコマンド伝送の長さに基づいて前記カウント値を初期化する段階を更に含み得る。
前記第１のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、前記方法は、前記応答回路によって、前記ストレージコントローラに伝送される１つ以上の通知の中から各通知に対して前記第１のカウンターのカウント値を減少させる段階を更に含み得る。
前記応答トリガー回路は、コンパレータを含み、前記方法は、前記コンパレータによって、前記カウント値を閾値と比較する段階を更に含み得る。
前記応答回路によって、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが受信されて通知されたことを判定する段階を更に含み得る。
前記第２のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、前記方法は、前記応答回路によって、前記ストレージコントローラから受信される１つ以上の確認応答の中から各確認応答に対して前記第２のカウンターのカウント値を減少させる段階を更に含み得る。
前記ストレージコントローラによって、前記１つ以上の通知の中から対応する通知を処理する段階と、前記ストレージコントローラによって、前記対応する通知が処理されることに応答して、前記１つ以上の確認応答の中からいずれか１つの確認応答を伝送する段階と、を更に含み得る。
前記応答トリガー回路は、コンパレータを含み、前記方法は、前記コンパレータによって、前記カウント値を閾値と比較する段階と、前記応答回路によって、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが前記ストレージ装置によって処理されたことを判定する段階と、を更に含み得る。
前記ストレージコントローラによって、前記通知上の少なくとも一部に基づいて、前記ホストデータを前記ストレージメモリに永続的に格納する段階を更に含み得る。
本発明によると、ストレージ装置は、ファームウェア又はソフトウェア（例えば、ストレージコントローラのようなプロセッサの実行命令）を使用して、ホストデータの状態情報を保持及び処理する代わりに、ホスト装置からストレージ装置に伝送されるホストデータの１つ以上の状態を追跡するハードウェアモジュール（例えば、応答回路）を含む。これにより、レイテンシが減少し、そして／又はストレージ装置のスループットが改善される。
本発明の上述した他の態様及び特徴は、図面と共に次の実施形態の詳細な説明から、この分野に熟練した者に、より明確になるだろう。
本発明の一実施形態によるストレージシステムのシステムダイアグラムである。 本発明の一実施形態による応答回路のブロック図である。 本発明の一実施形態による応答回路の構成可能なコマンド応答トリガーを示す概念的な回路図である。 本発明の一実施形態によるライトコマンドに対する応答を生成する方法のフローチャートである。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。類似の参照符号は類似の要素（ｅｌｅｍｅｎｔ）を参照する。しかし、本発明は、異なる多様な形態で実施されることがあり、ここで記述した実施形態のみに限定されるものとみなされてはならない。代わりに、このような実施形態は、例として提供され、本発明をより徹底且つ完全にするものであり、本発明の態様及び特徴をこの分野に熟練した者により完全に伝えるものである。従って、この分野に熟練した者に本発明の態様及び特徴の完全な理解のために必要としない手順、要素及び技術は、説明しない場合があり得る。明らかに別のものを示していると言及していない限り、図面及び記述した説明において、類似の参照符号は類似の要素を示し、従ってそれらの説明は繰り返されないことがある。
一般的に、コマンド発行フェーズ、データ伝送フェーズ、及び応答フェーズは、ストレージインターフェース（例えば、インターフェースバス）に基づいて順番に完了されるため、プロセッサ（例えば、ストレージコントローラ、汎用プロセッサなど）は、そこで実行されるコマンドを使用してデータ伝送フェーズ中にホストデータの状態情報を保持して、いつホストデータの全てが受信され且つ格納されたかを判定する。プロセッサがホストデータの全てが受信されて格納されたと判定すると、プロセッサは、コマンドが正常に実行されたことを示す応答をホスト装置に伝送し始める。しかし、この場合、プロセッサによって状態情報を保持して応答を開始することは、ストレージ装置のレイテンシを引き起こす可能性があり、そして／又はスループット（例えば、全体的なスループット）を減らすことがある。
本発明によると、ストレージ装置は、ファームウェア又はソフトウェア（例えば、ストレージコントローラのようなプロセッサの実行命令）の代わりに、ホストデータがストレージ装置に伝送される際にホストデータの状態情報を追跡するハードウェアモジュール（例えば、応答回路）を含む。いくつかの実施形態において、ハードウェアモジュールは、ストレージ装置に伝送されるホストデータの異なる多様な状態に応じて、ホストに適切な応答を提供する構成可能なコマンド応答トリガー及びコマンド応答トリガーの構成を含む。これにより、レイテンシ（例えば、処理時間）が減少し、そして／又はストレージ装置のスループットが向上する。
いくつかの実施形態において、コマンド応答トリガーは、ストレージ装置１０４及び／又はホストデータの多様な特性、例えば実装、応用、データタイプ、データ損失の受容可能性、運用状態（ｏｐｅｒａｔｉｏｎａｌ ｈｅａｌｔｈ）、ユーザーの要求（例えば、ＳＬＡ（Ｓｅｒｖｉｃｅ Ｌｅｖｅｌ Ａｇｒｅｅｍｅｎｔ））、及び／又はこれと類似のものに応じて動的に構成される。従って、いくつかの実施形態において、ハードウェアモジュールのコマンド応答トリガーは、ストレージ装置及び／又はホストデータの多様な特性を考慮し、ストレージ装置の要求又は適切な性能と要求又は適切な信頼性との間のバランスに応じて、開始時、ランタイム時、又はコマンド毎に動的に構成される。本発明のこのような及び他の態様や特徴は、図面を参照して、以下でより詳細に説明される。
図１は、本発明の一実施形態によるストレージシステムのシステムダイアグラムである。
簡潔な概要として、本実施形態によるストレージシステム１００は、ホスト装置１０２及びストレージ装置１０４を含む。ホスト装置１０２は、ストレージ装置１０４がコマンドに関連付けられているホストデータを格納するように、コマンドをストレージ装置１０４に発行する。例えば、ホスト装置１０２は、ストレージ装置１０４と通信可能に連結され（例えば、ストレージインターフェース１１０を介して）、ライト（ＷＲＩＴＥ）コマンドに対応するホストデータがストレージ装置１０４に伝送されて格納（例えば、記入）されるように、ライトコマンドをストレージ装置１０４に伝送する。ホストデータの全てが正常に受信されるか及び／又は格納されると、ストレージ装置１０４は、コマンドが正常に実行されたことを示す適切な応答をホスト装置１０２に伝送する。
本実施形態において、ストレージ装置１０４は、ホストデータの状態情報を処理するファームウェア又はソフトウェア（例えば、ストレージコントローラ１１４のようなプロセッサの実行命令）を利用する代わりに、ホストデータがストレージ装置１０４に伝送される際にホストデータの状態情報を追跡するハードウェアモジュール（例えば、応答回路１１２）を含む。例えば、ホスト装置１０２に応答の伝送をいつ開始するかを判定するために、ファームウェア又はソフトウェアがホストのデータ伝送に対応する状態情報を保持して処理するのを待つ代わりに、ハードウェアモジュール（例えば、応答回路１１２）は、伝送されるホストデータの状態情報に基づいて、ホスト装置１０２に適切な応答を自動的に伝送する。従って、レイテンシ（例えば、処理時間）が減少し、そして／又はストレージ装置１０４のスループットが改善される。
本実施形態において、ハードウェアモジュール（例えば、応答回路１１２）は、ストレージ装置１０４に伝送されるホストデータの異なる多様な状態に応じて、ホスト装置１０２に適切な応答を提供する構成可能なコマンド応答トリガー及びコマンド応答トリガーの構成を含む。例えば、早い応答（例えば、ホストデータの全てが受信されたがホストデータが永続性メモリ（ｐｅｒｓｉｓｔｅｎｔ ｍｅｍｏｒｙ）に実際に格納される前の状態のときに）は、性能を増加（例えば、速度を増加）させるが、信頼性を低下（例えば、データ損失のリスクを増加）させる。遅い応答（例えば、ホストデータの全てが永続性メモリに格納された状態のときに）は、データ損失のリスクを減少させが、レイテンシを増加させる。従って、いくつかの実施形態において、コマンド応答トリガーは、ストレージ装置１０４の性能と信頼性との間のバランスに基づいて構成される。
本実施形態において、コマンド応答トリガーは、ストレージ装置１０４及び／又はホストデータの多様な特性、例えば実装、応用、データタイプ、データの損失の受容性、動作状態（ｏｐｅｒａｔｉｏｎａｌ ｈｅａｌｔｈ）、ユーザーのニーズ（例えば、ＳＬＡ（Ｓｅｒｖｉｃｅ Ｌｅｖｅｌ Ａｇｒｅｅｍｅｎｔ））、及び／又はこれと類似のものに応じて動的に構成される。いくつかの実施形態において、フェーズの各々のストレージ装置１０４の内部タイミングは、ストレージ装置１０４の実装及び／又はアプリケーション（応用）に依存して異なる。図示した例では、揮発性ライトバック（ｗｒｉｔｅｂａｃｋ）キャッシュを実装するストレージ装置１０４に対して、ハードウェアモジュール（例えば、応答回路１１２）は、ホストデータが揮発性データキャッシュに配置（例えば、一時的に格納）された後に、ホスト装置１０２に応答を伝送するように構成される。揮発性ライトバックキャッシュを実装していないストレージ装置１０４に対して、ハードウェアモジュール（例えば、応答回路１１２）は、ホスト装置１０２に応答を伝送する前に、先ずホストデータが不揮発性メモリに格納されるようにする。前者の場合、コマンド応答トリガーは、ハードウェアモジュール（例えば、応答回路１１２）が後者の場合よりも先にホスト装置１０２に応答を提供するように構成されるが、後者の場合と比較すると、データ損失のリスクを増加させる。従って、いくつかの実施形態において、ストレージ装置１０４及び／又はホストデータの多様な特性を考慮し、ストレージ装置１０４の必要又は適切な性能と必要又は適切な信頼性との間のバランスに応じて、ハードウェアモジュール（例えば、応答回路１１２）のコマンド応答トリガーは、スタート時、ランタイム時、コマンド毎、及び／又はこれと同様に動的に構成される。
より詳細には、図１を参照すると、ホスト装置１０２は、ホストプロセッサ１０６及びホストメモリ１０８を含む。ホストプロセッサ１０６は、例えばホスト装置１０２の中央処理装置（ＣＰＵ）のような汎用プロセッサである。ホストメモリ１０８は、ホスト装置１０２の高性能メインメモリ（例えば、プライマリーメモリ）である。いくつかの実施形態において、ホストメモリ１０８は、例えばダイナミック（動的）ランダムアクセスメモリ（ＤＲＡＭ）のような揮発性メモリを含む（又はメモリである）。しかし、本発明は、これに限定されず、ホストメモリ１０８は、この分野に熟練した者に知られているように、ホスト装置１０２のための任意の適切な高性能メインメモリ（例えば、プライマリーメモリ）の代替物を含み得る（又は代替物であり得る）。他の実施形態において、ホストメモリ１０８は、ＮＡＮＤフラッシュメモリ、相変化メモリ（ＰＣＭ）、抵抗性ＲＡＭ、スピントランスファートルクＲＡＭ（ＳＴＴＲＡＭ、スピン注入メモリ）、ＰＣＭ技術に基づく任意の適切なメモリ、メモリスタ技術、及び／又は抵抗性ランダムアクセスメモリ（ＲｅＲＡＭ）のような比較的高性能な不揮発性メモリであり、例えばカルコゲン化物及び／又はこれと類似のものを含む。
ストレージ装置１０４は、ホスト装置１０２によってアクセス可能なデータを永続的に（ｐｅｒｓｉｓｔｅｎｔｌｙ）格納する補助（ｓｅｃｏｎｄａｒｙ）メモリとみなされる。このコンテキストで、ストレージ装置１０４は、ホストメモリ１０８の高性能メモリと比較すると、相対的に低速のメモリを含む（又はメモリである）。いくつかの実施形態において、ストレージ装置１０４は、例えばソリッド・ステート・ドライブ（ＳＳＤ）などのようなホスト装置１０２の補助メモリである。しかし、本発明は、これに限定されず、他の実施形態において、ストレージ装置１０４は、例えば磁気ストレージ装置（例えば、ハードディスクドライブ（ＨＤＤ））、光学ストレージ装置（例えば、ブルーレイ（ｂｌｕｅ−ｒａｙ）ディスクドライブ、コンパクトディスクドライブ（ＣＦ）、デジタル多機能ディスク（ＤＶＤ）、及び類似したもの）、他の種類のフラッシュメモリ装置（例えば、ＵＳＢフラッシュドライブ及びこれと類似したもの）のような任意の適切なストレージ装置を含む（又はストレージ装置である）。多様な実施形態において、ストレージ装置１０４は、大型フォームファクタ標準（例えば、３．５インチハードドライブのフォームファクタ）、スモール（ｓｍａｌｌ）フォームファクタの標準（例えば、２．５インチハードドライブのフォームファクタ）、Ｍ．２フォームファクタ、Ｅ１．Ｓフォームファクタ、及び／又は類似のものに従う。他の実施形態において、ストレージ装置１０４は、このようなフォームファクタの任意の適切又は必要な派生物に従う。利便性のために、ストレージ装置１０４は、以下のＳＳＤのコンテキストで記述されることがあるが、本発明は、これに限定されない。
ストレージ装置１０４は、ストレージインターフェース１１０を介してホスト装置１０２と通信可能に連結される。ストレージインターフェース１１０は、ホスト装置１０２とストレージ装置１０４との間の通信を可能に（例えば、コネクタ及びプロトコルを利用して）する。いくつかの実施形態において、ストレージインターフェース１１０は、ホスト装置１０２とストレージ装置１０４との間で、ストレージ要請と応答との交換を可能にする。いくつかの実施形態において、ストレージインターフェース１１０は、ストレージ装置１０４によるホスト装置１０２のホストメモリ１０８への又はホストメモリ１０８からのデータ伝送を可能にする。一実施形態において、ストレージインターフェース１１０（例えば、コネクタ及びそのプロトコル）は、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＮＶＭｅ（Ｎｏｎ Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ）、及び／又はこれと類似のものを含む（又は類似のものに従う）。この例で、ストレージインターフェース１１０を介するホスト装置１０２のライトコマンドは、コマンド発行フェーズ（ｐｈａｓｅ）、データ伝送フェーズ、及び応答フェーズを含む。しかし、本発明は、これらに限定されず、他の実施形態において、ストレージインターフェース１１０（例えば、コネクタ及びそのプロトコル）は、例えばＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）、イーサネット（登録商標）（Ｅｔｈｅｒｎｅｔ（登録商標））を介するＲＤＭＡ（ｒｅｍｏｔｅ ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）、ファイバーチャネル（Ｆｉｂｅｒ Ｃｈａｎｎｅｌ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ファブリックを介するＮＶＭｅ（ＮＶＭｅ−ｏＦ）、及び／又はこれと類似のもののような他の適切なストレージインターフェースに従う。他の実施形態において、ストレージインターフェース１１０（例えば、コネクタ及びそのプロトコル）は、例えばイーサネット（登録商標）（Ｅｔｈｅｒｎｅｔ（登録商標））、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、及び／又はこれと類似のもののような多様な汎用インターフェースを含む（又は汎用インターフェースに従う）。利便性のために、ストレージインターフェース１１０は、ここでＳＣＳＩインターフェースのコンテキストで記述されるが、本発明は、これに限定されない。
いくつかの実施形態において、ストレージ装置１０４は、ストレージコントローラ１１４及びストレージメモリ１１６を含む。ストレージコントローラ１１４は、ストレージインターフェース１１０（例えば、応答回路１１２を介して）に連結され、ホスト装置１０２からストレージインターフェース１１０を介して受信される入力／出力（Ｉ／Ｏ）要請に応答する。ストレージコントローラ１１４は、制御のためのインターフェースを提供し、ストレージメモリ１１６への又はストレージメモリ１１６からのアクセスを提供する。例えば、ストレージコントローラ１１４は、ホスト装置１０２とストレージメモリ１１６とをインターフェースするために、少なくとも１つの組み込み型プロセッシング回路を含む。プロセッシング回路は、例えばデータアクセス命令に応じてデータアクセス命令を実行して（例えば、ファームウェア及び／又はソフトウェアを介して）ストレージメモリ１１６に格納されたデータへの又はデータからのアクセスを提供するデジタル回路（例えば、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ、又はロジック装置（例えば、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、及び／又はこれと類似のもの））を含む。例えば、データアクセス命令は、任意の適切なデータの格納、検索アルゴリズム（例えば、リード／ライト）命令、及び／又はこれと類似のものを含む。ストレージメモリ１１６は、ホスト装置１０２から受信されるデータを永続的に（ｐｅｒｓｉｓｔｅｎｔｌｙ）格納する。一実施形態において、ストレージメモリ１１６は、例えばＮＡＮＤフラッシュメモリのような不揮発性メモリを含む。しかし、本発明は、これらに限定されず、ストレージメモリ１１６は、ストレージ装置１０４のタイプに依存して任意の適切なメモリ（例えば、磁気ディスク、テープ、光学ディスク、及び／又はこれと類似のもの）を含み得る。
本実施形態において、ストレージ装置１０４は、応答回路１１２を更に含む。応答回路１１２は、ストレージインターフェース１１０とストレージコントローラ１１４との間に通信可能に結合されるハードウェアモジュール（例えば、電子回路）として実装される。一実施形態において、応答回路１１２は、ストレージ装置１０４に付着（又は実装）（例えば、ストレージ装置１０４と同じ基板又は同じ回路基板に実装）される集積回路を含む。例えば、応答回路１１２は、ストレージ装置１０４上でシステム・オン・チップ（ＳＯＣ）として実装（例えば、付着又はマウント）される。しかし、本発明は、これらに限定されず、他の実施形態において、応答回路１１２は、ストレージ装置１０４と他の回路基板（例えば、プリント回路基板（ＰＣＢ））に実装され、ストレージインターフェース１１０とストレージ装置１０４との間に連結される。
本実施形態において、ホストデータがホスト装置１０２からストレージインターフェース１１０を介してストレージ装置１０４に伝送される際に、応答回路１１２は、ホストデータを受信して伝送されたホストデータの１つ以上の状態に対応する状態情報を追跡する。応答回路１１２は、構成可能なコマンド応答トリガーを含み、伝送されたホストデータの１つ以上の状態及び構成可能なコマンド応答トリガーの構成（例えば、モード）に応じて適切な応答をホスト装置１０２に自動的に伝送する。従って、ファームウェア及び／又はソフトウェアを実行するプロセッサ（例えば、ストレージコントローラ１１４）に１つ以上の状態を追跡させてホスト装置１０２への応答を開始させるのではなく、応答回路１１２は、１つ以上の状態を追跡して１つ以上の状態に応じて適切な応答を自動的に生成してホスト装置１０２に伝送する。従って、レイテンシが減少し、そして／又はストレージ装置１０４のスループットが改善される。応答回路１１２は、以下の図２〜図４を参照して、より詳細に説明される。
図２は、本発明の一実施形態による応答回路１１２のブロック図である。
簡潔に要約すると、応答回路１１２は、ストレージインターフェース１１０とストレージコントローラ１１４との間に連結されたハードウェアモジュール（例えば、電子回路）である。応答回路１１２は、ホストデータがホスト装置１０２からストレージインターフェース１１０を介してストレージ装置１０４に伝送される際に、ホストデータを受信するデータパス（例えば、受信データパス（ｐａｔｈ）回路２０２）を含む。応答回路１１２は、ホストデータがホスト装置１０２からストレージインターフェース１１０を介して伝送される際に、ホストデータの状態情報を追跡し（例えば、１つ以上のカウンター（２０８、２１０）を利用して）、ホストデータの状態情報に基づいてホスト装置１０２に適切な応答を提供する。
一実施形態において、伝送されたホストデータの一部（例えば、ブロック）がデータパス（例えば、受信データパス回路２０２）で受信されたとき、応答回路１１２は、ホストデータの受信された一部に対応する通知をストレージコントローラ（又はファームウェア又はソフトウェアを実行する他のプロセッサ）に通知して、ホストデータの一部が受信されたことをストレージコントローラ１１４に知らせる。ストレージコントローラ１１４は、通知を処理してホストデータをストレージメモリ１１６に永続的に格納し、通知が処理されたことを示す確認応答（ＡＣＫ：ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ）を応答回路１１２に伝送する。この場合、応答回路１１２は、通知がストレージコントローラ１１４に伝送されたことを追跡し（例えば、通知カウンター２０８を介して）、通知に対応して通知がストレージコントローラ１１４によって処理されたことを示す確認応答がストレージコントローラ１１４から受信されたことを追跡（例えば、確認カウンター２１０を介して）する。
いくつかの実施形態において、応答回路１１２の構成（例えば、モード）（例えば、構成可能なコマンド応答トリガーの構成）に依存して、応答回路１１２は、コマンドが正常に実行されたことを示す応答を、通知及び／又は確認応答に基づいて、ホスト装置１０２に自動的に伝送する。例えば、応答回路１１２は、ホストデータがストレージコントローラ１１４によって処理される必要なしに、ホストデータの全てが受信されて通知されると、自動的に応答をホスト装置１０２に伝送するように構成される。そして／又は応答回路１１２は、通知に対応して全ての通知がストレージコントローラ１１４によって処理されたことを示す確認応答の全てがストレージ装置１０４から受信された後に、応答をホスト装置１０２に自動的に伝送するように構成される。前者で、通知応答は、後者よりも早くホスト装置１０２に伝送されるが、後者の場合と比較してデータ損失のリスクが増加する。
更に詳しく図２を参照すると、本実施形態において、応答回路１１２は、受信データパス回路２０２、応答トリガー回路２０４、及び応答生成回路２０６を含む。いくつかの実施形態において、受信データパス回路２０２は、ホストデータがホスト装置１０２からストレージインターフェース１１０を介してストレージ装置１０４に伝送される際に、ホストデータの一部を受信する。例えば、コマンド伝送の長さは、複数のデータブロックの中のいずれか１つのデータブロックに対応するホストデータの一部のような、例えば複数のデータブロックを含むライトコマンドに対応するホストデータを示す。この場合、ホストデータの一部（例えば、ブロック）が受信されたときに、受信データパス回路２０２は、ストレージコントローラ１１４（又はファームウェア及び／又はソフトウェアを実行する他のプロセッサ）に通知を伝送して、ホストデータの一部が受信されたことをストレージコントローラ１１４に知らせる。ストレージコントローラ１１４は、通知を処理して通知が処理されたことを示す確認応答を応答トリガー回路２０４に伝送する。
いくつかの実施形態において、通知は、ホストデータの一部及びホストデータの一部が配置されるロケーション（例えば、一時的な位置）を識別するための情報を含み、ストレージコントローラ１１４は、通知を処理して通知に基づいてホストデータをストレージメモリ１１６に永続的に格納する。いくつかの実施形態において、受信データパス回路２０２は、キャッシュ（例えば、揮発性データキャッシュ）に連結され（又は含まれ）、ストレージコントローラ１１４が通知を処理し、そして／又はホストデータをストレージメモリ１１６に永続的に格納するまで、ストレージインターフェース１１０を介してホストデータの一部が受信される際に、ホストデータの一部を一時的に格納する。この場合、一実施形態として、通知が処理されて対応するホストデータの一部がストレージメモリ１１６に永続的に格納される際に、ストレージコントローラ１１４が一般的に対応する確認応答を伝送するが、本発明は、これに限定されない。例えば、ストレージメモリ１１６内でホストデータの永続的な格納が相対的に保証される限り、ホストデータの各部に対応する確認応答は、ストレージメモリ１１６に、ホストデータの各部の格納の前に、後に、又は間に伝送される。
受信データパス回路２０２を図２で応答回路の一部として図示するが、本発明は、これに限定されない。他の実施形態において、データパス回路２０２は、応答回路１１２と区別されて実装され、通知をストレージコントローラ１１４（又はファームウェア及び／又はソフトウェアを実行する他のプロセッサ）に伝送して通知を処理する。この場合、データパス回路２０２は、通知（又は通知の伝送を示す信号）を応答回路１１２に更に伝送し、応答回路１１２は、ホストデータの通知状態を追跡する。多様な実施形態において、受信データパス回路２０２は、ストレージ装置１０４と同じ基板（例えば、同じ回路基板）上に実装され、ストレージインターフェース１１０及びストレージ装置１０４と通信可能に連結された別のモジュール（例えば、別のハードウェアモジュール又は命令を実行する別のプロセッサ）であり、ストレージコントローラ１１４及び／又はこれと類似のものの一部として実装される。
いくつかの実施形態において、応答トリガー回路２０４は、ホストデータの状態情報を追跡する１つ以上のカウンターを含み、例えば伝送されたホストデータが自動応答をホスト装置１０２に伝送するのに適した状態にあるか否かを判定する。例えば、１つ以上のカウンターは、ホストデータの通知の状態、例えばストレージコントローラ１１４がホストデータの全てが受信されたという通知を受けたか否か、及び／又は確認状態、例えば通知の全てが処理されてストレージコントローラ１１４によって確認されたか否かを追跡する。この場合、応答生成回路２０６は、ホストデータの状態情報に基づいて（例えば、１つ以上のカウンターの状態に応じて）（例えば、依存して）、適切な応答をホスト装置１０２に自動的に伝送する。
いくつかの実施形態において、１つ以上のカウンターは、通知カウンター２０８及び確認カウンター２１０を含む。いくつかの実施形態において、通知カウンター２０８及び確認カウンター２１０は、ホストデータのサイズに応じて初期化される。一例で、コマンド伝送の長さは、ホストデータが５つのブロックを含むことを示す場合、通知カウンター２０８及び確認カウンター２１０の各々は、５の初期値を有するように初期化される。この例で、受信データパス回路２０２が受信データパス回路２０２で受信されるホストデータの各ブロックに対してストレージコントローラ１１４に通知を伝送する度に、通知カウンター２０８は減少する。同様に、この例で、ストレージコントローラ１１４がホストデータの５つのブロックに対する通知の各々を確認することにより、確認カウンター２１０は減少する。従って、ホストデータの全てが受信されてストレージコントローラ１１４に通知されたとき、通知カウンター２０８は、０（ｚｅｒｏ）の値を有する。通知の全てがストレージコントローラ１１４によって処理され且つ確認されたとき、確認カウンター２１０は０（ｚｅｒｏ）の値を有する。
いくつかの実施形態において、応答生成回路２０６は、通知カウンター２０８の状態及び／又は確認カウンター２１０の状態に応じて、ホスト装置１０２に適切な応答を自動的に伝送する。いくつかの実施形態において、応答生成回路２０６は、通知カウンター２０８及び／又は確認カウンター２１０に連結され、通知カウンター２０８及び／又は確認カウンター２１０のいずれか１つ又は両方がいつ０（ｚｅｒｏ）の値を有しているかを判定する。この場合、通知カウンター２０８の値が０（ｚｅｒｏ）に減少するとき及び／又は確認カウンター２１０の値が０に減少するとき、応答生成回路２０６は、適切な応答をホスト装置１０２に自動的に伝送する。例えば、通知カウンター２０８の値が０に減少すると、応答生成回路２０６は、ホスト装置１０２に応答を早く伝送するが、ストレージコントローラ１１４は、通知の全てを処理していなかったため、データ損失のリスクが増加する。一方、確認カウンター２１０の値が０（ｚｅｒｏ）に減少すると、データ損失のリスクは減少するが、応答をホスト装置１０２に伝送する前に、応答生成回路２０６は、通知の全てがストレージコントローラ１１４によって処理され且つ確認されるまで先ず待機するため、ホスト装置１０２への応答は遅く伝送される。
従って、いくつかの実施形態において、応答回路１１２は、構成可能なコマンド応答トリガーを有し、応答生成回路２０６は、コマンド応答トリガーの構成（例えば、モード）によってホスト装置１０２に応答を伝送する。図３を参照して、以下でより詳細に説明するように、いくつかの実施形態において、構成可能なコマンド応答トリガーは、応答トリガー回路２０４の一部として実装される。他の実施形態において、構成可能なコマンド応答トリガーは、応答トリガー回路２０４のカウンターを含み、応答生成回路２０６の一部として実装される。
図３は、本発明の一実施形態による応答回路の構成可能なコマンド応答トリガーを示す概念的な回路図である。図３は、構成可能なコマンド応答トリガーに対応する応答回路１１２の一部、例えば応答トリガー回路２０４の通知カウンター２０８及び確認カウンター２１０を含む部分、並びに／又は応答生成回路２０６の一部を示す。
図３を参照すると、いくつかの実施形態において、応答回路１１２は、構成可能なコマンド応答トリガーを含み、通知カウンター２０８及び／又は確認カウンター２１０の状態、並びに構成可能なコマンド応答トリガーの構成（例えば、モード）に基づいて、応答をホスト装置１０２に自動的に伝送する。例えば、通知カウンター２０８及び確認カウンター２１０の各々は、バイナリ（２進）カウンター（３０２、３０４）を含む（例えば、実装される）。通知カウンター２０８及び確認カウンター２１０のバイナリカウンター（３０２、３０４）は、ホストデータの違いに基づいて、例えばホストデータに関連付けられているコマンド伝送の長さに応じて（例えば、基づいて）初期化される。通知がストレージ装置１０４に伝送（例えば、受信データパス回路２０２から）される度に、通知カウンター２０８のバイナリカウンター３０２は減少する。ストレージコントローラ１１４から確認応答が受信（例えば、応答トリガー回路２０４によって）される度に、確認カウンター２１０のバイナリカウンター３０４は減少する。
いくつかの実施形態において、バイナリカウンター（３０２、３０４）の各々は、それらの現在値を、対応するコンパレータ（３０６、３０８）に提供する。コンパレータ（３０６、３０８）の各々は、対応するバイナリカウンター（３０２、３０４）の値が閾値に到達したか（例えば、０に減少したか）否かを判定する。例えば、いくつかの実施形態において、コンパレータ（３０６、３０８）の各々は、対応するバイナリカウンター（３０２、３０４）の現在値を閾値（例えば、０）と比較し、対応するバイナリカウンター（３０２、３０４）の現在値が閾値に到達したか（例えば、０に減少したか）否かを判定する。いくつかの実施形態において、コンパレータ（３０６、３０８）の各々は、比較によって（例えば、基づいて）比較の結果を出力する。いくつかの実施形態において、対応するバイナリカウンター（３０２、３０４）の現在値が閾値（例えば、０）に到達すると、対応するコンパレータ（３０６、３０８）は、比較の結果としてハイレベル（例えば、１）を出力する。一方、対応するバイナリカウンター（３０２、３０４）が閾値ではない他の値を有している場合、例えば０よりも大きい値を有すると、対応するコンパレータ（３０６、３０８）は、比較の結果としてローレベル（例えば、０）を出力する。
いくつかの実施形態において、コンパレータ（３０６、３０８）の各々は、比較の結果を、対応する第１のロジックゲート（３１０、３１２）（例えば、対応するＡＮＤロジックゲート）に提供する。一実施形態において、第１のロジックゲート（３１０、３１２）は、ホスト装置１０２に応答を自動的に伝送（例えば、応答生成回路２０６を介して）するためのトリガーとして通知カウンター２０８及び確認カウンター２１０のいずれか１つを選択するのに使用される。例えば、第１のロジックゲート（３１０、３１２）の各々は、構成信号（Ｃｏｎｆｉｇ）を受信し、第１のロジックゲート（３１０、３１２）が構成信号に基づいて一度に１つずつ選択される。この場合、ストレージ装置及び／又はホストデータの多様な特性を考慮し、ストレージ装置１０４の性能と必要な信頼性との間のバランスに応じて、構成信号（Ｃｏｎｆｉｇ）がスタート時、ランタイム時、コマンド毎、及び／又はこれと類似のときに提供される。第１のロジックゲート（３１０、３１２）の中の適切又は必要な１つが選択され、従って通知カウンター２０８及び確認カウンター２１０の中の適切又は必要な１つが一度に選択される。例えば、構成信号は、ストレージコントローラ１１４、ホストプロセッサ１０６、ストレージ装置１０４に連結された他のコントローラ又はプロセッサ、及び／又はストレージ装置１０４に連結された任意の他の適切なコントローラ、プロセッサ、及び／又は装置から提供される。
一実施形態において、第１のロジックゲート（３１０、３１２）がＡＮＤロジックゲートである場合、構成信号の選択信号（例えば、ハイレベルの信号）は、ＡＮＤロジックゲート（３１０、３１２）の中から選択された１つに提供され、構成信号の非活性信号（例えば、ローレベルの信号）は、ＡＮＤロジックゲート（３１０、３１２）の中の他の１つ（例えば、例えば、非選択された１つ）に提供される。この場合、例えば構成信号の選択信号（例えば、ハイレベルの信号）を受信するＡＮＤロジックゲート（３１０、３１２）の中から選択された１つは、対応するコンパレータ（３０６、３０８）から比較の結果としてハイレベルの信号（例えば、対応するバイナリカウンター（３０２、３０４）の現在値が閾値に達したたことを指す）を受信するときにハイレベルの信号（例えば、１）を出力し、そうではないときに（例えば、比較の結果が、対応するバイナリカウンター（３０２、３０４）の現在値が閾値に達していなかったことを示すローレベルを有するとき）ローレベルの信号を出力する。構成信号の非活性化信号（例えば、ローレベル信号）を受信するＡＮＤロジックゲート（３１０、３１２）の中から選択されていなかった１つは、非活性化信号（例えば、ローレベル信号）により、対応するコンパレータ（３０６、３０８）からの比較の結果に関係なしに、ローレベル（例えば、０）を出力する。
一実施形態において、図３に示すように、同一の構成信号が第１のロジックゲート（３１０、３１２）の各々に提供される。例えば、第１のロジックゲート（３１０、３１２）の中のいずれか１つは入力に連結されて構成信号のレベルを反転するインバータ（又はＮＯＴゲート）を有し、第１のロジックゲート（３１０、３１２）の中の他の１つは構成信号のレベルをそのまま受信する。同じ構成信号が提供されて、第１のロジックゲート（３１０、３１２）の中のいずれか１つを選択する。この場合、例えば構成信号がローレベルを有するとき、第１のロジックゲート（３１０、３１２）の中のいずれか１つのためにローレベルの信号を選択信号（例えば、ハイレベル信号）に変換し、第１のロジックゲート（３１０、３１２）の中の他の１つは、非活性信号（例えば、ローレベル信号）として構成信号のローレベルを受信する。同様に、構成信号がハイレベルを有するとき、第１のロジックゲート（３１０、３１２）の中のいずれか１つのためにハイレベルの信号を非活性信号（例えば、ローレベル信号）に変換し、第１のロジックゲート（３１０、３１２）の中の他の１つは、選択信号（例えば、ハイレベル信号）として構成信号のハイレベルを受信する。しかし、本発明は、これらに限定されず、他の実施形態において、異なる構成信号が第１のロジックゲート（３１０、３１２）の各々に提供されて、第１のロジックゲート（３１０、３１２）の中の必要又は適切な１つを選択する。
いくつかの実施形態において、第１のロジックゲート（３１０、３１２）（例えば、ＡＮＤロジックゲート）の出力は、第２のロジックゲート３１４（例えば、ＯＲロジックゲート）に提供され、トリガー信号（ＴＲＩＧＧＥＲ）が第２のロジックゲート３１４によって生成される。トリガー信号は、応答をホスト装置１０２に自動的に伝送するために使用（例えば、応答生成回路２０６によって）される。例えば、一実施形態において、第２のロジックゲート３１４がＯＲロジックゲートである場合、ＯＲロジックゲート３１４は、第１のロジックゲート（３１０、３１２）（例えば、ＡＮＤロジックゲート）の中のいずれか１つがハイレベルの信号（例えば、対応するバイナリカウンター（３０２、３０４）の現在値が閾値に達したことを指し示す）を提供するときにトリガー信号をハイレベルの信号として提供し、他の場合にローレベルの信号（例えば、０）を出力する。第１のロジックゲート（３１０、３１２）（例えば、ＡＮＤロジックゲート）の非活性された１つがローレベル信号（例えば、０）を提供するため、第１のロジックゲート（３１０、３１２）（例えば、ＡＮＤロジックゲート）の中から選択された１つは、対応するコンパレータ（３０６、３０８）から比較の結果としてハイレベルの信号（例えば、対応するバイナリカウンター（３０２、３０４）の現在値が閾値に到達したことを示す）を受信するときにハイレベルの信号（例えば、１）のみを提供し、ＯＲロジックゲート３１４は、ハイレベルの信号を有するトリガー信号を提供して、通知カウンター２０８及び確認カウンター２１０の中から選択された１つの現在値が閾値（例えば、０）に到達したときにのみ、自動応答をトリガーする。
従って、本実施形態において、応答回路１１２は、カウンター（２０８、２１０）の状態及び構成可能なコマンド応答トリガーの構成（例えば、モード）に応じて、ホスト装置１０２に自動応答を提供するように構成される。図３は、応答回路１１２の構成可能なコマンド応答トリガーの実装を示しているが、本発明は、これらに限定されない。応答回路１１２の構成可能なコマンド応答トリガーは、本発明の思想及び範囲に応じて多様に修正され得る。例えば、本発明の内容を勉強するときに、この分野に熟練した者に知られているように、そして／又は本発明の実施形態を実施することから学習されるように、構成可能なコマンド応答トリガーは、例えば他の多様で適合するロジックゲート（例えば、ＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート、ＮＯＴゲート、ＥＸＯＲゲート、ＥＸＮＯＲゲート、及び／又はこれと類似のもの）、多様で適合するスイッチ、多様で適合するトランジスタ、多様で適合する抵抗、多様で適合するキャパシタ、多様で適合するレジスタ、多様で適合するフリップフロップ、異なる多様な種類のカウンター、異なる多様な種類のコンパレータ、並びに／又はこれらと類似のもののような多様で適合するハードウェア構造、電子的要素、及び／又はコンポーネントを含む（例えば、これらと共に実装される）。
図４は、本発明の一実施形態によるライトコマンドに対する応答を生成する方法のフローチャートである。しかし、本発明は、図４に示した方法４００のオペレーションの順序又は参照符号に限定されず、この分野における通常の技術を有する者によって理解されるように、任意の必要な手順や参照符号に変更され得る。例えば、いくつかの実施形態において、方法は順序が変更されるか又はより少ないか若しくは追加の動作を含む。
図４を参照すると、ライト（ＷＲＩＴＥ）コマンドがホスト装置１０２から発行され、ストレージインターフェース１１０を介してストレージ装置１０４によってライトコマンドを受信したときに、方法４００が開始される。動作（オペレーション）４０５で、ライトコマンドのコマンド伝送の長さに応じてカウンターが初期化される。例えば、通知カウンター２０８及び確認カウンター２１０が初期化され、ライトコマンドのコマンド伝送の長さによる初期値を有する。動作（オペレーション）４１０で、ライト（ＷＲＩＴＥ）コマンドに関連付けられたホストデータのデータ伝送が開始される。例えば、ホスト装置１０２は、ストレージインターフェース１１０を介してストレージ装置１０４にライトコマンドに関連付けられているホストデータの伝送を開始する。動作（オペレーション）４１５で、ホスト装置１０２から伝送されたホストデータの一部（例えば、ブロック）が受信される。例えば、受信データパス回路２０２は、ストレージインターフェース１１０を介してホスト装置１０２からのホストデータの中からホストデータブロックを受信する。
動作（オペレーション）４２０で、ストレージコントローラ１１４（又はファームウェア及び／又はソフトウェアを実行する他のプロセッサ）は、ホストデータの受信されたブロックに対する通知を受ける。例えば、受信データパス回路２０２は、ホストデータブロックが受信されたことを示す通知をストレージコントローラ１１４に伝送する。この場合、動作４２０の後に、動作４２５で開始される第１のループ及び動作４４０で開始される第２のループの両方のループが始まる。利便性のために、動作４２５で開始される第１のループを先ず説明し、後に動作４４０で開始される第２のループを次に説明するが、本発明は、これらの順序又はタイミングに限定されない。例えば、動作４２５で開始される第１のループは動作４４０で開始される第２のループと同時に（例えば、共に）開始されるか、或いは動作４４０で開始される第２のループは動作４２５で開始される第１のループの１つ以上の動作（オペレーション）後に開始される。
動作（オペレーション）４２５で、通知カウンター２０８の現在値は減少する。例えば、通知カウンター２０８の現在値は、ストレージコントローラ１１４への通知の伝送に応答して減少する。この場合、動作４３０で、通知カウンター２０８の現在値は、閾値（例えば、０）と比較されて、通知カウンター２０８の現在値が閾値に到達したか（例えば、０に減少したか）否かを判定する。例えば、応答回路１１２の構成可能なコマンド応答トリガーのコンパレータ３０６は、通知カウンター２０８の現在値を閾値（例えば、０）と比較して、ホストデータの全てが受信されたか否か、そして通知されたか否かを判定する。動作（オペレーション）４３０で、通知カウンター２０８の現在値が閾値に達していない（例えば、０に減少していない）場合（即ち、いいえ（ＮＯ））、方法４００は、動作４１５にリターンし、動作４３０でホストデータブロックの全てが受信されるまで（即ち、通知カウンター２０８が０に減少するまで）、動作４１５でホストデータの他の部分（例えば、他のブロック）が受信されて、動作（オペレーション）４２０で方法４００が持続される。
一方、動作４３０で通知カウンター２０８の現在値が閾値に到達した（例えば、０に減少した）場合（即ち、はい（ＹＥＳ））、動作４３５で応答回路１１２（例えば、応答回路１１２の構成可能なコマンド応答トリガー）は、構成可能なコマンド応答トリガーが第１のモードで動作するように構成されているか否かを判定する。一実施形態において、コンパレータ３０６の比較の結果は第１のロジックゲート（例えば、ＡＮＤロジックゲート）に提供され、第１のロジックゲート３１０は比較の結果と構成信号との間で演算（例えば、ＡＮＤ演算）を行う。ここで、構成信号が選択信号（例えば、ハイレベルの信号）として提供された場合には、動作４３５で第１のモードが構成されたと判定（例えば、はい（ＹＥＳ））され、動作４６０で応答がトリガーされ、動作４６５でホスト装置１０２に応答が伝送（例えば、応答生成回路２０６によって）される。一方、構成信号が非活性信号（例えば、ローレベルの信号）として提供されると、動作４３５で第１のモードが構成されていない（例えば、いいえ（ＮＯ））と判定される。この場合、応答回路１１２（例えば、応答回路１１２の構成可能なコマンド応答トリガー）は、動作４３５で構成可能なコマンド応答トリガーが第２のモードで動作するように構成されたものと判定（例えば、インバータに基づいて）し、応答回路１１２は、動作４５０で確認カウンター２１０の現在値が閾値に到達したか否かを判定する。
動作（オペレーション）４２０を再度参照すると、動作４２０で通知がストレージコントローラ１１４に伝送されることに応答して、ストレージコントローラ１１４は通知を処理し、ストレージコントローラ１１４は通知が処理されたことを示す確認応答を応答回路１１２（例えば、応答トリガー回路２０４）に伝送する。従って、動作４４０で確認応答が受信されたか否かを判定する。例えば、応答トリガー回路２０４は、ストレージコントローラ１１４から確認応答が受信されたか否かを判定する。動作４４０で確認応答が受信されていない場合（例えば、いいえ（ＮＯ））、動作４２０の通知に対応する確認応答が受信されるまで、方法４００は動作４４０を繰り返す。
一方、動作（オペレーション）４４０で確認応答が受信された場合（例えば、はい（ＹＥＳ））、動作４４５で確認カウンター２１０の現在値が減少する。この場合、確認カウンター２１０の現在値は閾値（例えば、０）と比較され、動作４５０で確認カウンター２１０の現在値が閾値に達したか（例えば、０に減少したか）否かを判定する。例えば、応答回路１１２の構成可能なコマンド応答トリガーのコンパレータ３０８は、確認カウンター２１０の現在値を閾値（例えば、０）と比較して、ホストデータに関連付けられている通知の全てのストレージコントローラ１１４によって処理されたか否かを判定する。動作４５０で確認カウンター２１０の現在値が閾値に達した（例えば、０に減少した）場合（即ち、いいえ（ＮＯ））、方法４００は、動作４４０に戻り、動作４５０でホストデータに関連する確認応答の全てが受信されるまで（例えば、確認カウンター２１０の現在値が０に減少するまで）、応答トリガー回路２０４は、動作４４０で他の通知に関連付けられている他の確認応答がストレージコントローラ１１４から受信されるか否かを判定する。
一方、動作（オペレーション）４５０で確認カウンター２１０の現在値が閾値に達した場合（例えば、０に減少した場合）（例えば、はい（ＹＥＳ））、動作４６０で応答がトリガーされる。一実施形態において、コンパレータ３０８の比較の結果は、第１のロジックゲート３１２（例えば、ＡＮＤロジックゲート）に提供され、第１のロジックゲート３１２は、比較の結果と構成信号との間で演算（例えば、ＡＮＤ演算）を行う。この場合、動作（オペレーション４３５で構成可能な応答トリガーが第２のモード（例えば、いいえ（ＮＯ））で動作するように構成されたものと判定されたため、構成信号は、選択信号（例えば、ハイレベル信号）として第１のロジックゲート３１２に提供（例えば、インバータに基づいて）され、動作４６０で応答がトリガーされ、動作４６５でホスト装置１０２に応答が伝送（例えば、応答生成回路２０６によって）される。
本発明の実施形態が、上記で２つのカウンター（例えば、通知カウンター２０８及び確認カウンター２１０）に対応する２つのモードを含むコマンド応答トリガーであるように説明したが、本発明はこれに限定されず、コマンド応答トリガーは、それよりも多くの若しくはそれよりも少ないモード、及び／又はそれよりも多くの若しくはそれよりも少ないカウンターを含み得る。一実施形態において、コマンド応答トリガーは、例えばホストデータが受信されたが通知されていないときに自動応答をトリガーする第３のモードを含む。この場合、ホスト装置１０２への応答は、他のモードよりも早く提供されるが、データの損失のリスクが最も大きい可能性がある。例えば、この場合、このコマンド応答トリガーは、ホストデータの全てが受信されたがまだ通知されていないときを追跡する第３のカウンターを含み、この構成（例えば、このモード）で動作するときに、応答は、ストレージコントローラ１１４がホストデータの全てに対して通知を受ける前に自動的に生成される。
上述したように、本発明によると、ストレージ装置は、ファームウェア又はソフトウェア（例えば、ストレージコントローラのようなプロセッサの実行命令）を使用して、ホストデータの状態情報を保持及び処理する代わりに、ホスト装置からストレージ装置に伝送されるホストデータの１つ以上の状態を追跡するハードウェアモジュール（例えば、応答回路）を含む。従って、レイテンシが減少し、そして／又はストレージ装置のスループットが改善される。
上述したように、本発明によると、ハードウェアモジュール（例えば、応答回路）は、構成可能なコマンド応答トリガーを含み、ストレージ装置１０４に伝送されるホストデータの異なる多様な状態、及びコマンド応答トリガーの構成（又はモード）に応じてホスト装置に適切な応答を提供する。従って、コマンド応答トリガーは、ストレージ装置及び／又はホストデータの多様な特性を考慮し、ストレージ装置の性能と信頼性との間のバランスに応じて、スタート時、ランタイム時、コマンド毎、及び／又はこれと類似のときに動的に構成される。
図面では、要素、レイヤー、及び領域の相対的なサイズは、明確性のために強調され、そして／又は単純化され得る。ここで、多様な要素、コンポーネント、領域、レイヤー、及び／又はセクションを記述するために「第１の」、「第２の」、「第３の」などの用語が使用されるが、これらの要素、コンポーネント、領域、レイヤー、及び／又はセクションはこれらの用語によって限定されない。これらの用語は、１つの要素、コンポーネント、領域、レイヤー、又はセクションを他の１つの要素、コンポーネント、領域、レイヤー、又はセクションと区別するために使用される。従って、上述した第１の要素、コンポーネント、領域、レイヤー、又はセクションは、本発明の思想及び範囲から離れずに、第２の要素、コンポーネント、領域、レイヤー、又はセクションと命名され得る。
１つの要素又はレイヤーが他の要素又はレイヤーの「上に」、「連結された」、又は「結合された」と参照される場合、１つの要素は、他の要素の直ぐ上に直接連結されるか又は直接結合されるか、或いは１つ以上の中間要素又はレイヤーに存在することがある。なお、１つの要素又はレイヤーが２つの要素又はレイヤーの「間に」あるものとして参照される場合、１つの要素又はレイヤーは、２つの要素又はレイヤーの間の唯一の要素又はレイヤーであるか、又は１つ以上の中間要素又はレイヤーが存在することがあることが理解されるだろう。
ここで使用される用語は、具体的な実施形態を説明するためのものであって、本発明を限定することを意図していない。ここで使用されるように、コンテキストで明らかに別の意味を示していると判定されない限り、単数形は複数形もまた含むことを意図する。この明細書で使用される場合、「含む（ｃｏｍｐｒｉｓｅ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｈａｖｅ）」、「有する（ｈａｖｉｎｇ）」の用語は、言及した特徴、整数、段階、動作、要素、及び／又はコンポーネントの存在を明示し、１つ以上の特徴、整数、段階、動作、要素、コンポーネント、及び／又はこれらのグループの存在又は追加を排除しない。ここで使用されるように、「及び／又は（そして／又は）」の用語は、関連・リストされた項目の１つ以上の任意且つ全ての組み合わせを含む。要素のリストに関連付けされる場合、「少なくとも１つ」のような表現は、要素の全体リストを修飾し、リストの個々の要素を修飾しない。
ここで使用されるように、「実質的に」、「約」の用語及び類似の用語は、程度の用語ではない近似値の用語として使用され、この分野における通常の技術を有する者によって理解される測定又は計算された値の自明な変化を説明するように意図される。なお、本発明の実施形態を記述する際に、「できる」の使用は、「本発明の１つ以上の実施形態」を参照する。ここで使用されるように、「使用する（ｕｓｅ）」、「使用する（ｕｓｉｎｇ）」、及び「使用された（ｕｓｅｄ）」の用語は、「活用する（ｕｔｉｌｉｚｅ）」、「活用する（ｕｔｉｌｉｚｉｎｇ）」、及び「活用された（ｕｔｉｌｉｚｅｄ）」の用語の類義語と各々見なされる。
別の意味を示していると定義されない限り、ここで使用される全ての用語（技術的及び科学的用語を含む）は、本発明が属する分野における通常の技術を有する者によって共通に理解されるものと同じ意味を有する。共通的に使用されている辞書で定義されたもののような用語は、関連技術分野及び／又は本発明のコンテキストでそれらの意味と一致する意味を有すると解釈されるべきであり、ここではそのように定義されない場合は、理想化されたり、過度に形式的な意味だったりして解釈されてはならない。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
１００ ストレージシステム
１０２ ホスト装置
１０４ ストレージ装置
１０６ ホストプロセッサ
１０８ ホストメモリ
１１０ ストレージインターフェース
１１２ 応答回路
１１４ ストレージコントローラ
１１６ ストレージメモリ
２０２ 受信データパス回路
２０４ 応答トリガー回路
２０６ 応答生成回路
２０８ 通知カウンター
２１０ 確認カウンター
３０２、３０４ バイナリカウンター
３０６、３０８ コンパレータ
３１０、３１２ 第１のロジックゲート
３１４ 第２のロジックゲート

Claims (20)

  1. ストレージ装置であって、
    ホスト装置からストレージインターフェースを介して前記ストレージ装置に伝送されるホストデータに対応する１つ以上の通知を受信するように構成されたストレージコントローラと、
    ストレージメモリと、
    前記ストレージコントローラに連結されて前記ホスト装置に応答をトリガーするように構成された応答回路と、を備え、
    前記応答回路は、
    前記ホストデータの全体に対応する１つ以上の通知の各々が前記ホストデータの全体の中から前記ホストデータの一部に対応するように、前記１つ以上の通知を追跡するように構成された第１のカウンターと、
    前記１つ以上の通知に対応して前記ストレージコントローラから受信される１つ以上の確認応答の各々が前記１つ以上の通知の中からいずれか１つの通知に対応するように、前記１つ以上の確認応答を追跡するように構成された第２のカウンターと、
    前記第１のカウンター及び前記第２のカウンターの中からいずれか１つを選択して前記応答をトリガーするように構成された応答トリガー回路と、を含み、
    前記応答回路は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つの状態に応じて前記ホスト装置に前記応答を伝送するように構成されることを特徴とするストレージ装置。
  2. 前記選択された１つの状態は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つのカウント値に対応することを特徴とする請求項１に記載のストレージ装置。
  3. 前記カウント値は、前記ホストデータに関連付けられたコマンド伝送の長さに基づいて初期化されることを特徴とする請求項２に記載のストレージ装置。
  4. 前記第１のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、
    前記第１のカウンターのカウント値は、前記ストレージコントローラに伝送される１つ以上の通知の中から各通知に対して減少されることを特徴とする請求項３に記載のストレージ装置。
  5. 前記応答トリガー回路は、コンパレータを含み、
    前記コンパレータは、前記カウント値を閾値と比較するように構成されることを特徴とする請求項４に記載のストレージ装置。
  6. 前記応答回路は、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが受信されて通知されたことを判定するように構成されることを特徴とする請求項５に記載のストレージ装置。
  7. 前記第２のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、
    前記第２のカウンターのカウント値は、前記ストレージコントローラから受信される１つ以上の確認応答の中から各確認応答に対して減少されることを特徴とする請求項３に記載のストレージ装置。
  8. 前記ストレージコントローラは、対応する通知が処理されることに応答して、前記１つ以上の確認応答の中からいずれか１つの確認応答を伝送するように構成されることを特徴とする請求項７に記載のストレージ装置。
  9. 前記応答トリガー回路は、前記カウント値を閾値と比較するように構成されたコンパレータを含み、
    前記応答回路は、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが前記ストレージ装置によって処理されたことを判定するように構成されことを特徴とする請求項８に記載のストレージ装置。
  10. 前記ストレージコントローラは、前記通知上の少なくとも一部に基づいて、前記ホストデータを前記ストレージメモリに永続的に格納するように構成されることを特徴とする請求項８に記載のストレージ装置。
  11. ホスト装置によってストレージ装置に発行されたコマンドに対する応答をトリガーする方法であって、
    前記ストレージコントローラによって、前記コマンドに対応して前記ホスト装置からストレージインターフェースを介して前記ストレージ装置に伝送されるホストデータに対応する１つ以上の通知を受信する段階と、
    前記ストレージコントローラに連結された応答回路によって、前記ホスト装置に前記応答をトリガーする段階と、を有し、
    前記応答をトリガーする段階は、
    前記応答回路の第１のカウンターによって、前記ホストデータの全体に対応する１つ以上の通知の各々が前記ホストデータの全体の中から前記ホストデータの一部に対応するように、前記１つ以上の通知を追跡する段階と、
    前記応答回路によって、前記１つ以上の通知に対応する１つ以上の確認応答の各々が前記１つ以上の通知の中からいずれか１つの通知に対応するように、前記１つ以上の確認応答を前記ストレージコントローラから受信する段階と、
    前記応答回路の第２のカウンターによって、前記１つ以上の確認応答を追跡する段階と、
    前記応答回路の応答トリガー回路によって、前記第１のカウンター及び前記第２のカウンターの中からいずれか１つを選択して前記応答をトリガーする段階と、を含み、
    前記方法は、前記応答回路によって、前記第１のカウンター及び前記第２のカウンターの中から選択された１つの状態に応じて前記ホスト装置に前記応答を伝送する段階を更に含むことを特徴とする方法。
  12. 前記選択された１つの状態は、前記第１のカウンター及び前記第２のカウンターの中から選択された１つのカウント値に対応することを特徴とする請求項１１に記載の方法。
  13. 前記応答回路によって、前記ホストデータに関連付けられたコマンド伝送の長さに基づいて前記カウント値を初期化する段階を更に含むことを特徴とする請求項１２に記載の方法。
  14. 前記第１のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、
    前記方法は、前記応答回路によって、前記ストレージコントローラに伝送される１つ以上の通知の中から各通知に対して前記第１のカウンターのカウント値を減少させる段階を更に含むことを特徴とする請求項１３に記載の方法。
  15. 前記応答トリガー回路は、コンパレータを含み、
    前記方法は、前記コンパレータによって、前記カウント値を閾値と比較する段階を更に含むことを特徴とする請求項１４に記載の方法。
  16. 前記応答回路によって、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが受信されて通知されたことを判定する段階を更に含むことを特徴とする請求項１５に記載の方法。
  17. 前記第２のカウンターは、前記第１のカウンター及び前記第２のカウンターの中から選択される１つであり、
    前記方法は、前記応答回路によって、前記ストレージコントローラから受信される１つ以上の確認応答の中から各確認応答に対して前記第２のカウンターのカウント値を減少させる段階を更に含むことを特徴とする請求項１３に記載の方法。
  18. 前記ストレージコントローラによって、前記１つ以上の通知の中から対応する通知を処理する段階と、
    前記ストレージコントローラによって、前記対応する通知が処理されることに応答して、前記１つ以上の確認応答の中からいずれか１つの確認応答を伝送する段階と、を更に含むことを特徴とする請求項１７に記載の方法。
  19. 前記応答トリガー回路は、コンパレータを含み、
    前記方法は、前記コンパレータによって、前記カウント値を閾値と比較する段階と、
    前記応答回路によって、前記カウント値が前記閾値と等しくなることに応答して、前記ホストデータが前記ストレージ装置によって処理されたことを判定する段階と、を更に含むことを特徴とする請求項１８に記載の方法。
  20. 前記ストレージコントローラによって、前記通知上の少なくとも一部に基づいて、前記ホストデータを前記ストレージメモリに永続的に格納する段階を更に含むことを特徴とする請求項１９に記載の方法。

JP2021013592A 2020-03-11 2021-01-29 構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法 Active JP7453167B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062988214P 2020-03-11 2020-03-11
US62/988,214 2020-03-11
US16/834,584 2020-03-30
US16/834,584 US11194503B2 (en) 2020-03-11 2020-03-30 Storage device having a configurable command response trigger

Publications (3)

Publication Number Publication Date
JP2021144702A true JP2021144702A (ja) 2021-09-24
JP2021144702A5 JP2021144702A5 (ja) 2023-12-27
JP7453167B2 JP7453167B2 (ja) 2024-03-19

Family

ID=74556730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021013592A Active JP7453167B2 (ja) 2020-03-11 2021-01-29 構成可能なコマンド応答トリガーを有するストレージ装置及びそのトリガー方法

Country Status (6)

Country Link
US (4) US11194503B2 (ja)
EP (1) EP3879411A1 (ja)
JP (1) JP7453167B2 (ja)
KR (1) KR20210114850A (ja)
CN (1) CN113391762A (ja)
TW (1) TW202201213A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033151A1 (ja) 2021-09-06 2023-03-09 国立大学法人九州大学 変形性関節症の進行抑制剤及び進行抑制キット

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760872B (zh) * 2020-09-30 2022-04-11 新唐科技股份有限公司 管理控制器及控制方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434630B1 (en) 1999-03-31 2002-08-13 Qlogic Corporation Host adapter for combining I/O completion reports and method of using the same
US6574696B1 (en) * 2000-03-07 2003-06-03 Hewlett-Packard Development Company, L.P. Methods and arrangements for providing bi-directional control between data storage drives and automation controllers
US7631307B2 (en) * 2003-12-05 2009-12-08 Intel Corporation User-programmable low-overhead multithreading
US7653773B2 (en) 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US8407528B2 (en) * 2009-06-30 2013-03-26 Texas Instruments Incorporated Circuits, systems, apparatus and processes for monitoring activity in multi-processing systems
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US20130007533A1 (en) * 2011-06-28 2013-01-03 Miller Gary L Data processing system having a sequence processing unit and method of operation
US8832715B2 (en) * 2012-03-29 2014-09-09 Unisys Corporation Limiting execution of event-responses with use of policies
US9350806B2 (en) * 2012-09-07 2016-05-24 International Business Machines Corporation Zero copy data transfers without modifying host side protocol stack parameters
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9513820B1 (en) 2014-04-07 2016-12-06 Pure Storage, Inc. Dynamically controlling temporary compromise on data redundancy
US9910621B1 (en) * 2014-09-29 2018-03-06 EMC IP Holding Company LLC Backlogging I/O metadata utilizing counters to monitor write acknowledgements and no acknowledgements
GB2537115B (en) * 2015-04-02 2021-08-25 Advanced Risc Mach Ltd Event monitoring in a multi-threaded data processing apparatus
US9917784B2 (en) * 2015-07-31 2018-03-13 Netapp Inc. Dynamic resource allocation based upon network flow control
JP6540391B2 (ja) * 2015-09-03 2019-07-10 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム、及びストレージ制御方法
US10572180B1 (en) * 2015-11-09 2020-02-25 Seagate Technology Llc Method and apparatus to perform a function level reset in a memory controller
US10007638B2 (en) * 2015-11-10 2018-06-26 Dell Products, Lp Asynchronous notification including parameter values in serial advanced technology attachment protocol
US20170212711A1 (en) 2016-01-21 2017-07-27 Kabushiki Kaisha Toshiba Disk apparatus and control method
US20180012627A1 (en) 2016-07-07 2018-01-11 HGST Netherlands B.V. Managing far and near track erasure by dynamic control of a write current parameter of a magnetic disk drive
US20180239532A1 (en) * 2017-02-23 2018-08-23 Western Digital Technologies, Inc. Techniques for performing a non-blocking control sync operation
US10628049B2 (en) 2017-07-12 2020-04-21 Sandisk Technologies Llc Systems and methods for on-die control of memory command, timing, and/or control signals
KR20190066466A (ko) 2017-12-05 2019-06-13 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저장 장치의 동작 방법
US10719248B2 (en) 2018-04-20 2020-07-21 Micron Technology, Inc. Apparatuses and methods for counter update operations
US10783080B2 (en) * 2018-10-29 2020-09-22 Arm Limited Cache maintenance operations in a data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033151A1 (ja) 2021-09-06 2023-03-09 国立大学法人九州大学 変形性関節症の進行抑制剤及び進行抑制キット

Also Published As

Publication number Publication date
EP3879411A1 (en) 2021-09-15
KR20210114850A (ko) 2021-09-24
US11836375B2 (en) 2023-12-05
US20240061604A1 (en) 2024-02-22
CN113391762A (zh) 2021-09-14
US11194503B2 (en) 2021-12-07
US20210286545A1 (en) 2021-09-16
TW202201213A (zh) 2022-01-01
US20220091774A1 (en) 2022-03-24
US20220091773A1 (en) 2022-03-24
JP7453167B2 (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
US20240061604A1 (en) Storage device having a configurable command response trigger
JP5669951B2 (ja) コピーバック動作
US20150019904A1 (en) Data processing system and operating method thereof
JP2022172443A (ja) メモリチップロウハンマー脅威バックプレッシャー信号およびホスト側応答に関する方法および装置
US9911494B1 (en) Overlapping write schemes for cross-point non-volatile memory devices
US9496010B2 (en) Semiconductor device and memory system including the same
EP3885888B1 (en) Parallel overlap management for commands with overlapping ranges
US8539116B2 (en) System and method for dynamically configuring a target device
US20190340060A1 (en) Systems and methods for adaptive proactive failure analysis for memories
US12001361B2 (en) Apparatus and method for data communications between non-volatile memory devices and a memory controller
NL2033511B1 (en) Fast memory ecc error correction
US11023400B1 (en) High performance DMA transfers in host bus adapters
CN111190763B (zh) 半导体器件及包括其的半导体系统
US20240079037A1 (en) Memory device for supporting stable data transfer and memory system including the same
US11822816B2 (en) Networking device/storage device direct read/write system
CN114063899B (zh) 主从管理存储器存储
CN113360086A (zh) 储存装置以及操作储存装置的方法
CN115185360A (zh) 用于非易失性存储器高速存储的快速电力减小
CN115858253A (zh) 跨互连的存储器镜像的技术
US8645652B2 (en) Concurrently moving storage devices from one adapter pair to another

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231219

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240307

R150 Certificate of patent or registration of utility model

Ref document number: 7453167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150