JP2021144023A - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- JP2021144023A JP2021144023A JP2020195544A JP2020195544A JP2021144023A JP 2021144023 A JP2021144023 A JP 2021144023A JP 2020195544 A JP2020195544 A JP 2020195544A JP 2020195544 A JP2020195544 A JP 2020195544A JP 2021144023 A JP2021144023 A JP 2021144023A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- probe card
- electronic component
- probe
- card according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 114
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 230000004308 accommodation Effects 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 17
- 230000003014 reinforcing effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Polishing Bodies And Polishing Tools (AREA)
Abstract
Description
本発明は、プローブカードに関し、特に、回路基板の表面に電子部品を有するプローブカードに関する。 The present invention relates to a probe card, and more particularly to a probe card having an electronic component on the surface of a circuit board.
集積回路装置の製造において、電気的試験は、ダイカッティング又はデバイスパッケージングの前に実施される。試験プロセスは、通常プローブカード(Probe Card)を使用することによって、試験機(Tester)から被試験装置(Device Under Testing :DUT)に、電力及び試験信号を伝送することによって達成される。このようにして、被試験装置(DUT)の試験を行うことが可能である。 In the manufacture of integrated circuit equipment, electrical testing is performed prior to die cutting or device packaging. The test process is usually accomplished by transmitting power and test signals from the tester to the device under test (DUT) by using a probe card. In this way, it is possible to test the device under test (DUT).
図1は、従来のプローブカードを示す。このプローブカードは、いくつかの第1の接続部91及び第2の接続部92を有するプリント回路基板9を備える。接続構造は、一般にポゴピン(Pogo Pin)として知られ、試験機(Tester)と、プリント回路基板9における外周側にある第1の接続部91とを電気的に接続する。プリント回路基板9における内周側にある第2の接続部92は、プローブ針Pに電気的に接続される。プローブ針Pは、プローブ保持部材によりプリント配線板9に固定される。プローブ針Pは、被試験装置の下方にある試験パッド(Testing pad)に接続されてもよい。
FIG. 1 shows a conventional probe card. The probe card comprises a printed
プリント回路基板9の領域9’の部分拡大図を示す図2も参照する。一般的に、トランジスタやダイオードなどの能動部品、又は抵抗器やコンデンサなどの受動部品であっても、電子部品1をプリント回路基板9に実装する必要がある。プリント回路基板9は、通常、多層の回路基板を含む。プリント回路基板9には、各構成要素を接続するための電線93又は貫通孔94が装備されている。プリント回路基板9の両面には、第1の表面と第2の表面とがある。第2の表面9bは、被試験装置を含むウェハに対向するので、第2の表面9bには、電子部品1を実装することができない。したがって、電子部品1は、試験機に対向する第1の表面9aに実装される。プリント回路基板9における第1の接続部91の外側の領域Aは、第1の接続部91によって分離されていることから、電子部品1を収容することが困難である。一方、プリント回路基板9における第2の接続部92の内側の領域Bも、通常、多数のプローブ針の配線のために使用されるので、電子部品1を収容することが困難である。
See also FIG. 2, which shows a partially enlarged view of region 9'of the printed
つまり、プローブカードにおいて電子部品1を実装することが可能な領域は、プリント回路基板9の第1の表面9aにおける第1の接続部91と第2の接続部92との間に位置する部分である。このことは、より複雑且つより多くの電子部品要素を必要とする現在のICチップにおいても当てはまることである。現在のICチップでは、チップ試験のために、プローブカードが多くの入出力信号、高速な動作、又は機能性の増大といった要求に応えなければならない。
That is, the region where the electronic component 1 can be mounted on the probe card is a portion located between the
要するに、半導体技術の進化による基本的な要求を満たすためには、プリント回路基板9上において、電子部品1を実装するために利用可能な領域がなくなってきている。この問題を解決するために、改良されたプローブカードを提供することが緊急に必要とされている。
In short, in order to meet the basic requirements due to the evolution of semiconductor technology, there is no area available for mounting the electronic component 1 on the printed
本発明の目的は、試験機と多数のプローブ針とを接続するためのプローブカードを提供することにある。本発明のプローブカードは、軸方向の両面に第1の表面及び第2の表面を有する回路基板を備える。前記回路基板は、複数の第1の接続部及び複数の第2の接続部を有する。前記第1の接続部は、前記試験機に電気的に接続される。前記第2の接続部は、プローブ針に電気的に接続される。前記第1の表面は、前記試験機の方向に対向する。前記第2の表面は、前記プローブ針の方向に対向する。前記回路基板は、前記第2の表面に収容スペースを備え、前記収容スペースに電子部品が配置される。 An object of the present invention is to provide a probe card for connecting a testing machine and a large number of probe needles. The probe card of the present invention includes a circuit board having a first surface and a second surface on both sides in the axial direction. The circuit board has a plurality of first connecting portions and a plurality of second connecting portions. The first connection is electrically connected to the testing machine. The second connection is electrically connected to the probe needle. The first surface faces the direction of the testing machine. The second surface faces the direction of the probe needle. The circuit board is provided with a storage space on the second surface, and electronic components are arranged in the storage space.
上記回路基板において前記プローブ針に対向した前記第2の表面に、前記電子部品を収容するための前記収容スペースを設けることによって、上記電子部品を実装するための領域が不足するという問題を効果的に解決できる。これにより、より多く又はより大きな電子部品を収容することが可能であり、同時に、回路基板上において前記電子部品がスペースをとり過ぎることを防ぎ、利用可能な表面をより大きくさせるに至る。 By providing the accommodating space for accommodating the electronic component on the second surface of the circuit board facing the probe needle, the problem that the area for mounting the electronic component is insufficient is effective. Can be solved. This makes it possible to accommodate more or larger electronic components, while at the same time preventing the electronic components from taking up too much space on the circuit board, leading to a larger available surface.
特定の用語は、明細書及び特許請求の範囲中において、特定の装置を示すために使用される。しかし、本発明の技術分野における通常の知識を有する者によって、以下のことが理解されるべきである。即ち、製造業者は、同じ装置に対して異なる用語を使用することもある。また、明細書及び特許請求の範囲において、装置どうしを区別する手段として、名称に基づいて区別する方法は使用せず、装置の全体的な技術的利点によって、区別の基準は異なる。本説明及び本申請における「含む」という用語は、自由に変更可能な用語であるものとして引用され、「制限なしに含む」と解釈される。更に、本文中の「接続」という文言は、直接的及び間接的な手段による接続の両方を含むものとする。従って、本文中で第1の装置が第2の装置に接続されていると記述されている場合、それは、第1の装置が第2の装置に直接接続されていること、あるいは、他の装置又は第2の装置に間接的に接地された他の接続手段を介して、第2の装置に接続されていることを意味する。 Specific terms are used to refer to a particular device within the specification and claims. However, the following should be understood by those with ordinary knowledge in the art of the present invention. That is, manufacturers may use different terms for the same device. Further, in the specification and claims, the method of distinguishing between devices is not used as a means for distinguishing between devices, and the criteria for distinguishing differ depending on the overall technical advantage of the device. The term "included" in this description and in this application is cited as a freely changeable term and shall be construed as "included without limitation". Furthermore, the term "connection" in the text shall include both direct and indirect connections. Therefore, when the text states that the first device is connected to a second device, it means that the first device is directly connected to the second device, or another device. Alternatively, it means that the device is connected to the second device via another connecting means indirectly grounded to the second device.
図3を参照して、本発明の第1の実施形態について説明する。図3は、第1の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図を示す。第1の表面2aは、試験機に対向している。第2の表面2bは、プローブ針(図示省略)に対向している。回路基板2は、複数の第1の接続部21と、複数の第2の接続部22とを有している。回路基板2には、各構成要素に接続するための電線23又は貫通孔24が設けられている。第1の接続部22は、回路基板2の径方向の外側に配置されている。第1の接続部22は、通常ポゴピンとして知られている接続構造Tを介して、試験機を電気的に接続するために、第1の表面2aに露出する。第2の接続部22は、回路基板2の径方向の内側に配置されている。第2の接続部22は、プローブ針を電気的に接続するために、少なくとも第2の表面2b上に露出している。回路基板2は、第2の表面2b上に1つ以上の収容スペースRを有している。収容スペースRは、電子部品1を収容するために用いられる。
A first embodiment of the present invention will be described with reference to FIG. FIG. 3 shows a partially enlarged schematic view of the cross-sectional structure of the probe card according to the first embodiment. The
具体的には、本実施形態において、回路基板2は、複数層のプリント回路基板からなる。即ち、回路基板2は、第1の回路基板25、第2の回路基板26、及び第3の回路基板27がそれぞれ複数積層されて構成される。第1の回路基板25は、試験機に対向する第1の表面2aを有する。第3の回路基板27は、プローブ針に対向する第2の表面2bを有する。収容スペースRは、プローブカードの外形に沿った円形状の溝で形成されてもよいし、長方形、円形、又は楕円形の開口により形成されてもよい。更に、収容スペースRは、第2の接続部22の径方向の外側に配置されることが好ましい。
Specifically, in the present embodiment, the circuit board 2 is composed of a plurality of layers of printed circuit boards. That is, the circuit board 2 is configured by laminating a plurality of the
収容スペースRは、第3の回路基板27を軸方向に入り込んでいてもよい。それゆえに、第1の実施形態では、収容スペースR内において、第2の回路基板26の表面に電子部品1を配置することができる。ただし、本発明は、この構成に限定されるものではない。電子部品1は、回路基板2の電線23又は貫通孔24を介して、他の部品に接続される。
The accommodation space R may include the
このようにして、本発明の第1の実施形態に係るプローブカードは、回路基板2の第2の表面2bに、電子部品1を実装するための収容スペースRを設けることにより、上記した問題を効果的に解決できる。即ち、電子部品1を実装可能な領域が第1の表面9aの部分のみであるというプローブカードの問題が解決される。これにより、より多く又は大きな電子部品を実装することが可能である。また、本発明の第1の実施形態は、電子部品1により占められる回路基板2の面積を減少させて、回路基板2において使用可能な表面をより大きくできる。
In this way, the probe card according to the first embodiment of the present invention solves the above-mentioned problem by providing a storage space R for mounting the electronic component 1 on the
図4を参照して、本発明の第2の実施形態について説明する。図4は、第2の実施形態2に係るプローブカードの断面構造を部分的に拡大した概略図である。図4に示すように、回路基板2は、複数層のプリント回路基板(例えば、互いに積層された複数の第1の回路基板25及び第2の回路基板26)を含むことに加えて、回路基板2の第2の表面2bに、プリント回路基板と同じ材料にすることが可能な高さ調整板28が設けられている点が、第1の実施形態とは異なる。高さ調整板28は、予め規定されたプローブカードの仕様に一致するように、回路基板2の軸方向の高さを大きくする設計となっている。高さ調整板28は、収容スペースRを形成するために、隙間を保ちながら第2の表面2bと組み合わせてもよい。また、収容スペースRは、電子部品1を実装するために用いられる。
A second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the second embodiment 2. As shown in FIG. 4, the circuit board 2 includes a plurality of layers of printed circuit boards (for example, a plurality of
次に、図4Aも参照する。図4Aは、本発明の第2の実施形態に係るプローブカードの構成要素の関係を示す概略図である。この実施例では、回路基板2は、いくつかのキャビティRを備えている。異なるキャビティに配置された各電子部品1は、回路基板2(第2の回路基板26等)の電線23又は貫通孔24を介し、互いに接続されている。一方、図4Bは、本発明の第2の実施形態に係るプローブカードの構成要素の関係を示す他の概略図である。収容スペースRに配置された電子部品1と、回路基板2の第1の表面2a上の電子部品1とは、第1の回路基板25及び第2の回路基板26の電線23又は貫通孔24を介して、接続することができる。その結果、第2の実施形態のプローブカードは、電子部品1の実装自由度を効果的に増大させることができ、加えて、電子部品1のための収容スペースRを設けることができる。
Next, FIG. 4A is also referred to. FIG. 4A is a schematic view showing the relationship between the components of the probe card according to the second embodiment of the present invention. In this embodiment, the circuit board 2 includes several cavities R. The electronic components 1 arranged in different cavities are connected to each other via the
本発明の第3の実施形態について、図5を参照して説明する。図5は、本発明の第3の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図である。図5に示すように、第3の実施形態の回路基板2は、プリント回路基板の複数の層(例えば、互いに積層された複数の第1の回路基板25及び第2の回路基板26)を含むことに加えて、回路基板2の第2の表面2bに、プリント回路基板とは異なる材料からなる補強板29が設けられている点が、第2の実施形態と異なる。補強板29は、回路基板2の構造強度を補強するために用いられる。補強板29は、隙間を保ちながら第2の表面2bと組み合わせることで、電子部品1を設置するための収容スペースRを形成してもよい。なお、電子部品1及びウェハの表面を保護するために、収容スペースRを覆うカバー板291と補強板29を結合させてもよい。
A third embodiment of the present invention will be described with reference to FIG. FIG. 5 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the third embodiment of the present invention. As shown in FIG. 5, the circuit board 2 of the third embodiment includes a plurality of layers of the printed circuit board (for example, a plurality of
本発明の第4の実施形態について、図6を参照して説明する。図6は、本発明の第4の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図である。図6に示すように、第4の実施形態では、収容スペースRに配置された電子部品1が回路基板2を貫通する貫通孔24’に接続されることで、回路基板2の第1の表面2aに電気的に接続可能となっている点が、上記した第3の実施の形態と相違する。このようにして、元々回路基板2の第1の表面2a上に配置されていた電子部品1を、配線の再設計を行うことなく、収容スペースRに直接移動させることができる。これにより、回路基板を再配列の効率を大幅に高め、その結果、実用性をより高めることができる。
A fourth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the fourth embodiment of the present invention. As shown in FIG. 6, in the fourth embodiment, the electronic component 1 arranged in the accommodation space R is connected to the through hole 24'that penetrates the circuit board 2, so that the first surface of the circuit board 2 is connected. It differs from the above-described third embodiment in that it can be electrically connected to 2a. In this way, the electronic component 1 originally arranged on the
要するに、本発明のプローブカード及び各実施形態のプローブカードは、電子部品を取り付けるために、回路基板においてプローブ針に対向した第2の表面上に、収容スペースを備えている。各実施形態のプローブカードは、電子部品を収容するために、プリント回路基板の第1の表面だけが利用可能であるという問題を効果的に解決できる。これにより、より多く、又はより大きな電子部品を収容することが可能となる。また、本発明の各実施形態は、電子部品により占有される回路基板の面積を減少させ、回路基板において使用可能な表面をより大きくさせることができる。 In short, the probe card of the present invention and the probe card of each embodiment are provided with a storage space on a second surface of the circuit board facing the probe needle for mounting electronic components. The probe card of each embodiment can effectively solve the problem that only the first surface of the printed circuit board is available to accommodate the electronic components. This makes it possible to accommodate more or larger electronic components. Further, each embodiment of the present invention can reduce the area of the circuit board occupied by the electronic components and make the surface that can be used in the circuit board larger.
上記した記載は、本発明のより好ましい実施形態に過ぎず、本発明の範囲と同等な変形及び修正は、すべて本発明の範囲に含まれる。 The above description is merely a more preferred embodiment of the present invention, and all modifications and modifications equivalent to the scope of the present invention are included in the scope of the present invention.
1 電子部品
2 回路基板
2a 第1の表面
2b 第2の表面
21 第1の接続部
22 第2の接続部
23 電線
24 貫通孔
24’ 貫通孔
25 第1の回路基板
26 第2の回路基板
27 第3の回路基板
28 高さ調整板
29 補強板
291 カバー板
T 接続構造
R 収容スペース
P プローブ針
D 試験下の装置
9 プリント基板
9’ 領域の一部
9a 第1の表面
9b 第2の表面
91 第1の接続部
92 第2の接続部
93 電線
94 貫通孔
A 領域
B 領域
1 Electronic component 2
本発明は、プローブカードに関し、特に、回路基板の表面に電子部品を有するプローブカードに関する。 The present invention relates to a probe card, and more particularly to a probe card having an electronic component on the surface of a circuit board.
集積回路装置の製造において、電気的試験は、ダイカッティング又はデバイスパッケージングの前に実施される。試験プロセスは、通常プローブカード(Probe Card)を使用することによって、試験機(Tester)から被試験装置(Device Under Testing :DUT)に、電力及び試験信号を伝送することによって達成される。このようにして、被試験装置(DUT)の試験を行うことが可能である。 In the manufacture of integrated circuit equipment, electrical testing is performed prior to die cutting or device packaging. The test process is usually accomplished by transmitting power and test signals from the tester to the device under test (DUT) by using a probe card. In this way, it is possible to test the device under test (DUT).
図5は、従来のプローブカードを示す。このプローブカードは、いくつかの第1の接続部91及び第2の接続部92を有するプリント回路基板9を備える。接続構造は、一般にポゴピン(Pogo Pin)として知られ、試験機(Tester)と、プリント回路基板9における外周側にある第1の接続部91とを電気的に接続する。プリント回路基板9における内周側にある第2の接続部92は、プローブ針Pに電気的に接続される。プローブ針Pは、プローブ保持部材によりプリント配線板9に固定される。プローブ針Pは、被試験装置の下方にある試験パッド(Testing pad)に接続されてもよい。
FIG. 5 shows a conventional probe card. The probe card comprises a printed
プリント回路基板9の領域9’の部分拡大図を示す図6も参照する。一般的に、トランジスタやダイオードなどの能動部品、又は抵抗器やコンデンサなどの受動部品であっても、電子部品1をプリント回路基板9に実装する必要がある。プリント回路基板9は、通常、多層の回路基板を含む。プリント回路基板9には、各構成要素を接続するための電線93又は貫通孔94が装備されている。プリント回路基板9の両面には、第1の表面と第2の表面とがある。第2の表面9bは、被試験装置を含むウェハに対向するので、第2の表面9bには、電子部品1を実装することができない。したがって、電子部品1は、試験機に対向する第1の表面9aに実装される。プリント回路基板9における第1の接続部91の外側の領域Aは、第1の接続部91によって分離されていることから、電子部品1を収容することが困難である。一方、プリント回路基板9における第2の接続部92の内側の領域Bも、通常、多数のプローブ針の配線のために使用されるので、電子部品1を収容することが困難である。
See also FIG. 6, which shows a partially enlarged view of region 9'of the printed
つまり、プローブカードにおいて電子部品1を実装することが可能な領域は、プリント回路基板9の第1の表面9aにおける第1の接続部91と第2の接続部92との間に位置する部分である。このことは、より複雑且つより多くの電子部品要素を必要とする現在のICチップにおいても当てはまることである。現在のICチップでは、チップ試験のために、プローブカードが多くの入出力信号、高速な動作、又は機能性の増大といった要求に応えなければならない。
That is, the region where the electronic component 1 can be mounted on the probe card is a portion located between the
要するに、半導体技術の進化による基本的な要求を満たすためには、プリント回路基板9上において、電子部品1を実装するために利用可能な領域がなくなってきている。この問題を解決するために、改良されたプローブカードを提供することが緊急に必要とされている。
In short, in order to meet the basic requirements due to the evolution of semiconductor technology, there is no area available for mounting the electronic component 1 on the printed
本発明の目的は、試験機と多数のプローブ針とを接続するためのプローブカードを提供することにある。本発明のプローブカードは、軸方向の両面に第1の表面及び第2の表面を有する回路基板を備える。前記回路基板は、複数の第1の接続部及び複数の第2の接続部を有する。前記第1の接続部は、前記試験機に電気的に接続される。前記第2の接続部は、プローブ針に電気的に接続される。前記第1の表面は、前記試験機の方向に対向する。前記第2の表面は、前記プローブ針の方向に対向する。前記回路基板は、前記第2の表面に収容スペースを備え、前記収容スペースに電子部品が配置される。 An object of the present invention is to provide a probe card for connecting a testing machine and a large number of probe needles. The probe card of the present invention includes a circuit board having a first surface and a second surface on both sides in the axial direction. The circuit board has a plurality of first connecting portions and a plurality of second connecting portions. The first connection is electrically connected to the testing machine. The second connection is electrically connected to the probe needle. The first surface faces the direction of the testing machine. The second surface faces the direction of the probe needle. The circuit board is provided with a storage space on the second surface, and electronic components are arranged in the storage space.
上記回路基板において前記プローブ針に対向した前記第2の表面に、前記電子部品を収容するための前記収容スペースを設けることによって、上記電子部品を実装するための領域が不足するという問題を効果的に解決できる。これにより、より多く又はより大きな電子部品を収容することが可能であり、同時に、回路基板上において前記電子部品がスペースをとり過ぎることを防ぎ、利用可能な表面をより大きくさせるに至る。 By providing the accommodating space for accommodating the electronic component on the second surface of the circuit board facing the probe needle, the problem that the area for mounting the electronic component is insufficient is effective. Can be solved. This makes it possible to accommodate more or larger electronic components, while at the same time preventing the electronic components from taking up too much space on the circuit board, leading to a larger available surface.
特定の用語は、明細書及び特許請求の範囲中において、特定の装置を示すために使用される。しかし、本発明の技術分野における通常の知識を有する者によって、以下のことが理解されるべきである。即ち、製造業者は、同じ装置に対して異なる用語を使用することもある。また、明細書及び特許請求の範囲において、装置どうしを区別する手段として、名称に基づいて区別する方法は使用せず、装置の全体的な技術的利点によって、区別の基準は異なる。本説明及び本申請における「含む」という用語は、自由に変更可能な用語であるものとして引用され、「制限なしに含む」と解釈される。更に、本文中の「接続」という文言は、直接的及び間接的な手段による接続の両方を含むものとする。従って、本文中で第1の装置が第2の装置に接続されていると記述されている場合、それは、第1の装置が第2の装置に直接接続されていること、あるいは、他の装置又は第2の装置に間接的に接地された他の接続手段を介して、第2の装置に接続されていることを意味する。 Specific terms are used to refer to a particular device within the specification and claims. However, the following should be understood by those with ordinary knowledge in the art of the present invention. That is, manufacturers may use different terms for the same device. Further, in the specification and claims, the method of distinguishing between devices is not used as a means for distinguishing between devices, and the criteria for distinguishing differ depending on the overall technical advantage of the device. The term "included" in this description and in this application is cited as a freely changeable term and shall be construed as "included without limitation". Furthermore, the term "connection" in the text shall include both direct and indirect connections. Therefore, when the text states that the first device is connected to a second device, it means that the first device is directly connected to the second device, or another device. Alternatively, it means that the device is connected to the second device via another connecting means indirectly grounded to the second device.
図1を参照して、本発明の第1の実施形態について説明する。図1は、第1の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図を示す。第1の表面2aは、試験機に対向している。第2の表面2bは、プローブ針(図示省略)に対向している。回路基板2は、複数の第1の接続部21と、複数の第2の接続部22とを有している。回路基板2には、各構成要素に接続するための電線23又は貫通孔24が設けられている。第1の接続部21は、回路基板2の径方向の外側に配置されている。第1の接続部21は、通常ポゴピンとして知られている接続構造Tを介して、試験機を電気的に接続するために、第1の表面2aに露出する。第2の接続部22は、回路基板2の径方向の内側に配置されている。第2の接続部22は、プローブ針を電気的に接続するために、少なくとも第2の表面2b上に露出している。回路基板2は、第2の表面2b上に1つ以上の収容スペースRを有している。収容スペースRは、電子部品1を収容するために用いられる。
A first embodiment of the present invention will be described with reference to FIG. FIG. 1 shows a partially enlarged schematic view of the cross-sectional structure of the probe card according to the first embodiment. The
具体的には、本実施形態において、回路基板2は、複数層のプリント回路基板からなる。即ち、回路基板2は、第1の回路基板25、第2の回路基板26、及び第3の回路基板27がそれぞれ複数積層されて構成される。第1の回路基板25は、試験機に対向する第1の表面2aを有する。第3の回路基板27は、プローブ針に対向する第2の表面2bを有する。収容スペースRは、プローブカードの外形に沿った円形状の溝で形成されてもよいし、長方形、円形、又は楕円形の開口により形成されてもよい。更に、収容スペースRは、第2の接続部22の径方向の外側に配置されることが好ましい。
Specifically, in the present embodiment, the circuit board 2 is composed of a plurality of layers of printed circuit boards. That is, the circuit board 2 is configured by laminating a plurality of the
収容スペースRは、第3の回路基板27を軸方向に入り込んでいてもよい。それゆえに、第1の実施形態では、収容スペースR内において、第2の回路基板26の表面に電子部品1を配置することができる。ただし、本発明は、この構成に限定されるものではない。電子部品1は、回路基板2の電線23又は貫通孔24を介して、他の部品に接続される。
The accommodation space R may include the
このようにして、本発明の第1の実施形態に係るプローブカードは、回路基板2の第2の表面2bに、電子部品1を実装するための収容スペースRを設けることにより、上記した問題を効果的に解決できる。即ち、電子部品1を実装可能な領域が第1の表面9aの部分のみであるというプローブカードの問題が解決される。これにより、より多く又は大きな電子部品を実装することが可能である。また、本発明の第1の実施形態は、電子部品1により占められる回路基板2の面積を減少させて、回路基板2において使用可能な表面をより大きくできる。
In this way, the probe card according to the first embodiment of the present invention solves the above-mentioned problem by providing a storage space R for mounting the electronic component 1 on the
図2を参照して、本発明の第2の実施形態について説明する。図2は、第2の実施形態2に係るプローブカードの断面構造を部分的に拡大した概略図である。図2に示すように、回路基板2は、複数層のプリント回路基板(例えば、互いに積層された複数の第1の回路基板25及び第2の回路基板26)を含むことに加えて、回路基板2の第2の表面2bに、プリント回路基板と同じ材料にすることが可能な高さ調整板28が設けられている点が、第1の実施形態とは異なる。高さ調整板28は、予め規定されたプローブカードの仕様に一致するように、回路基板2の軸方向の高さを大きくする設計となっている。高さ調整板28は、収容スペースRを形成するために、隙間を保ちながら第2の表面2bと組み合わせてもよい。また、収容スペースRは、電子部品1を実装するために用いられる。
A second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the second embodiment. As shown in FIG. 2 , the circuit board 2 includes a plurality of layers of printed circuit boards (for example, a plurality of
次に、図2Aも参照する。図2Aは、本発明の第2の実施形態に係るプローブカードの構成要素の関係を示す概略図である。この実施例では、回路基板2は、いくつかのキャビティRを備えている。異なるキャビティに配置された各電子部品1は、回路基板2(第2の回路基板26等)の電線23又は貫通孔24を介し、互いに接続されている。一方、図2Bは、本発明の第2の実施形態に係るプローブカードの構成要素の関係を示す他の概略図である。収容スペースRに配置された電子部品1と、回路基板2の第1の表面2a上の電子部品1とは、第1の回路基板25及び第2の回路基板26の電線23又は貫通孔24を介して、接続することができる。その結果、第2の実施形態のプローブカードは、電子部品1の実装自由度を効果的に増大させることができ、加えて、電子部品1のための収容スペースRを設けることができる。
Next, FIG. 2 A is also referred to. Figure 2 A is a schematic diagram showing the relationship of the components of the probe card according to a second embodiment of the present invention. In this embodiment, the circuit board 2 includes several cavities R. The electronic components 1 arranged in different cavities are connected to each other via the
本発明の第3の実施形態について、図3を参照して説明する。図3は、本発明の第3の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図である。図3に示すように、第3の実施形態の回路基板2は、プリント回路基板の複数の層(例えば、互いに積層された複数の第1の回路基板25及び第2の回路基板26)を含むことに加えて、回路基板2の第2の表面2bに、プリント回路基板とは異なる材料からなる補強板29が設けられている点が、第2の実施形態と異なる。補強板29は、回路基板2の構造強度を補強するために用いられる。補強板29は、隙間を保ちながら第2の表面2bと組み合わせることで、電子部品1を設置するための収容スペースRを形成してもよい。なお、電子部品1及びウェハの表面を保護するために、収容スペースRを覆うカバー板291と補強板29を結合させてもよい。
A third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the third embodiment of the present invention. As shown in FIG. 3 , the circuit board 2 of the third embodiment includes a plurality of layers of the printed circuit board (for example, a plurality of
本発明の第4の実施形態について、図4を参照して説明する。図4は、本発明の第4の実施形態に係るプローブカードの断面構造を部分的に拡大した概略図である。図4に示すように、第4の実施形態では、収容スペースRに配置された電子部品1が回路基板2を貫通する貫通孔24’に接続されることで、回路基板2の第1の表面2aに電気的に接続可能となっている点が、上記した第3の実施の形態と相違する。このようにして、元々回路基板2の第1の表面2a上に配置されていた電子部品1を、配線の再設計を行うことなく、収容スペースRに直接移動させることができる。これにより、回路基板を再配列の効率を大幅に高め、その結果、実用性をより高めることができる。
A fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 is a partially enlarged schematic view of the cross-sectional structure of the probe card according to the fourth embodiment of the present invention. As shown in FIG. 4 , in the fourth embodiment, the electronic component 1 arranged in the accommodation space R is connected to the through hole 24'that penetrates the circuit board 2, so that the first surface of the circuit board 2 is connected. It differs from the above-described third embodiment in that it can be electrically connected to 2a. In this way, the electronic component 1 originally arranged on the
要するに、本発明のプローブカード及び各実施形態のプローブカードは、電子部品を取り付けるために、回路基板においてプローブ針に対向した第2の表面上に、収容スペースを備えている。各実施形態のプローブカードは、電子部品を収容するために、プリント回路基板の第1の表面だけが利用可能であるという問題を効果的に解決できる。これにより、より多く、又はより大きな電子部品を収容することが可能となる。また、本発明の各実施形態は、電子部品により占有される回路基板の面積を減少させ、回路基板において使用可能な表面をより大きくさせることができる。 In short, the probe card of the present invention and the probe card of each embodiment are provided with a storage space on a second surface of the circuit board facing the probe needle for mounting electronic components. The probe card of each embodiment can effectively solve the problem that only the first surface of the printed circuit board is available to accommodate the electronic components. This makes it possible to accommodate more or larger electronic components. Further, each embodiment of the present invention can reduce the area of the circuit board occupied by the electronic components and make the surface that can be used in the circuit board larger.
上記した記載は、本発明のより好ましい実施形態に過ぎず、本発明の範囲と同等な変形及び修正は、すべて本発明の範囲に含まれる。 The above description is merely a more preferred embodiment of the present invention, and all modifications and modifications equivalent to the scope of the present invention are included in the scope of the present invention.
1 電子部品
2 回路基板
2a 第1の表面
2b 第2の表面
21 第1の接続部
22 第2の接続部
23 電線
24 貫通孔
24’ 貫通孔
25 第1の回路基板
26 第2の回路基板
27 第3の回路基板
28 高さ調整板
29 補強板
291 カバー板
T 接続構造
R 収容スペース
P プローブ針
D 試験下の装置
9 プリント基板
9’ 領域の一部
9a 第1の表面
9b 第2の表面
91 第1の接続部
92 第2の接続部
93 電線
94 貫通孔
A 領域
B 領域
1 Electronic component 2
Claims (12)
軸方向の両面に第1の表面及び第2の表面を有すると共に、複数の第1の接続部及び複数の第2の接続部を有する回路基板を備え、
前記第1の接続部は、前記試験機に電気的に接続され、前記第2の接続部は、前記プローブ針に電気的に接続され、
前記第1の表面は、前記試験機の方向に対向し、前記第2の表面は、前記プローブ針の方向に対向し、
前記回路基板は、前記第2の表面上に収容スペースを備え、
前記収容スペースに、電子部品が配置されることを特徴とするプローブカード。 A probe card that is connected to a testing machine and multiple probe needles.
A circuit board having a first surface and a second surface on both sides in the axial direction, and having a plurality of first connections and a plurality of second connections is provided.
The first connection is electrically connected to the testing machine and the second connection is electrically connected to the probe needle.
The first surface faces the direction of the testing machine, and the second surface faces the direction of the probe needle.
The circuit board comprises a storage space on the second surface.
A probe card characterized in that electronic components are arranged in the accommodation space.
前記複数のプリント回路基板のうちの1つは、前記プローブ針に対向する前記第2の表面を有し、
前記収容スペースは、前記複数のプリント回路基板のうちの1つの上に形成されていることを特徴とする請求項1に記載のプローブカード。 The circuit board includes a plurality of printed circuit boards.
One of the plurality of printed circuit boards has the second surface facing the probe needle.
The probe card according to claim 1, wherein the accommodation space is formed on one of the plurality of printed circuit boards.
前記回路基板の前記第2の表面には、前記収容スペースを形成するための補強板が設けられ、
前記補強板の材料は、前記プリント回路基板の材料とは異なることを特徴とする請求項1に記載のプローブカード。 The circuit board includes a multi-layer printed circuit board.
A reinforcing plate for forming the accommodation space is provided on the second surface of the circuit board.
The probe card according to claim 1, wherein the material of the reinforcing plate is different from the material of the printed circuit board.
異なる前記キャビティに配置された前記電子部品は、前記回路基板の前記電線又は前記貫通孔を介して、互いに接続されていることを特徴とする請求項6に記載のプローブカード。 The circuit board has a plurality of cavities and has a plurality of cavities.
The probe card according to claim 6, wherein the electronic components arranged in different cavities are connected to each other via the electric wire or the through hole of the circuit board.
前記第2の接続部は、前記回路基板の径方向の内側に配置されていることを特徴とする請求項1から5のいずれか1項に記載のプローブカード。 The first connection portion is arranged outside the circuit board in the radial direction.
The probe card according to any one of claims 1 to 5, wherein the second connection portion is arranged inside the circuit board in the radial direction.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962939695P | 2019-11-25 | 2019-11-25 | |
US62/939,695 | 2019-11-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021144023A true JP2021144023A (en) | 2021-09-24 |
JP7394274B2 JP7394274B2 (en) | 2023-12-08 |
Family
ID=75923401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020195544A Active JP7394274B2 (en) | 2019-11-25 | 2020-11-25 | probe card |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7394274B2 (en) |
KR (1) | KR102641270B1 (en) |
CN (1) | CN112834790A (en) |
TW (1) | TWI801778B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102584360B1 (en) * | 2022-02-24 | 2023-10-05 | 가천대학교 산학협력단 | Planar transformer and method for manufacturing thereof |
KR102475091B1 (en) * | 2022-08-23 | 2022-12-07 | 주식회사 프로이천 | Contact pin including probe needle |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001050979A (en) * | 1999-08-10 | 2001-02-23 | Tokyo Electron Ltd | Probe card |
JP2008197118A (en) * | 2001-07-11 | 2008-08-28 | Formfactor Inc | Method of manufacturing probe card |
JP2010025765A (en) * | 2008-07-18 | 2010-02-04 | Tokyo Electron Ltd | Contact structure for inspection |
JP2013145210A (en) * | 2012-01-16 | 2013-07-25 | Micronics Japan Co Ltd | Substrate-laminated type probe card |
JP2014025761A (en) * | 2012-07-25 | 2014-02-06 | Micronics Japan Co Ltd | Probe card and inspection device |
JP2015025803A (en) * | 2013-07-26 | 2015-02-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Board for probe card embedded with capacitor, method of manufacturing the same, and probe card |
JP2015132524A (en) * | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | Test apparatus |
JP2016075636A (en) * | 2014-10-08 | 2016-05-12 | 株式会社日本マイクロニクス | Probe card |
JP2018510355A (en) * | 2015-03-31 | 2018-04-12 | テクノプローベ エス.ピー.エー. | Probe card for electronic equipment test equipment with enhanced filtering characteristics |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW390572U (en) * | 1998-06-26 | 2000-05-11 | Ansy Electronics Co Ltd | Compound steel mold of spreading glue for a printed circuit board |
JP2007080976A (en) | 2005-09-12 | 2007-03-29 | Shinko Electric Ind Co Ltd | Multilayer circuit substrate, its manufacturing method, and electronic component package |
TWI416121B (en) * | 2009-11-04 | 2013-11-21 | Mjc Probe Inc | Probe card |
TWM486771U (en) * | 2014-01-24 | 2014-09-21 | Sitronix Technology Corp | Active probe card |
US9759745B2 (en) * | 2014-04-29 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Probe card |
TWI583961B (en) * | 2015-06-05 | 2017-05-21 | Mpi Corp | Probe module with feedback test function (1) |
-
2020
- 2020-11-25 JP JP2020195544A patent/JP7394274B2/en active Active
- 2020-11-25 CN CN202011339561.6A patent/CN112834790A/en active Pending
- 2020-11-25 TW TW109141385A patent/TWI801778B/en active
- 2020-11-25 KR KR1020200160504A patent/KR102641270B1/en active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001050979A (en) * | 1999-08-10 | 2001-02-23 | Tokyo Electron Ltd | Probe card |
JP2008197118A (en) * | 2001-07-11 | 2008-08-28 | Formfactor Inc | Method of manufacturing probe card |
JP2010025765A (en) * | 2008-07-18 | 2010-02-04 | Tokyo Electron Ltd | Contact structure for inspection |
JP2013145210A (en) * | 2012-01-16 | 2013-07-25 | Micronics Japan Co Ltd | Substrate-laminated type probe card |
JP2014025761A (en) * | 2012-07-25 | 2014-02-06 | Micronics Japan Co Ltd | Probe card and inspection device |
JP2015025803A (en) * | 2013-07-26 | 2015-02-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Board for probe card embedded with capacitor, method of manufacturing the same, and probe card |
JP2015132524A (en) * | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | Test apparatus |
JP2016075636A (en) * | 2014-10-08 | 2016-05-12 | 株式会社日本マイクロニクス | Probe card |
JP2018510355A (en) * | 2015-03-31 | 2018-04-12 | テクノプローベ エス.ピー.エー. | Probe card for electronic equipment test equipment with enhanced filtering characteristics |
Also Published As
Publication number | Publication date |
---|---|
TW202124974A (en) | 2021-07-01 |
JP7394274B2 (en) | 2023-12-08 |
TWI801778B (en) | 2023-05-11 |
KR102641270B1 (en) | 2024-02-27 |
KR20210065060A (en) | 2021-06-03 |
CN112834790A (en) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394268B2 (en) | Carrier for test, burn-in, and first level packaging | |
KR101426568B1 (en) | Semiconductor device | |
US7269021B2 (en) | Smart card containing a carrier body for receiving at least one system component having a plurality of electrical components and uniting electrical functions for operating the smart card | |
JP6157047B2 (en) | IC device socket | |
US7880491B2 (en) | Multilayer semiconductor device | |
JP2021144023A (en) | Probe card | |
JP5371932B2 (en) | Module board | |
JPH0621173A (en) | Manufacture of semiconductor device provided with contact for test use only | |
KR20120024099A (en) | Multi-chip package and method of manufacturing the same | |
JP2014025761A (en) | Probe card and inspection device | |
US10753960B2 (en) | Probe card and signal path switching module assembly | |
WO1996013854A1 (en) | Thermally and electrically enhanced plastic pin grid array (ppga) package | |
KR20080080296A (en) | High density three dimensional semiconductor die package | |
EP2071680A1 (en) | Socket, module board, and inspection system using the module board | |
US5917330A (en) | Probe ring having electrical components affixed thereto and related apparatus and processes | |
JP2011075313A (en) | Ic device testing socket | |
US8631706B2 (en) | Noise suppressor for semiconductor packages | |
CN101251550A (en) | Multiplicity type contact test tablet | |
JP2004233155A (en) | Probe card and method of inspecting semiconductor chip | |
US20100060308A1 (en) | Semiconductor module | |
JP6484532B2 (en) | IC device socket | |
JP2016153796A (en) | Ic device testing socket | |
JP2018009994A (en) | Socket for ic device | |
JP2004193300A (en) | Auxiliary package for wiring | |
JPH06222109A (en) | Integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201125 |
|
AA79 | Non-delivery of priority document |
Free format text: JAPANESE INTERMEDIATE CODE: A24379 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230807 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20231013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20231013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7394274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |