JP2021141771A - Voltage conversion device - Google Patents
Voltage conversion device Download PDFInfo
- Publication number
- JP2021141771A JP2021141771A JP2020039442A JP2020039442A JP2021141771A JP 2021141771 A JP2021141771 A JP 2021141771A JP 2020039442 A JP2020039442 A JP 2020039442A JP 2020039442 A JP2020039442 A JP 2020039442A JP 2021141771 A JP2021141771 A JP 2021141771A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- circuits
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 18
- 239000002131 composite material Substances 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 description 20
- 238000004804 winding Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電圧変換装置に関する。 The present invention relates to a voltage converter.
従来、1つのインバータと1つのトランスとを利用して異なる2つの電圧を出力する絶縁型DC/DCコンバータ(電圧変換装置)が提案されている(非特許文献1参照)。 Conventionally, an isolated DC / DC converter (voltage converter) that outputs two different voltages by using one inverter and one transformer has been proposed (see Non-Patent Document 1).
図4は、比較例に係る電圧変換装置を示す回路構成図である。図4に示すように、電圧変換装置100は、1次側回路110と、2次側回路120と、絶縁トランスITとを備えて構成されている。1次側回路110は、電源に接続され、複数のスイッチング素子S1〜S4を有したインバータ回路111を備えている。複数のスイッチング素子S1〜S4は、所定のデューティ比Dと周波数fとでスイッチングされる。絶縁トランスITの1次側巻線IT1には、入力電圧Vとデューティ比Dとによって定まる大きさの電圧が周波数fで印加される。
FIG. 4 is a circuit configuration diagram showing a voltage conversion device according to a comparative example. As shown in FIG. 4, the
2次側回路120は、第1の出力回路121と、第2の出力回路122と、フィルタ回路123とを備えている。第1の出力回路121は、絶縁トランスITの2次側巻線IT2と第1負荷Lo1との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。第2の出力回路122についても第1の出力回路121と同様に、絶縁トランスITの2次側巻線IT2と第2負荷Lo2との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。
The
フィルタ回路123は、絶縁トランスITの2次側巻線IT2と第2の出力回路122との間に介在されるものであり、直列LCフィルタ回路123aと、並列LCフィルタ回路123bとを備えている。直列LCフィルタ回路123aは、電圧の周波数に応じてインピーダンスが変化する回路であり、並列LCフィルタ回路123bは後段回路(第2の出力回路122)との干渉を防ぐ回路である。
The
図5は、図4に示した直列LCフィルタ回路123aのインピーダンス特性を示す図である。図5に示すように、直列LCフィルタ回路123aは、所定周波数f’以上の領域において周波数が大きくなるに従ってインピーダンスZが大きくなる特性を有している。
FIG. 5 is a diagram showing the impedance characteristics of the series
このような比較例に係る電圧変換装置100は、第1負荷Lo1の抵抗が小さく、第2負荷Lo2の抵抗が大きい場合、以下のように動作する。まず、第1負荷Lo1の抵抗の大きさに合わせてインバータ回路111のスイッチング時におけるデューティ比Dが決定される。ここで、第1負荷Lo1の抵抗が小さいので必要な電流値が大きくなり、デューティ比Dも大きくなる。また、第2負荷Lo2の抵抗の大きさに合わせてインバータ回路111のスイッチング時における周波数fが決定される。ここで、第2負荷Lo2の抵抗が大きいことから必要な電流値が小さくなりインピーダンスZが大きくなるように周波数fが決定される。そして、決定されたデューティ比Dと周波数fとが達成されるように複数のスイッチング素子S1〜S4がスイッチングされる。
The
2次側回路120においては、デューティ比Dに応じた電力が得られるが第1負荷Lo1の抵抗の大きさに合わせてデューティ比Dが決定されているため、第1の出力回路121に供給される電力については、第2の出力回路122に供給される電力分だけ不足する。よって、不足分を補うため第1の出力回路121のフィードバック信号(実電圧Vd)に基づいて1次側回路110におけるインバータ回路111のデューティ比Dが大きくされる。デューティ比Dが大きくなった結果、第2の出力回路122のフィードバック信号(実電圧Vf)が指令電圧Vf*を超えることとなり、実電圧Vfを抑えるべく周波数fが大きくなる。周波数fが大きくなったことによってカットされた電力は第1の出力回路121に伝送される。
In the
周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vd*に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vd*を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、それを保証するため周波数fが小さくなりインピーダンスZも小さくなる。インピーダンスZが小さくなると第1の出力回路121に供給される実電圧Vdが小さくなる。以降は、指令電圧Vd*,Vf*が達成されるまで、上記を繰り返すこととなる。
If the actual voltage Vd of the
しかし、非特許文献1に記載の電圧変換装置は、第1負荷Lo1の抵抗が大きく、第2負荷Lo2の抵抗が小さい場合には、以下のように要求を満たせなくなる。まず、第1負荷Lo1の抵抗が大きいので必要な電流値が小さくなり、デューティ比Dも小さくなる。また、第2負荷Lo2の抵抗が小さいことから必要な電流値が大きくなりインピーダンスZが小さくなるように周波数fが決定される。その後、インピーダンスZが最小となる周波数fで動作させても、第1負荷Lo1の大きい抵抗に合わせてデューティ比Dが決定されることからデューティ比Dは第2負荷Lo2側からの指令電圧Vf*を満たすまで大きくなることはなく、指令電圧Vf*を満たすことができない。
However, the voltage converter described in
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することにある。 The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a voltage conversion device capable of outputting a voltage more appropriately to a load. ..
本発明に係る電力変換装置は、電源に接続され、スイッチング素子により1次側出力電圧を制御する1次側回路と、異なる指令電圧に応じた要求出力電圧を出力するための複数の出力回路を含む2次側回路と、前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧に応じた電圧を前記2次側回路に供給するトランスと、前記複数の出力回路それぞれの出力電圧を検出する複数の電圧検出部と、前記複数の電圧検出部のそれぞれにより検出されたそれぞれの出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、前記2次側回路は、前記トランスと前記複数の出力回路それぞれとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路を有し、各前記フィルタ回路は、他の前記フィルタ回路と前記特定の周波数が異なっており、前記制御信号生成部は、前記差分に基づいて、各前記フィルタ回路のそれぞれの前記特定の周波数に対応した単位波形信号の振幅を調整すると共に、振幅が調整されたそれぞれの単位波形信号の合成波に基づいて制御信号を生成する。 The power conversion device according to the present invention includes a primary side circuit that is connected to a power source and controls the primary side output voltage by a switching element, and a plurality of output circuits for outputting a required output voltage according to different command voltages. A transformer that insulates between the secondary side circuit including the primary side circuit, the primary side circuit, and the secondary side circuit, and supplies a voltage corresponding to the primary side output voltage to the secondary side circuit, and the plurality of transformers. The switching element is switched based on the difference between the plurality of voltage detectors that detect the output voltage of each output circuit and the respective output voltages detected by each of the plurality of voltage detectors and the respective command voltage. A control signal generator for generating a control signal for the purpose is provided, and the secondary circuit is a filter circuit that transmits a frequency signal corresponding to a specific frequency between the transformer and each of the plurality of output circuits. Each of the filter circuits has a different frequency from the other filter circuits, and the control signal generator sets the specific frequency of each of the filter circuits based on the difference. The amplitude of the corresponding unit waveform signal is adjusted, and a control signal is generated based on the composite wave of each unit waveform signal whose amplitude has been adjusted.
本発明によれば、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することができる。 According to the present invention, it is possible to provide a voltage conversion device capable of outputting a voltage more appropriately with respect to a load.
以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。 Hereinafter, the present invention will be described with reference to preferred embodiments. The present invention is not limited to the embodiments shown below, and can be appropriately modified without departing from the spirit of the present invention. Further, in the embodiments shown below, some parts of the configuration are omitted from the illustration and description, but the details of the omitted technology are within a range that does not conflict with the contents described below. Needless to say, publicly known or well-known techniques are appropriately applied.
図1は、本実施形態に係る電圧変換装置の回路構成図である。本実施形態に係る電圧変換装置1は、例えば、車両に搭載されるものであり、1つの電源Eを利用して、異なる指令電圧に応じた複数の要求出力電圧を出力する装置であり、直流電圧から直流電圧に変換するDC/DCコンバータである。電圧変換装置1は、1次側回路10と、2次側回路20と、絶縁トランス(トランス)Tと、制御部(制御信号生成部)30とを備える。なお、1次側回路10と、2次側回路20との間は、絶縁トランスTにより絶縁されている。
FIG. 1 is a circuit configuration diagram of the voltage conversion device according to the present embodiment. The
1次側回路10は、入力側が直流の電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1と接続されるものであり、インバータ回路11を有して構成されている。1次側回路10は、1次側出力電圧Vt1を絶縁トランスTに印加するものである。
The
電源Eは、例えば充放電を繰り返すことができる2次電池であり、直流電圧を出力側(絶縁トランスT側)に出力するものである。電源Eは、出力側がインバータ回路11に接続され、直流電圧をインバータ回路11に印加するものである。 The power source E is, for example, a secondary battery capable of repeating charging and discharging, and outputs a DC voltage to the output side (isolation transformer T side). The output side of the power supply E is connected to the inverter circuit 11, and a DC voltage is applied to the inverter circuit 11.
インバータ回路11は、複数のスイッチング素子SWを備え、複数のスイッチング素子SWのスイッチングによって電圧パルス信号を生成するものであって、絶縁トランスTに印加される1次側出力電圧Vt1を制御するものである。インバータ回路11は、入力側が電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1に接続されている。 The inverter circuit 11 includes a plurality of switching elements SW, generates a voltage pulse signal by switching the plurality of switching elements SW, and controls the primary output voltage Vt1 applied to the isolation transformer T. be. In the inverter circuit 11, the input side is connected to the power supply E, and the output side is connected to the primary winding T1 of the isolation transformer T.
なお、インバータ回路11は、図1において2つのスイッチング素子SWが図示されているが、特に2つに限らず、1つ又は3つ以上を備えていてもよい。また、インバータ回路11は、スイッチング素子SWのスイッチングによって1次側出力電圧Vt1を制御することができれば、どのような構成であってもよい。 Although the inverter circuit 11 shows two switching elements SW in FIG. 1, the inverter circuit 11 is not particularly limited to two, and may include one or three or more. Further, the inverter circuit 11 may have any configuration as long as the primary output voltage Vt1 can be controlled by switching the switching element SW.
絶縁トランスTは、1次側回路10と2次側回路20との間を絶縁するものであって、1次側巻線T1と2次側巻線T2とを備えている。この絶縁トランスTは、1次側回路10の1次側出力電圧Vt1に対応する2次側出力電圧Vt2を2次側回路20に供給する。すなわち絶縁トランスTは、1次側巻線T1と2次側巻線T2との巻線比に応じた交番電圧を2次側回路20に印加する。
The isolation transformer T insulates between the
2次側回路20は、絶縁トランスTの2次側巻線T2と接続されるものであり、異なる指令電圧に応じた要求出力電圧を出力する複数(n(nは2以上の自然数)個)の出力回路201〜20nを含んで構成されている。
The
各出力回路201〜20nは、絶縁トランスTの2次側巻線T2から複数に並列に分岐された分岐先において設けられており、それぞれが整流回路211〜21nと、電圧検出部221〜22nとを備えている。各整流回路211〜21nは、いわゆる全波整流回路であって、スイッチング素子、インダクタンス、及びコンデンサを備えて構成されている。なお、整流回路211〜21nは、全波整流できるものであれば、その回路構成を問うものではない。各電圧検出部221〜22nは、各出力回路201〜20nの出力電圧V1〜Vnを検出するものである。各電圧検出部221〜22nは、それぞれの整流回路211〜21n及びそれぞれの負荷(図示せず)と並列接続されている。複数の電圧検出部221〜22nは、複数の出力回路201〜20nの出力電圧V1〜Vnに応じた信号を制御部30に送信する。
Each
制御部30は、インバータ回路11を構成する複数のスイッチング素子SWをスイッチング制御することで、1次側出力電圧Vt1を制御するものである。この制御部30は、各出力回路201〜20nが負荷に供給すべき要求出力電圧(すなわち指令電圧V1 *〜Vn *)と、各電圧検出部221〜22nにより検出された各出力回路201〜20nの出力電圧V1〜Vnとの差分に基づいて、複数のスイッチング素子SWをスイッチングするための制御信号を生成するものである。指令電圧V1 *〜Vn *の情報については、例えば制御部30に予め格納される等して制御部30に保有されている。
The
また、2次側回路20は、絶縁トランスT(2次側巻線T2)と複数の出力回路201〜20nとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路401〜40nを備えている。各フィルタ回路401〜40nは、直列LCフィルタ回路411〜41nと、並列LCフィルタ回路421〜42nとを備えている。
Further, the secondary side circuit 20 is a filter circuit 40 1 that transmits a frequency signal corresponding to a specific frequency between the isolation transformer T (secondary side winding T2) and the plurality of
各直列LCフィルタ回路411〜41nは、特定の周波数(共振周波数)において充分にインピーダンスZが小さくされたものである。特に、各直列LCフィルタ回路411〜41nは、他の直列LCフィルタ回路411〜41nの特定の周波数において充分にインピーダンスZが大きくされている。すなわち、複数の直列LCフィルタ回路411〜41nは、他の直列LCフィルタ回路411〜41nと特定の周波数が異なっており、各直列LCフィルタ回路411〜41nは、他の直列LCフィルタ回路411〜41nが透過する周波数信号を略透過しないこととなる。各並列LCフィルタ回路421〜42nは、後段回路(整流回路211〜21n)との干渉を防ぐための回路である。 Each series LC filter circuit 41 1 to 41 n has an impedance Z sufficiently reduced at a specific frequency (resonance frequency). In particular, the impedance Z of each of the series LC filter circuits 41 1 to 41 n is sufficiently increased at a specific frequency of the other series LC filter circuits 41 1 to 41 n. That is, the plurality of series LC filter circuits 41 1 to 41 n have different specific frequencies from the other series LC filter circuits 41 1 to 41 n, and each series LC filter circuit 41 1 to 41 n is different from the other series LC filter circuits 41 1 to 41 n. The frequency signals transmitted by the LC filter circuits 41 1 to 41 n are not substantially transmitted. Each of the parallel LC filter circuits 42 1 to 42 n is a circuit for preventing interference with a subsequent circuit (rectifier circuit 21 1 to 21 n).
図2は、複数の直列LCフィルタ回路411〜41nのインピーダンス特性を示す図である。図2に示すように、例えば第1直列LCフィルタ回路411は、特定の周波数f1においてインピーダンスZが小さく、第2〜第n直列LCフィルタ回路412〜41nの特定の周波数f2〜fnにおいてはインピーダンスZが充分に大きくされている。また、第2直列LCフィルタ回路412についても同様に、特定の周波数f2においてインピーダンスZが小さく、第1及び第3〜第n直列LCフィルタ回路411,413〜41nの特定の周波数f1,f3〜fnにおいてはインピーダンスZが充分に大きくされている。第3〜第n直列LCフィルタ回路413〜41nについても同様である。 FIG. 2 is a diagram showing impedance characteristics of a plurality of series LC filter circuits 41 1 to 41 n. As shown in FIG. 2, for example, the first series LC filter circuit 41 1 has a small impedance Z at a specific frequency f 1 , and the second to nth series LC filter circuits 41 2 to 41 n have specific frequencies f 2 to 41 n. At f n , the impedance Z is sufficiently large. Similarly, for the second series LC filter circuit 41 2, small impedance Z at a specific frequency f 2, the first and third to n series LC filter circuit 41 1, 41 3 to 41 specific frequencies of n Impedance Z is sufficiently large in f 1 , f 3 to f n. The same applies to the third to nth series LC filter circuits 41 3 to 41 n.
図3は、図1に示した制御部30の詳細を示すブロック図である。図3に示す制御部30は、複数の振幅記憶部311〜31nと、複数の単位周波数記憶部321〜32nと、複数の乗算部331〜33nと、加算部34と、PWM信号生成部35とを備えている。
FIG. 3 is a block diagram showing details of the
複数の振幅記憶部311〜31nは、各出力回路201〜20nの指令電圧V1 *〜Vn *と、各電圧検出部221〜22nにより検出された各出力回路201〜20nの出力電圧V1〜Vnとの差分に対する振幅の情報を記憶したものである。例えば第1振幅記憶部311は、指令電圧V1 *に対して検出された出力電圧V1が大きければ、振幅を小さくし、指令電圧V1 *に対して検出された出力電圧V1が小さければ、振幅を大きくする情報を記憶している。第2〜第n振幅記憶部312〜31nについても同様である。なお、図3において複数の振幅記憶部311〜31nは、差分に対して振幅が比例関係となるように概念的に図示されているが、これは概念的に図示したものに過ぎず、図示の内容に限られるものではない。
Multiple
複数の単位周波数記憶部321〜32nは、各直列LCフィルタ回路411〜41nの特定の周波数に対応した単位正弦波(単位波形信号)を記憶したものである。すなわち、例えば第1単位周波数記憶部321は、周波数f1となる正弦波を記憶している。第2〜第n単位周波数記憶部322〜32nについても同様に周波数f2〜fnとなる正弦波をそれぞれ記憶している。なお、複数の単位周波数記憶部321〜32nは、特定の周波数に対応した正弦波に限らず特定の周波数に対応していれば矩形波等を記憶していてもよい。 The plurality of unit frequency storage units 32 1 to 32 n store unit sine waves (unit waveform signals) corresponding to specific frequencies of the series LC filter circuits 41 1 to 41 n. That is, for example, the first unit frequency storage unit 32 1 stores a sine wave having a frequency f 1. Similarly, the second to nth unit frequency storage units 32 2 to 32 n also store sine waves having frequencies f 2 to f n, respectively. The plurality of unit frequency storage units 32 1 to 32 n may store not only a sine wave corresponding to a specific frequency but also a rectangular wave or the like as long as it corresponds to a specific frequency.
複数の乗算部331〜33nは、複数の振幅記憶部311〜31nの情報に基づいて出力される振幅と、複数の単位周波数記憶部321〜32nの単位正弦波とを乗算することにより、上記差分に基づいて振幅が調整された特定の周波数の正弦波を生成するものである。例えば第1乗算部331は、上記差分と第1振幅記憶部311の情報とに基づいて大きさが調整された振幅と、第1単位周波数記憶部321の単位正弦波(周波数f1)とを乗算することとなる。第2〜第n乗算部332〜33nについても同様である。 The plurality of multiplication units 33 1 to 33 n multiply the amplitude output based on the information of the plurality of amplitude storage units 31 1 to 31 n by the unit sine wave of the plurality of unit frequency storage units 32 1 to 32 n. By doing so, a sine wave having a specific frequency whose amplitude is adjusted based on the above difference is generated. For example, the first multiplier unit 33 1, the difference and the first amplitude memory 31 and the amplitude magnitude is adjusted based on the first information, the first unit frequency unit sine wave of the storage unit 32 1 (frequency f 1 ) And will be multiplied. The same applies to the second to nth multiplication units 33 2 to 33 n.
加算部34は、複数の乗算部331〜33nによって生成された各信号を加算するものである。加算部34によって得られる信号は、複数の乗算部331〜33nによって生成された各信号を重ね合わせた合成波となる。
The
PWM信号生成部35は、加算部34からの信号を入力すると共に、例えば三角波との比較等を行って、複数のスイッチング素子SWをスイッチングするための制御信号を生成するものである。
The PWM
次に、本実施形態に係る電圧変換装置1の動作を説明する。まず、制御部30は、上記差分(初回の電圧検出部221〜22nからの信号が得られていない段階においては任意の値も可)と複数の振幅記憶部311〜31nの情報とに基づいて振幅の大きさを決定する。次に、制御部30は、複数の振幅記憶部311〜31nの情報に基づいて決定された振幅と、複数の単位周波数記憶部321〜32nに記憶される単位正弦波とを複数の乗算部331〜33nにて乗算処理し、加算部34によって加算処理してPWM信号生成部35に出力する。PWM信号生成部35は、三角波比較方式等によって制御信号を生成する。制御部30は、このようにして生成された制御信号に基づいて、複数のスイッチング素子SWをスイッチングする。
Next, the operation of the
これにより、絶縁トランスTの1次側巻線T1には、スイッチング制御に応じた1次側出力電圧Vt1が印加され、2次側回路20には、1次側出力電圧Vt1に対応する2次側出力電圧Vt2が供給される。このうち周波数f1に対応する信号成分は第1フィルタ回路401を透過して第1の出力回路201に供給される。また、周波数f2に対応する信号成分は第2フィルタ回路402を透過して第2の出力回路202に供給される。他の周波数f3〜fnについても同様である。
As a result, the primary side output voltage Vt1 corresponding to the switching control is applied to the primary side winding T1 of the isolation transformer T, and the
この状態において、複数の電圧検出部221〜22nは、それぞれが各出力回路201〜20nの出力電圧V1〜Vnを検出し、制御部30にフィードバックする。
In this state, each of the plurality of voltage detection units 22 1 to 22 n detects the output voltages V 1 to V n of the
これにより、制御部30は、複数の振幅記憶部311〜31nの情報と、フィードバックされた出力電圧V1〜Vnと出力すべき要求出力電圧(すなわち指令電圧V1 *〜Vn *)との差分とに基づいて、振幅を決定(調整)する。その後、制御部30は、乗算部331〜33nにより単位正弦波との乗算を行い、加算部34による加算を経て、PWM信号生成部35により制御信号を生成する。
As a result, the
以後、上記動作を繰り返すことにより、各出力回路201〜20nには指令電圧V1 *〜Vn *に応じた要求出力電圧が供給されることとなり、各出力回路201〜20nは要求出力電圧を負荷に対して出力することとなる。
Thereafter, by repeating the above operation, becomes that the requested output voltage corresponding to the command voltage V 1 * ~V n * is supplied to the
このようにして、本実施形態に係る電圧変換装置1によれば、絶縁トランスTと複数の出力回路201〜20nそれぞれとの間に、特定の周波数f1〜fnに対応する周波数信号を透過させるフィルタ回路401〜40nを有し、制御部30は、電圧検出部221〜22nのそれぞれにより検出されたそれぞれの出力電圧V1〜Vnとそれぞれの指令電圧V1 *〜Vn *との差分に基づいて、各フィルタ回路401〜40nのそれぞれの特定の周波数f1〜fnに対応した単位正弦波の振幅を調整すると共に、振幅が調整されたそれぞれの単位正弦波の合成波に基づいて制御信号を生成する。このため、対応する出力回路201〜20nの前段に設けられるフィルタ回路401〜40nの特定の周波数f1〜fnに応じた単位正弦波の振幅を調整して、その出力回路201〜20nに供給する電圧の大きさを適切化することができる。そして、このような振幅が調整された単位正弦波の合成波に基づいて制御信号を生成することから、2次側回路20には、合成波に応じた2次側出力電圧Vt2が供給されることとなり、この2次側出力電圧Vt2のうち特定の周波数成分のみが対応するフィルタ回路401〜40nを通じて出力回路201〜20nに供給されることとなる。従って、負荷条件に制約を受け難く、負荷に対してより適切に電圧を出力することができる電圧変換装置1を提供することができる。
In this way, according to the
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。 Although the present invention has been described above based on the embodiments, the present invention is not limited to the above-described embodiments, and modifications may be made without departing from the spirit of the present invention. It may be combined.
例えば本実施形態に係る電圧変換装置1において、1次側回路10は振幅及び周波数を変更できる回路であれば特に図示したものに限られるものではない。また、フィルタ回路401〜40nについても、図2に示すような特性を得ることができれば、特に直列LCフィルタ回路411〜41nに限られるものではない。
For example, in the
さらに、図2においては、第1の出力電圧201から第nの出力回路20nに対して、共振周波数(特定の周波数)を小さい順にf1〜fnと割り振っているが、特に順番を問うものではない。加えて、整流回路211〜21nは全波整流可能であれば、特に回路構成を問うものではない。
Further, in FIG. 2, the resonance frequencies (specific frequencies) are assigned as f 1 to f n in ascending order with respect to the first output voltage 201 to the
1 :電圧変換装置
10 :1次側回路
11 :インバータ回路
20 :2次側回路
201〜20n :出力回路
211〜21n :整流回路
221〜22n :電圧検出部
30 :制御部(制御信号生成部)
311〜31n :振幅記憶部
321〜32n :単位周波数記憶部
331〜33n :乗算部
34 :加算部
35 :PWM信号生成部
401〜40n :フィルタ回路
411〜41n :直列LCフィルタ回路
421〜42n :並列LCフィルタ回路
E :電源
SW :スイッチング素子
T :絶縁トランス(トランス)
T1 :1次側巻線
T2 :2次側巻線
V1〜Vn :出力電圧
V1 *〜Vn * :指令電圧
Vt1 :1次側出力電圧
Vt2 :2次側出力電圧
1: Voltage converter 10: Primary circuit 11: Inverter circuit 20:
31 1 to 31 n : Amplitude storage unit 32 1 to 32 n : Unit frequency storage unit 33 1 to 33 n : Multiplying unit 34: Adding unit 35: PWM signal generation unit 40 1 to 40 n : Filter circuit 41 1 to 41 n : series
T1: Primary winding T2: Secondary winding V 1 to V n : Output voltage V 1 * to V n * : Command voltage Vt1: Primary output voltage Vt2: Secondary output voltage
Claims (1)
異なる指令電圧に応じた要求出力電圧を出力するための複数の出力回路を含む2次側回路と、
前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧に応じた電圧を前記2次側回路に供給するトランスと、
前記複数の出力回路それぞれの出力電圧を検出する複数の電圧検出部と、
前記複数の電圧検出部のそれぞれにより検出されたそれぞれの出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、
前記2次側回路は、前記トランスと前記複数の出力回路それぞれとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路を有し、
各前記フィルタ回路は、他の前記フィルタ回路と前記特定の周波数が異なっており、
前記制御信号生成部は、前記差分に基づいて、各前記フィルタ回路のそれぞれの前記特定の周波数に対応した単位波形信号の振幅を調整すると共に、振幅が調整されたそれぞれの単位波形信号の合成波に基づいて制御信号を生成する
ことを特徴とする電圧変換装置。
A primary circuit that is connected to a power supply and controls the primary output voltage with a switching element.
A secondary circuit that includes multiple output circuits to output the required output voltage according to different command voltages,
A transformer that insulates between the primary side circuit and the secondary side circuit and supplies a voltage corresponding to the primary side output voltage to the secondary side circuit.
A plurality of voltage detectors for detecting the output voltage of each of the plurality of output circuits,
A control signal generation unit that generates a control signal for switching the switching element based on the difference between each output voltage detected by each of the plurality of voltage detection units and each command voltage is provided.
The secondary side circuit has a filter circuit for transmitting a frequency signal corresponding to a specific frequency between the transformer and each of the plurality of output circuits.
Each of the filter circuits differs from the other filter circuits in the specific frequency.
The control signal generation unit adjusts the amplitude of the unit waveform signal corresponding to the specific frequency of each of the filter circuits based on the difference, and the composite wave of each unit waveform signal whose amplitude is adjusted. A voltage converter characterized by generating a control signal based on.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039442A JP2021141771A (en) | 2020-03-09 | 2020-03-09 | Voltage conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039442A JP2021141771A (en) | 2020-03-09 | 2020-03-09 | Voltage conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021141771A true JP2021141771A (en) | 2021-09-16 |
Family
ID=77669716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020039442A Abandoned JP2021141771A (en) | 2020-03-09 | 2020-03-09 | Voltage conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021141771A (en) |
-
2020
- 2020-03-09 JP JP2020039442A patent/JP2021141771A/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ngo et al. | Single‐phase multilevel inverter based on switched‐capacitor structure | |
US7219673B2 (en) | Transformerless multi-level power converter | |
US8026639B1 (en) | Scheme for operation of step wave power converter | |
EP1968180B1 (en) | Multi level inverter using cascade configuration and control method thereof | |
EP3734828B1 (en) | Power conversion device | |
US20100045108A1 (en) | Power conversion architecture with zero common mode voltage | |
US20090244936A1 (en) | Three-phase inverter | |
JP2015527032A (en) | Expandable voltage-current link power electronics system for polyphase AC or DC loads | |
WO2017046910A1 (en) | Power conversion device | |
US7821802B2 (en) | Control method for direct power converter | |
US20160118904A1 (en) | Power conversion apparatus | |
Devi et al. | Comparative study on different five level inverter topologies | |
Ulrich et al. | Floating capacitor voltage regulation in diode clamped hybrid multilevel converters | |
JP2006238621A (en) | Uninterruptible power supply | |
JP2021141771A (en) | Voltage conversion device | |
Wiryajati et al. | Simple carrier based Space Vector PWM schemes of dual-inverter fed three-phase open-end winding motor drives with equal DC-link voltage | |
JPH1014108A (en) | Parallel-type active filter | |
KR20200083871A (en) | Integrated power supply for electric vehicle and method of controlling the same | |
JP2021141773A (en) | Voltage conversion device | |
JP4763322B2 (en) | High frequency superimposed power supply | |
JP7445462B2 (en) | voltage converter | |
Molli et al. | Transformer Cascaded 27-Level Multilevel Inverter for Medium-/High-Voltage PV System Integration | |
Zabihi et al. | A high voltage power converter with a frequency and voltage controller | |
JPS59117470A (en) | Power control circuit | |
Hatatah et al. | LQR Approach for Regulating Voltage and Power Flow through the Ports of a Medium Voltage Quad Active Bridge Solid State Transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20240419 |