JP7445462B2 - voltage converter - Google Patents
voltage converter Download PDFInfo
- Publication number
- JP7445462B2 JP7445462B2 JP2020039443A JP2020039443A JP7445462B2 JP 7445462 B2 JP7445462 B2 JP 7445462B2 JP 2020039443 A JP2020039443 A JP 2020039443A JP 2020039443 A JP2020039443 A JP 2020039443A JP 7445462 B2 JP7445462 B2 JP 7445462B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- frequency
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 description 16
- 238000004804 winding Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電圧変換装置に関する。 The present invention relates to a voltage converter.
従来、1つのインバータと1つのトランスとを利用して異なる2つの電圧を出力する絶縁型DC/DCコンバータ(電圧変換装置)が提案されている(非特許文献1参照)。 Conventionally, an isolated DC/DC converter (voltage converter) that outputs two different voltages using one inverter and one transformer has been proposed (see Non-Patent Document 1).
図4は、比較例に係る電圧変換装置を示す回路構成図である。図4に示すように、電圧変換装置100は、1次側回路110と、2次側回路120と、絶縁トランスITとを備えて構成されている。1次側回路110は、電源に接続され、複数のスイッチング素子S1~S4を有したインバータ回路111を備えている。複数のスイッチング素子S1~S4は、所定のデューティ比Dと周波数fとでスイッチングされる。絶縁トランスITの1次側巻線IT1には、入力電圧Vとデューティ比Dとによって定まる大きさの電圧が周波数fで印加される。
FIG. 4 is a circuit configuration diagram showing a voltage conversion device according to a comparative example. As shown in FIG. 4, the
2次側回路120は、第1の出力回路121と、第2の出力回路122と、フィルタ回路123とを備えている。第1の出力回路121は、絶縁トランスITの2次側巻線IT2と第1負荷Lo1との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。第2の出力回路122についても第1の出力回路121と同様に、絶縁トランスITの2次側巻線IT2と第2負荷Lo2との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。
The
フィルタ回路123は、絶縁トランスITの2次側巻線IT2と第2の出力回路122との間に介在されるものであり、直列LCフィルタ回路123aと、並列LCフィルタ回路123bとを備えている。直列LCフィルタ回路123aは、電圧の周波数に応じてインピーダンスが変化する回路であり、並列LCフィルタ回路123bは後段回路(第2の出力回路122)との干渉を防ぐ回路である。
The
図5は、図4に示した直列LCフィルタ回路123aのインピーダンス特性を示す図である。図5に示すように、直列LCフィルタ回路123aは、所定周波数f’以上の領域において周波数が大きくなるに従ってインピーダンスZが大きくなる特性を有している。
FIG. 5 is a diagram showing the impedance characteristics of the series
このような比較例に係る電圧変換装置100は、第1負荷Lo1の抵抗が小さく、第2負荷Lo2の抵抗が大きい場合、以下のように動作する。まず、第1負荷Lo1の抵抗の大きさに合わせてインバータ回路111のスイッチング時におけるデューティ比Dが決定される。ここで、第1負荷Lo1の抵抗が小さいので必要な電流値が大きくなり、デューティ比Dも大きくなる。また、第2負荷Lo2の抵抗の大きさに合わせてインバータ回路111のスイッチング時における周波数fが決定される。ここで、第2負荷Lo2の抵抗が大きいことから必要な電流値が小さくなりインピーダンスZが大きくなるように周波数fが決定される。そして、決定されたデューティ比Dと周波数fとが達成されるように複数のスイッチング素子S1~S4がスイッチングされる。
The
2次側回路120においては、デューティ比Dに応じた電力が得られるが第1負荷Lo1の抵抗の大きさに合わせてデューティ比Dが決定されているため、第1の出力回路121に供給される電力については、第2の出力回路122に供給される電力分だけ不足する。よって、不足分を補うため第1の出力回路121のフィードバック信号(実電圧Vd)に基づいて1次側回路110におけるインバータ回路111のデューティ比Dが大きくされる。デューティ比Dが大きくなった結果、第2の出力回路122のフィードバック信号(実電圧Vf)が指令電圧Vf*を超えることとなり、実電圧Vfを抑えるべく周波数fが大きくなる。周波数fが大きくなったことによってカットされた電力は第1の出力回路121に伝送される。
In the
周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vd*に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vd*を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、それを保証するため周波数fが小さくなりインピーダンスZも小さくなる。インピーダンスZが小さくなると第1の出力回路121に供給される実電圧Vdが小さくなる。以降は、指令電圧Vd*,Vf*が達成されるまで、上記を繰り返すこととなる。
If the actual voltage Vd of the
しかし、非特許文献1に記載の電圧変換装置は、第1負荷Lo1の抵抗が大きく、第2負荷Lo2の抵抗が小さい場合には、以下のように要求を満たせなくなる。まず、第1負荷Lo1の抵抗が大きいので必要な電流値が小さくなり、デューティ比Dも小さくなる。また、第2負荷Lo2の抵抗が小さいことから必要な電流値が大きくなりインピーダンスZが小さくなるように周波数fが決定される。その後、インピーダンスZが最小となる周波数fで動作させても、第1負荷Lo1の大きい抵抗に合わせてデューティ比Dが決定されることからデューティ比Dは第2負荷Lo2側からの指令電圧Vf*を満たすまで大きくなることはなく、指令電圧Vf*を満たすことができない。
However, when the resistance of the first load Lo1 is large and the resistance of the second load Lo2 is small, the voltage conversion device described in
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することにある。 The present invention has been made to solve such conventional problems, and its purpose is to provide a voltage converter that can more appropriately output voltage to a load. .
本発明に係る電圧変換装置は、電源に接続され、スイッチング素子により1次側出力電圧を制御する1次側回路と、互いに異なる指令電圧に応じた第1及び第2の要求出力電圧を出力するための第1及び第2の出力回路を含む2次側回路と、前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧を前記2次側回路に供給するトランスと、前記第1及び第2の出力回路それぞれの出力電圧を検出する第1及び第2の電圧検出部と、前記第1及び第2の出力回路それぞれの出力電流を検出する第1及び第2の電流検出部と、前記第1及び第2の電圧検出部のそれぞれにより検出された第1及び第2の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、前記2次側回路は、前記トランスと前記第1の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第1のフィルタ回路と、前記トランスと前記第2の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第2のフィルタ回路と、を有し、前記制御信号生成部は、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する。 The voltage conversion device according to the present invention includes a primary side circuit that is connected to a power source and controls a primary side output voltage using a switching element, and outputs first and second required output voltages according to mutually different command voltages. a secondary side circuit including first and second output circuits for the purpose of the present invention, and insulating between the primary side circuit and the secondary side circuit, and supplying the primary side output voltage to the secondary side circuit. a transformer that detects output voltages of the first and second output circuits, first and second voltage detection units that detect output voltages of the first and second output circuits, and first and second voltage detection units that detect output currents of the first and second output circuits, respectively; Switching the switching element based on the difference between the first and second output voltages detected by each of the second current detection section and the first and second voltage detection sections and the respective command voltages. a control signal generating section that generates a control signal for the first output circuit, and the secondary side circuit includes a secondary side circuit having a characteristic that the impedance increases as the frequency decreases between the transformer and the first output circuit. and a second filter circuit between the transformer and the second output circuit, the second filter circuit having a characteristic that the impedance increases as the frequency increases, and the control signal generation section includes: The control signal is controlled based on the difference between the detected output voltage and the command voltage of the first and second output circuits, which has a larger required power determined from the detected output current and the respective command voltages. The duty ratio is determined, and the difference between the detected output voltage and the command voltage of the first and second output circuits, which has the smaller required power calculated from the detected output current and the respective command voltages, is determined. The frequency of the control signal is determined based on the frequency of the control signal.
本発明によれば、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することができる。 According to the present invention, it is possible to provide a voltage conversion device that can more appropriately output voltage to a load.
以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。 Hereinafter, the present invention will be explained along with preferred embodiments. Note that the present invention is not limited to the embodiments shown below, and can be modified as appropriate without departing from the spirit of the present invention. In addition, in the embodiments described below, illustrations and explanations of some components are omitted, but the details of the omitted techniques will be described within the scope of not contradicting the content described below. It goes without saying that publicly known or well-known techniques are applied as appropriate.
図1は、本実施形態に係る電圧変換装置の回路構成図である。本実施形態に係る電圧変換装置1は、例えば、車両に搭載されるものであり、1つの電源Eを利用して、異なる指令電圧に応じた複数の要求出力電圧を出力する装置であり、直流電圧から直流電圧に変換するDC/DCコンバータである。電圧変換装置1は、1次側回路10と、2次側回路20と、絶縁トランス(トランス)Tと、制御部(制御信号生成部)30とを備える。なお、1次側回路10と、2次側回路20との間は、絶縁トランスTにより絶縁されている。
FIG. 1 is a circuit configuration diagram of a voltage converter according to this embodiment. The
1次側回路10は、入力側が直流の電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1と接続されるものであり、インバータ回路11を有して構成されている。1次側回路10は、1次側出力電圧Vt1を絶縁トランスTに印加するものである。
The
電源Eは、例えば充放電を繰り返すことができる2次電池であり、直流電圧を出力側(絶縁トランスT側)に出力するものである。電源Eは、出力側がインバータ回路11に接続され、直流電圧をインバータ回路11に印加するものである。
The power source E is, for example, a secondary battery that can be repeatedly charged and discharged, and outputs a DC voltage to the output side (insulation transformer T side). The output side of the power supply E is connected to the
インバータ回路11は、複数のスイッチング素子SWを備え、複数のスイッチング素子SWのスイッチングによって電圧パルス信号(矩形波)を生成するものであって、絶縁トランスTに印加される1次側出力電圧Vt1を制御するものである。インバータ回路11は、入力側が電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1に接続されている。
The
なお、インバータ回路11は、図1において2つのスイッチング素子SWが図示されているが、特に2つに限らず、1つ又は3つ以上を備えていてもよい。また、インバータ回路11は、スイッチング素子SWのスイッチングによって1次側出力電圧Vt1を制御することができれば、どのような構成であってもよい。特に、インバータ回路11は例えば3レベルの矩形波を生成できる回路(フルブリッジコンバータやハーフブリッジコンバータ等)であれば、構成を問うものではない。
In addition, although the
絶縁トランスTは、1次側回路10と2次側回路20との間を絶縁するものであって、1次側巻線T1と2次側巻線T2とを備えている。この絶縁トランスTは、1次側回路10の1次側出力電圧Vt1に対応する2次側出力電圧Vt2を2次側回路20に供給する。すなわち絶縁トランスTは、1次側巻線T1と2次側巻線T2との巻線比に応じた交番電圧を2次側回路20に印加する。
The isolation transformer T provides insulation between the
2次側回路20は、絶縁トランスTの2次側巻線T2と接続されるものであり、異なる指令電圧に応じた要求出力電圧を出力する2つの出力回路201,202を含んで構成されている。
The
各出力回路201,202は、絶縁トランスTの2次側巻線T2から並列に分岐された分岐先において設けられており、それぞれが整流回路211,212と、電圧検出部221,222と、電流検出部231,232を備えている。第1及び第2の整流回路211,212は、いわゆる全波整流回路であって、スイッチング素子、インダクタンス、及びコンデンサを備えて構成されている。なお、第1及び第2の整流回路211,212は、全波整流できるものであれば、その回路構成を問うものではない。第1及び第2の電圧検出部221,222は、各出力回路201,202の出力電圧V1,V2を検出するものである。第1及び第2の電圧検出部221,222は、それぞれの整流回路211,212及びそれぞれの負荷(図示せず)と並列接続されている。第1及び第2の電圧検出部221,222は、2つの出力回路201,202の出力電圧V1,V2に応じた信号を制御部30に送信する。第1及び第2の電流検出部231,232は、各出力回路201,202の出力電流I1,I2を検出するものである。第1及び第2の電流検出部231,232は、例えば出力回路201,202の正極側のライン上に配置されている。
Each
制御部30は、インバータ回路11を構成する複数のスイッチング素子SWをスイッチング制御することで、1次側出力電圧Vt1を制御するものである。この制御部30は、各出力回路201,202が負荷に供給すべき要求出力電圧(すなわち指令電圧V1
*,V2
*)と、各電圧検出部221,222により検出された各出力回路201,202の出力電圧V1,V2との差分に基づいて、複数のスイッチング素子SWをスイッチングするための制御信号を生成するものである。指令電圧V1
*,V2
*の情報については、例えば制御部30に予め格納される等して制御部30に保有されている。
The
また、2次側回路20は、絶縁トランスT(2次側巻線T2)と2つの出力回路201,202との間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路401,402を備えている。各フィルタ回路401,402は、直列LCフィルタ回路411,412と、並列LCフィルタ回路421,422とを備えている。
Further, the
各直列LCフィルタ回路411,412は、周波数に対するインピーダンス特性が略対称とされたものである。各並列LCフィルタ回路421,422は、後段回路(整流回路211,212)との干渉を防ぐための回路である。 Each of the series LC filter circuits 41 1 and 41 2 has substantially symmetrical impedance characteristics with respect to frequency. Each parallel LC filter circuit 42 1 , 42 2 is a circuit for preventing interference with subsequent stage circuits (rectifier circuits 21 1 , 21 2 ).
図2は、第1及び第2の直列LCフィルタ回路411,412のインピーダンス特性を示す図である。図2に示すように、第1の直接LCフィルタ回路411は、第1の特定の周波数fm1以下において周波数fが小さくなるに従ってインピーダンスZが大きくなる特性を有するものである。一方、第2の直接LCフィルタ回路412は、第2の特定の周波数fm2(<fm1)以下において周波数fが大きくなるに従ってインピーダンスZが大きくなる特性を有するものである。なお、第1及び第2の直列LCフィルタ回路411,412は、第1の特定の周波数fm1と第2の特定の周波数fm2との間の周波数fiにおいてインピーダンスZが同じとなっている。 FIG. 2 is a diagram showing impedance characteristics of the first and second series LC filter circuits 41 1 and 41 2 . As shown in FIG. 2, the first direct LC filter circuit 411 has a characteristic that the impedance Z increases as the frequency f decreases below the first specific frequency fm1. On the other hand, the second direct LC filter circuit 412 has a characteristic that the impedance Z increases as the frequency f increases below the second specific frequency fm2 (<fm1). Note that the first and second series LC filter circuits 41 1 and 41 2 have the same impedance Z at a frequency fi between the first specific frequency fm1 and the second specific frequency fm2.
図3は、図1に示した制御部30の詳細を示すブロック図である。図3に示す制御部30は、2つのデューティ生成部311,312と、2つの周波数生成部321,322と、2つの電力換算部331,332と、電力比較部34と、判定部35と、スイッチ信号生成部36と、ドライブ回路37とを備えている。
FIG. 3 is a block diagram showing details of the
2つのデューティ生成部311,312は、2つの電圧検出部221,222により検出された出力電圧V1,V2と、それぞれの指令電圧V1 *,V2 *との差分に基づいて、2つのデューティ比候補D1,D2を生成するものである。 The two duty generation units 31 1 and 31 2 calculate the difference between the output voltages V 1 and V 2 detected by the two voltage detection units 22 1 and 22 2 and the respective command voltages V 1 * and V 2 * . Based on this, two duty ratio candidates D 1 and D 2 are generated.
具体的に、第1のデューティ生成部311は、第1の電圧検出部221により検出された出力電圧V1と、第1の出力回路201側の指令電圧V1
*との差分に基づいて、第1のデューティ比候補D1を生成するものである。第1のデューティ生成部311は、検出された出力電圧V1よりも指令電圧V1
*の方が大きい場合、第1のデューティ比候補D1が大きくなるように生成し、検出された出力電圧V1よりも指令電圧V1
*の方が小さい場合、第1のデューティ比候補D1が小さくなるように生成する。
Specifically, the first duty generation unit 31 1 calculates the difference between the output voltage V 1 detected by the first voltage detection unit 22 1 and the command voltage V 1 * on the
また、第2のデューティ生成部312は、第2の電圧検出部222により検出された出力電圧V2と、第2の出力回路202側の指令電圧V2
*との差分に基づいて、第2のデューティ比候補D2を生成するものである。第2のデューティ生成部312は、検出された出力電圧V2よりも指令電圧V2
*の方が大きい場合、第2のデューティ比候補D2が大きくなるように生成し、検出された出力電圧V2よりも指令電圧V2
*の方が小さい場合、第2のデューティ比候補D2が小さくなるように生成する。
Further, the second duty generation unit 31 2 generates a voltage based on the difference between the output voltage V 2 detected by the second voltage detection unit 22 2 and the command voltage V 2 * on the
2つの周波数生成部321,322は、2つの電圧検出部221,222により検出された出力電圧V1,V2と、それぞれの指令電圧V1 *,V2 *との差分に基づいて、2つの周波数候補f1,f2を決定するものである。 The two frequency generators 32 1 and 32 2 calculate the difference between the output voltages V 1 and V 2 detected by the two voltage detectors 22 1 and 22 2 and the respective command voltages V 1 * and V 2 * . Based on this, two frequency candidates f 1 and f 2 are determined.
具体的に、第1の周波数生成部321は、第1の電圧検出部221により検出された出力電圧V1と、第1の出力回路201側の指令電圧V1
*との差分に基づいて、第1の周波数候補f1を決定するものである。第1の周波数生成部321は、検出された出力電圧V1よりも指令電圧V1
*の方が大きい場合、第1の周波数候補f1が大きくなるように生成し、検出された出力電圧V1よりも指令電圧V1
*の方が小さい場合、第1の周波数候補f1が小さくなるように生成する。
Specifically, the first frequency generation unit 32 1 calculates the difference between the output voltage V 1 detected by the first voltage detection unit 22 1 and the command voltage V 1 * on the
また、第2の周波数生成部322は、第2の電圧検出部222により検出された出力電圧V2と、第2の出力回路202側の指令電圧V2
*との差分に基づいて、第2の周波数候補f2を決定するものである。第2の周波数生成部322は、検出された出力電圧V2よりも指令電圧V2
*の方が大きい場合、第2の周波数候補f2が小さくなるように生成し、検出された出力電圧V2よりも指令電圧V2
*の方が小さい場合、第2の周波数候補f2が大きくなるように生成する。
Further, the second frequency generation section 32 2 generates a signal based on the difference between the output voltage V 2 detected by the second voltage detection section 22 2 and the command voltage V 2 * on the
2つの電力換算部331,332は、2つの電流検出部231,232により検出された出力電流I1,I2と、それぞれの指令電圧V1
*,V2
*とに基づいて、要求電力を求めるものである。具体的に、第1の電力換算部331は、第1の電流検出部231により検出された出力電流I1と、第1の出力回路201側の指令電圧V1
*との乗算により、第1の出力回路201側の要求電力を求めるものである。第2の電力換算部332は、第2の電流検出部232により検出された出力電流I2と、第2の出力回路202側の指令電圧V2
*との乗算により、第2の出力回路202側の要求電力を求めるものである。
The two power conversion units 33 1 and 33 2 calculate the power based on the output currents I 1 and I 2 detected by the two current detection units 23 1 and 23 2 and the respective command voltages V 1 * and V 2 *. , which calculates the required power. Specifically, the first power conversion unit 33 1 multiplies the output current I 1 detected by the first current detection unit 23 1 by the command voltage V 1 * on the
電力比較部34は、2つの電力換算部331,332により算出された要求電力を比較して、要求電力の大きい方と小さい方とを決定するものである。電力比較部34は、決定した情報を判定部35に出力する。
The
判定部35は、電力比較部34により決定された要求電力に基づいて、2つのデューティ比候補D1,D2の一方を選択して、インバータ回路11を制御するためのデューティ比Dを決定するものである。この判定部35は、電力比較部34により決定された要求電力の大きい方の出力回路201,202側のデューティ比候補D1,D2をデューティ比Dとして決定する。このため、判定部35は、第1の出力回路201が要求電力の大きい場合に第1のデューティ比候補D1をデューティ比Dとして決定し、第2の出力回路202が要求電力の大きい場合に第2のデューティ比候補D2をデューティ比Dとして決定する。
The
また、判定部35は、電力比較部34により決定された要求電力に基づいて、2つの周波数候補f1,f2の一方を選択して、インバータ回路11を制御するための周波数fを決定するものである。この判定部35は、電力比較部34により決定された要求電力の小さい方の出力回路201,202側の周波数候補f1,f2を周波数fとして決定する。このため、判定部35は、第1の出力回路201が要求電力の小さい場合に第1の周波数候補f1を周波数fとして決定し、第2の出力回路202が要求電力の小さい場合に第2の周波数候補f2を周波数fとして決定する。
Further, the
スイッチ信号生成部36は、判定部35によって決定されたデューティ比Dと周波数fとに基づいて、インバータ回路11をスイッチングするための制御信号を生成するものである。ドライブ回路37は、スイッチ信号生成部36により生成された制御信号に基づいてインバータ回路11をスイッチング制御するものである。
The switch
次に、本実施形態に係る電圧変換装置1の動作を説明する。
Next, the operation of the
まず、第1のデューティ生成部311及び第1の周波数生成部321は、第1の電圧検出部221により検出された出力電圧V1と、第1の出力回路201側の指令電圧V1
*との差分に基づいて、第1のデューティ比候補D1及び第1の周波数候補f1を生成する。また、第2のデューティ生成部312及び第2の周波数生成部322は、第2の電圧検出部222により検出された出力電圧V2と、第2の出力回路202側の指令電圧V2
*との差分に基づいて、第2のデューティ比候補D2及び第2の周波数候補f2を生成する。
First, the first duty generation section 31 1 and the first frequency generation section 32 1 generate an output voltage V 1 detected by the first voltage detection section 22 1 and a command voltage on the
また、第1及び第2の電力換算部331,332は、第1の電流検出部231により検出された出力電流I1と、予め記憶される指令電圧V1
*,V2
*とから、第1の出力回路201側と第2の出力回路202側との要求電力を算出する。
Further, the first and second power conversion units 33 1 and 33 2 convert the output current I 1 detected by the first current detection unit 23 1 and the command voltages V 1 * and V 2 * stored in advance. From this, the required power for the
ここで、第1の出力回路201の負荷抵抗が小さいとき、第1の出力回路201側の必要な電流値が大きくなり、要求電力も大きくなる。一方、第2の出力回路202の負荷抵抗が大きいとき、第2の出力回路202側の必要な電流値が小さくなり、要求電力も小さくなる。電力比較部34は、このような要求電力の情報又は要求電力の大小の情報を判定部35に送信する。
Here, when the load resistance of the
その後、判定部35は、以下の2つのルールに基づいてデューティ比Dと周波数fとを決定する。すなわち、判定部35は、第1及び第2デューティ生成部311,312のうち、要求電力の大きい方の出力回路201,202側のデューティ比候補D1,D2を採用する(第1のルール)。また、判定部35は、第1及び第2周波数生成部321,322のうち、要求電力の小さい方の出力回路201,202側の周波数候補f1,f2を採用する(第2のルール)。
After that, the
ここで、今回の例においては、第1の出力回路201側の要求電力が大きいことから、第1のデューティ比候補D1がデューティ比Dとして採用される。また、第2の出力回路202側の要求電力が小さいことから、第2の周波数候補f2が周波数fとして採用される。 Here, in this example, the first duty ratio candidate D1 is adopted as the duty ratio D because the required power on the first output circuit 201 side is large. Furthermore, since the required power on the second output circuit 202 side is small, the second frequency candidate f2 is adopted as the frequency f.
次いで、信号生成部36は、判定部35により採用されたデューティ比Dと周波数fとに基づいて制御信号を生成し、ドライブ回路37は、生成された制御信号に基づいて、スイッチング素子SWをスイッチングする。
Next, the
ここで、2次側回路20においては、デューティ比Dに応じた電力が得られるが第1の出力回路201側の負荷抵抗の大きさに合わせてデューティ比Dが決定されているため、第1の出力回路201に供給される電力については、第2の出力回路202に供給される電力分だけ不足する。よって、不足分を補うため、第1のデューティ生成部311により生成される第1のデューティ比候補D1が大きくされ、デューティ比Dも大きくされる。デューティ比Dが大きくなった結果、第2の出力回路202の出力電圧V2が指令電圧V2
*を超えることとなり、出力電圧V2を抑えるべく第2の周波数生成部322により生成される第2の周波数候補f2が大きくされ、周波数fも大きくされる。周波数fが大きくなったことによってカットされた電力は第1の出力回路201に伝送される。また、第1の出力回路201については、周波数fが大きくなったことによってインピーダンスZが小さくなる。
Here, in the
周波数fが大きくなった状態において第1の出力回路201の出力電圧V1が指令電圧V1
*に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第1の出力回路201の出力電圧V1が指令電圧V1
*を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、第2の出力回路202側において、これを保証するため周波数fが小さくなりインピーダンスZも小さくなる。第2の出力回路202側のインピーダンスZが小さくなると、第1の出力回路201側のインピーダンスZが大きくなる。これらより、第1の出力回路201に供給される出力電圧V1が小さくなる。
If the output voltage V 1 of the
以後、上記動作を繰り返すことにより、各出力回路201,202には指令電圧V1
*,V2
*に応じた要求出力電圧が供給されることとなり、各出力回路201,202は要求出力電圧を負荷に対して出力することとなる。
Thereafter, by repeating the above operation, each
一方、第1の出力回路201の負荷抵抗が大きいとき、第1の出力回路201側の必要な電流値が小さくなり、要求電力も小さくなる。一方、第2の出力回路20の負荷抵抗が小さいとき、第2の出力回路202側の必要な電流値が大きくなり、要求電力も大きくなる。電力比較部34は、このような要求電力の情報又は要求電力の大小の情報を判定部35に送信する。
On the other hand, when the load resistance of the first output circuit 201 is large, the required current value on the first output circuit 201 side becomes small, and the required power also becomes small. On the other hand, when the load resistance of the
この例においては、第2の出力回路202側の要求電力が大きいことから、第2のデューティ比候補D2がデューティ比Dとして採用される。また、第1の出力回路201側の要求電力が小さいことから、第1の周波数候補f1が周波数fとして採用される。 In this example, the second duty ratio candidate D2 is adopted as the duty ratio D because the required power on the second output circuit 202 side is large. Furthermore, since the required power on the first output circuit 201 side is small, the first frequency candidate f1 is adopted as the frequency f.
次いで、信号生成部36は、判定部35により採用されたデューティ比Dと周波数fとに基づいて制御信号を生成し、ドライブ回路37は、生成された制御信号に基づいて、スイッチング素子SWをスイッチングする。
Next, the
2次側回路20においては、デューティ比Dに応じた電力が得られるが第2の出力回路202側の負荷抵抗の大きさに合わせてデューティ比Dが決定されているため、第2の出力回路202に供給される電力については、第1の出力回路201に供給される電力分だけ不足する。よって、不足分を補うため、第2のデューティ生成部312により生成される第2のデューティ比候補D2が大きくされ、デューティ比Dも大きくされる。デューティ比Dが大きくなった結果、第1の出力回路201の出力電圧V1が指令電圧V1
*を超えることとなり、出力電圧V1を抑えるべく第1の周波数生成部321により生成される第1の周波数候補f1が小さくされ、周波数fも小さくされる。周波数fが小さくなったことによってカットされた電力は第2の出力回路202に伝送される。また、第2の出力回路202については、周波数fが小さくなったことによってインピーダンスZが小さくなる。
In the
周波数fが小さくなった状態において第2の出力回路202の出力電圧V2が指令電圧V2
*に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第2の出力回路202の出力電圧V2が指令電圧V2
*を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、第1の出力回路201側において、これを保証するため周波数fが大きくなりインピーダンスZが小さくなる。第2の出力回路202側のインピーダンスZが小さくなると、第1の出力回路201側のインピーダンスZが大きくなる。これらより、第2の出力回路202に供給される出力電圧V2が小さくなる。以降は、指令電圧V1
*,V2
*を満たす要求出力電圧が得られるまで、上記を繰り返すこととなる。
If the output voltage V 2 of the
このようにして、本実施形態に係る電圧変換装置1によれば、要求電力が大きい方の指令電圧V1
*,V2
*と検出された出力電圧V1,V2との差分に基づいて制御信号のデューティ比Dを決定し、要求電力が小さい方の指令電圧V1
*,V2
*と検出された出力電圧V1,V2との差分に基づいて制御信号の周波数fを決定する。このため、要求電力が大きい方に基づいてデューティ比Dを決定することとなり大きい方の指令電圧V1
*,V2
*に応じた要求出力電圧を供給することができる。また、要求電力が小さい方に基づいて制御信号の周波数fを決定するため、インピーダンスZが大きくなるように周波数fを決定して小さい方の指令電圧V1
*,V2
*に応じた要求出力電圧を供給することができる。特に、第1のフィルタ回路401は周波数fが小さくなるに従ってインピーダンスZが大きくなる特性を有し、第2のフィルタ回路402は周波数fが大きくなるに従ってインピーダンスZが大きくなる特性を有していることから、負荷条件に応じた要求電力の大小に基づいて上記のようにデューティ比Dと周波数fとを決定しても、要求出力電圧を達成できなくなることが防止される。従って、負荷に対してより適切に電圧を出力することができる電圧変換装置1を提供することができる。
In this way, according to the
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。 Although the present invention has been described above based on the embodiments, the present invention is not limited to the above embodiments, and changes may be made without departing from the spirit of the present invention, and well-known and publicly known techniques may be used. May be combined.
例えば本実施形態に係る電圧変換装置1において、フィルタ回路401,402は図2に示すような特性を得ることができれば、特に直列LCフィルタ回路411,412に限られるものではない。
For example, in the
さらに、上記実施形態においては、上記したルール1及びルール2に基づいて制御信号が生成される構成であれば、制御構成は図3に示すものに限られない。加えて、整流回路211,212は全波整流可能であれば、特に回路構成を問うものではない。
Furthermore, in the embodiment described above, the control configuration is not limited to that shown in FIG. 3 as long as the control signal is generated based on the
1 :電圧変換装置
10 :1次側回路
11 :インバータ回路
20 :2次側回路
201,202 :出力回路
211,212 :整流回路
221,222 :電圧検出部
231,232 :電流検出部
30 :制御部(制御信号生成部)
311,312 : デューティ生成部
321,322 : 周波数生成部
331,332 : 電力換算部
34 :電力比較部
35 :判定部
36 :信号生成部
37 :ドライブ回路
401,402 :フィルタ回路
411,412 :直列LCフィルタ回路
421,422 :並列LCフィルタ回路
E :電源
I1,I2 :出力電流
SW :スイッチング素子
T :絶縁トランス(トランス)
T1 :1次側巻線
T2 :2次側巻線
V1,V2 :出力電圧
V1
*,V2
* :指令電圧
Vt1 :1次側出力電圧
Vt2 :2次側出力電圧
1 : Voltage converter 10 : Primary side circuit 11 : Inverter circuit 20 :
31 1 , 31 2 : Duty generation unit 32 1 , 32 2 : Frequency generation unit 33 1 , 33 2 : Power conversion unit 34 : Power comparison unit 35 : Judgment unit 36 : Signal generation unit 37 : Drive circuit 40 1 , 40 2 : Filter circuit 41 1 , 41 2 : Series LC filter circuit 42 1 , 42 2 : Parallel LC filter circuit E : Power supply I 1 , I 2 : Output current SW : Switching element T : Isolation transformer (transformer)
T1: Primary winding T2: Secondary winding V 1 , V 2 : Output voltage V 1 * , V 2 * : Command voltage Vt1 : Primary output voltage Vt2 : Secondary output voltage
Claims (1)
互いに異なる指令電圧に応じた第1及び第2の要求出力電圧を出力するための第1及び第2の出力回路を含む2次側回路と、
前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧を前記2次側回路に供給するトランスと、
前記第1及び第2の出力回路それぞれの出力電圧を検出する第1及び第2の電圧検出部と、
前記第1及び第2の出力回路それぞれの出力電流を検出する第1及び第2の電流検出部と、
前記第1及び第2の電圧検出部のそれぞれにより検出された第1及び第2の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、
前記2次側回路は、前記トランスと前記第1の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第1のフィルタ回路と、前記トランスと前記第2の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第2のフィルタ回路と、を有し、
前記制御信号生成部は、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する
ことを特徴とする電圧変換装置。
a primary side circuit connected to a power supply and controlling a primary side output voltage by a switching element;
a secondary side circuit including first and second output circuits for outputting first and second required output voltages according to mutually different command voltages;
a transformer that insulates between the primary side circuit and the secondary side circuit and supplies the primary side output voltage to the secondary side circuit;
first and second voltage detection units that detect output voltages of the first and second output circuits, respectively;
first and second current detection units that detect output currents of the first and second output circuits, respectively;
Control for generating a control signal for switching the switching element based on the difference between the first and second output voltages detected by each of the first and second voltage detection units and each command voltage. A signal generation section;
The secondary side circuit includes, between the transformer and the first output circuit, a first filter circuit having a characteristic that impedance increases as the frequency decreases; and the transformer and the second output circuit. a second filter circuit having a characteristic that the impedance increases as the frequency increases;
The control signal generation unit generates a difference between the detected output voltage and a command voltage of the first and second output circuits, which has a larger required power determined from the detected output current and the respective command voltages. The duty ratio of the control signal is determined based on the command voltage of the first and second output circuits, which has the smaller required power calculated from the detected output current and the respective command voltages, and the detected command voltage. A voltage conversion device characterized in that the frequency of the control signal is determined based on the difference between the output voltage and the output voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039443A JP7445462B2 (en) | 2020-03-09 | 2020-03-09 | voltage converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039443A JP7445462B2 (en) | 2020-03-09 | 2020-03-09 | voltage converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141772A JP2021141772A (en) | 2021-09-16 |
JP7445462B2 true JP7445462B2 (en) | 2024-03-07 |
Family
ID=77669230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020039443A Active JP7445462B2 (en) | 2020-03-09 | 2020-03-09 | voltage converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7445462B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006061924A1 (en) | 2004-12-08 | 2006-06-15 | Sanken Electric Co., Ltd. | Multi-output current-resonant type dc-dc converter |
-
2020
- 2020-03-09 JP JP2020039443A patent/JP7445462B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006061924A1 (en) | 2004-12-08 | 2006-06-15 | Sanken Electric Co., Ltd. | Multi-output current-resonant type dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP2021141772A (en) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455641B2 (en) | DC/DC converter | |
US9287790B2 (en) | Electric power converter | |
US9197135B2 (en) | Bi-directional DC/DC converter with frequency control change-over | |
JP5065188B2 (en) | Series resonant converter | |
US11056979B2 (en) | Power conversion apparatus | |
WO2015004989A1 (en) | Bidirectional dc-to-dc converter | |
US20090244936A1 (en) | Three-phase inverter | |
US20070069581A1 (en) | AC to DC converter circuit | |
KR20090100655A (en) | Multi level inverter | |
US11296607B2 (en) | DC-DC converter | |
US20110254528A1 (en) | Multi-module bidirectional dc-dc converter | |
JP6132887B2 (en) | Power converter | |
US8559194B2 (en) | Converter circuit and unit and system comprising such converter circuit | |
JPWO2013093963A1 (en) | Charger | |
CN111587526A (en) | DC-DC converter device | |
US20150016167A1 (en) | Multilevel Converter | |
CN115836469A (en) | Power conversion device and power system | |
US20160118904A1 (en) | Power conversion apparatus | |
Rehlaender et al. | Dual interleaved 3.6 kW LLC converter operating in half-bridge, full-bridge and phase-shift mode as a single-stage architecture of an automotive on-board DC-DC converter | |
JPWO2015052743A1 (en) | Power converter | |
JP7445462B2 (en) | voltage converter | |
KR101937013B1 (en) | Power factor correction converter | |
JP2013516153A (en) | Groundable DC / DC converter | |
JP7445463B2 (en) | voltage converter | |
JP2022069834A (en) | Power supply controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7445462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |