JP7445462B2 - voltage converter - Google Patents

voltage converter Download PDF

Info

Publication number
JP7445462B2
JP7445462B2 JP2020039443A JP2020039443A JP7445462B2 JP 7445462 B2 JP7445462 B2 JP 7445462B2 JP 2020039443 A JP2020039443 A JP 2020039443A JP 2020039443 A JP2020039443 A JP 2020039443A JP 7445462 B2 JP7445462 B2 JP 7445462B2
Authority
JP
Japan
Prior art keywords
output
voltage
circuit
frequency
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020039443A
Other languages
Japanese (ja)
Other versions
JP2021141772A (en
Inventor
由憲 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2020039443A priority Critical patent/JP7445462B2/en
Publication of JP2021141772A publication Critical patent/JP2021141772A/en
Application granted granted Critical
Publication of JP7445462B2 publication Critical patent/JP7445462B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電圧変換装置に関する。 The present invention relates to a voltage converter.

従来、1つのインバータと1つのトランスとを利用して異なる2つの電圧を出力する絶縁型DC/DCコンバータ(電圧変換装置)が提案されている(非特許文献1参照)。 Conventionally, an isolated DC/DC converter (voltage converter) that outputs two different voltages using one inverter and one transformer has been proposed (see Non-Patent Document 1).

図4は、比較例に係る電圧変換装置を示す回路構成図である。図4に示すように、電圧変換装置100は、1次側回路110と、2次側回路120と、絶縁トランスITとを備えて構成されている。1次側回路110は、電源に接続され、複数のスイッチング素子S1~S4を有したインバータ回路111を備えている。複数のスイッチング素子S1~S4は、所定のデューティ比Dと周波数fとでスイッチングされる。絶縁トランスITの1次側巻線IT1には、入力電圧Vとデューティ比Dとによって定まる大きさの電圧が周波数fで印加される。 FIG. 4 is a circuit configuration diagram showing a voltage conversion device according to a comparative example. As shown in FIG. 4, the voltage converter 100 includes a primary circuit 110, a secondary circuit 120, and an isolation transformer IT. The primary side circuit 110 is connected to a power source and includes an inverter circuit 111 having a plurality of switching elements S1 to S4. The plurality of switching elements S1 to S4 are switched at a predetermined duty ratio D and frequency f. A voltage determined by the input voltage V and the duty ratio D is applied to the primary winding IT1 of the isolation transformer IT at a frequency f.

2次側回路120は、第1の出力回路121と、第2の出力回路122と、フィルタ回路123とを備えている。第1の出力回路121は、絶縁トランスITの2次側巻線IT2と第1負荷Lo1との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。第2の出力回路122についても第1の出力回路121と同様に、絶縁トランスITの2次側巻線IT2と第2負荷Lo2との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。 The secondary side circuit 120 includes a first output circuit 121, a second output circuit 122, and a filter circuit 123. The first output circuit 121 is interposed between the secondary winding IT2 of the isolation transformer IT and the first load Lo1, and includes a switching element, an inductance, a capacitor, and the like. Similarly to the first output circuit 121, the second output circuit 122 is also interposed between the secondary winding IT2 of the isolation transformer IT and the second load Lo2, and includes switching elements, inductance, and It is configured with a capacitor, etc.

フィルタ回路123は、絶縁トランスITの2次側巻線IT2と第2の出力回路122との間に介在されるものであり、直列LCフィルタ回路123aと、並列LCフィルタ回路123bとを備えている。直列LCフィルタ回路123aは、電圧の周波数に応じてインピーダンスが変化する回路であり、並列LCフィルタ回路123bは後段回路(第2の出力回路122)との干渉を防ぐ回路である。 The filter circuit 123 is interposed between the secondary winding IT2 of the isolation transformer IT and the second output circuit 122, and includes a series LC filter circuit 123a and a parallel LC filter circuit 123b. . The series LC filter circuit 123a is a circuit whose impedance changes depending on the frequency of the voltage, and the parallel LC filter circuit 123b is a circuit that prevents interference with the subsequent stage circuit (second output circuit 122).

図5は、図4に示した直列LCフィルタ回路123aのインピーダンス特性を示す図である。図5に示すように、直列LCフィルタ回路123aは、所定周波数f’以上の領域において周波数が大きくなるに従ってインピーダンスZが大きくなる特性を有している。 FIG. 5 is a diagram showing the impedance characteristics of the series LC filter circuit 123a shown in FIG. 4. As shown in FIG. 5, the series LC filter circuit 123a has a characteristic in which impedance Z increases as the frequency increases in a region above a predetermined frequency f'.

このような比較例に係る電圧変換装置100は、第1負荷Lo1の抵抗が小さく、第2負荷Lo2の抵抗が大きい場合、以下のように動作する。まず、第1負荷Lo1の抵抗の大きさに合わせてインバータ回路111のスイッチング時におけるデューティ比Dが決定される。ここで、第1負荷Lo1の抵抗が小さいので必要な電流値が大きくなり、デューティ比Dも大きくなる。また、第2負荷Lo2の抵抗の大きさに合わせてインバータ回路111のスイッチング時における周波数fが決定される。ここで、第2負荷Lo2の抵抗が大きいことから必要な電流値が小さくなりインピーダンスZが大きくなるように周波数fが決定される。そして、決定されたデューティ比Dと周波数fとが達成されるように複数のスイッチング素子S1~S4がスイッチングされる。 The voltage conversion device 100 according to such a comparative example operates as follows when the resistance of the first load Lo1 is small and the resistance of the second load Lo2 is large. First, the duty ratio D during switching of the inverter circuit 111 is determined according to the resistance of the first load Lo1. Here, since the resistance of the first load Lo1 is small, the required current value becomes large, and the duty ratio D also becomes large. Further, the frequency f at the time of switching of the inverter circuit 111 is determined according to the resistance of the second load Lo2. Here, since the resistance of the second load Lo2 is large, the frequency f is determined so that the required current value is small and the impedance Z is large. Then, the plurality of switching elements S1 to S4 are switched so that the determined duty ratio D and frequency f are achieved.

2次側回路120においては、デューティ比Dに応じた電力が得られるが第1負荷Lo1の抵抗の大きさに合わせてデューティ比Dが決定されているため、第1の出力回路121に供給される電力については、第2の出力回路122に供給される電力分だけ不足する。よって、不足分を補うため第1の出力回路121のフィードバック信号(実電圧Vd)に基づいて1次側回路110におけるインバータ回路111のデューティ比Dが大きくされる。デューティ比Dが大きくなった結果、第2の出力回路122のフィードバック信号(実電圧Vf)が指令電圧Vfを超えることとなり、実電圧Vfを抑えるべく周波数fが大きくなる。周波数fが大きくなったことによってカットされた電力は第1の出力回路121に伝送される。 In the secondary circuit 120, power according to the duty ratio D is obtained, but since the duty ratio D is determined according to the resistance of the first load Lo1, the power is not supplied to the first output circuit 121. The amount of power supplied to the second output circuit 122 is insufficient. Therefore, in order to compensate for the shortage, the duty ratio D of the inverter circuit 111 in the primary side circuit 110 is increased based on the feedback signal (actual voltage Vd) of the first output circuit 121. As a result of the increased duty ratio D, the feedback signal (actual voltage Vf) of the second output circuit 122 exceeds the command voltage Vf * , and the frequency f increases in order to suppress the actual voltage Vf. The power cut due to the increased frequency f is transmitted to the first output circuit 121.

周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vdに満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第1の出力回路121の実電圧Vdが指令電圧Vdを超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、それを保証するため周波数fが小さくなりインピーダンスZも小さくなる。インピーダンスZが小さくなると第1の出力回路121に供給される実電圧Vdが小さくなる。以降は、指令電圧Vd,Vfが達成されるまで、上記を繰り返すこととなる。 If the actual voltage Vd of the first output circuit 121 is less than the command voltage Vd * in a state where the frequency f is increased, the duty ratio D is further increased. Then, the above operation will be repeated. On the other hand, when the actual voltage Vd of the first output circuit 121 exceeds the command voltage Vd * in a state where the frequency f is increased, the duty ratio D is decreased. When the duty ratio D is reduced, the frequency f is reduced and the impedance Z is also reduced in order to guarantee this. As the impedance Z becomes smaller, the actual voltage Vd supplied to the first output circuit 121 becomes smaller. After that, the above steps are repeated until the command voltages Vd * , Vf * are achieved.

電気学会 半導体電力変換/モータドライブ合同研究会(2018.1.19~2018.1.20)「インバータのデューティーサイクルと周波数に着目したDC/DCコンバータのデュアルポート出力制御」Institute of Electrical Engineers of Japan Semiconductor Power Conversion/Motor Drive Joint Study Group (2018.1.19-2018.1.20) "Dual port output control of DC/DC converter focusing on inverter duty cycle and frequency"

しかし、非特許文献1に記載の電圧変換装置は、第1負荷Lo1の抵抗が大きく、第2負荷Lo2の抵抗が小さい場合には、以下のように要求を満たせなくなる。まず、第1負荷Lo1の抵抗が大きいので必要な電流値が小さくなり、デューティ比Dも小さくなる。また、第2負荷Lo2の抵抗が小さいことから必要な電流値が大きくなりインピーダンスZが小さくなるように周波数fが決定される。その後、インピーダンスZが最小となる周波数fで動作させても、第1負荷Lo1の大きい抵抗に合わせてデューティ比Dが決定されることからデューティ比Dは第2負荷Lo2側からの指令電圧Vfを満たすまで大きくなることはなく、指令電圧Vfを満たすことができない。 However, when the resistance of the first load Lo1 is large and the resistance of the second load Lo2 is small, the voltage conversion device described in Non-Patent Document 1 cannot satisfy the following requirements. First, since the resistance of the first load Lo1 is large, the required current value is small, and the duty ratio D is also small. Furthermore, since the resistance of the second load Lo2 is small, the frequency f is determined so that the required current value is large and the impedance Z is small. After that, even if it is operated at the frequency f where the impedance Z is minimum, the duty ratio D is determined according to the large resistance of the first load Lo1, so the duty ratio D is the command voltage Vf * from the second load Lo2 side. It does not increase until the command voltage Vf* is satisfied, and the command voltage Vf * cannot be satisfied.

本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することにある。 The present invention has been made to solve such conventional problems, and its purpose is to provide a voltage converter that can more appropriately output voltage to a load. .

本発明に係る電圧変換装置は、電源に接続され、スイッチング素子により1次側出力電圧を制御する1次側回路と、互いに異なる指令電圧に応じた第1及び第2の要求出力電圧を出力するための第1及び第2の出力回路を含む2次側回路と、前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧を前記2次側回路に供給するトランスと、前記第1及び第2の出力回路それぞれの出力電圧を検出する第1及び第2の電圧検出部と、前記第1及び第2の出力回路それぞれの出力電流を検出する第1及び第2の電流検出部と、前記第1及び第2の電圧検出部のそれぞれにより検出された第1及び第2の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、前記2次側回路は、前記トランスと前記第1の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第1のフィルタ回路と、前記トランスと前記第2の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第2のフィルタ回路と、を有し、前記制御信号生成部は、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する。 The voltage conversion device according to the present invention includes a primary side circuit that is connected to a power source and controls a primary side output voltage using a switching element, and outputs first and second required output voltages according to mutually different command voltages. a secondary side circuit including first and second output circuits for the purpose of the present invention, and insulating between the primary side circuit and the secondary side circuit, and supplying the primary side output voltage to the secondary side circuit. a transformer that detects output voltages of the first and second output circuits, first and second voltage detection units that detect output voltages of the first and second output circuits, and first and second voltage detection units that detect output currents of the first and second output circuits, respectively; Switching the switching element based on the difference between the first and second output voltages detected by each of the second current detection section and the first and second voltage detection sections and the respective command voltages. a control signal generating section that generates a control signal for the first output circuit, and the secondary side circuit includes a secondary side circuit having a characteristic that the impedance increases as the frequency decreases between the transformer and the first output circuit. and a second filter circuit between the transformer and the second output circuit, the second filter circuit having a characteristic that the impedance increases as the frequency increases, and the control signal generation section includes: The control signal is controlled based on the difference between the detected output voltage and the command voltage of the first and second output circuits, which has a larger required power determined from the detected output current and the respective command voltages. The duty ratio is determined, and the difference between the detected output voltage and the command voltage of the first and second output circuits, which has the smaller required power calculated from the detected output current and the respective command voltages, is determined. The frequency of the control signal is determined based on the frequency of the control signal.

本発明によれば、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することができる。 According to the present invention, it is possible to provide a voltage conversion device that can more appropriately output voltage to a load.

本実施形態に係る電圧変換装置の回路構成図である。FIG. 1 is a circuit configuration diagram of a voltage converter according to the present embodiment. 第1及び第2の直列LCフィルタ回路のインピーダンス特性を示す図である。FIG. 3 is a diagram showing impedance characteristics of first and second series LC filter circuits. 図1に示した制御部の詳細を示すブロック図である。FIG. 2 is a block diagram showing details of the control section shown in FIG. 1. FIG. 比較例に係る電圧変換装置を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing a voltage conversion device according to a comparative example. 図4に示した直列LCフィルタ回路のインピーダンス特性を示す図である。5 is a diagram showing impedance characteristics of the series LC filter circuit shown in FIG. 4. FIG.

以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。 Hereinafter, the present invention will be explained along with preferred embodiments. Note that the present invention is not limited to the embodiments shown below, and can be modified as appropriate without departing from the spirit of the present invention. In addition, in the embodiments described below, illustrations and explanations of some components are omitted, but the details of the omitted techniques will be described within the scope of not contradicting the content described below. It goes without saying that publicly known or well-known techniques are applied as appropriate.

図1は、本実施形態に係る電圧変換装置の回路構成図である。本実施形態に係る電圧変換装置1は、例えば、車両に搭載されるものであり、1つの電源Eを利用して、異なる指令電圧に応じた複数の要求出力電圧を出力する装置であり、直流電圧から直流電圧に変換するDC/DCコンバータである。電圧変換装置1は、1次側回路10と、2次側回路20と、絶縁トランス(トランス)Tと、制御部(制御信号生成部)30とを備える。なお、1次側回路10と、2次側回路20との間は、絶縁トランスTにより絶縁されている。 FIG. 1 is a circuit configuration diagram of a voltage converter according to this embodiment. The voltage conversion device 1 according to the present embodiment is mounted on a vehicle, for example, and is a device that uses one power source E to output a plurality of required output voltages according to different command voltages. This is a DC/DC converter that converts voltage to DC voltage. The voltage conversion device 1 includes a primary side circuit 10, a secondary side circuit 20, an isolation transformer (transformer) T, and a control section (control signal generation section) 30. Note that the primary side circuit 10 and the secondary side circuit 20 are insulated by an insulation transformer T.

1次側回路10は、入力側が直流の電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1と接続されるものであり、インバータ回路11を有して構成されている。1次側回路10は、1次側出力電圧Vt1を絶縁トランスTに印加するものである。 The primary circuit 10 has an input side connected to a DC power source E, an output side connected to a primary winding T1 of an isolation transformer T, and includes an inverter circuit 11. The primary side circuit 10 applies the primary side output voltage Vt1 to the isolation transformer T.

電源Eは、例えば充放電を繰り返すことができる2次電池であり、直流電圧を出力側(絶縁トランスT側)に出力するものである。電源Eは、出力側がインバータ回路11に接続され、直流電圧をインバータ回路11に印加するものである。 The power source E is, for example, a secondary battery that can be repeatedly charged and discharged, and outputs a DC voltage to the output side (insulation transformer T side). The output side of the power supply E is connected to the inverter circuit 11 and applies a DC voltage to the inverter circuit 11.

インバータ回路11は、複数のスイッチング素子SWを備え、複数のスイッチング素子SWのスイッチングによって電圧パルス信号(矩形波)を生成するものであって、絶縁トランスTに印加される1次側出力電圧Vt1を制御するものである。インバータ回路11は、入力側が電源Eに接続され、出力側が絶縁トランスTの1次側巻線T1に接続されている。 The inverter circuit 11 includes a plurality of switching elements SW, and generates a voltage pulse signal (rectangular wave) by switching the plurality of switching elements SW. It is something to control. The inverter circuit 11 has an input side connected to a power source E, and an output side connected to a primary winding T1 of an isolation transformer T.

なお、インバータ回路11は、図1において2つのスイッチング素子SWが図示されているが、特に2つに限らず、1つ又は3つ以上を備えていてもよい。また、インバータ回路11は、スイッチング素子SWのスイッチングによって1次側出力電圧Vt1を制御することができれば、どのような構成であってもよい。特に、インバータ回路11は例えば3レベルの矩形波を生成できる回路(フルブリッジコンバータやハーフブリッジコンバータ等)であれば、構成を問うものではない。 In addition, although the inverter circuit 11 is illustrated with two switching elements SW in FIG. 1, it is not limited to two, and may include one or three or more. Further, the inverter circuit 11 may have any configuration as long as it can control the primary side output voltage Vt1 by switching the switching element SW. In particular, the configuration of the inverter circuit 11 does not matter as long as it is a circuit (such as a full-bridge converter or a half-bridge converter) that can generate, for example, three-level rectangular waves.

絶縁トランスTは、1次側回路10と2次側回路20との間を絶縁するものであって、1次側巻線T1と2次側巻線T2とを備えている。この絶縁トランスTは、1次側回路10の1次側出力電圧Vt1に対応する2次側出力電圧Vt2を2次側回路20に供給する。すなわち絶縁トランスTは、1次側巻線T1と2次側巻線T2との巻線比に応じた交番電圧を2次側回路20に印加する。 The isolation transformer T provides insulation between the primary circuit 10 and the secondary circuit 20, and includes a primary winding T1 and a secondary winding T2. This isolation transformer T supplies a secondary output voltage Vt2 corresponding to the primary output voltage Vt1 of the primary circuit 10 to the secondary circuit 20. That is, the isolation transformer T applies an alternating voltage to the secondary circuit 20 according to the winding ratio between the primary winding T1 and the secondary winding T2.

2次側回路20は、絶縁トランスTの2次側巻線T2と接続されるものであり、異なる指令電圧に応じた要求出力電圧を出力する2つの出力回路20,20を含んで構成されている。 The secondary circuit 20 is connected to the secondary winding T2 of the isolation transformer T, and includes two output circuits 20 1 and 20 2 that output required output voltages according to different command voltages. has been done.

各出力回路20,20は、絶縁トランスTの2次側巻線T2から並列に分岐された分岐先において設けられており、それぞれが整流回路21,21と、電圧検出部22,22と、電流検出部23,23を備えている。第1及び第2の整流回路21,21は、いわゆる全波整流回路であって、スイッチング素子、インダクタンス、及びコンデンサを備えて構成されている。なお、第1及び第2の整流回路21,21は、全波整流できるものであれば、その回路構成を問うものではない。第1及び第2の電圧検出部22,22は、各出力回路20,20の出力電圧V,Vを検出するものである。第1及び第2の電圧検出部22,22は、それぞれの整流回路21,21及びそれぞれの負荷(図示せず)と並列接続されている。第1及び第2の電圧検出部22,22は、2つの出力回路20,20の出力電圧V,Vに応じた信号を制御部30に送信する。第1及び第2の電流検出部23,23は、各出力回路20,20の出力電流I,Iを検出するものである。第1及び第2の電流検出部23,23は、例えば出力回路20,20の正極側のライン上に配置されている。 Each output circuit 20 1 , 20 2 is provided at a branch point branched in parallel from the secondary winding T 2 of the isolation transformer T, and each output circuit 20 1 , 20 2 has a rectifier circuit 21 1 , 21 2 and a voltage detection section 22 1 . , 22 2 and current detection units 23 1 , 23 2 . The first and second rectifier circuits 21 1 and 21 2 are so-called full-wave rectifier circuits, and are configured to include a switching element, an inductance, and a capacitor. Note that the circuit configurations of the first and second rectifier circuits 21 1 and 21 2 do not matter as long as they can perform full-wave rectification. The first and second voltage detection sections 22 1 and 22 2 detect the output voltages V 1 and V 2 of the respective output circuits 20 1 and 20 2 . The first and second voltage detection sections 22 1 and 22 2 are connected in parallel with the respective rectifier circuits 21 1 and 21 2 and respective loads (not shown). The first and second voltage detection sections 22 1 and 22 2 transmit signals corresponding to the output voltages V 1 and V 2 of the two output circuits 20 1 and 20 2 to the control section 30 . The first and second current detection sections 23 1 and 23 2 detect the output currents I 1 and I 2 of the respective output circuits 20 1 and 20 2 . The first and second current detection units 23 1 and 23 2 are arranged, for example, on the positive electrode side line of the output circuits 20 1 and 20 2 .

制御部30は、インバータ回路11を構成する複数のスイッチング素子SWをスイッチング制御することで、1次側出力電圧Vt1を制御するものである。この制御部30は、各出力回路20,20が負荷に供給すべき要求出力電圧(すなわち指令電圧V ,V )と、各電圧検出部22,22により検出された各出力回路20,20の出力電圧V,Vとの差分に基づいて、複数のスイッチング素子SWをスイッチングするための制御信号を生成するものである。指令電圧V ,V の情報については、例えば制御部30に予め格納される等して制御部30に保有されている。 The control unit 30 controls the primary side output voltage Vt1 by controlling switching of a plurality of switching elements SW that constitute the inverter circuit 11. This control unit 30 determines the required output voltage (i.e. command voltage V 1 * , V 2 * ) that each output circuit 20 1 , 20 2 should supply to the load and the required output voltage detected by each voltage detection unit 22 1 , 22 2 . A control signal for switching the plurality of switching elements SW is generated based on the difference between the output voltages V 1 and V 2 of the output circuits 20 1 and 20 2 . The information on the command voltages V 1 * , V 2 * is held in the control unit 30, for example, by being stored in the control unit 30 in advance.

また、2次側回路20は、絶縁トランスT(2次側巻線T2)と2つの出力回路20,20との間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路40,40を備えている。各フィルタ回路40,40は、直列LCフィルタ回路41,41と、並列LCフィルタ回路42,42とを備えている。 Further, the secondary circuit 20 includes a filter circuit 40 1 that transmits a frequency signal corresponding to a specific frequency between the isolation transformer T (secondary winding T 2 ) and the two output circuits 20 1 , 20 2 . , 402 . Each filter circuit 40 1 , 40 2 includes a series LC filter circuit 41 1 , 41 2 and a parallel LC filter circuit 42 1 , 42 2 .

各直列LCフィルタ回路41,41は、周波数に対するインピーダンス特性が略対称とされたものである。各並列LCフィルタ回路42,42は、後段回路(整流回路21,21)との干渉を防ぐための回路である。 Each of the series LC filter circuits 41 1 and 41 2 has substantially symmetrical impedance characteristics with respect to frequency. Each parallel LC filter circuit 42 1 , 42 2 is a circuit for preventing interference with subsequent stage circuits (rectifier circuits 21 1 , 21 2 ).

図2は、第1及び第2の直列LCフィルタ回路41,41のインピーダンス特性を示す図である。図2に示すように、第1の直接LCフィルタ回路41は、第1の特定の周波数fm1以下において周波数fが小さくなるに従ってインピーダンスZが大きくなる特性を有するものである。一方、第2の直接LCフィルタ回路41は、第2の特定の周波数fm2(<fm1)以下において周波数fが大きくなるに従ってインピーダンスZが大きくなる特性を有するものである。なお、第1及び第2の直列LCフィルタ回路41,41は、第1の特定の周波数fm1と第2の特定の周波数fm2との間の周波数fiにおいてインピーダンスZが同じとなっている。 FIG. 2 is a diagram showing impedance characteristics of the first and second series LC filter circuits 41 1 and 41 2 . As shown in FIG. 2, the first direct LC filter circuit 411 has a characteristic that the impedance Z increases as the frequency f decreases below the first specific frequency fm1. On the other hand, the second direct LC filter circuit 412 has a characteristic that the impedance Z increases as the frequency f increases below the second specific frequency fm2 (<fm1). Note that the first and second series LC filter circuits 41 1 and 41 2 have the same impedance Z at a frequency fi between the first specific frequency fm1 and the second specific frequency fm2.

図3は、図1に示した制御部30の詳細を示すブロック図である。図3に示す制御部30は、2つのデューティ生成部31,31と、2つの周波数生成部32,32と、2つの電力換算部33,33と、電力比較部34と、判定部35と、スイッチ信号生成部36と、ドライブ回路37とを備えている。 FIG. 3 is a block diagram showing details of the control section 30 shown in FIG. 1. The control unit 30 shown in FIG. 3 includes two duty generation units 31 1 and 31 2 , two frequency generation units 32 1 and 32 2 , two power conversion units 33 1 and 33 2 , and a power comparison unit , a determination section 35, a switch signal generation section 36, and a drive circuit 37.

2つのデューティ生成部31,31は、2つの電圧検出部22,22により検出された出力電圧V,Vと、それぞれの指令電圧V ,V との差分に基づいて、2つのデューティ比候補D,Dを生成するものである。 The two duty generation units 31 1 and 31 2 calculate the difference between the output voltages V 1 and V 2 detected by the two voltage detection units 22 1 and 22 2 and the respective command voltages V 1 * and V 2 * . Based on this, two duty ratio candidates D 1 and D 2 are generated.

具体的に、第1のデューティ生成部31は、第1の電圧検出部22により検出された出力電圧Vと、第1の出力回路20側の指令電圧V との差分に基づいて、第1のデューティ比候補Dを生成するものである。第1のデューティ生成部31は、検出された出力電圧Vよりも指令電圧V の方が大きい場合、第1のデューティ比候補Dが大きくなるように生成し、検出された出力電圧Vよりも指令電圧V の方が小さい場合、第1のデューティ比候補Dが小さくなるように生成する。 Specifically, the first duty generation unit 31 1 calculates the difference between the output voltage V 1 detected by the first voltage detection unit 22 1 and the command voltage V 1 * on the first output circuit 20 1 side. Based on this, the first duty ratio candidate D1 is generated. When the command voltage V 1 * is larger than the detected output voltage V 1 , the first duty generation unit 31 1 generates the first duty ratio candidate D 1 to be larger, and the detected output When the command voltage V 1 * is smaller than the voltage V 1 , the first duty ratio candidate D 1 is generated to be smaller.

また、第2のデューティ生成部31は、第2の電圧検出部22により検出された出力電圧Vと、第2の出力回路20側の指令電圧V との差分に基づいて、第2のデューティ比候補Dを生成するものである。第2のデューティ生成部31は、検出された出力電圧Vよりも指令電圧V の方が大きい場合、第2のデューティ比候補Dが大きくなるように生成し、検出された出力電圧Vよりも指令電圧V の方が小さい場合、第2のデューティ比候補Dが小さくなるように生成する。 Further, the second duty generation unit 31 2 generates a voltage based on the difference between the output voltage V 2 detected by the second voltage detection unit 22 2 and the command voltage V 2 * on the second output circuit 20 2 side. , which generates the second duty ratio candidate D2 . When the command voltage V 2 * is larger than the detected output voltage V 2 , the second duty generation unit 31 2 generates a second duty ratio candidate D 2 to be larger, and generates a larger second duty ratio candidate D 2 . When the command voltage V 2 * is smaller than the voltage V 2 , the second duty ratio candidate D 2 is generated to be smaller.

2つの周波数生成部32,32は、2つの電圧検出部22,22により検出された出力電圧V,Vと、それぞれの指令電圧V ,V との差分に基づいて、2つの周波数候補f,fを決定するものである。 The two frequency generators 32 1 and 32 2 calculate the difference between the output voltages V 1 and V 2 detected by the two voltage detectors 22 1 and 22 2 and the respective command voltages V 1 * and V 2 * . Based on this, two frequency candidates f 1 and f 2 are determined.

具体的に、第1の周波数生成部32は、第1の電圧検出部22により検出された出力電圧Vと、第1の出力回路20側の指令電圧V との差分に基づいて、第1の周波数候補fを決定するものである。第1の周波数生成部32は、検出された出力電圧Vよりも指令電圧V の方が大きい場合、第1の周波数候補fが大きくなるように生成し、検出された出力電圧Vよりも指令電圧V の方が小さい場合、第1の周波数候補fが小さくなるように生成する。 Specifically, the first frequency generation unit 32 1 calculates the difference between the output voltage V 1 detected by the first voltage detection unit 22 1 and the command voltage V 1 * on the first output circuit 20 1 side. Based on this, the first frequency candidate f1 is determined. When the command voltage V 1 * is larger than the detected output voltage V 1 , the first frequency generation unit 32 1 generates the first frequency candidate f 1 to be larger, and generates the detected output voltage When the command voltage V 1 * is smaller than V 1 , the first frequency candidate f 1 is generated to be smaller.

また、第2の周波数生成部32は、第2の電圧検出部22により検出された出力電圧Vと、第2の出力回路20側の指令電圧V との差分に基づいて、第2の周波数候補fを決定するものである。第2の周波数生成部32は、検出された出力電圧Vよりも指令電圧V の方が大きい場合、第2の周波数候補fが小さくなるように生成し、検出された出力電圧Vよりも指令電圧V の方が小さい場合、第2の周波数候補fが大きくなるように生成する。 Further, the second frequency generation section 32 2 generates a signal based on the difference between the output voltage V 2 detected by the second voltage detection section 22 2 and the command voltage V 2 * on the second output circuit 20 2 side. , to determine the second frequency candidate f2 . When the command voltage V 2 * is larger than the detected output voltage V 2 , the second frequency generation unit 32 2 generates a second frequency candidate f 2 to be smaller, and generates the detected output voltage When the command voltage V 2 * is smaller than V 2 , the second frequency candidate f 2 is generated to be larger.

2つの電力換算部33,33は、2つの電流検出部23,23により検出された出力電流I,Iと、それぞれの指令電圧V ,V とに基づいて、要求電力を求めるものである。具体的に、第1の電力換算部33は、第1の電流検出部23により検出された出力電流Iと、第1の出力回路20側の指令電圧V との乗算により、第1の出力回路20側の要求電力を求めるものである。第2の電力換算部33は、第2の電流検出部23により検出された出力電流Iと、第2の出力回路20側の指令電圧V との乗算により、第2の出力回路20側の要求電力を求めるものである。 The two power conversion units 33 1 and 33 2 calculate the power based on the output currents I 1 and I 2 detected by the two current detection units 23 1 and 23 2 and the respective command voltages V 1 * and V 2 *. , which calculates the required power. Specifically, the first power conversion unit 33 1 multiplies the output current I 1 detected by the first current detection unit 23 1 by the command voltage V 1 * on the first output circuit 20 1 side. , the required power on the first output circuit 201 side is determined. The second power conversion unit 33 2 multiplies the output current I 2 detected by the second current detection unit 23 2 by the command voltage V 2 * on the second output circuit 20 2 side to obtain the second power conversion unit 33 2 . This is to obtain the required power on the output circuit 202 side.

電力比較部34は、2つの電力換算部33,33により算出された要求電力を比較して、要求電力の大きい方と小さい方とを決定するものである。電力比較部34は、決定した情報を判定部35に出力する。 The power comparison unit 34 compares the required power calculated by the two power conversion units 33 1 and 33 2 and determines which required power is larger and which is smaller. The power comparison unit 34 outputs the determined information to the determination unit 35.

判定部35は、電力比較部34により決定された要求電力に基づいて、2つのデューティ比候補D,Dの一方を選択して、インバータ回路11を制御するためのデューティ比Dを決定するものである。この判定部35は、電力比較部34により決定された要求電力の大きい方の出力回路20,20側のデューティ比候補D,Dをデューティ比Dとして決定する。このため、判定部35は、第1の出力回路20が要求電力の大きい場合に第1のデューティ比候補Dをデューティ比Dとして決定し、第2の出力回路20が要求電力の大きい場合に第2のデューティ比候補Dをデューティ比Dとして決定する。 The determination unit 35 selects one of the two duty ratio candidates D 1 and D 2 based on the required power determined by the power comparison unit 34 and determines the duty ratio D for controlling the inverter circuit 11. It is something. The determination unit 35 determines as the duty ratio D the duty ratio candidates D 1 and D 2 for the output circuits 20 1 and 20 2 whose required power is determined by the power comparison unit 34 . Therefore, the determination unit 35 determines the first duty ratio candidate D 1 as the duty ratio D when the first output circuit 20 1 has a large power requirement, and determines the first duty ratio candidate D 1 as the duty ratio D when the first output circuit 20 1 has a high power requirement. In this case, the second duty ratio candidate D2 is determined as the duty ratio D.

また、判定部35は、電力比較部34により決定された要求電力に基づいて、2つの周波数候補f,fの一方を選択して、インバータ回路11を制御するための周波数fを決定するものである。この判定部35は、電力比較部34により決定された要求電力の小さい方の出力回路20,20側の周波数候補f,fを周波数fとして決定する。このため、判定部35は、第1の出力回路20が要求電力の小さい場合に第1の周波数候補fを周波数fとして決定し、第2の出力回路20が要求電力の小さい場合に第2の周波数候補fを周波数fとして決定する。 Further, the determination unit 35 selects one of the two frequency candidates f 1 and f 2 based on the required power determined by the power comparison unit 34 and determines the frequency f for controlling the inverter circuit 11. It is something. The determination unit 35 determines the frequency candidates f 1 and f 2 of the output circuits 20 1 and 20 2 whose required power is smaller as determined by the power comparison unit 34 as the frequency f. Therefore, the determination unit 35 determines the first frequency candidate f1 as the frequency f when the first output circuit 201 has a small power requirement, and determines the first frequency candidate f1 as the frequency f when the second output circuit 202 has a low power requirement. The second frequency candidate f2 is determined as the frequency f.

スイッチ信号生成部36は、判定部35によって決定されたデューティ比Dと周波数fとに基づいて、インバータ回路11をスイッチングするための制御信号を生成するものである。ドライブ回路37は、スイッチ信号生成部36により生成された制御信号に基づいてインバータ回路11をスイッチング制御するものである。 The switch signal generation section 36 generates a control signal for switching the inverter circuit 11 based on the duty ratio D and the frequency f determined by the determination section 35. The drive circuit 37 controls switching of the inverter circuit 11 based on the control signal generated by the switch signal generation section 36.

次に、本実施形態に係る電圧変換装置1の動作を説明する。 Next, the operation of the voltage converter 1 according to this embodiment will be explained.

まず、第1のデューティ生成部31及び第1の周波数生成部32は、第1の電圧検出部22により検出された出力電圧Vと、第1の出力回路20側の指令電圧V との差分に基づいて、第1のデューティ比候補D及び第1の周波数候補fを生成する。また、第2のデューティ生成部31及び第2の周波数生成部32は、第2の電圧検出部22により検出された出力電圧Vと、第2の出力回路20側の指令電圧V との差分に基づいて、第2のデューティ比候補D及び第2の周波数候補fを生成する。 First, the first duty generation section 31 1 and the first frequency generation section 32 1 generate an output voltage V 1 detected by the first voltage detection section 22 1 and a command voltage on the first output circuit 20 1 side. A first duty ratio candidate D 1 and a first frequency candidate f 1 are generated based on the difference from V 1 * . In addition, the second duty generation unit 31 2 and the second frequency generation unit 32 2 generate the output voltage V 2 detected by the second voltage detection unit 22 2 and the command voltage on the second output circuit 20 2 side. A second duty ratio candidate D 2 and a second frequency candidate f 2 are generated based on the difference from V 2 * .

また、第1及び第2の電力換算部33,33は、第1の電流検出部23により検出された出力電流Iと、予め記憶される指令電圧V ,V とから、第1の出力回路20側と第2の出力回路20側との要求電力を算出する。 Further, the first and second power conversion units 33 1 and 33 2 convert the output current I 1 detected by the first current detection unit 23 1 and the command voltages V 1 * and V 2 * stored in advance. From this, the required power for the first output circuit 20 1 side and the second output circuit 20 2 side is calculated.

ここで、第1の出力回路20の負荷抵抗が小さいとき、第1の出力回路20側の必要な電流値が大きくなり、要求電力も大きくなる。一方、第2の出力回路20の負荷抵抗が大きいとき、第2の出力回路20側の必要な電流値が小さくなり、要求電力も小さくなる。電力比較部34は、このような要求電力の情報又は要求電力の大小の情報を判定部35に送信する。 Here, when the load resistance of the first output circuit 20 1 is small, the required current value on the first output circuit 20 1 side becomes large, and the required power also becomes large. On the other hand, when the load resistance of the second output circuit 202 is large, the required current value on the second output circuit 202 side becomes small, and the required power also becomes small. The power comparison unit 34 transmits such information on the requested power or information on the magnitude of the requested power to the determination unit 35.

その後、判定部35は、以下の2つのルールに基づいてデューティ比Dと周波数fとを決定する。すなわち、判定部35は、第1及び第2デューティ生成部31,31のうち、要求電力の大きい方の出力回路20,20側のデューティ比候補D,Dを採用する(第1のルール)。また、判定部35は、第1及び第2周波数生成部32,32のうち、要求電力の小さい方の出力回路20,20側の周波数候補f,fを採用する(第2のルール)。 After that, the determination unit 35 determines the duty ratio D and the frequency f based on the following two rules. That is, the determination unit 35 adopts the duty ratio candidates D 1 and D 2 of the output circuits 20 1 and 20 2 that have larger required power among the first and second duty generation units 31 1 and 31 2 ( 1st rule). Further, the determination unit 35 adopts the frequency candidates f 1 and f 2 for the output circuits 20 1 and 20 2 that require smaller power among the first and second frequency generation units 32 1 and 32 2 (the Rule 2).

ここで、今回の例においては、第1の出力回路20側の要求電力が大きいことから、第1のデューティ比候補Dがデューティ比Dとして採用される。また、第2の出力回路20側の要求電力が小さいことから、第2の周波数候補fが周波数fとして採用される。 Here, in this example, the first duty ratio candidate D1 is adopted as the duty ratio D because the required power on the first output circuit 201 side is large. Furthermore, since the required power on the second output circuit 202 side is small, the second frequency candidate f2 is adopted as the frequency f.

次いで、信号生成部36は、判定部35により採用されたデューティ比Dと周波数fとに基づいて制御信号を生成し、ドライブ回路37は、生成された制御信号に基づいて、スイッチング素子SWをスイッチングする。 Next, the signal generation unit 36 generates a control signal based on the duty ratio D and frequency f adopted by the determination unit 35, and the drive circuit 37 switches the switching element SW based on the generated control signal. do.

ここで、2次側回路20においては、デューティ比Dに応じた電力が得られるが第1の出力回路20側の負荷抵抗の大きさに合わせてデューティ比Dが決定されているため、第1の出力回路20に供給される電力については、第2の出力回路20に供給される電力分だけ不足する。よって、不足分を補うため、第1のデューティ生成部31により生成される第1のデューティ比候補Dが大きくされ、デューティ比Dも大きくされる。デューティ比Dが大きくなった結果、第2の出力回路20の出力電圧Vが指令電圧V を超えることとなり、出力電圧Vを抑えるべく第2の周波数生成部32により生成される第2の周波数候補fが大きくされ、周波数fも大きくされる。周波数fが大きくなったことによってカットされた電力は第1の出力回路20に伝送される。また、第1の出力回路20については、周波数fが大きくなったことによってインピーダンスZが小さくなる。 Here, in the secondary side circuit 20, power according to the duty ratio D can be obtained, but since the duty ratio D is determined according to the magnitude of the load resistance on the first output circuit 201 side, the The power supplied to the first output circuit 201 is insufficient by the amount of power supplied to the second output circuit 202 . Therefore, in order to compensate for the shortage, the first duty ratio candidate D1 generated by the first duty generation unit 311 is increased, and the duty ratio D is also increased. As a result of the increased duty ratio D, the output voltage V 2 of the second output circuit 20 2 exceeds the command voltage V 2 * , and in order to suppress the output voltage V 2 , the output voltage V 2 is generated by the second frequency generation unit 32 2 . The second frequency candidate f2 is increased, and the frequency f is also increased. The power cut due to the increased frequency f is transmitted to the first output circuit 201 . Further, regarding the first output circuit 201 , the impedance Z becomes smaller due to the increased frequency f.

周波数fが大きくなった状態において第1の出力回路20の出力電圧Vが指令電圧V に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第1の出力回路20の出力電圧Vが指令電圧V を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、第2の出力回路20側において、これを保証するため周波数fが小さくなりインピーダンスZも小さくなる。第2の出力回路20側のインピーダンスZが小さくなると、第1の出力回路20側のインピーダンスZが大きくなる。これらより、第1の出力回路20に供給される出力電圧Vが小さくなる。 If the output voltage V 1 of the first output circuit 20 1 is less than the command voltage V 1 * in a state where the frequency f is increased, the duty ratio D is further increased. Then, the above operation will be repeated. On the other hand, when the output voltage V 1 of the first output circuit 20 1 exceeds the command voltage V 1 * in a state where the frequency f is increased, the duty ratio D is decreased. When the duty ratio D is decreased, the frequency f and the impedance Z are also decreased on the second output circuit 202 side in order to guarantee this. When the impedance Z on the second output circuit 20 2 side becomes smaller, the impedance Z on the first output circuit 20 1 side becomes larger. As a result, the output voltage V1 supplied to the first output circuit 201 becomes smaller.

以後、上記動作を繰り返すことにより、各出力回路20,20には指令電圧V ,V に応じた要求出力電圧が供給されることとなり、各出力回路20,20は要求出力電圧を負荷に対して出力することとなる。 Thereafter, by repeating the above operation, each output circuit 20 1 , 20 2 is supplied with the required output voltage according to the command voltage V 1 * , V 2 * , and each output circuit 20 1 , 20 2 is The required output voltage will be output to the load.

一方、第1の出力回路20の負荷抵抗が大きいとき、第1の出力回路20側の必要な電流値が小さくなり、要求電力も小さくなる。一方、第2の出力回路20の負荷抵抗が小さいとき、第2の出力回路20側の必要な電流値が大きくなり、要求電力も大きくなる。電力比較部34は、このような要求電力の情報又は要求電力の大小の情報を判定部35に送信する。 On the other hand, when the load resistance of the first output circuit 201 is large, the required current value on the first output circuit 201 side becomes small, and the required power also becomes small. On the other hand, when the load resistance of the second output circuit 20 is small, the required current value on the second output circuit 202 side becomes large, and the required power also becomes large. The power comparison unit 34 transmits such information on the requested power or information on the magnitude of the requested power to the determination unit 35.

この例においては、第2の出力回路20側の要求電力が大きいことから、第2のデューティ比候補Dがデューティ比Dとして採用される。また、第1の出力回路20側の要求電力が小さいことから、第1の周波数候補fが周波数fとして採用される。 In this example, the second duty ratio candidate D2 is adopted as the duty ratio D because the required power on the second output circuit 202 side is large. Furthermore, since the required power on the first output circuit 201 side is small, the first frequency candidate f1 is adopted as the frequency f.

次いで、信号生成部36は、判定部35により採用されたデューティ比Dと周波数fとに基づいて制御信号を生成し、ドライブ回路37は、生成された制御信号に基づいて、スイッチング素子SWをスイッチングする。 Next, the signal generation unit 36 generates a control signal based on the duty ratio D and frequency f adopted by the determination unit 35, and the drive circuit 37 switches the switching element SW based on the generated control signal. do.

2次側回路20においては、デューティ比Dに応じた電力が得られるが第2の出力回路20側の負荷抵抗の大きさに合わせてデューティ比Dが決定されているため、第2の出力回路20に供給される電力については、第1の出力回路20に供給される電力分だけ不足する。よって、不足分を補うため、第2のデューティ生成部31により生成される第2のデューティ比候補Dが大きくされ、デューティ比Dも大きくされる。デューティ比Dが大きくなった結果、第1の出力回路20の出力電圧Vが指令電圧V を超えることとなり、出力電圧Vを抑えるべく第1の周波数生成部32により生成される第1の周波数候補fが小さくされ、周波数fも小さくされる。周波数fが小さくなったことによってカットされた電力は第2の出力回路20に伝送される。また、第2の出力回路20については、周波数fが小さくなったことによってインピーダンスZが小さくなる。 In the secondary side circuit 20, power according to the duty ratio D is obtained, but since the duty ratio D is determined according to the magnitude of the load resistance on the second output circuit 20, the second output The power supplied to the circuit 202 is insufficient by the amount of power supplied to the first output circuit 201 . Therefore, in order to compensate for the shortage, the second duty ratio candidate D2 generated by the second duty generation section 312 is increased, and the duty ratio D is also increased. As a result of the increased duty ratio D, the output voltage V 1 of the first output circuit 20 1 exceeds the command voltage V 1 * , and in order to suppress the output voltage V 1 , the output voltage V 1 of the first output circuit 20 1 is generated by the first frequency generator 32 1 . The first frequency candidate f1 is reduced, and the frequency f is also reduced. The power cut due to the decrease in frequency f is transmitted to the second output circuit 202 . Furthermore, as for the second output circuit 202 , the impedance Z becomes smaller because the frequency f becomes smaller.

周波数fが小さくなった状態において第2の出力回路20の出力電圧Vが指令電圧V に満たない場合には、更にデューティ比Dが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数fが大きくなった状態において第2の出力回路20の出力電圧Vが指令電圧V を超える場合には、デューティ比Dが小さくされる。デューティ比Dが小さくされると、第1の出力回路20側において、これを保証するため周波数fが大きくなりインピーダンスZが小さくなる。第2の出力回路20側のインピーダンスZが小さくなると、第1の出力回路20側のインピーダンスZが大きくなる。これらより、第2の出力回路20に供給される出力電圧Vが小さくなる。以降は、指令電圧V ,V を満たす要求出力電圧が得られるまで、上記を繰り返すこととなる。 If the output voltage V 2 of the second output circuit 20 2 is less than the command voltage V 2 * in a state where the frequency f is reduced, the duty ratio D is further increased. Then, the above operation will be repeated. On the other hand, when the output voltage V 2 of the second output circuit 20 2 exceeds the command voltage V 2 * in a state where the frequency f is increased, the duty ratio D is decreased. When the duty ratio D is decreased, the frequency f increases and the impedance Z decreases on the first output circuit 201 side to ensure this. When the impedance Z on the second output circuit 20 2 side becomes smaller, the impedance Z on the first output circuit 20 1 side becomes larger. As a result, the output voltage V2 supplied to the second output circuit 202 becomes smaller. After that, the above steps are repeated until a required output voltage that satisfies the command voltages V 1 * , V 2 * is obtained.

このようにして、本実施形態に係る電圧変換装置1によれば、要求電力が大きい方の指令電圧V ,V と検出された出力電圧V,Vとの差分に基づいて制御信号のデューティ比Dを決定し、要求電力が小さい方の指令電圧V ,V と検出された出力電圧V,Vとの差分に基づいて制御信号の周波数fを決定する。このため、要求電力が大きい方に基づいてデューティ比Dを決定することとなり大きい方の指令電圧V ,V に応じた要求出力電圧を供給することができる。また、要求電力が小さい方に基づいて制御信号の周波数fを決定するため、インピーダンスZが大きくなるように周波数fを決定して小さい方の指令電圧V ,V に応じた要求出力電圧を供給することができる。特に、第1のフィルタ回路40は周波数fが小さくなるに従ってインピーダンスZが大きくなる特性を有し、第2のフィルタ回路40は周波数fが大きくなるに従ってインピーダンスZが大きくなる特性を有していることから、負荷条件に応じた要求電力の大小に基づいて上記のようにデューティ比Dと周波数fとを決定しても、要求出力電圧を達成できなくなることが防止される。従って、負荷に対してより適切に電圧を出力することができる電圧変換装置1を提供することができる。 In this way, according to the voltage conversion device 1 according to the present embodiment, based on the difference between the command voltages V 1 * , V 2 * with larger required power and the detected output voltages V 1 , V 2 Determine the duty ratio D of the control signal, and determine the frequency f of the control signal based on the difference between the command voltages V 1 * , V 2 * with smaller required power and the detected output voltages V 1 , V 2 . Therefore, the duty ratio D is determined based on the larger required power, and it is possible to supply the required output voltage according to the larger command voltage V 1 * , V 2 * . In addition, since the frequency f of the control signal is determined based on the smaller required power, the frequency f is determined so that the impedance Z becomes larger, and the required output according to the smaller command voltage V 1 * , V 2 * Can supply voltage. In particular, the first filter circuit 40 1 has a characteristic that the impedance Z increases as the frequency f decreases, and the second filter circuit 40 2 has a characteristic that the impedance Z increases as the frequency f increases. Therefore, even if the duty ratio D and frequency f are determined as described above based on the magnitude of the required power depending on the load condition, it is prevented that the required output voltage cannot be achieved. Therefore, it is possible to provide the voltage converter 1 that can more appropriately output voltage to the load.

以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。 Although the present invention has been described above based on the embodiments, the present invention is not limited to the above embodiments, and changes may be made without departing from the spirit of the present invention, and well-known and publicly known techniques may be used. May be combined.

例えば本実施形態に係る電圧変換装置1において、フィルタ回路40,40は図2に示すような特性を得ることができれば、特に直列LCフィルタ回路41,41に限られるものではない。 For example, in the voltage converter 1 according to the present embodiment, the filter circuits 40 1 and 40 2 are not particularly limited to the series LC filter circuits 41 1 and 41 2 as long as they can obtain the characteristics shown in FIG.

さらに、上記実施形態においては、上記したルール1及びルール2に基づいて制御信号が生成される構成であれば、制御構成は図3に示すものに限られない。加えて、整流回路21,21は全波整流可能であれば、特に回路構成を問うものではない。 Furthermore, in the embodiment described above, the control configuration is not limited to that shown in FIG. 3 as long as the control signal is generated based on the rules 1 and 2 described above. In addition, the circuit configuration of the rectifier circuits 21 1 and 21 2 is not particularly limited as long as full-wave rectification is possible.

1 :電圧変換装置
10 :1次側回路
11 :インバータ回路
20 :2次側回路
20,20 :出力回路
21,21 :整流回路
22,22 :電圧検出部
23,23 :電流検出部
30 :制御部(制御信号生成部)
31,31 : デューティ生成部
32,32 : 周波数生成部
33,33 : 電力換算部
34 :電力比較部
35 :判定部
36 :信号生成部
37 :ドライブ回路
40,40 :フィルタ回路
41,41 :直列LCフィルタ回路
42,42 :並列LCフィルタ回路
E :電源
,I :出力電流
SW :スイッチング素子
T :絶縁トランス(トランス)
T1 :1次側巻線
T2 :2次側巻線
,V :出力電圧
,V :指令電圧
Vt1 :1次側出力電圧
Vt2 :2次側出力電圧
1 : Voltage converter 10 : Primary side circuit 11 : Inverter circuit 20 : Secondary side circuit 20 1 , 20 2 : Output circuit 21 1 , 21 2 : Rectifier circuit 22 1 , 22 2 : Voltage detection section 23 1 , 23 2 : Current detection section 30: Control section (control signal generation section)
31 1 , 31 2 : Duty generation unit 32 1 , 32 2 : Frequency generation unit 33 1 , 33 2 : Power conversion unit 34 : Power comparison unit 35 : Judgment unit 36 : Signal generation unit 37 : Drive circuit 40 1 , 40 2 : Filter circuit 41 1 , 41 2 : Series LC filter circuit 42 1 , 42 2 : Parallel LC filter circuit E : Power supply I 1 , I 2 : Output current SW : Switching element T : Isolation transformer (transformer)
T1: Primary winding T2: Secondary winding V 1 , V 2 : Output voltage V 1 * , V 2 * : Command voltage Vt1 : Primary output voltage Vt2 : Secondary output voltage

Claims (1)

電源に接続され、スイッチング素子により1次側出力電圧を制御する1次側回路と、
互いに異なる指令電圧に応じた第1及び第2の要求出力電圧を出力するための第1及び第2の出力回路を含む2次側回路と、
前記1次側回路と前記2次側回路との間を絶縁し、前記1次側出力電圧を前記2次側回路に供給するトランスと、
前記第1及び第2の出力回路それぞれの出力電圧を検出する第1及び第2の電圧検出部と、
前記第1及び第2の出力回路それぞれの出力電流を検出する第1及び第2の電流検出部と、
前記第1及び第2の電圧検出部のそれぞれにより検出された第1及び第2の出力電圧とそれぞれの指令電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、
前記2次側回路は、前記トランスと前記第1の出力回路との間に、周波数が小さくなるに従ってインピーダンスが大きくなる特性を有する第1のフィルタ回路と、前記トランスと前記第2の出力回路との間に、周波数が大きくなるに従ってインピーダンスが大きくなる特性を有する第2のフィルタ回路と、を有し、
前記制御信号生成部は、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が大きい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号のデューティ比を決定し、前記第1及び第2の出力回路のうち検出された出力電流とそれぞれの指令電圧とから求められる要求電力が小さい方の指令電圧と、検出された出力電圧との差分に基づいて前記制御信号の周波数を決定する
ことを特徴とする電圧変換装置。
a primary side circuit connected to a power supply and controlling a primary side output voltage by a switching element;
a secondary side circuit including first and second output circuits for outputting first and second required output voltages according to mutually different command voltages;
a transformer that insulates between the primary side circuit and the secondary side circuit and supplies the primary side output voltage to the secondary side circuit;
first and second voltage detection units that detect output voltages of the first and second output circuits, respectively;
first and second current detection units that detect output currents of the first and second output circuits, respectively;
Control for generating a control signal for switching the switching element based on the difference between the first and second output voltages detected by each of the first and second voltage detection units and each command voltage. A signal generation section;
The secondary side circuit includes, between the transformer and the first output circuit, a first filter circuit having a characteristic that impedance increases as the frequency decreases; and the transformer and the second output circuit. a second filter circuit having a characteristic that the impedance increases as the frequency increases;
The control signal generation unit generates a difference between the detected output voltage and a command voltage of the first and second output circuits, which has a larger required power determined from the detected output current and the respective command voltages. The duty ratio of the control signal is determined based on the command voltage of the first and second output circuits, which has the smaller required power calculated from the detected output current and the respective command voltages, and the detected command voltage. A voltage conversion device characterized in that the frequency of the control signal is determined based on the difference between the output voltage and the output voltage.
JP2020039443A 2020-03-09 2020-03-09 voltage converter Active JP7445462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020039443A JP7445462B2 (en) 2020-03-09 2020-03-09 voltage converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020039443A JP7445462B2 (en) 2020-03-09 2020-03-09 voltage converter

Publications (2)

Publication Number Publication Date
JP2021141772A JP2021141772A (en) 2021-09-16
JP7445462B2 true JP7445462B2 (en) 2024-03-07

Family

ID=77669230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020039443A Active JP7445462B2 (en) 2020-03-09 2020-03-09 voltage converter

Country Status (1)

Country Link
JP (1) JP7445462B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061924A1 (en) 2004-12-08 2006-06-15 Sanken Electric Co., Ltd. Multi-output current-resonant type dc-dc converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061924A1 (en) 2004-12-08 2006-06-15 Sanken Electric Co., Ltd. Multi-output current-resonant type dc-dc converter

Also Published As

Publication number Publication date
JP2021141772A (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US9455641B2 (en) DC/DC converter
US9287790B2 (en) Electric power converter
US9197135B2 (en) Bi-directional DC/DC converter with frequency control change-over
JP5065188B2 (en) Series resonant converter
US11056979B2 (en) Power conversion apparatus
WO2015004989A1 (en) Bidirectional dc-to-dc converter
US20090244936A1 (en) Three-phase inverter
US20070069581A1 (en) AC to DC converter circuit
KR20090100655A (en) Multi level inverter
US11296607B2 (en) DC-DC converter
US20110254528A1 (en) Multi-module bidirectional dc-dc converter
JP6132887B2 (en) Power converter
US8559194B2 (en) Converter circuit and unit and system comprising such converter circuit
JPWO2013093963A1 (en) Charger
CN111587526A (en) DC-DC converter device
US20150016167A1 (en) Multilevel Converter
CN115836469A (en) Power conversion device and power system
US20160118904A1 (en) Power conversion apparatus
Rehlaender et al. Dual interleaved 3.6 kW LLC converter operating in half-bridge, full-bridge and phase-shift mode as a single-stage architecture of an automotive on-board DC-DC converter
JPWO2015052743A1 (en) Power converter
JP7445462B2 (en) voltage converter
KR101937013B1 (en) Power factor correction converter
JP2013516153A (en) Groundable DC / DC converter
JP7445463B2 (en) voltage converter
JP2022069834A (en) Power supply controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240226

R150 Certificate of patent or registration of utility model

Ref document number: 7445462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150