JP2021141293A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2021141293A
JP2021141293A JP2020040258A JP2020040258A JP2021141293A JP 2021141293 A JP2021141293 A JP 2021141293A JP 2020040258 A JP2020040258 A JP 2020040258A JP 2020040258 A JP2020040258 A JP 2020040258A JP 2021141293 A JP2021141293 A JP 2021141293A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
emitting device
ridge portion
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020040258A
Other languages
Japanese (ja)
Other versions
JP7407027B2 (en
Inventor
真生 川口
Masao Kawaguchi
真生 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2020040258A priority Critical patent/JP7407027B2/en
Publication of JP2021141293A publication Critical patent/JP2021141293A/en
Application granted granted Critical
Publication of JP7407027B2 publication Critical patent/JP7407027B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

To provide a semiconductor light-emitting element capable of easily and highly accurately forming a waveguide with an increased equivalent index of refraction in the center.SOLUTION: A semiconductor light-emitting element 1 includes: an optical guide layer 30 and a second semiconductor layer 40 located above the optical guide layer 30 (on the positive side of the Z-axis). A ridge 50 is formed in the second semiconductor layer 40. Multiple grooves 51 extending in the vertical direction are formed on the ridge 50. In the width direction (Y-axis direction) of the ridge 50, the spacing between multiple grooves 51 is narrower on the outside than in the center.SELECTED DRAWING: Figure 1

Description

本発明は、半導体発光素子に関し、たとえば、製品の加工等に用いて好適なものである。 The present invention relates to a semiconductor light emitting device and is suitable for use in, for example, processing of a product.

近年、半導体発光装置が、様々な製品の加工に用いられている。この場合、加工品質を高めるために、半導体発光装置から出射される光は、高出力であることと、高次モードがカットされた基本モードであることが好ましい。以下の特許文献1、2には、高次モードの光をカットするために、導波路の中央部の屈折率を高くし、導波路の周辺部の屈折率を低くする構成が記載されている。 In recent years, semiconductor light emitting devices have been used for processing various products. In this case, in order to improve the processing quality, it is preferable that the light emitted from the semiconductor light emitting device has a high output and is a basic mode in which the higher-order mode is cut. The following Patent Documents 1 and 2 describe a configuration in which the refractive index of the central portion of the waveguide is increased and the refractive index of the peripheral portion of the waveguide is decreased in order to cut light in a higher-order mode. ..

特許文献1では、高さが異なる複数のリッジストライプを導波路に形成することにより、導波路の屈折率が調整されている。この構成では、導波路の中央部に配置されるリッジストライプの高さが導波路の周辺部に配置されるリッジストライプよりも高く設定されることにより、複数のリッジストライプからなる導波路の中央部の屈折率が高められる。 In Patent Document 1, the refractive index of the waveguide is adjusted by forming a plurality of ridge stripes having different heights on the waveguide. In this configuration, the height of the ridge stripe arranged in the central portion of the waveguide is set higher than that of the ridge stripe arranged in the peripheral portion of the waveguide, so that the central portion of the waveguide composed of a plurality of ridge stripes is set. Refractive index is increased.

特許文献2では、複数のリッジストライプを接続する溝の底面形状を調整することにより、導波路の屈折率が調整されている。この構成では、各溝の底面が、導波路の中央部が高く周辺部が低いレンズ形状に沿うように形成されることにより、複数のリッジストライプからなる導波路の中央部の屈折率が高められる。 In Patent Document 2, the refractive index of the waveguide is adjusted by adjusting the shape of the bottom surface of the groove connecting the plurality of ridge stripes. In this configuration, the bottom surface of each groove is formed so as to follow a lens shape in which the central portion of the waveguide is high and the peripheral portion is low, so that the refractive index of the central portion of the waveguide composed of a plurality of ridge stripes is increased. ..

特開平1−175281号公報Japanese Unexamined Patent Publication No. 1-175281 国際公開第2011/012100号International Publication No. 2011/012100

上記特許文献1に記載の構成では、高さの異なる複数のリッジストライプを形成するために、エッチングを繰り返す必要があるため、製造工程が煩雑になってしまう。また、上記特許文献2に記載の構成では、各溝の底面をレンズ形状に沿うように形成するために、レジストの熱効果を利用して、熱により収縮したレジストを犠牲層としてエッチングが行われる。このため、半導体ウェハ面内においてレジストの収縮率にばらつきが生じやすく、精度良くレンズ形状の底面を形成することが困難となる。 In the configuration described in Patent Document 1, in order to form a plurality of ridge stripes having different heights, it is necessary to repeat etching, which complicates the manufacturing process. Further, in the configuration described in Patent Document 2, in order to form the bottom surface of each groove along the lens shape, etching is performed using the heat-shrinked resist as a sacrificial layer by utilizing the thermal effect of the resist. .. Therefore, the shrinkage rate of the resist tends to vary in the surface of the semiconductor wafer, and it becomes difficult to form the bottom surface of the lens shape with high accuracy.

かかる課題に鑑み、本発明は、中央の等価屈折率が高められた導波路を簡易かつ高精度に形成可能な半導体発光素子を提供することを目的とする。 In view of such a problem, an object of the present invention is to provide a semiconductor light emitting device capable of forming a waveguide having an increased equivalent refractive index at the center easily and with high accuracy.

本発明の第1の態様は、半導体発光素子に関する。本態様に係る半導体発光素子は、光ガイド層と、前記光ガイド層の上方に配置され、リッジ部が形成された半導体層と、を備える。前記リッジ部には上下方向に延びた複数の溝部が形成され、前記リッジ部の幅方向において、前記複数の溝部の間隔は、外側が中央よりも狭い。 The first aspect of the present invention relates to a semiconductor light emitting device. The semiconductor light emitting device according to this embodiment includes an optical guide layer and a semiconductor layer arranged above the optical guide layer and having a ridge portion formed therein. A plurality of grooves extending in the vertical direction are formed in the ridge portion, and in the width direction of the ridge portion, the distance between the plurality of grooves is narrower on the outside than in the center.

本態様に係る半導体発光素子によれば、光ガイド層で生じた光を伝搬させる導波路が、リッジ部に対応して形成され、リッジ部の幅方向において、リッジ部に形成された複数の溝部の間隔は、外側が中央よりも狭くなっている。これにより、リッジ部に対応する導波路において、中央の等価屈折率が高められる。したがって、半導体発光素子において高次モードのレーザ光をカットして、高いビーム品質のレーザ光を得ることができる。また、異なる間隔で並ぶ複数の溝部は、エッチング処理により、比較的容易に形成され得る。よって、中央の等価屈折率が高められた導波路を簡易かつ高精度に形成できる。 According to the semiconductor light emitting device according to this aspect, a waveguide for propagating the light generated in the optical guide layer is formed corresponding to the ridge portion, and a plurality of groove portions formed in the ridge portion in the width direction of the ridge portion. The distance between the two is narrower on the outside than in the center. As a result, the equivalent refractive index at the center is increased in the waveguide corresponding to the ridge portion. Therefore, it is possible to obtain high beam quality laser light by cutting the high-order mode laser light in the semiconductor light emitting device. Further, the plurality of grooves arranged at different intervals can be formed relatively easily by the etching process. Therefore, a waveguide with an increased equivalent refractive index at the center can be formed easily and with high accuracy.

本発明の第2の態様は、半導体発光素子に関する。本態様に係る半導体発光素子は、光ガイド層と、前記光ガイド層の上方に配置され、リッジ部が形成された半導体層と、を備える。前記リッジ部には上下方向に延びた複数の溝部が形成され、前記リッジ部の幅方向において、前記複数の溝部の幅は、外側が中央よりも広い。 A second aspect of the present invention relates to a semiconductor light emitting device. The semiconductor light emitting device according to this embodiment includes an optical guide layer and a semiconductor layer arranged above the optical guide layer and having a ridge portion formed therein. A plurality of groove portions extending in the vertical direction are formed in the ridge portion, and the width of the plurality of groove portions is wider on the outside than in the center in the width direction of the ridge portion.

本態様に係る半導体発光素子によれば、光ガイド層で生じた光を伝搬させる導波路が、リッジ部に対応して形成され、リッジ部に形成された複数の溝部の幅が、外側が中央よりも広くなっている。これにより、リッジ部に対応する導波路において、中央の等価屈折率が高められる。したがって、半導体発光素子において高次モードのレーザ光をカットして、高いビーム品質のレーザ光を得ることができる。また、異なる幅で並ぶ複数の溝部は、エッチング処理により、比較的容易に形成され得る。よって、中央の等価屈折率が高められた導波路を簡易かつ高精度に形成できる。 According to the semiconductor light emitting device according to this aspect, a waveguide for propagating the light generated in the optical guide layer is formed corresponding to the ridge portion, and the width of the plurality of grooves formed in the ridge portion is centered on the outside. Is wider than. As a result, the equivalent refractive index at the center is increased in the waveguide corresponding to the ridge portion. Therefore, it is possible to obtain high beam quality laser light by cutting the high-order mode laser light in the semiconductor light emitting device. Further, the plurality of grooves arranged in different widths can be formed relatively easily by the etching process. Therefore, a waveguide with an increased equivalent refractive index at the center can be formed easily and with high accuracy.

以上のとおり、本発明によれば、中央の等価屈折率が高められた導波路を簡易かつ高精度に形成可能な半導体発光素子を提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor light emitting device capable of forming a waveguide having an increased equivalent refractive index at the center easily and with high accuracy.

本発明の効果ないし意義は、以下に示す実施形態の説明により更に明らかとなろう。ただし、以下に示す実施形態は、あくまでも、本発明を実施化する際の一つの例示であって、本発明は、以下の実施形態に記載されたものに何ら制限されるものではない。 The effects or significance of the present invention will be further clarified by the description of the embodiments shown below. However, the embodiments shown below are merely examples when the present invention is put into practice, and the present invention is not limited to those described in the following embodiments.

図1(a)は、実施形態1に係る、半導体発光素子の構成を模式的に示す上面図である。図1(b)は、実施形態1に係る、半導体発光素子の構成を模式的に示す断面図である。FIG. 1A is a top view schematically showing the configuration of the semiconductor light emitting device according to the first embodiment. FIG. 1B is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device according to the first embodiment. 図2(a)、(b)は、実施形態1に係る、半導体発光素子の製造方法を説明するための断面図である。2A and 2B are cross-sectional views for explaining a method for manufacturing a semiconductor light emitting device according to the first embodiment. 図3(a)、(b)は、実施形態1に係る、半導体発光素子の製造方法を説明するための断面図である。3A and 3B are cross-sectional views for explaining a method for manufacturing a semiconductor light emitting device according to the first embodiment. 図4(a)、(b)は、実施形態1に係る、半導体発光素子の製造方法を説明するための断面図である。4 (a) and 4 (b) are cross-sectional views for explaining a method for manufacturing a semiconductor light emitting device according to the first embodiment. 図5(a)、(b)は、実施形態1に係る、半導体発光素子の製造方法を説明するための断面図である。5 (a) and 5 (b) are cross-sectional views for explaining a method for manufacturing a semiconductor light emitting device according to the first embodiment. 図6(a)、(b)は、実施形態1に係る、半導体発光素子の製造方法を説明するための断面図である。6 (a) and 6 (b) are cross-sectional views for explaining a method for manufacturing a semiconductor light emitting device according to the first embodiment. 図7は、実施形態1に係る、半導体発光素子におけるY軸方向の等価屈折率の分布を示す図である。FIG. 7 is a diagram showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device according to the first embodiment. 図8は、実施形態1に係る、半導体発光装置の構成を模式的に示す断面図である。FIG. 8 is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device according to the first embodiment. 図9(a)、(b)は、変更例に係る、半導体発光素子におけるY軸方向の等価屈折率の分布を示す図である。9 (a) and 9 (b) are diagrams showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device according to the modified example. 図10は、変更例に係る、等価屈折率の分布が二等辺三角形形状およびガウス形状となる場合の、リッジ部の領域数および励振モード数の関係を示すシミュレーション結果である。FIG. 10 is a simulation result showing the relationship between the number of regions of the ridge portion and the number of excitation modes when the distribution of the equivalent refractive index is an isosceles triangle shape and a Gaussian shape according to the modified example. 図11は、実施形態2に係る、半導体発光素子の構成を模式的に示す断面図である。FIG. 11 is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device according to the second embodiment. 図12は、実施形態2に係る、半導体発光素子におけるY軸方向の等価屈折率の分布を示す図である。FIG. 12 is a diagram showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device according to the second embodiment.

以下、本発明の実施形態について図を参照して説明する。便宜上、各図には、互いに直交するX、Y、Z軸が付記されている。X軸方向は、導波路における光の伝搬方向であり、Y軸方向は、導波路の幅方向である。Z軸方向は、半導体発光素子を構成する各層の積層方向である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. For convenience, the X, Y, and Z axes that are orthogonal to each other are added to each figure. The X-axis direction is the light propagation direction in the waveguide, and the Y-axis direction is the width direction of the waveguide. The Z-axis direction is the stacking direction of each layer constituting the semiconductor light emitting device.

<実施形態1>
図1(a)は、半導体発光素子1の構成を模式的に示す上面図であり、図1(b)は、半導体発光素子1の構成を模式的に示す断面図である。図1(a)では、便宜上、パッド電極72の図示が省略されている。図1(b)は、図1(a)においてA−A’で切断した半導体発光素子1をX軸正方向に見た断面図である。
<Embodiment 1>
FIG. 1A is a top view schematically showing the configuration of the semiconductor light emitting device 1, and FIG. 1B is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device 1. In FIG. 1A, the pad electrode 72 is not shown for convenience. FIG. 1B is a cross-sectional view of the semiconductor light emitting device 1 cut at AA'in FIG. 1A as viewed in the positive direction of the X-axis.

図1(a)に示すように、半導体発光素子1には、導波路WGが設けられている。導波路WGは、X軸方向に直線状に延びている。導波路WGは、Y軸方向において導波路WGの外への光の進行を制限する作用を有する。 As shown in FIG. 1A, the semiconductor light emitting device 1 is provided with a waveguide WG. The waveguide WG extends linearly in the X-axis direction. The waveguide WG has an action of limiting the progress of light to the outside of the waveguide WG in the Y-axis direction.

端面1aは、X軸正側に位置する導波路WGの端面であり、半導体発光素子1の出射側の端面でもある。端面1bは、X軸負側に位置する導波路WGの端面であり、半導体発光素子1の反射側の端面でもある。以下、端面1b側から端面1aへと向かう光を「前進波」と称し、端面1a側から端面1bへと向かう光を「後退波」と称する。 The end face 1a is an end face of the waveguide WG located on the positive side of the X-axis, and is also an end face on the emission side of the semiconductor light emitting element 1. The end face 1b is an end face of the waveguide WG located on the negative side of the X-axis, and is also an end face on the reflection side of the semiconductor light emitting element 1. Hereinafter, the light heading from the end face 1b side to the end face 1a is referred to as a "forward wave", and the light heading from the end face 1a side to the end face 1b is referred to as a "backward wave".

前進波が端面1aに到達すると、前進波の一部は出射光として端面1aからX軸正方向に出射され、前進波の一部は端面1aで反射されて後退波となる。後退波は、導波路WGを通ってX軸負方向に進み、端面1bに到達すると、後退波の大部分は端面1bで反射し前進波となる。こうして、半導体発光素子1内で生じた光は、端面1aと端面1bとの間で増幅され、端面1aから出射される。 When the forward wave reaches the end face 1a, a part of the forward wave is emitted from the end face 1a in the positive direction of the X axis as emitted light, and a part of the forward wave is reflected by the end face 1a to become a backward wave. The receding wave travels in the negative direction of the X-axis through the waveguide WG, and when it reaches the end face 1b, most of the receding wave is reflected by the end face 1b and becomes a forward wave. In this way, the light generated in the semiconductor light emitting device 1 is amplified between the end face 1a and the end face 1b and emitted from the end face 1a.

図1(b)に示すように、半導体発光素子1は、基板10と、第1半導体層20と、光ガイド層30と、第2半導体層40と、絶縁膜60と、p側電極71と、パッド電極72と、n側電極80と、を備える。 As shown in FIG. 1B, the semiconductor light emitting device 1 includes a substrate 10, a first semiconductor layer 20, an optical guide layer 30, a second semiconductor layer 40, an insulating film 60, and a p-side electrode 71. The pad electrode 72 and the n-side electrode 80 are provided.

第1半導体層20は、基板10の上方に配置されている。第1半導体層20は、n側クラッド層である。 The first semiconductor layer 20 is arranged above the substrate 10. The first semiconductor layer 20 is an n-side clad layer.

光ガイド層30は、第1半導体層20の上方に配置されている。光ガイド層30は、下から順に、n側光ガイド層31と、活性層32と、p側光ガイド層33とが積層された積層構造を有する。発光領域30aは、導波路WGに対応する位置に配置され、半導体発光素子1から出射される光の大部分が発生および伝搬する領域である。 The optical guide layer 30 is arranged above the first semiconductor layer 20. The optical guide layer 30 has a laminated structure in which the n-side optical guide layer 31, the active layer 32, and the p-side optical guide layer 33 are laminated in this order from the bottom. The light emitting region 30a is arranged at a position corresponding to the waveguide WG, and is a region in which most of the light emitted from the semiconductor light emitting device 1 is generated and propagated.

第2半導体層40は、p側光ガイド層33の上方に配置されている。第2半導体層40は、下から順に、電子障壁層41と、p側クラッド層42と、p側コンタクト層43とが積層された積層構造を有する。 The second semiconductor layer 40 is arranged above the p-side optical guide layer 33. The second semiconductor layer 40 has a laminated structure in which the electron barrier layer 41, the p-side clad layer 42, and the p-side contact layer 43 are laminated in this order from the bottom.

リッジ部50は、第2半導体層40の上部に形成されており、リッジ形状(突条形状)を有する。リッジ部50は、図1(a)に示すように、X軸方向に延びた形状を有しており、図1(b)に示すように、Z軸正方向に突出した形状を有している。また、リッジ部50の上面には、X軸方向に延びるとともにZ軸方向に深さを有する6つの溝50aが形成されている。リッジ部50に6つの溝50aが形成されることにより、リッジ部50の端部と溝50aとの間、および、隣り合う2つの溝50aの間に、7つのリッジストライプ部52が形成される。 The ridge portion 50 is formed on the upper portion of the second semiconductor layer 40 and has a ridge shape (protrusion shape). As shown in FIG. 1A, the ridge portion 50 has a shape extending in the X-axis direction, and has a shape protruding in the Z-axis positive direction as shown in FIG. 1B. There is. Further, on the upper surface of the ridge portion 50, six grooves 50a extending in the X-axis direction and having a depth in the Z-axis direction are formed. By forming the six grooves 50a in the ridge portion 50, seven ridge stripe portions 52 are formed between the end portion of the ridge portion 50 and the groove 50a and between the two adjacent grooves 50a. ..

絶縁膜60は、発光領域30aの光を閉じ込めるために、導波路WGのY軸方向の外側においてp側クラッド層42の上方に配置されている。また、絶縁膜60は、リッジ部50の溝50aにも配置されており、溝50aに絶縁膜60が配置されることにより、溝部51が形成される。 The insulating film 60 is arranged above the p-side clad layer 42 on the outside in the Y-axis direction of the waveguide WG in order to confine the light in the light emitting region 30a. Further, the insulating film 60 is also arranged in the groove 50a of the ridge portion 50, and the groove portion 51 is formed by arranging the insulating film 60 in the groove 50a.

p側電極71は、p側コンタクト層43の上方において、導波路WGに対応する位置に配置されている。p側電極71は、p側コンタクト層43とオーミック接触するオーミック電極である。パッド電極72は、導波路WGよりもY軸方向に長い形状であり、p側電極71および絶縁膜60と接触している。 The p-side electrode 71 is arranged above the p-side contact layer 43 at a position corresponding to the waveguide WG. The p-side electrode 71 is an ohmic electrode that makes ohmic contact with the p-side contact layer 43. The pad electrode 72 has a shape longer in the Y-axis direction than the waveguide WG, and is in contact with the p-side electrode 71 and the insulating film 60.

n側電極80は、基板10の下方に配置されており、基板10とオーミック接触するオーミック電極である。 The n-side electrode 80 is an ohmic electrode that is arranged below the substrate 10 and makes ohmic contact with the substrate 10.

次に、半導体発光素子1の製造方法について、図2(a)〜図6(b)を参照して説明する。図2(a)〜図6(b)は、図1(b)と同様の断面図である。 Next, a method of manufacturing the semiconductor light emitting device 1 will be described with reference to FIGS. 2 (a) to 6 (b). 2 (a) to 6 (b) are cross-sectional views similar to those in FIG. 1 (b).

図2(a)に示すように、主面が(0001)面であるn型六方晶GaN基板である基板10上に、有機金属気層成長法(Metalorganic Chemical Vapor Deposition:MOCVD法)により、第1半導体層20と、光ガイド層30と、第2半導体層40とを順次成膜する。 As shown in FIG. 2A, a metalorganic chemical vapor deposition (MOCVD method) is performed on a substrate 10 which is an n-type hexagonal GaN substrate whose main surface is the (0001) plane. 1 The semiconductor layer 20, the optical guide layer 30, and the second semiconductor layer 40 are sequentially formed.

具体的には、厚さ400μmの基板10上に、第1半導体層20としてn型Al0.03GaNクラッド層を2μm成長させる。続いて、第1半導体層20の上に、n側光ガイド層31としてi−GaN層を0.1μm成長させる。さらに、In0.02GaNバリア層とIn0.07GaN量子井戸層の2周期からなる活性層32を成長させる。バリア層の膜厚は、たとえば20nm、量子井戸層の膜厚は、たとえば7nmに設定するとよい。バリア層は、量子井戸層の間だけでなく、量子井戸層の上下にも成長させるとよい。続いて、p側光ガイド層33としてi−GaN層を0.1μm成長させる。 Specifically, an n-type Al0.03GaN clad layer is grown by 2 μm as the first semiconductor layer 20 on the substrate 10 having a thickness of 400 μm. Subsequently, an i-GaN layer of 0.1 μm is grown on the first semiconductor layer 20 as the n-side optical guide layer 31. Further, an active layer 32 composed of two cycles of an In0.02GaN barrier layer and an In0.07GaN quantum well layer is grown. The film thickness of the barrier layer may be set to, for example, 20 nm, and the film thickness of the quantum well layer may be set to, for example, 7 nm. The barrier layer may be grown not only between the quantum well layers but also above and below the quantum well layers. Subsequently, the i-GaN layer is grown by 0.1 μm as the p-side optical guide layer 33.

続いて、電子障壁層41としてAl0.35GaNを5nm成長させる。続いて、電子障壁層41の上に、p側クラッド層42として、p−Al0.0.06GaN層1.5nmとGaN層1.5nmを160周期繰り返して形成した0.48μmの歪超格子からなる層を成長させる。続いて、p側コンタクト層43として、0.05μm厚のp−GaN層を成長させる。 Subsequently, Al0.35GaN is grown by 5 nm as the electron barrier layer 41. Subsequently, from a strained superlattice of 0.48 μm formed on the electron barrier layer 41 as a p-side clad layer 42 by repeating p-Al 0.0.06 GaN layer 1.5 nm and GaN layer 1.5 nm for 160 cycles. Grow the layer. Subsequently, a 0.05 μm-thick p-GaN layer is grown as the p-side contact layer 43.

次に、図2(b)に示すように、たとえば熱CVD法により、p側コンタクト層43上に、保護膜91として、膜厚が0.3μmのSiOからなる絶縁膜を成膜する。 Next, as shown in FIG. 2B, an insulating film made of SiO 2 having a film thickness of 0.3 μm is formed as a protective film 91 on the p-side contact layer 43 by, for example, a thermal CVD method.

次に、図3(a)に示すように、たとえばフォトリソグラフィ法およびフッ化水素酸を用いるエッチング法により、リッジ部50以外の領域および溝50aの領域に位置する保護膜91をエッチングする。すなわち、リッジ部50の溝50a以外の領域をストライプ状に残して他の領域をエッチングする。これにより、保護膜91は、エッチングにより、X軸方向に延びた形状とされ、Y軸方向に隙間を空けて複数(図3(a)の場合は7個)に分割される。また、六方晶窒化物半導体の自然劈開面(m面)を利用して端面1a、1b(図1(a)参照)を形成することを考慮して、ストライプの向きはm軸方向に平行とする。 Next, as shown in FIG. 3A, the protective film 91 located in the region other than the ridge portion 50 and the region of the groove 50a is etched by, for example, a photolithography method and an etching method using hydrofluoric acid. That is, the region other than the groove 50a of the ridge portion 50 is left in a striped shape, and the other region is etched. As a result, the protective film 91 is formed into a shape extending in the X-axis direction by etching, and is divided into a plurality of (7 in the case of FIG. 3A) with a gap in the Y-axis direction. Further, considering that the end faces 1a and 1b (see FIG. 1A) are formed by utilizing the natural cleavage plane (m plane) of the hexagonal nitride semiconductor, the orientation of the stripes is parallel to the m-axis direction. do.

次に、図3(b)に示すように、たとえば誘導結合プラズマ(ICP)エッチング法により、保護膜91をマスクとして用いて、積層構造体の上部を0.4μmの深さにエッチングし、エッチング範囲の下端を、p側クラッド層42の範囲とする。これにより、p側コンタクト層43およびp側クラッド層42の上部に、リッジ部50と、リッジ部50に設けられた溝50aとが形成される。 Next, as shown in FIG. 3B, the upper part of the laminated structure is etched to a depth of 0.4 μm using the protective film 91 as a mask by, for example, an inductively coupled plasma (ICP) etching method, and etching is performed. The lower end of the range is defined as the range of the p-side clad layer 42. As a result, a ridge portion 50 and a groove 50a provided in the ridge portion 50 are formed on the upper part of the p-side contact layer 43 and the p-side clad layer 42.

このとき、各溝50aのZ軸方向の深さ(p側コンタクト層43の上面からの深さ)が、互いに等しい深さdpとなるようエッチングが行われる。また、Z軸方向における、溝50aの底面位置と、リッジ部50の外側に位置するp側クラッド層42の上面の位置とが等しくなるようエッチングが行われる。これにより、p側クラッド層42の上面も、p側コンタクト層43の上面から深さdpの位置となる。このように、リッジ部50および溝50aのエッチングが行われると、リッジ部50の形成プロセスと、溝50aの形成プロセスとを簡略化できる。 At this time, etching is performed so that the depth of each groove 50a in the Z-axis direction (depth from the upper surface of the p-side contact layer 43) is equal to the depth dp. Further, etching is performed so that the position of the bottom surface of the groove 50a in the Z-axis direction is equal to the position of the top surface of the p-side clad layer 42 located outside the ridge portion 50. As a result, the upper surface of the p-side clad layer 42 is also positioned at a depth dp from the upper surface of the p-side contact layer 43. When the ridge portion 50 and the groove 50a are etched in this way, the process of forming the ridge portion 50 and the process of forming the groove 50a can be simplified.

次に、図4(a)に示すように、帯状の保護膜91を、たとえばフッ化水素酸を用いて除去する。リッジ部50に形成された溝50aの幅、および、溝50aで区切られたリッジストライプ部52の幅は、図3(a)を参照して説明した保護膜91の幅により決まる。実施形態1では、6個の溝50aは、Y軸方向の幅がいずれもd10とされる。また、Y軸方向において、溝50aの間隔(リッジストライプ部52の幅)は、中央から外側に向かってd21、d22、d23、d24となり、各溝50aの幅の関係は、d21>d22>d23>d24となる。 Next, as shown in FIG. 4A, the strip-shaped protective film 91 is removed using, for example, hydrofluoric acid. The width of the groove 50a formed in the ridge portion 50 and the width of the ridge stripe portion 52 separated by the groove 50a are determined by the width of the protective film 91 described with reference to FIG. 3A. In the first embodiment, the widths of the six grooves 50a in the Y-axis direction are all d10. Further, in the Y-axis direction, the intervals of the grooves 50a (width of the ridge stripe portion 52) are d21, d22, d23, and d24 from the center to the outside, and the relationship between the widths of the grooves 50a is d21> d22> d23. > D24.

たとえば、リッジ部50のY軸方向における各サイズは以下のように設定される。リッジ部50の幅(リッジ部50の左端から右端までの長さ)は16μmに設定される。溝50aの幅d10は、0.05〜0.5μm程度に設定され、0.3μm以下に設定されるのが好ましい。リッジストライプ部52の幅d21、d22、d23、d24は、それぞれ、3.5μm、1.8μm、1.3μm、0.5μmに設定される。 For example, each size of the ridge portion 50 in the Y-axis direction is set as follows. The width of the ridge portion 50 (the length from the left end to the right end of the ridge portion 50) is set to 16 μm. The width d10 of the groove 50a is set to about 0.05 to 0.5 μm, and is preferably set to 0.3 μm or less. The widths d21, d22, d23, and d24 of the ridge stripe portion 52 are set to 3.5 μm, 1.8 μm, 1.3 μm, and 0.5 μm, respectively.

次に、図4(b)に示すように、たとえば熱CVD法により、図4(a)に示す積層構造体上に、リッジ部50を含む全面にわたって、膜厚が200nmのSiOからなる絶縁膜60を形成する。このとき、絶縁膜60の絶縁材料が6つの溝50a内に満たされることにより、溝部51が形成される。すなわち、溝部51は、溝50aと、溝50aに収容された絶縁膜60の絶縁材料とにより構成される。したがって、Y軸方向において、溝部51の幅は、図4(a)に示した溝50aの幅d10と同じであり、溝部51の間隔(リッジストライプ部52の幅)は、図4(a)に示した溝50aの間隔d21、d22、d23、d24と同じである。 Next, as shown in FIG. 4 (b), for example, by the thermal CVD method, the laminated structure shown in FIG. 4 (a) is insulated from SiO 2 having a film thickness of 200 nm over the entire surface including the ridge portion 50. The film 60 is formed. At this time, the groove portion 51 is formed by filling the six grooves 50a with the insulating material of the insulating film 60. That is, the groove 51 is composed of the groove 50a and the insulating material of the insulating film 60 housed in the groove 50a. Therefore, in the Y-axis direction, the width of the groove portion 51 is the same as the width d10 of the groove 50a shown in FIG. 4A, and the distance between the groove portions 51 (width of the ridge stripe portion 52) is shown in FIG. The intervals d21, d22, d23, and d24 of the grooves 50a shown in the above are the same.

次に、図5(a)に示すように、たとえばフォトリソグラフィ法およびフッ化水素酸を用いるエッチング法により、p側コンタクト層43上に位置する絶縁膜60のみを除去して、p側コンタクト層43の上面を露出させる。これにより、溝50aに配置された絶縁膜60は、p側コンタクト層43の上面から上方向に突出する。 Next, as shown in FIG. 5A, only the insulating film 60 located on the p-side contact layer 43 is removed by, for example, a photolithography method and an etching method using hydrofluoric acid, and the p-side contact layer is removed. The upper surface of 43 is exposed. As a result, the insulating film 60 arranged in the groove 50a projects upward from the upper surface of the p-side contact layer 43.

次に、図5(b)に示すように、たとえば電子ビーム(Electron Beam:EB)蒸着法により、少なくとも露出したp側コンタクト層43上に、パラジウムと白金とからなる金属積層膜を形成する。その後、レジストパターンを除去するリフトオフ法により、p側コンタクト層43に対応する位置以外の金属積層膜を除去して、p側電極71を形成する。 Next, as shown in FIG. 5 (b), a metal laminated film composed of palladium and platinum is formed at least on the exposed p-side contact layer 43 by, for example, an electron beam (EB) vapor deposition method. Then, by a lift-off method for removing the resist pattern, the metal laminated film other than the position corresponding to the p-side contact layer 43 is removed to form the p-side electrode 71.

次に、図6(a)に示すように、リソグラフィ法およびリフトオフ法により、図5(b)に示す積層構造体の上を覆うように、たとえば、X軸方向の長さが900μmでY軸方向の長さが150μmのTi/Pt/Auからなるパッド電極72を選択的に形成する。続いて、基板10の下面をダイヤモンドスラリにより研磨して、基板10の厚さが100μm程度になるまで薄膜化する。 Next, as shown in FIG. 6 (a), by the lithography method and the lift-off method, for example, the length in the X-axis direction is 900 μm and the Y-axis is covered so as to cover the laminated structure shown in FIG. 5 (b). A pad electrode 72 made of Ti / Pt / Au having a length of 150 μm in the direction is selectively formed. Subsequently, the lower surface of the substrate 10 is polished with a diamond slurry to thin the substrate 10 until the thickness of the substrate 10 is about 100 μm.

次に、図6(b)に示すように、たとえばEB蒸着法により、基板10の下面に、たとえばTi、白金、金からなる金属積層膜を形成することでn側電極80を形成する。 Next, as shown in FIG. 6B, the n-side electrode 80 is formed by forming a metal laminated film made of, for example, Ti, platinum, and gold on the lower surface of the substrate 10 by, for example, an EB vapor deposition method.

次に、図6(b)までの製造工程を終えた半導体発光素子を、m軸方向の長さがたとえば2000μmとなるようにm面に沿って劈開(1次劈開)する。続いて、たとえば電子サイクロトロン共鳴(ECR)スパッタ法を用いて、レーザ光を出射する劈開面に対してフロントコート膜を形成して端面1aを形成し、反対側の劈開面に対してリアコート膜を形成して端面1bを形成する。端面1a、1bの反射率は、コート膜の材料、構成、膜厚などの調整により設定される。ここでは、レーザ特性の高効率を得るために、フロント側の端面1aの反射率を0.6%とし、リア側の端面1bの反射率を95.3%とした。なお、端面1aの反射率は0.1%〜18%程度に設定され、端面1bの反射率は90%以上に設定されるのが好ましい。 Next, the semiconductor light emitting device that has completed the manufacturing process up to FIG. 6B is cleaved (primary cleaved) along the m-plane so that the length in the m-axis direction is, for example, 2000 μm. Subsequently, for example, using an electron cyclotron resonance (ECR) sputtering method, a front coat film is formed on the cleavage surface that emits laser light to form an end surface 1a, and a rear coat film is formed on the cleavage surface on the opposite side. It is formed to form the end face 1b. The reflectance of the end faces 1a and 1b is set by adjusting the material, composition, film thickness and the like of the coating film. Here, in order to obtain high efficiency of the laser characteristics, the reflectance of the end face 1a on the front side is set to 0.6%, and the reflectance of the end face 1b on the rear side is set to 95.3%. The reflectance of the end face 1a is preferably set to about 0.1% to 18%, and the reflectance of the end face 1b is preferably set to 90% or more.

続いて、1次劈開された半導体発光素子を、たとえばY軸方向の長さが400μmピッチとなるように劈開(2次劈開)する。こうして、図1(a)、(b)に示した半導体発光素子1が完成する。 Subsequently, the primary cleaved semiconductor light emitting device is cleaved (secondary cleaved) so that the length in the Y-axis direction has a pitch of 400 μm, for example. In this way, the semiconductor light emitting device 1 shown in FIGS. 1A and 1B is completed.

図7は、半導体発光素子1におけるY軸方向の等価屈折率の分布を示す図である。等価屈折率とは、光に実質的に作用する屈折率のことであり、半導体発光素子1の内部を伝播する光に対して定義される屈折率のことである。 FIG. 7 is a diagram showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device 1. The equivalent refractive index is a refractive index that substantially acts on light, and is a refractive index defined for light propagating inside the semiconductor light emitting device 1.

図7に示す等価屈折率の分布は、溝部51のY軸方向の中心を通るZ軸に平行な線で、半導体発光素子1を分割し、分割した半導体発光素子1の各領域において、等価屈折率法を用いて屈折率を算出することにより得られる。実施形態1によれば、Y軸方向において、6つの溝部51の幅が等しく設定され、溝部51の間隔が、外側が中央よりも狭く設定されている。これにより、等価屈折率の分布に示すように、リッジ部50に対応する導波路WGにおいて、中央から外側に向かって屈折率が段階的に小さくなる。このように、中央から外側に向かって屈折率が段階的に小さくなると、Y軸方向(スロー軸方向)における発振モード数を低減することができる。 The distribution of the equivalent refractive index shown in FIG. 7 is obtained by dividing the semiconductor light emitting element 1 by a line parallel to the Z axis passing through the center of the groove 51 in the Y axis direction, and equivalent refraction in each region of the divided semiconductor light emitting element 1. It is obtained by calculating the refractive index using the rate method. According to the first embodiment, the widths of the six groove portions 51 are set to be equal in the Y-axis direction, and the intervals between the groove portions 51 are set to be narrower on the outside than on the center. As a result, as shown in the distribution of the equivalent refractive index, the refractive index gradually decreases from the center to the outside in the waveguide WG corresponding to the ridge portion 50. As described above, when the refractive index gradually decreases from the center to the outside, the number of oscillation modes in the Y-axis direction (slow-axis direction) can be reduced.

図8は、半導体発光装置3の構成を模式的に示す断面図である。 FIG. 8 is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device 3.

半導体発光装置3は、半導体発光素子1とサブマウント2を備える。半導体発光素子1のp側電極71側を、たとえば、表面をAuメタルコートしたSiCとAuSn半田とからなるサブマウント2に融着させる。これにより、半導体発光装置3が完成する。半導体発光装置3は、たとえば、製品の加工に用いられる。 The semiconductor light emitting device 3 includes a semiconductor light emitting element 1 and a submount 2. The p-side electrode 71 side of the semiconductor light emitting device 1 is fused to, for example, a submount 2 made of SiC and AuSn solder whose surface is Au metal coated. As a result, the semiconductor light emitting device 3 is completed. The semiconductor light emitting device 3 is used, for example, for processing a product.

なお、図8に示す半導体発光装置3は、半導体発光素子1のp側電極71側がサブマウント2に接続される形態(ジャンクションダウン実装)であるが、これに限らず、半導体発光素子1のn側電極80がサブマウント2に接続される形態(ジャンクションアップ実装)であってもよい。また、半導体発光装置3は、p側電極71とn側電極80の両方に別々のサブマウントが接続される形態でもよい。 The semiconductor light emitting device 3 shown in FIG. 8 has a form in which the p-side electrode 71 side of the semiconductor light emitting element 1 is connected to the submount 2 (junction down mounting), but the present invention is not limited to this, and the n of the semiconductor light emitting element 1 is n. The side electrode 80 may be connected to the submount 2 (junction up mounting). Further, the semiconductor light emitting device 3 may have a form in which separate submounts are connected to both the p-side electrode 71 and the n-side electrode 80.

<実施形態1の効果>
実施形態1によれば、以下の効果が奏される。
<Effect of Embodiment 1>
According to the first embodiment, the following effects are achieved.

光ガイド層30で生じた光を伝搬させる導波路WGが、リッジ部50に対応して形成され、リッジ部50の幅方向(Y軸方向)において、リッジ部50に形成された複数の溝部51の間隔は、外側が中央よりも狭くなっている。すなわち、図4(a)に示したように、溝部51の間隔d21、d22、d23、d24が、d21>d22>d23>d24に設定されている。これにより、図7に示したように、リッジ部50に対応する導波路WGにおいて、中央の等価屈折率が高められる。したがって、半導体発光素子1において高次モードのレーザ光をカットして、高いビーム品質のレーザ光を得ることができる。また、異なる間隔で並ぶ複数の溝部51は、エッチング処理により、比較的容易に形成され得る。よって、中央の等価屈折率が高められた導波路WGを簡易かつ高精度に形成できる。 A waveguide WG for propagating the light generated in the optical guide layer 30 is formed corresponding to the ridge portion 50, and a plurality of groove portions 51 formed in the ridge portion 50 in the width direction (Y-axis direction) of the ridge portion 50. The distance between the two is narrower on the outside than in the center. That is, as shown in FIG. 4A, the intervals d21, d22, d23, and d24 of the groove 51 are set to d21> d22> d23> d24. As a result, as shown in FIG. 7, the equivalent refractive index at the center is increased in the waveguide WG corresponding to the ridge portion 50. Therefore, the high-order mode laser beam can be cut by the semiconductor light emitting device 1 to obtain a high beam quality laser beam. Further, the plurality of groove portions 51 arranged at different intervals can be formed relatively easily by the etching process. Therefore, the waveguide WG having an increased equivalent refractive index at the center can be formed easily and with high accuracy.

なお、高次モードのレーザ光をカットするために、導波路WGのY軸方向の幅を狭くする構成(比較例)も考えられる。しかしながら、このような比較例では、導波路WGにおいてレーザ光が増幅されると、導波路WGにおいて温度が上昇しやすくなり、半導体発光素子1が劣化しやすくなる問題が生じる。これに対し、実施形態1によれば、リッジ部50に複数の溝部51を形成することで高次モードのレーザ光をカットできるため、導波路WGのY軸方向の幅を狭くする必要がない。よって、高次モードのレーザ光をカットしつつ、導波路WGにおける温度上昇を抑制して、半導体発光素子1の劣化を抑制できる。 A configuration (comparative example) in which the width of the waveguide WG in the Y-axis direction is narrowed in order to cut the laser beam in the higher-order mode is also conceivable. However, in such a comparative example, when the laser beam is amplified in the waveguide WG, the temperature tends to rise in the waveguide WG, and the semiconductor light emitting device 1 tends to deteriorate. On the other hand, according to the first embodiment, since the laser beam in the higher-order mode can be cut by forming the plurality of groove portions 51 in the ridge portion 50, it is not necessary to narrow the width of the waveguide WG in the Y-axis direction. .. Therefore, it is possible to suppress the temperature rise in the waveguide WG and suppress the deterioration of the semiconductor light emitting element 1 while cutting the laser beam in the higher-order mode.

リッジ部50の幅方向(Y軸方向)において、複数の溝部51の幅は、互いに等しい。すなわち、図4(a)に示したように、複数の溝部51の幅はいずれもd10に設定されている。これにより、リッジ部50に形成する溝部51の幅を最小限に抑えて、リッジ部50において第2半導体層40(p側コンタクト層43)を十分に残すことができる。よって、所定レベルのレーザ光を出射させるために半導体発光素子1に印加する電流を低く抑えて、半導体発光素子1の破損を抑制することができる。 In the width direction (Y-axis direction) of the ridge portion 50, the widths of the plurality of groove portions 51 are equal to each other. That is, as shown in FIG. 4A, the widths of the plurality of groove portions 51 are all set to d10. As a result, the width of the groove 51 formed in the ridge 50 can be minimized, and the second semiconductor layer 40 (p-side contact layer 43) can be sufficiently left in the ridge 50. Therefore, the current applied to the semiconductor light emitting element 1 in order to emit a predetermined level of laser light can be suppressed to a low level, and damage to the semiconductor light emitting element 1 can be suppressed.

複数の溝部51の上下方向における深さは、互いに等しい。これにより、エッチング処理により、複数の溝部51をさらに容易に形成することができる。 The depths of the plurality of grooves 51 in the vertical direction are equal to each other. As a result, the plurality of groove portions 51 can be formed more easily by the etching process.

複数の溝部51の等価屈折率は、複数の溝部51以外のリッジ部50(リッジストライプ部52)の等価屈折率よりも低い。これにより、リッジ部50の幅方向(Y軸方向)の外側に狭い間隔で設けられた溝部により、導波路WGの外側の等価屈折率を低く設定できる。 The equivalent refractive index of the plurality of groove portions 51 is lower than the equivalent refractive index of the ridge portion 50 (ridge stripe portion 52) other than the plurality of groove portions 51. As a result, the equivalent refractive index on the outside of the waveguide WG can be set low by the grooves provided at narrow intervals on the outside of the ridge portion 50 in the width direction (Y-axis direction).

複数の溝部51は、エッチング処理により第2半導体層40に形成された溝50aに絶縁膜60の絶縁材料が満たされることにより形成される。これにより、複数の溝部51の等価屈折率を、複数の溝部51以外のリッジ部50(リッジストライプ部52)の等価屈折率よりも容易に低く設定できる。 The plurality of groove portions 51 are formed by filling the grooves 50a formed in the second semiconductor layer 40 by the etching process with the insulating material of the insulating film 60. Thereby, the equivalent refractive index of the plurality of groove portions 51 can be easily set lower than the equivalent refractive index of the ridge portion 50 (ridge stripe portion 52) other than the plurality of groove portions 51.

<リッジ部の領域数および等価屈折率の分布形状の変更例>
実施形態1では、リッジ部50に6つの溝部51が形成されることにより、リッジ部50が7つに分割され、7つのリッジストライプ部52が形成された。しかしながら、リッジ部50の領域数(分割数)は7つに限らず、3つ以上であればよい。また、等価屈折率の分布形状は、中央が外側よりも高ければよい。以下、リッジ部50の領域数および等価屈折率の分布形状の具体的な変更例について説明する。
<Example of changing the distribution shape of the number of regions in the ridge and the equivalent refractive index>
In the first embodiment, the ridge portion 50 is formed with six groove portions 51, so that the ridge portion 50 is divided into seven and seven ridge stripe portions 52 are formed. However, the number of regions (divisions) of the ridge portion 50 is not limited to 7, and may be 3 or more. Further, the distribution shape of the equivalent refractive index may be higher at the center than at the outside. Hereinafter, a specific example of changing the distribution shape of the number of regions of the ridge portion 50 and the equivalent refractive index will be described.

図9(a)、(b)は、本変更例に係る、半導体発光素子1におけるY軸方向の等価屈折率の分布を示す図である。図9(a)、(b)は、いずれも、リッジ部50に形成された溝部51の数が10個であり、リッジ部50の領域数が11個である場合の変更例である。図9(a)、(b)に示す変更例では、実施形態1と比較して、各溝部51の幅はd10で同じであり、溝部51の間隔のみが異なっている。 9 (a) and 9 (b) are diagrams showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device 1 according to this modified example. 9 (a) and 9 (b) are both modified examples in which the number of groove portions 51 formed in the ridge portion 50 is 10, and the number of regions of the ridge portion 50 is 11. In the modified examples shown in FIGS. 9A and 9B, the width of each groove 51 is the same at d10 as compared with the first embodiment, and only the spacing between the grooves 51 is different.

図9(a)に示す変更例では、リッジ部50の幅方向(Y軸方向)において、等価屈折率の分布が、中央から外側へと略直線状に低くなるように、複数の溝部51が設定されている。すなわち、図9(a)に破線で示すように、等価屈折率の分布が、リッジ部50の中央を頂点とし、外側の端部を底辺とする二等辺三角形に近似する形状となっている。図9(b)に示す変更例では、図9(b)に破線で示すように、リッジ部50の幅方向(Y軸方向)において、等価屈折率の分布が、中央から外側へと略ガウス形状で低くなるように、複数の溝部51が設定されている。図9(a)、(b)に示す何れの変更例においても、複数の溝部51の間隔を、外側が中央よりも狭くなるよう設定することにより、図9(a)、(b)に示すように等価屈折率の分布を形成できる。 In the modified example shown in FIG. 9A, the plurality of groove portions 51 are provided so that the distribution of the equivalent refractive index decreases substantially linearly from the center to the outside in the width direction (Y-axis direction) of the ridge portion 50. It is set. That is, as shown by the broken line in FIG. 9A, the distribution of the equivalent refractive index has a shape similar to an isosceles triangle with the center of the ridge portion 50 as the apex and the outer end as the base. In the modified example shown in FIG. 9 (b), as shown by the broken line in FIG. 9 (b), the distribution of the equivalent refractive index is substantially Gauss from the center to the outside in the width direction (Y-axis direction) of the ridge portion 50. A plurality of groove portions 51 are set so as to be low in shape. In any of the modified examples shown in FIGS. 9 (a) and 9 (b), the distance between the plurality of groove portions 51 is set so that the outer side is narrower than the center, so that the outer side is shown in FIGS. 9 (a) and 9 (b). The distribution of the equivalent refractive index can be formed as described above.

図10は、等価屈折率の分布が二等辺三角形形状およびガウス形状となる場合の、リッジ部50の領域数(リッジストライプ部52の数)およびY軸方向のモード数(励振モード数)の関係を示すシミュレーション結果である。 FIG. 10 shows the relationship between the number of regions of the ridge portion 50 (the number of ridge stripe portions 52) and the number of modes in the Y-axis direction (number of excitation modes) when the distribution of the equivalent refractive index is an isosceles triangle shape and a Gaussian shape. It is a simulation result showing.

図10を参照して分かるように、等価屈折率の分布が二等辺三角形形状およびガウス形状の何れの場合も、リッジ部50の領域数が大きくなるほど励振モード数が減少し、半導体発光素子1から得られるレーザ光のビーム品質が向上する。 As can be seen with reference to FIG. 10, regardless of whether the equivalent refractive index distribution is an isosceles triangle shape or a Gaussian shape, the number of excitation modes decreases as the number of regions of the ridge portion 50 increases, and the semiconductor light emitting element 1 starts from. The beam quality of the obtained laser beam is improved.

また、等価屈折率の分布がガウス形状である場合、等価屈折率の分布が二等辺三角形形状である場合と比較して、より少ないリッジ部50の領域数で、励振モード数を抑制できる。 Further, when the distribution of the equivalent refractive index has a Gaussian shape, the number of excitation modes can be suppressed with a smaller number of regions of the ridge portion 50 as compared with the case where the distribution of the equivalent refractive index has an isosceles right triangle shape.

また、等価屈折率の分布が二等辺三角形形状である場合、複数の溝部51によって分割されたリッジ部50の領域数が25以上であると、励振モード数が5以下となり、半導体発光素子1から得られるレーザ光のビーム品質を高めることができる。また、等価屈折率の分布がガウス形状である場合、複数の溝部51によって分割されたリッジ部50の領域数が5以上であると、励振モードが5以下となり、半導体発光素子1から得られるレーザ光のビーム品質を高めることができる。さらに、等価屈折率の分布がガウス形状である場合、等価屈折率の分布が二等辺三角形形状である場合と比較して、より少ないリッジ部50の領域数で、励振モード数を5以下に設定できる。 Further, when the distribution of the equivalent refractive index is an isosceles triangle shape, when the number of regions of the ridge portion 50 divided by the plurality of groove portions 51 is 25 or more, the number of excitation modes is 5 or less, and the semiconductor light emitting element 1 The beam quality of the obtained laser beam can be improved. Further, when the distribution of the equivalent refractive index is Gaussian, if the number of regions of the ridge portion 50 divided by the plurality of groove portions 51 is 5 or more, the excitation mode becomes 5 or less, and the laser obtained from the semiconductor light emitting element 1 The beam quality of light can be improved. Further, when the distribution of the equivalent refractive index is Gaussian, the number of excitation modes is set to 5 or less with a smaller number of regions of the ridge portion 50 as compared with the case where the distribution of the equivalent refractive index is an isosceles triangle. can.

<実施形態2>
実施形態1では、Y軸方向において、複数の溝部51の幅が何れもd10に設定され、溝部51の間隔は、外側が中央よりも狭くなるよう、複数の溝部51が設定された。これに対し、実施形態2では、Y軸方向において、溝部51の間隔が等しく、複数の溝部51の幅が外側が中央より広くなるよう、複数の溝部51が設定される。
<Embodiment 2>
In the first embodiment, the widths of the plurality of groove portions 51 are all set to d10 in the Y-axis direction, and the plurality of groove portions 51 are set so that the distance between the groove portions 51 is narrower than the center on the outside. On the other hand, in the second embodiment, the plurality of groove portions 51 are set so that the intervals between the groove portions 51 are equal and the width of the plurality of groove portions 51 is wider than the center in the Y-axis direction.

図11は、実施形態2に係る、半導体発光素子1の構成を模式的に示す断面図である。 FIG. 11 is a cross-sectional view schematically showing the configuration of the semiconductor light emitting device 1 according to the second embodiment.

実施形態2では、Y軸方向において、溝部51の間隔は何れもd20に設定されており、複数の溝部51の幅は、中央から外側に向かって、d11、d12、d13となり、各溝部51の幅の関係は、d11<d12<d13となっている。 In the second embodiment, the intervals of the groove portions 51 are all set to d20 in the Y-axis direction, and the widths of the plurality of groove portions 51 are d11, d12, and d13 from the center to the outside, and each groove portion 51 has a width of d11, d12, and d13. The width relationship is d11 <d12 <d13.

図12は、実施形態2に係る、半導体発光素子1におけるY軸方向の等価屈折率の分布を示す図である。 FIG. 12 is a diagram showing the distribution of the equivalent refractive index in the Y-axis direction in the semiconductor light emitting device 1 according to the second embodiment.

図12に示す等価屈折率の分布は、図7の場合と同様、溝部51のY軸方向の中心を通るZ軸に平行な線で、半導体発光素子1を分割し、分割した半導体発光素子1の各領域において、等価屈折率法を用いて屈折率を算出することにより得られる。実施形態2では、Y軸方向において、溝部51の間隔が等しく設定され、6つの溝部51の幅が、外側が中央よりも広く設定されている。これにより、等価屈折率の分布に示すように、リッジ部50に対応する導波路WGにおいて、中央から外側に向かって屈折率が段階的に小さくなる。 Similar to the case of FIG. 7, the distribution of the equivalent refractive index shown in FIG. 12 is obtained by dividing the semiconductor light emitting element 1 by a line parallel to the Z axis passing through the center of the groove 51 in the Y axis direction and dividing the semiconductor light emitting element 1. It is obtained by calculating the refractive index using the equivalent refractive index method in each region of. In the second embodiment, the intervals of the groove portions 51 are set to be equal in the Y-axis direction, and the widths of the six groove portions 51 are set to be wider on the outside than on the center. As a result, as shown in the distribution of the equivalent refractive index, the refractive index gradually decreases from the center to the outside in the waveguide WG corresponding to the ridge portion 50.

したがって、実施形態2によれば、リッジ部50に対応する導波路WGにおいて、中央の等価屈折率が高められるため、実施形態1と同様、半導体発光素子1において高次モードのレーザ光をカットして、高いビーム品質のレーザ光を得ることができる。また、異なる幅で並ぶ複数の溝部51は、エッチング処理により、比較的容易に形成され得る。よって、中央の等価屈折率が高められた導波路WGを簡易かつ高精度に形成できる。 Therefore, according to the second embodiment, the equivalent refractive index at the center is increased in the waveguide WG corresponding to the ridge portion 50, so that the semiconductor light emitting element 1 cuts the laser beam in the higher-order mode as in the first embodiment. Therefore, high beam quality laser light can be obtained. Further, the plurality of groove portions 51 arranged in different widths can be formed relatively easily by the etching process. Therefore, the waveguide WG having an increased equivalent refractive index at the center can be formed easily and with high accuracy.

<その他の変更例>
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、他に種々の変更が可能である。
<Other changes>
Although the embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various other modifications can be made.

たとえば、上記実施形態および変更例では、溝部51は、溝50aに絶縁膜60の絶縁材料が満たされることにより構成されたが、溝50aに満たされる材料は絶縁膜60の絶縁材料に限らず、複数の溝部51以外のリッジ部50(リッジストライプ部52)の等価屈折率より低ければよい。 For example, in the above embodiment and the modified example, the groove 51 is formed by filling the groove 50a with the insulating material of the insulating film 60, but the material filled in the groove 50a is not limited to the insulating material of the insulating film 60. It may be lower than the equivalent refractive index of the ridge portion 50 (ridge stripe portion 52) other than the plurality of groove portions 51.

また、上記実施形態および変更例において、複数の溝50a(溝部51)の上下方向における深さは、Y軸方向において、外側が中央よりも大きくてもよい。ただし、溝部51を簡易に形成するためには、上記実施形態と同様、複数の溝部51の上下方向における深さが等しい方が好ましい。 Further, in the above embodiment and the modified example, the depth of the plurality of grooves 50a (grooves 51) in the vertical direction may be larger on the outside than in the center in the Y-axis direction. However, in order to easily form the groove 51, it is preferable that the depths of the plurality of grooves 51 in the vertical direction are the same as in the above embodiment.

また、上記実施形態および変更例において、Z軸方向における、溝50a(溝部51)の底面位置と、リッジ部50の外側に位置するp側クラッド層42の上面の位置とは異なっていてもよい。ただし、溝部51およびリッジ部50を簡易に形成するためには、上記実施形態と同様、溝50aの底面位置とp側クラッド層42の上面の位置とが等しい方が好ましい。 Further, in the above embodiment and the modified example, the position of the bottom surface of the groove 50a (groove portion 51) in the Z-axis direction may be different from the position of the upper surface of the p-side clad layer 42 located outside the ridge portion 50. .. However, in order to easily form the groove portion 51 and the ridge portion 50, it is preferable that the position of the bottom surface of the groove 50a and the position of the top surface of the p-side clad layer 42 are equal to each other, as in the above embodiment.

また、上記実施形態1および変更例において、複数の溝部51の間隔(ギャップ)を外側が中央よりも狭くなるよう溝部51を設定することと、溝部51のピッチ(隣り合う2つの溝部51のY軸方向における中心間距離)を外側が中央よりも狭くなるよう溝部51を設定することとは、実質的に等価である。すなわち、溝部51のピッチを外側が中央よりも狭くなるよう溝部51を構成した場合も、上記実施形態1および変更例と同様に、中央の等価屈折率が高められた導波路WGを形成できる。 Further, in the first embodiment and the modified example, the groove portion 51 is set so that the distance (gap) between the plurality of groove portions 51 is narrower than the center on the outside, and the pitch of the groove portions 51 (Y of the two adjacent groove portions 51). It is substantially equivalent to setting the groove 51 so that the outer side is narrower than the center (the distance between the centers in the axial direction). That is, even when the groove portion 51 is configured so that the pitch of the groove portion 51 is narrower on the outside than on the center, it is possible to form a waveguide WG in which the equivalent refractive index in the center is increased, as in the first embodiment and the modified example.

なお、半導体発光装置3は、製品の加工に限らず、他の用途に用いられてもよい。 The semiconductor light emitting device 3 is not limited to the processing of products, and may be used for other purposes.

この他、本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。 In addition, various modifications of the embodiment of the present invention can be made as appropriate within the scope of the technical idea shown in the claims.

1 半導体発光素子
30 光ガイド層
40 第2半導体層(半導体層)
50 リッジ部
50a 溝
51 溝部
1 Semiconductor light emitting element 30 Optical guide layer 40 Second semiconductor layer (semiconductor layer)
50 Ridge part 50a Groove 51 Groove part

Claims (10)

光ガイド層と、
前記光ガイド層の上方に配置され、リッジ部が形成された半導体層と、を備え、
前記リッジ部には上下方向に延びた複数の溝部が形成され、
前記リッジ部の幅方向において、前記複数の溝部の間隔は、外側が中央よりも狭い、
ことを特徴とする半導体発光素子。
Light guide layer and
A semiconductor layer arranged above the optical guide layer and having a ridge portion formed therein is provided.
A plurality of grooves extending in the vertical direction are formed in the ridge portion.
In the width direction of the ridge portion, the distance between the plurality of grooves portions is narrower on the outside than on the center.
A semiconductor light emitting device characterized by this.
請求項1に記載の半導体発光素子において、
前記リッジ部の幅方向において、前記複数の溝部の幅は、互いに等しい、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to claim 1,
In the width direction of the ridge portion, the widths of the plurality of groove portions are equal to each other.
A semiconductor light emitting device characterized by this.
請求項1または2に記載の半導体発光素子において、
前記複数の溝部の上下方向における深さは、互いに等しい、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to claim 1 or 2.
The depths of the plurality of grooves in the vertical direction are equal to each other.
A semiconductor light emitting device characterized by this.
請求項1ないし3の何れか一項に記載の半導体発光素子において、
前記リッジ部の幅方向において、等価屈折率の分布が、中央から外側へと略直線状に低くなるように、前記複数の溝部が設定されている、
ことを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 3.
The plurality of groove portions are set so that the distribution of the equivalent refractive index decreases substantially linearly from the center to the outside in the width direction of the ridge portion.
A semiconductor light emitting device characterized by this.
請求項4に記載の半導体発光素子において、
前記複数の溝部によって分割された前記リッジ部の領域数は、25以上である、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to claim 4,
The number of regions of the ridge portion divided by the plurality of grooves is 25 or more.
A semiconductor light emitting device characterized by this.
請求項1ないし3の何れか一項に記載の半導体発光素子において、
前記リッジ部の幅方向において、等価屈折率の分布が、中央から外側へと略ガウス形状で低くなるように、前記複数の溝部が設定されている、
ことを特徴とする半導体発光素子。
The semiconductor light emitting device according to any one of claims 1 to 3.
The plurality of grooves are set so that the distribution of the equivalent refractive index decreases in a substantially Gaussian shape from the center to the outside in the width direction of the ridge.
A semiconductor light emitting device characterized by this.
請求項6に記載の半導体発光素子において、
前記複数の溝部によって分割された前記リッジ部の領域数は、5以上である、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to claim 6,
The number of regions of the ridge portion divided by the plurality of grooves is 5 or more.
A semiconductor light emitting device characterized by this.
請求項1ないし7の何れか一項に記載の半導体発光素子において、
前記複数の溝部の等価屈折率は、前記複数の溝部以外のリッジ部の等価屈折率よりも低い、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to any one of claims 1 to 7.
The equivalent refractive index of the plurality of grooves is lower than the equivalent refractive index of the ridges other than the plurality of grooves.
A semiconductor light emitting device characterized by this.
請求項8に記載の半導体発光素子において、
前記複数の溝部は、エッチング処理により前記半導体層に形成された溝に絶縁材料が満たされることにより形成される、
ことを特徴とする半導体発光素子。
In the semiconductor light emitting device according to claim 8,
The plurality of grooves are formed by filling the grooves formed in the semiconductor layer by an etching process with an insulating material.
A semiconductor light emitting device characterized by this.
光ガイド層と、
前記光ガイド層の上方に配置され、リッジ部が形成された半導体層と、を備え、
前記リッジ部には上下方向に延びた複数の溝部が形成され、
前記リッジ部の幅方向において、前記複数の溝部の幅は、外側が中央よりも広い、
ことを特徴とする半導体発光素子。
Light guide layer and
A semiconductor layer arranged above the optical guide layer and having a ridge portion formed therein is provided.
A plurality of grooves extending in the vertical direction are formed in the ridge portion.
In the width direction of the ridge portion, the width of the plurality of groove portions is wider on the outside than on the center.
A semiconductor light emitting device characterized by this.
JP2020040258A 2020-03-09 2020-03-09 semiconductor light emitting device Active JP7407027B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020040258A JP7407027B2 (en) 2020-03-09 2020-03-09 semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020040258A JP7407027B2 (en) 2020-03-09 2020-03-09 semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2021141293A true JP2021141293A (en) 2021-09-16
JP7407027B2 JP7407027B2 (en) 2023-12-28

Family

ID=77669707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020040258A Active JP7407027B2 (en) 2020-03-09 2020-03-09 semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP7407027B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258515A (en) 2007-04-09 2008-10-23 Sony Corp Semiconductor laser device, laser module, and optical device
DE102009035639B4 (en) 2009-07-31 2019-10-24 Osram Opto Semiconductors Gmbh Broad strip laser with an epitaxial layer stack and method for its production
CN102142657B (en) 2011-03-02 2012-12-12 中国科学院半导体研究所 Manufacturing method of photonic crystal waveguide for improving lateral far field of stripe laser
JP2012222205A (en) 2011-04-11 2012-11-12 Panasonic Corp Semiconductor laser element and method of making the same
JP2014072495A (en) 2012-10-01 2014-04-21 Sharp Corp Semiconductor laser element
DE102016113071A1 (en) 2016-07-15 2018-01-18 Osram Opto Semiconductors Gmbh Semiconductor laser diode
DE102017113389B4 (en) 2017-06-19 2021-07-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Semiconductor laser diode
JP2019129216A (en) 2018-01-24 2019-08-01 パナソニック株式会社 Nitride semiconductor laser element and semiconductor laser device
WO2020022235A1 (en) 2018-07-27 2020-01-30 パナソニックIpマネジメント株式会社 Semiconductor laser element, testing method and testing device

Also Published As

Publication number Publication date
JP7407027B2 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
JP7384734B2 (en) semiconductor laser device
JP2018085468A (en) Semiconductor laser, light source unit and laser beam irradiation device
JP7306905B2 (en) semiconductor laser element
JP5451724B2 (en) Manufacturing method of semiconductor laser device
JP4966591B2 (en) Manufacturing method of semiconductor light emitting device
JP7407027B2 (en) semiconductor light emitting device
JP2009099958A (en) Nitride-based semiconductor laser element
JP2012142504A (en) Semiconductor light-emitting element
JP7336377B2 (en) semiconductor laser element
JP4190297B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
US9941666B2 (en) Method for producing quantum cascade laser and quantum cascade laser
JP7340974B2 (en) Nitride semiconductor laser device
JP2000012954A (en) Semiconductor light emitting element and its manufacture
JP2021073725A (en) Semiconductor laser, light source unit, and laser beam irradiation device
WO2022172679A1 (en) Semiconductor laser element
JP7402222B2 (en) semiconductor light emitting device
JPH10242557A (en) Manufacture of semiconductor light emitting device
JP6894761B2 (en) Semiconductor laser device and its manufacturing method
JP2613975B2 (en) Periodic gain type semiconductor laser device
CN111900625B (en) Laser and manufacturing method thereof
WO2022172680A1 (en) Semiconductor laser element
US12034100B2 (en) Semiconductor light-emitting device
JPH11145566A (en) Manufacture of 3-nitride semiconductor laser diode
US20230223740A1 (en) Semiconductor laser element
JP2013145799A (en) Laser diode and method of manufacturing laser diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R151 Written notification of patent or utility model registration

Ref document number: 7407027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151