JP2021140772A - コンピュータシステムおよびコンピュータシステムの動作方法 - Google Patents

Abstract

【課題】コンピューティングモジュール、通信モジュール、及びＩ／Ｏインタフェースを含むコンピュータシステムについて説明する。【解決手段】コンピューティングモジュールはCOM Expressモジュール及び／又はCOM HPCモジュールを含む。通信モジュールはSMARCモジュール及び／又はQsevenモジュールを含む。通信モジュールは、コンピューティングモジュールと少なくとも一つのI/Oインタフェースとに信号伝達方式で接続するFPGAモジュールを有する。FPGAモジュールは第１の通信規格に基づいてコンピューティングモジュールと通信するように、及び、第２の通信規格に基づいてI/Oインタフェースと通信するように構成される。FPGAモジュールは第１の通信規格から第２の通信規格に信号を変換し又その逆を行うように構成される。コンピューティングモジュールはホストとして、通信モジュールはクライアントとして、構成される。【選択図】図２

Description

本発明は、コンピュータシステムおよびコンピュータシステムの動作方法に関する。

工業、商業、旅客輸送などの多くの分野では、英語で「エンベデッド・システム」とも呼ばれるコンピュータシステムが使用されている。

これらのコンピュータシステムは通常、特定の用途に合わせて作られており、その用途に必要なコンポーネントやインタフェースを含む。

これは、コンピュータパワー、ストレージ容量、およびインタフェースが、目的の用途に合わせて正確に調整されているため、余分なコンピューティングリソースを回避し、コストを削減することができるという利点がある。

一方、従来技術からの組み込み型コンピュータシステムは、コンピュータパワーやインタフェースの要件が変更された場合に、ほとんど適合しないか、あるいは全く適合しないという欠点がある。

そこで、本発明の目的は、コンポーネントの簡単な改良や更新を可能にするコンピュータシステムを提供することである。

本発明によれば、その目的は、コンピューティングモジュール、通信モジュール、および少なくとも一つのＩ／Ｏインタフェースを含む、コンピュータシステムによって達成される。コンピューティングモジュールは、ＣＯＭ Ｅｘｐｒｅｓｓモジュールおよび／またはＣＯＭ ＨＰＣモジュールを含む。通信モジュールは、ＳＭＡＲＣモジュールおよび／またはＱｓｅｖｅｎモジュールを含む。通信モジュールは、コンピューティングモジュールおよび少なくとも一つのＩ／Ｏインタフェースに信号伝送方式で接続するＦＰＧＡモジュールを有する。ＦＰＧＡモジュールは、少なくとも一つの第１の通信規格に基づいてコンピューティングモジュールと通信するように、および、少なくとも一つの第２の通信規格に基づいて少なくとも一つのＩ／Ｏインタフェースと通信するように構成されている。ＦＰＧＡモジュールは、少なくとも一つの第１の通信規格から少なくとも一つの第２の通信規格に、またその逆に、信号を変換するように構成されている。

本発明に係るコンピュータシステムは、一方で、ＣＯＭ ＥｘｐｒｅｓｓまたはＣＯＭ ＨＰＣ規格の利点と、他方で、ＳＭＡＲＣまたはＱｓｅｖｅｎ規格の利点とを、組み合わせるというアイデアに基づいている。

コンピューティングモジュールは、ＣＯＭ ＥｘｐｒｅｓｓまたはＣＯＭ ＨＰＣ規格に基づいて、コンピューティングおよびストレージコンポーネント、特にＣＰＵ、ＧＰＵ、ワーキングストレージを、簡単に改良できる点が特徴である。

これに対して、通信モジュールは、高い柔軟性と低い電流消費が特徴である。高い柔軟性は、特に、ＳＭＡＲＣまたはＱｓｅｖｅｎボードの標準的な未使用の、したがって自由に割り当て可能なピンの数が多いことに起因する。言い換えれば、多くの空きピンが、Ｉ／Ｏインタフェースやコンピューティングモジュールとの通信に利用できるということである。

通信モジュール、より具体的にはＦＰＧＡモジュールは、少なくとも一つの第１の通信規格と少なくとも一つの第２の通信規格の間で信号を変換することにより、コンピューティングモジュールと少なくとも一つのＩ／Ｏインタフェースとの間の通信が機能することを保証する。

通信モジュールは、クライアントとして構成されているため、コンピューティングモジュールによって制御およびモニタされる。

したがって、ＦＰＧＡモジュールを再プログラムするだけで、コンピュータシステム全体を新しいＩ／Ｏインタフェースのセットに、非常に簡単に適合させることができる。

要約すると、本発明に係るコンピュータシステムは、コンピューティングコンポーネントの簡単な改良の機能を提供すると共に、後からＩ／Ｏインタフェースを交換または追加することも可能とする。本発明に係るコンピュータシステムの演算能力は、このようにして拡張可能であり、特に後続での拡張も可能である。更に、本発明に係るコンピュータシステムは、Ｉ／Ｏインタフェースを、カスタマイズされた要件に適応させることができる。

本特許出願の文脈では、読みやすさの理由から、個々の規格に関する一般的な用語のみが言及されていることに留意すべきである。しかしながら、それぞれの規格の全ての適切なバリエーションも常に暗黙のうちに含まれている。例えば、ＣＯＭ Ｅｘｐｒｅｓｓ １、２、３などのバリエーションは「ＣＯＭ Ｅｘｐｒｅｓｓ」という用語にまとめられている。特に、ＣＯＭ Ｅｘｐｒｅｓｓ ３．０も含まれる。

同じことが、特にＳＭＡＲＣ ２．０を含む「ＳＭＡＲＣ」という用語や、「ＣＯＭ ＨＰＣ」および「Ｑｓｅｖｅｎ」という用語にも当てはまる。

本発明の一態様では、コンピューティングモジュールとコミュニケーションモジュールがそれぞれ別のベースボード上に設けられていること、または、コンピューティングモジュールとコミュニケーションモジュールが共通のベースボード上に設けられていることが、規定されている。コンピューティングモジュールと通信モジュールが共通のベースボード上に設けられている場合、特にコンパクトであり、特に設置スペースが少なくて済む、コンピュータシステムが得られる。しかしながら、コンピューティングモジュールと通信モジュールが異なるベースボード上に設けられている場合、個々のコンポーネントを特に容易に交換することができる。

好ましくは、少なくとも一つの第１通信規格は、ＰＣＩ、ＰＣＩ Ｅｘｐｒｅｓｓ、ＳＰＩおよび／またはＵＳＢからなる。これは、上述したように、これらの規格のすべてのバージョンを含むことに留意すべきである。好ましくは、少なくとも一つの第１の通信規格は、少なくともＰＣＩ Ｅｘｐｒｅｓｓを含むが、この規格は、関係する個々のコンポーネントが互いに干渉しない、特に高いデータレートを可能にするからである。

さらに好ましくは、コンピューティングモジュールは、コンピューティングモジュール用の第１の基準クロック信号を生成するように構成された第１の基準発振器を有し、通信モジュールは、通信モジュール用の第２の基準クロック信号を生成するように構成された第２の基準発振器を有する。したがって、コンピューティングモジュールと通信モジュールは、それぞれ別のクロック信号を生成し、それを基準にしてデータを処理することになる。これにより、ＰＣＩ Ｅｘｐｒｅｓｓによるコンピューティングモジュールとコミュニケーションモジュール間の通信をエラーなく行うことができる。

特に、コンピューティングモジュールとコミュニケーションモジュールの間では、別のクロック信号は伝送されない。コンピューティングモジュールと通信モジュールのクロックラインは完全に分離されている。

本発明の設計によると、少なくとも一つの第２の通信規格は、ｍ．２インタフェース、イーサネットインタフェース、ＲＳ２３２インタフェース、ＲＳ４２２インタフェース、ＲＳ４８５インタフェース、バイナリインプット／アウトプット、オドメータ、ＵＡＲＴインタフェース、ＣＡＮインタフェースおよび／若しくはＥｔｈｅｒＣＡＴインタフェースとの通信を可能にするように、並びに／または、Ｉ２Ｃに基づいて通信するように、構成されている。これらのインタフェースのリストは、純粋に例示的なものとみなされる。もちろん、少なくとも一つの第２の通信規格は、前述のインタフェースとは異なるインタフェースと通信するように、および／または、Ｉ２Ｃとは異なるバスシステムに基づいて通信するように、構成されていてもよい。

本発明のさらなる態様によると、異なる第２の通信規格に基づいてＦＰＧＡモジュールと通信する少なくとも二つのＩ／Ｏインタフェースが提供される。それに応じて、ＦＰＧＡモジュールは、少なくとも一つの第１の通信規格から異なる第２の通信規格へ、またはその逆に、信号を変換するように構成される。

ＦＰＧＡモジュールは、Ｉ／Ｏインタフェースごとに独立したＦＰＧＡを持つことが考えられる。

もちろん、複数のＩ／Ｏインタフェースに対して一つのＦＰＧＡを提供することも可能であり、また、ＦＰＧＡモジュールが全てのＩ／Ｏインタフェースに対して一つのＦＰＧＡのみで構成されることも可能である。

また、ＦＰＧＡモジュールは、少なくとも二つの異なる第１の通信規格に基づいてコンピューティングモジュールと通信するように構成されてもよい。そして、ＦＰＧＡモジュールは、少なくとも一つの第２の通信規格から異なる第１の通信規格へ、またはその逆に、信号を変換するように構成されている。

特に、コンピューティングモジュールは、ｘ８６プロセッサを有している。したがって、コンピューティングモジュールは、大きい演算能力を有し、大容量のデータを迅速に処理することができる。

本発明の一態様によると、通信モジュールは、ＡＲＭおよび／またはｘ８６プロセッサを有し、特に、ＡＲＭおよび／またはｘ８６プロセッサはイーサネットインタフェースおよび／またはＵＳＢインタフェースに接続する。ＡＲＭプロセッサは、コンポーネントごとに電源を切ることができるため、エネルギー消費量が少なくて済む。したがって、ＡＲＭプロセッサは、状況に応じて、必要ならば柔軟にスイッチオンすることができる。これに対して、ｘ８６プロセッサは、ＡＲＭプロセッサと比較して、高い演算能力を有しており、ｘ８６プロセッサが大部分の時間にわたって動作している場合には、特に有利である。

コンピュータシステムは、無線で通信するように構成された少なくとも一つの無線モジュールを有していてもよく、この場合、コンピューティングモジュールは、少なくとも一つの無線モジュールに信号伝送方式で接続、特に直接接続されている。無線モジュールは、特に、ＷＬＡＮモジュール、移動無線モジュール、ＬＰＷＡモジュール、ＧＰＳモジュール、ＧＳＭモジュール、ＬＴＥモジュールなどである。

「直接接続」という用語は、コンピューティングモジュールが、通信モジュールを経由せずに、適切なラインを介して少なくとも一つの無線モジュールに直ちに接続されることを意味する。

本発明のさらなる態様では、コンピュータシステムが少なくとも一つのデータストアを有し、コンピューティングモジュールが少なくとも一つのデータストアに接続、特に直接接続されている。コンピューティングモジュールは、特に、ＳＡＴＡ、ＳＤバスおよび／またはＮＶＭ Ｅｘｐｒｅｓｓによって、少なくとも一つのデータストアに接続されている。

「直接接続」という用語は、コンピューティングモジュールが、通信モジュールを経由せずに、適切なラインを介して少なくとも一つのデータストアに直ちに接続されることを意味する。

好ましくは、コンピューティングモジュールおよび／または通信モジュールは、コンピュータシステムのハウジングに熱伝導的に接続する。これにより、コンピューティングモジュールおよび通信モジュールからの熱、特にこれらのモジュールに搭載されたプロセッサからの熱が、ハウジングを介して外部に放散されることが保証される。

更に、コンピューティングモジュールと通信モジュールの内部基準発振器が同じ熱ドリフトを起こすように、コンピューティングモジュールと通信モジュールの温度が同じか、少なくとも類似していることが保証されている。したがって、温度差によって引き起こされる内部基準発振器の周波数オフセットは無い。

本発明の更なる態様によると、コンピューティングモジュールはホストとして構成され、通信モジュールはクライアントとして構成される。言い換えれば、コンピューティングモジュールは、残りのコンピュータシステム、特に通信モジュールを制御およびモニタする。

本発明によると、目的は更に、コンピュータシステム、特に上述のコンピュータシステムを動作する方法によって達成される。コンピュータシステムは、コンピューティングモジュールと、通信モジュールと、少なくとも一つのＩ／Ｏインタフェースとを含む。コンピューティングモジュールは、ＣＯＭ Ｅｘｐｒｅｓｓモジュールおよび／またはＣＯＭ ＨＰＣモジュールを含む。通信モジュールは、ＳＭＡＲＣモジュールおよび／またはＱｓｅｖｅｎモジュールを含む。通信モジュールは、コンピューティングモジュールおよび少なくとも一つのＩ／Ｏインタフェースに、信号伝送方式で接続するＦＰＧＡモジュールを有する。ＦＰＧＡモジュールは、少なくとも一つの第１の通信規格に基づいてコンピューティングモジュールと通信するように、および、少なくとも一つの第２の通信規格に基づいて少なくとも一つのＩ／Ｏインタフェースと通信するように構成されており、特に、コンピューティングモジュールがホストとして構成され、通信モジュールがクライアントとして構成されている。本方法は、以下のステップを含む。
− 少なくとも一つの第１の通信規格に基づいて、コンピューティングモジュールによって少なくとも一つのデータ信号を生成するステップ、および／または、少なくとも一つの第２の通信規格に基づいて、少なくとも一つのＩ／Ｏインタフェースによって少なくとも一つのデータ信号を受信するステップ。
− 少なくとも一つのデータ信号を通信モジュールに送信するステップ。
並びに
− ＦＰＧＡモジュールによって、少なくとも一つの第１の通信規格から少なくとも一つの第２の通信規格へ、または、少なくとも一つの第２の通信規格から少なくとも一つの第１の通信規格へデータ信号を変換するステップであって、結果として、変換されたデータ信号が生成される、変換するステップ。

したがって、第１の可能性によると、データ信号は、コンピューティングモジュールによって生成され、少なくとも一つの第１の通信規格に基づいて通信モジュールに伝送される。その後、データ信号は、ＦＰＧＡモジュールによって、少なくとも一つの第２の通信規格に変換される。

第２の可能性によると、データ信号は、少なくとも一つのＩ／Ｏインタフェースを介して受信され、少なくとも一つの第２の通信規格に基づいて通信モジュールに伝送される。その後、データ信号は、ＦＰＧＡモジュールによって、少なくとも一つの第１の通信規格に変換される。

コンピュータシステムを動作する方法の利点と特性を考慮して、コンピュータシステムに関する上記の説明を参照するが、この説明は方法にも適用され、その逆もまた同様である。

好ましくは、変換されたデータ信号は、少なくとも一つのＩ／Ｏインタフェースまたはコンピューティングモジュールに伝送される。データ信号の変換後、元のデータ信号が少なくとも一つのＩ／Ｏインタフェースを介して受信されている場合、データ信号はさらなる処理のためにコンピューティングモジュールに伝送される。データ信号がコンピューティングモジュールによって生成された場合、変換されたデータ信号は、少なくとも一つのＩ／Ｏインタフェースに出力するために伝送され、特にデータ信号が意図されている一つまたは複数の特定のＩ／Ｏインタフェースにのみ伝送される。

本発明の一態様では、データ信号はＰＣＩ Ｅｘｐｒｅｓｓを介してコンピューティングモジュールと通信モジュールの間で伝送される。この規格は、特に高いデータレートでのデータ交換を可能にし、関係する個々のコンポーネントが互いに干渉しないようにする。

また、コンピューティングモジュールと通信モジュールは、それぞれ別の基準クロック信号を生成し、それに基づいてデータを処理することが、好ましい。この構成により、ＰＣＩ Ｅｘｐｒｅｓｓによるコンピューティングモジュールと通信モジュールとの間でのエラーのない通信が可能になる。

本発明の一つの設計によると、コンピューティングモジュールと通信モジュールの間では、別個のクロック信号は伝送されない。そのため、コンピューティングモジュールのクロックラインと通信モジュールのクロックラインは完全に分離されている。

本発明の更なる利点および特性は、以下の説明および参照される添付の図面から明らかになるであろう。
図１は、本発明に係るコンピュータシステムの斜視図である。 図２は、図１の本発明に係るコンピュータシステムのブロック図を模式的に示す。 図３は、図１の本発明に係るコンピュータシステムの更なるブロック図を模式的に示す図である。 図４は、図１の発明に係るコンピュータシステムのコンピューティングモジュールとコミュニケーションモジュールのブロック図である。 図５は、コンピュータシステムを動作する本発明に係る方法のフローチャートである。 図６は、コンピュータシステムを動作する本発明に係る方法の更なるフローチャートである。 図７は、図１の本発明に係るコンピュータシステムを介する断面を示す。

図１は、コンピュータシステム１０を模式的に示したものである。一般論として、コンピュータシステム１０は、英語では「ｅｍｂｅｄｄｅｄ ｓｙｓｔｅｍ」とも呼ばれるシステムである。

コンピュータシステム１０は、例えば、産業界、商業ビジネス、旅客輸送（特に列車）、および／または医療用途で使用される。

コンピュータシステムは、特に、ＥＮ５０１５５に準拠しており、したがって、鉄道車両での使用に適している。

コンピュータシステム１０は、コンピュータシステム１０の電子コンポーネントを完全に取り囲むハウジング１２を含む。

ハウジングは、複数のＩ／Ｏインタフェース１６と電源接続プラグ１８が設けられた前面１４を有している。

図１に示す例では、Ｉ／Ｏインタフェース１６は、イーサネットインタフェース２０、ＲＳ２３２、ＲＳ４２２および／またはＲＳ４８５インタフェース２２、ＵＳＢインタフェース２４、アンテナポート２６、並びに、ＤｉｓｐｌａｙＰｏｒｔインタフェース２８などから構成されている。

しかしながら、図１に示すＩ／Ｏインタフェース１６の構成は、純粋に例示的なものであることに留意すべきである。Ｉ／Ｏインタフェース１６は、特に、顧客の要求またはコンピュータシステム１０の適用分野に応じて変化し、まさにそれに合わせて調整され得る。

コンピュータシステム１０と環境との間の熱交換を改善する冷却リブ３０が、ハウジング１２の更なる面、特に上面に設けられてもよい。

図２は、コンピュータシステム１０を介する断面を模式的に示しており、ハウジング１２内の個々のコンポーネントがブロック図の形で表されている。

コンピュータシステムは、コンピューティングモジュール３２と、通信モジュール３４と、複数の無線モジュール３６と、ＳＩＭモジュール３８と、第１のデータストア４０と、第２のデータストア４２とを含む。

ＳＩＭモジュール３８は、無線モジュール３６の少なくとも一つにそれぞれ割り当てられている。ＳＩＭモジュール３８は、モバイル無線用および／またはＧＰＳ用のコンピュータシステム１０を一義的に識別するためのＳＩＭカードをそれぞれ収容し得る。

図２に示す例示の実施形態では、コンピューティングモジュール３２は、ｘ８６プロセッサ４６を有するＣＯＭ Ｅｘｐｒｅｓｓモジュール４４で構成されている。

また、代替的に若しくは追加的に、コンピューティングモジュール３２は、ＣＯＭ ＨＰＣモジュールで構成されてもよい。

通信モジュール３４は、ＦＰＧＡモジュール５０を有するＳＭＡＲＣモジュール４８で構成されている。

ＦＰＧＡモジュール５０は、Ｉ／Ｏインタフェース１６に接続する一つ以上のＦＰＧＡからなる。

また、通信モジュール３４は、ＡＲＭ若しくはｘ８６に基づくプロセッサ５２を有していてもよく、このプロセッサは、更にＵＳＢインタフェースおよび／またはイーサネットインタフェースに接続されていてもよい。

また、それぞれＡＲＭまたはｘ８６をベースとする複数のプロセッサを通信モジュール３４に設けてもよい。

また、代替的に若しくは追加的に、通信モジュール３４は、Ｑｓｅｖｅｎモジュールを含んでいてもよい。

図２に示す例示の実施形態では、コンピューティングモジュール３２と通信モジュール３４は、それぞれ別のベースボード上に配置されている。しかし、コンピューティングモジュール３２と通信モジュール３４を共通のベースボード上に配置することも可能である。

しかしながら、コンピューティングモジュール３２と通信モジュール３４は、いずれの場合も、余分な熱が放散されるように、ハウジング１２に熱伝導的に接続されている。そのため、特にコンピューティングモジュール３２と通信モジュール３４は同じ温度に保たれる。

コンピューティングモジュール３２と通信モジュール３４は、図２に矢印５４で示されているように、信号伝達の方法で互いに接続されている。

コンピューティングモジュール３２と通信モジュール３４は、少なくとも一つの第１の通信規格に基づいて、相互に通信するように構成されている。

したがって、データ信号は、少なくとも一つの第１の通信規格に基づいて、コンピューティングモジュール３２と通信モジュール３４との間で伝送される。より具体的には、データ信号は、少なくとも一つの第１の通信規格に基づいて、コンピューティングモジュール３２とＦＰＧＡモジュール５０との間で伝送される。

少なくとも一つの第１の通信規格は、ＰＣＩ Ｅｘｐｒｅｓｓ、ＳＰＩ、および／または、ＵＳＢからなる。

代替的に若しくは追加的に、少なくとも一つの第１の通信規格は、更に適切な規格を含み得る。

通信モジュール３４は、図２の矢印５６で表されように、Ｉ／Ｏインタフェース１６に信号伝達の方法で順に接続されている。

通信モジュール３４は、少なくとも一つの第２の通信規格に基づいて、Ｉ／Ｏインタフェース１６と通信するように構成されている。

したがって、データ信号は、少なくとも一つの第２の通信規格に基づいて、通信モジュールとＩ／Ｏインタフェース１６との間で伝送される。より具体的には、データ信号は、少なくとも一つの第２の通信規格に基づいて、ＦＰＧＡモジュール５０とＩ／Ｏインタフェース１６との間で伝送される。

少なくとも一つの第２の通信規格は、コンピュータシステム１０の特定のＩ／Ｏインタフェース１６とＦＰＧＡモジュール５０の通信を可能にするように構成されている。

コンピュータシステム１０は異なるＩ／Ｏインタフェース１６を有するので、ＦＰＧＡモジュール５０は、それぞれ適切な第２の通信規格に基づいて、それぞれのＩ／Ｏインタフェース１６と通信するように構成されている。

図２に示す例示的な実施形態では、少なくとも一つの第２の通信規格により、特に、ＦＰＧＡモジュール５０と、イーサネットインタフェース２０、ＲＳ２３２／ＲＳ４２２／ＲＳ４８５インタフェース２２、ＵＳＢインタフェース２４、アンテナポート２６及びＤｉｓｐｌａｙＰｏｒｔインタフェース２８との間の、通信が可能になっている。

このように、ＦＰＧＡモジュール５０は、少なくとも一つの第１の通信規格に基づいてコンピューティングモジュール３２と通信し、また、少なくとも一つの第２の通信規格に基づいてＩ／Ｏインタフェース１６と通信するように、構成されている。

コンピューティングモジュール３２とＩ／Ｏインタフェース１６の通信を可能にするために、ＦＰＧＡモジュール５０は、少なくとも一つの第１の通信規格から少なくとも一つの第２の通信規格への信号変換、およびその逆を、行うように構成されている。

図３は、一方のコンピューティングモジュール３２と、他方の無線モジュール３６、第１のデータストア４０および第２のデータストア４２との間の、信号送信接続を示している。

そこに示す例示的な実施形態では、無線モジュール３６は、ＵＳＢおよび／またはＰＣＩ Ｅｘｐｒｅｓｓによって、コンピューティングモジュール３２に接続されている。

第１のデータストア４０は、ＳＡＴＡおよび／またはＰＣＩ Ｅｘｐｒｅｓｓによって、コンピューティングモジュール３２に接続されている。

第２のデータストア４２は、ＳＤバスおよび／またはＰＣＩ Ｅｘｐｒｅｓｓによって、コンピューティングモジュール３２に接続されている。

図４は、コンピューティングモジュール３２と通信モジュール３４との間のＰＣＩ Ｅｘｐｒｅｓｓ接続の構成を示す図である。

コンピューティングモジュール３２、より具体的にはＣＯＭ Ｅｘｐｒｅｓｓモジュール４４が、ホストとして構成され、通信モジュール３４、より具体的にはＳＭＡＲＣモジュールが、クライアントとして構成される。言い換えれば、コンピューティングモジュール３２は、通信モジュール３４を制御することができる。

また、コンピューティングモジュール３２がＣＯＭ ＨＰＣモジュールで構成されている場合、および／または、通信モジュール３４がＱｓｅｖｅｎモジュールで構成されている場合も、同様である。

ＰＣＩ Ｅｘｐｒｅｓｓ接続は、このような構成を可能にするために、後述するように構成されており、すなわち、ＣＯＭ Ｅｘｐｒｅｓｓモジュール４４がホストとして、ＳＭＡＲＣモジュール４８がクライアントとして構成されている。

コンピューティングモジュール３２は、コンピューティングモジュール３２のための、より具体的にはｘ８６プロセッサ４６のための、第１の基準クロック信号６０を生成するように構成された第１の基準発振器５８を有する。

通信モジュール３４は、通信モジュール３４、より具体的には、ＦＰＧＡモジュール５０のための、第２の基準クロック信号６４を生成するように構成された第２の基準発振器６２を有する。

このように、コンピューティングモジュール３２および通信モジュール３４は、互いに分離されたクロック信号経路を含む。したがって、コンピューティングモジュール３２と通信モジュール３４との間では、少なくともＰＣＩ Ｅｘｐｒｅｓｓ接続の場合には、別個のクロック信号は伝送されない。

また、第１の基準クロック信号６０と第２の基準クロック信号６４の周波数は同一である。「同一」とは、基準クロック信号６０、６４それぞれの周波数が、ＰＣＩ Ｅｘｐｒｅｓｓ規格でも定義されているように、予め定義されたクロック周波数から最大で±３００ｐｐｍだけ乖離していることを意味する。

図４に示す例では、第１の基準発振器５８の周波数と第２の基準発振器６２の周波数はそれぞれ１００ＭＨｚである。

コンピュータシステム１０は、図５を参照して以下に説明する方法を実行するように構成されている。

最初に、コンピューティングモジュール３２は、無線モジュール３６の少なくとも一つから、第１のデータストア４０から、および／または、第２のデータストア４２から、データ信号を受信する（ステップＳ１）。

データ信号は、第１の基準クロック信号６０に基づいてｘ８６プロセッサ４６によって処理され、その結果、処理済みデータ信号が生成される（ステップＳ２）。

そして、処理済みデータ信号は、少なくとも一つの第１の通信規格に基づいて、通信モジュール３４に、より具体的にはＦＰＧＡモジュール５０に、伝送される（ステップＳ３）。

既に上記で説明したように、コンピューティングモジュール３２と通信モジュール３４との間では、別個のクロック信号は伝送されない。したがって、通信モジュール３４、より具体的にはＦＰＧＡモジュール５０は、データ信号をさらに処理するために、クロックリカバリを行う（ステップＳ４）。

クロックリカバリの際には、データ信号に基づいて、データ信号のクロック、すなわちシンボルレートが決定される。シンボルレートは、第１の基準クロック信号６０の周波数および／または第２の基準クロック信号６４の周波数とは、かなり異なっていてもよい。

ＦＰＧＡモジュール５０は、受信したデータ信号を、第２の基準クロック信号６４に基づいて、少なくとも一つの第１の通信規格から少なくとも一つの第２の通信規格に変換するのであり、その結果、変換されたデータ信号が生成される（ステップＳ５）。

より具体的には、ＦＰＧＡモジュール５０は、受信したデータ信号を、データ信号が伝送されるべきそのＩ／Ｏインタフェース１６に関連するその第２の通信規格に変換する。

そして、変換されたデータ信号は、データ信号の送信先であるＩ／Ｏインタフェース１６のうちのその一つに伝送される（ステップＳ６）。この情報は、例えば、データ信号の一部であってもよい。

そして、データ信号は、Ｉ／Ｏインタフェース１６を介して、更なる外部機器に伝送し得る。

上述した方法は、無線モジュール３６、第１のデータストア４０および／または第２のデータストア４２から、コンピューティングモジュール３２および通信モジュール３４を経由して、Ｉ／Ｏインタフェース１６へと、繋がる信号経路に対応する。

しかしながら、コンピュータシステム１０は、もちろん、Ｉ／Ｏインタフェース１６を介して信号を受信して処理することもでき、これについては図６を参照して説明する。

最初に、Ｉ／Ｏインタフェース１６によってデータ信号が受信され、少なくとも一つの第２の通信規格に基づいて、通信モジュール３４、より具体的にはＦＰＧＡモジュール５０に伝送される（ステップＲ１）。

ＦＰＧＡモジュール５０は、受信したデータ信号を、第２の基準クロック信号６４に基づいて、少なくとも一つの第２通信規格から少なくとも一つの第１の通信規格に、変換し、その結果、変換されたデータ信号が生成される（ステップＲ２）。

変換されたデータ信号は、少なくとも一つの第１の通信規格に基づいて、コンピューティングモジュール３２に伝送される（ステップＲ３）。

既に上記で説明したように、通信モジュール３４とコンピューティングモジュール３２との間では、別個のクロック信号は伝送されない。したがって、コンピューティングモジュール３２、特にｘ８６プロセッサ４６は、変換されたデータ信号をさらに処理するために、クロックリカバリを実行する（ステップＲ４）。

そして、変換されたデータ信号は、コンピューティングモジュール３２によって、より具体的にはｘ８６プロセッサによって、第１の基準クロック信号６０に基づいて、処理され、その結果、処理済みデータ信号が生成される（ステップＲ５）。

次に、処理済みデータ信号は、無線モジュール３６の少なくとも一つ、第１のデータストア４０、および／または第２のデータストア４２に、伝送される（ステップＲ６）。

処理済みデータ信号は、それに応じて、無線モジュール３６を使用して外部デバイスに伝送することができ、並びに／または、第１のデータストア４０および／若しくは第２のデータストア４２に保存することができる。

コンピュータシステム１０のコンピューティングモジュール３２は、したがって、データ処理を担当しており、そのために、ｘ８６プロセッサ４６がコンピューティングモジュール３２に設けられている。

通信モジュール３４は、ＦＰＧＡモジュール５０とともに、コンピューティングモジュール３２がＩ／Ｏインタフェース１６のそれぞれと通信できるようにデータ信号を変換する可変インタフェースとして、機能する。

したがって、コンピュータシステム１０も、後から簡単にアップグレードしたり、後付けしたりすることができる。例えば、コンピューティングモジュール３２は、それほど手間をかけずに、より強力なハードウェアを備えることができる。また、新しいＩ／Ｏインタフェースを後から追加したり、Ｉ／Ｏインタフェース１６を交換したりすることも可能である。この場合、ＦＰＧＡモジュール５０を新しいインタフェース構成に適応させるために、単に再プログラムしなければならない。

したがって、上述したコンピュータシステム１０は、非常に柔軟な方法でバックフィットまたはレトロフィットされるように適合されている。この柔軟性を向上させるために、図７に示すように、ハウジング１２を拡張可能にしてもよい。

図７の左上の部分では、上述のコンピュータシステム１０が断面で示されている。冷却リブ３０とは反対側の面にて、ハウジング１２は、非破壊的かつ着脱可能に接続された、特にねじ止めされた、カバー６６を有する。

ハウジング１２を拡張するためには、カバー６６を取り外し、拡張モジュール６８をハウジング１２上に配置することが可能である。

主に、拡張モジュール６８は、任意の高さを有することができる。例えば、拡張モジュール６８は、ハウジング１２の高さの２５〜７５％、特に５０％の高さを有している。

拡張モジュール６８は、適切な固定手段、特にねじ７０および／または固定ピン７２によって、ハウジング１２に接続される。

そして、カバー６６は、拡張モジュール６８上に配置され、特にそれにねじ止めされて接続される。

１６・・・Ｉ／Ｏインタフェース、
３２・・・コンピューティングモジュール、
３４・・・通信モジュール、
５０・・・ＦＰＧＡモジュール。

Claims (16)

1. コンピューティングモジュール（３２）と、通信モジュール（３４）と、少なくとも一つのＩ／Ｏインタフェース（１６）とを含むコンピュータシステムであって、
   前記コンピューティングモジュール（３２）は、ＣＯＭ Ｅｘｐｒｅｓｓモジュール（４４）および／またはＣＯＭ ＨＰＣモジュールを含み、
   前記通信モジュール（３４）は、ＳＭＡＲＣモジュール（４８）および／またはＱｓｅｖｅｎモジュールを含み、
   前記通信モジュール（３４）は、前記コンピューティングモジュール（３２）および前記少なくとも一つのＩ／Ｏインタフェース（１６）に信号伝送方式で接続するＦＰＧＡモジュール（５０）を備え、
   前記ＦＰＧＡモジュール（５０）は、少なくとも一つの第１の通信規格に基づいて前記コンピューティングモジュール（３２）と通信するように、および、少なくとも一つの第２の通信規格に基づいて前記少なくとも一つのＩ／Ｏインタフェース（１６）と通信するように、構成されており、
   前記ＦＰＧＡモジュール（５０）は、前記少なくとも一つの第１の通信規格から前記少なくとも一つの第２の通信規格への信号の変換を、およびその逆の変換を、行うように構成されている
   コンピュータシステム。
2. 前記コンピューティングモジュール（３２）および前記通信モジュール（３４）は、それぞれ別のベースボード上に設けられていること、または、
   前記コンピューティングモジュール（３２）および前記通信モジュール（３４）は、共通のベースボード上に設けられていることを
   特徴とする、請求項１に記載のコンピュータシステム。
3. 前記少なくとも一つの第１の通信規格は、ＰＣＩ、ＰＣＩ Ｅｘｐｒｅｓｓ、ＳＰＩおよび／またはＵＳＢからなることを特徴とする
   請求項１または２に記載のコンピュータシステム。
4. 前記少なくとも一つの第２の通信規格が、ｍ．２インタフェース、イーサネットインタフェース（２０）、ＲＳ２３２インタフェース（２２）、ＲＳ４２２インタフェース（２２）、ＲＳ４８５インタフェース（２２）、バイナリインプット／アウトプット、オドメータ、ＵＡＲＴインタフェース、ＣＡＮインタフェース、および／若しくは、ＥｔｈｅｒＣＡＴインタフェースとの通信を可能にするように構成されていること、並びに／または、
   Ｉ２Ｃに基づいて通信するように構成されていることを
   特徴とする、請求項１〜３のいずれか一に記載のコンピュータシステム。
5. 異なる第２の通信規格に基づいてＦＰＧＡモジュール（５０）と通信する少なくとも二つのＩ／Ｏインタフェース（１６）が設けられていることを特徴とする
   請求項１〜４のいずれか一に記載のコンピュータシステム。
6. 前記コンピューティングモジュール（３２）は、ｘ８６プロセッサ（４６）を有することを特徴とする
   請求項１〜５のいずれか一に記載のコンピュータシステム。
7. 前記通信モジュール（３４）が、ＡＲＭおよび／またはｘ８６プロセッサ（５２）を有し、前記ＡＲＭおよび／またはｘ８６プロセッサ（５２）が、イーサネットインタフェース（２０）および／またはＵＳＢインタフェース（２４）に接続されていることを特徴とする
   請求項１〜６のいずれか一に記載のコンピュータシステム。
8. 前記コンピュータシステム（１０）が、無線通信するように構成された少なくとも一つの無線モジュール（３６）を有し、
   前記コンピューティングモジュール（３２）が、前記少なくとも一つの無線モジュール（３６）に信号伝送方式で直接接続されていることを特徴とする
   請求項１〜７のいずれか一に記載のコンピュータシステム。
9. 前記コンピュータシステム（１０）は、少なくとも一つのデータストア（４０、４２）を有し、
   前記コンピューティングモジュール（３２）は、前記少なくとも一つのデータストア（４０、４２）に直接接続されていることを特徴とする
   請求項１〜８のいずれか一に記載のコンピュータシステム。
10. 前記コンピューティングモジュール（３２）および／または前記通信モジュール（３４）が、前記コンピュータシステム（１０）のハウジング（１２）に熱伝導的に接続していることを特徴とする
    請求項１〜９のいずれか一に記載のコンピュータシステム。
11. 前記コンピューティングモジュール（３２）がホストとして構成され、前記通信モジュール（３４）がクライアントとして構成されていることを特徴とする
    請求項１〜１０のいずれか一に記載のコンピュータシステム。
12. 請求項１〜１１のいずれか一に記載のコンピュータシステム（１０）を動作させる方法であって、
    前記コンピュータシステム（１０）が、コンピューティングモジュール（３２）、通信モジュール（３４）、および少なくとも一つのＩ／Ｏインタフェース（１６）を含み、
    前記コンピューティングモジュール（３２）が、ＣＯＭ Ｅｘｐｒｅｓｓモジュール（４４）および／またはＣＯＭ ＨＰＣモジュールを含み、
    前記通信モジュール（３４）が、ＳＭＡＲＣモジュール（４８）および／またはＱｓｅｖｅｎモジュールを含み、
    前記通信モジュール（３４）が、前記コンピューティングモジュール（３２）および前記少なくとも一つのＩ／Ｏインタフェース（１６）に信号伝送方式で接続するＦＰＧＡモジュール（５０）を有し、
    前記ＦＰＧＡモジュール（５０）が、少なくとも一つの第１の通信規格に基づいて前記コンピューティングモジュール（３２）と通信するように、および、少なくとも一つの第２の通信規格に基づいて前記少なくとも一つのＩ／Ｏインタフェース（１６）と通信するように構成されており、
    前記コンピューティングモジュール（３２）がホストとして構成され、前記通信モジュール（３４）がクライアントとして構成されており、
    前記方法は、
    − 前記少なくとも一つの第１の通信規格に基づいて、前記コンピューティングモジュール（３２）によって少なくとも一つのデータ信号を生成するステップ、および／または、前記少なくとも一つの第２の通信規格に基づいて、前記少なくとも一つのＩ／Ｏインタフェース（１６）によって少なくとも一つのデータ信号を受信するステップ、
    − 前記少なくとも一つのデータ信号を前記通信モジュール（３４）に伝送するステップ、並びに、
    − 前記ＦＰＧＡモジュール（５０）によって、前記少なくとも一つの第１の通信規格から前記少なくとも一つの第２の通信規格へ、または、前記少なくとも一つの第２の通信から前記少なくとも一つの第１の通信規格へ前記データ信号を変換するステップであって、結果として、変換されたデータ信号を生成する、変換するステップ
    を含む、方法。
13. 前記変換されたデータ信号が、前記少なくとも一つのＩ／Ｏインタフェース（１６）に、または、前記コンピューティングモジュール（３２）に、伝送されることを特徴とする
    請求項１２に記載の方法。
14. 前記データ信号は、ＰＣＩ Ｅｘｐｒｅｓｓによって、前記コンピューティングモジュール（３２）と前記通信モジュール（３４）との間で伝送されることを特徴とする
    請求項１２または１３に記載の方法。
15. 前記コンピューティングモジュール（３２）と前記通信モジュール（３４）は、それぞれ別の基準クロック信号を生成し、それに基づいてそれぞれがデータを処理することを特徴とする
    請求項１４に記載の方法。
16. 前記コンピューティングモジュール（３２）と前記通信モジュール（３４）の間では、別個のクロック信号は伝送されないことを特徴とする
    請求項１５に記載の方法。

Images