TW202201171A - 電腦系統及電腦系統的操作方法 - Google Patents

電腦系統及電腦系統的操作方法 Download PDF

Info

Publication number
TW202201171A
TW202201171A TW110105740A TW110105740A TW202201171A TW 202201171 A TW202201171 A TW 202201171A TW 110105740 A TW110105740 A TW 110105740A TW 110105740 A TW110105740 A TW 110105740A TW 202201171 A TW202201171 A TW 202201171A
Authority
TW
Taiwan
Prior art keywords
module
communication
interface
computer system
computing module
Prior art date
Application number
TW110105740A
Other languages
English (en)
Inventor
亞歷山大 耶格
沃納 柯伯
Original Assignee
德商海特克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商海特克公司 filed Critical 德商海特克公司
Publication of TW202201171A publication Critical patent/TW202201171A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1632—External expansion units, e.g. docking stations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1698—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being a sending/receiving arrangement to establish a cordless communication link, e.g. radio or infrared link, integrated cellular phone
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

說明一種包含計算模組(32)、通訊模組(34)、和至少一個I/O介面(16)的電腦系統。計算模組包括COM Express模組(44)及/或COM HPC模組。通訊模組(34)包括SMARC模組(48)及/或Qseven模組。通訊模組(34)具有FPGA模組(50)，其以訊號傳送方式而被連接至計算模組(32)及連接至至少一個I/O介面(16)。FPGA模組(50)係配置成基於至少一個第一通訊標準而與計算模組(32)相通訊，以及基於至少一個第二通訊標準而與至少一個I/O介面(16)相通訊。FPGA模組(50)係配置成將訊號從至少一個第一通訊標準轉換成至少一個第二通訊標準以及將訊號從至少一個第二通訊標準轉換成至少一個第一通訊標準。計算模組(32)係配置作為主機，而且通訊模組(34)係配置作為客戶。也說明一種電腦系統(10)的操作方法。

Description

電腦系統及電腦系統的操作方法
本發明係有關電腦系統及電腦系統的操作方法。
在工業、商務、及客運等許多領域中，電腦系統被使用，其在英文語言中也被稱為「嵌入式系統(embedded system)」。
這些電腦系統經常特定對某應用而被量身定制並且包括針對此特定應用所需的組件和介面。
一方面，此有利於作為電腦能力，儲存容量及介面精準地為所欲應用而量身定制，由於其有可能避免過度的計算資源而且節省成本。
另一方面，從先前技術所已知的嵌入式電腦系統具有如果對電腦能力及/或介面的要求改變，則它們幾乎不能或者甚至一點都不能適應被改造(retrofitted)。
因此，本發明之目的在於提供一種允許組件的簡單改造及/或回溯適配(backfitting)的電腦系統。
依據本發明，該目的藉由一電腦系統來達成，該電腦系統包含計算模組、通訊模組、和至少一個I/O介面。該計算模組包括COM Express模組及/或COM HPC模組。該通訊模組包括SMARC模組及/或Qseven模組。該通訊模組具有FPGA模組，其以訊號傳送(signal-transmitting)方式而被連接至計算模組及連接至至少一個I/O介面。FPGA模組係配置成基於至少一個第一通訊標準而與計算模組相通訊，以及基於至少一個第二通訊標準而與至少一個I/O介面相通訊。FPGA模組係配置成將訊號從至少一個第一通訊標準轉換成至少一個第二通訊標準以及將訊號從至少一個第二通訊標準轉換成至少一個第一通訊標準。
依據本發明的電腦系統係基於將一方面COM Express標準或COM HPC標準的優點和另一方面SMARC標準或Qseven標準的優點相結合的理念。
該計算模組藉由該計算和儲存組件之簡單改造的能力，特別是，藉由CPU、GPU、及/或由於COM Express標準或COM HPC標準之工作儲存的能力脫穎而出。
與此相反，該通訊模組藉由高靈活性以及藉由低電流損耗脫穎而出。除了別的之外，對在標準上未被占用且因而可自由分配之SMARC或Qseven板的接腳而言，高靈活性可以被放下。換言之，許多自由的接腳仍然可供與I/O介面和計算模組之通訊的使用。
該通訊模組，特別是FPGA模組確保計算模組與至少一個I/O介面之間的通訊藉由在至少一個第一通訊標準與至少一個第二通訊標準之間做訊號轉換而起作用。
該通訊模組係配置作為客戶，因此係由該計算模組所控制及監視。
因此，整個電腦系統能夠藉由簡單地重新編程(reprogramming)FPGA模組而非常簡單地適配於新一組的I/O介面。
總而言之，依據本發明的電腦系統因而提供計算組件之簡單改造的能力，而且也允許I/O介面的稍後置換及/或添加。依據本發明之電腦系統的計算能力因而係可擴展的(scalable)，而且特別是，也可以後續擴展的。此外，依據本發明的電腦系統允許I/O介面適配於定制要求。
應該注意到，在本專利申請案的上下文中，僅有關個別標準的通用術語由於可讀性的原因而被提到。然而，各個標準的所有適合的變型也總是被暗地裡包含進。例如，變型COM Express 1、2、3等等被組合成術語「COM Express」。COM Express 3.0也特別被包含進。
同樣的情形適用於術語「SMARC」，其特別包括SMARC 2.0，以及適用於術語「COM HPC」及「Qseven」。
本發明的一個態樣提供計算模組和通訊模組各自被設置於分開的基底板(baseboard)上，或者計算模組和通訊模組被設置於共同的基底板上。如果計算模組和通訊模組被設置於共同的基底板上，則獲得到特別緊密且明確地說需要特別小的安裝空間的電腦系統。然而，如果計算模組和通訊模組被設置於不同的基底板上，則個別的組件能夠特別容易被置換。
較佳地，至少一個第一通訊標準包括PCI、PCI Express、SPI、及/或USB。應該注意到，這包含這些標準的所有版本，如同亦被指示於上者。較佳地，至少一個第一通訊標準包括至少PCI Express，因為此標準允許特別高的資料速率，其中，所涉及之個別的組件並不互相干擾。
更較佳地，計算模組具有第一參考振盪器，其被配置成產生用於該計算模組的第一參考時脈訊號，並且通訊模組具有第二參考振盪器，其被配置成產生用於該通訊模組的第二參考時脈訊號。因此，計算模組和通訊模組在它們分別處理資料的基礎上各自產生個別的時脈訊號。此配置允許經由PCI Express在計算模組與通訊模組之間無誤差的通訊。
特別是，沒有個別的時脈訊號被傳送在計算模組與通訊模組之間。計算模組的時脈線和通訊模組的時脈線因此完全被互相分開。
依據本發明的設計，至少一個第二通訊標準被配置成允許與m.2介面、乙太網路(Ethernet)介面、RS232介面、RS422介面、RS485介面、二進制輸入/輸出、里程表(odometer)、UART介面、CAN介面及/或EtherCAT介面，及/或配置成基於I2C而通訊。這些介面的列表係要被視為單純是代表性的。至少一個第二通訊標準當然也可以被配置成與和上述介面不同的介面相通訊，及/或基於與I2C不同的匯流排系統而通訊。
依據本發明的其他態樣，提供至少兩個I/O介面，其基於不同的第二通訊標準而與FPGA模組相通訊。因此，FPGA模組被配置成將訊號從至少一個第一通訊標準轉換成不同的第二通訊標準以及將訊號從至少一個第二通訊標準轉換成不同的第一通訊標準。
可以想像得到FPGA模組在每一個I/O介面具有分開的FPGA。
當然也有可能為幾個I/O介面提供一個FPGA，或者FPGA模組針對所有的I/O介面僅包括一個FPGA。
FPGA模組當然也可以被配置成基於至少兩個不同的第一通訊標準而與計算模組相通訊。FPGA模組然後可以被配置成將訊號從至少一個第二通訊標準轉換成不同的第一通訊標準以及將訊號從至少一個第一通訊標準轉換成不同的第二通訊標準。
計算模組特別具有x86處理器。因此，計算模組具有大的計算能力而且能夠快速地處理大的資料量。
依據本發明的一個設計，通訊模組具有ARM及/或x86處理器，特別是，其中，處理器係連接至乙太網路(Ethernet)介面及/或USB介面。ARM處理器因為其適於逐組件地被關掉(switch off)而具有低能量損耗。因此，ARM處理器可以視需要而彈性地被打開(switch on)，如果情況需要的話。與此相反，相較於ARM處理器，x86處理器提供更高的計算能力，如果處理器主要的時間都在操作中的話，則其係特別有利的。
電腦系統可以具有至少一個無線模組，其被配置成無線式地通訊，其中，計算模組被連接至該至少一個無線模組，特別是以訊號傳送方式而被直接連接至該至少一個無線模組。該無線模組特別是WLAN模組、行動無線電模組、LPWA模組、GPS模組、GSM模組、LTE模組等等。
術語「直接連接」意指計算模組經由適當的線路，而不是經由該通訊模組被立即連接至該至少一個無線模組。
本發明的其他態樣提供電腦系統具有至少一個資料儲存器，其中，計算模組被連接至該至少一個資料儲存器，特別是被直接連接至該至少一個資料儲存器。計算模組特別經由SATA、SD匯流排及/或NVM Express而被連接至該至少一個資料儲存器。
術語「直接連接」意指計算模組經由適當的線路，而不是經由該通訊模組被立即連接至該至少一個資料儲存器。
較佳地，該計算模組及/或該通訊模組被導熱式地(heat-conductively)連接至該電腦系統的外殼(housing)。因而，確保來自該計算模組及來自該通訊模組，特別是來自安裝在這些模組上之處理器的熱經由外殼而被散逸到外面。
此外，因而確保該計算模組和該通訊模組具有相同或者至少相似的溫度，使得該計算模組之內部的參考振盪器和該通訊模組之內部的參考振盪器經歷相同的熱漂移(thermal drift)。因此，沒有該等內部參考振盪器的頻率偏移，其能夠由溫度差異而產生。
依據本發明的其他態樣，該計算模組係配置作為主機，而且該通訊模組係配置作為客戶。換言之，該計算模組控制及監視剩下的電腦系統，特別是該通訊模組。
依據本發明，其目的進一步藉由電腦系統，特別是如上所述之電腦系統的操作方法來予以達成。該電腦系統包含計算模組、通訊模組、和至少一個I/O介面。該計算模組包括COM Express模組及/或COM HPC模組。該通訊模組包括SMARC模組及/或Qseven模組。該通訊模組具有FPGA模組，其以訊號傳送方式而被連接至該計算模組及該至少一個I/O介面。該FPGA模組係配置成基於至少一個第一通訊標準而與計算模組相通訊，以及基於至少一個第二通訊標準而與至少一個I/O介面相通訊，特別是，其中，該計算模組係配置作為主機，而且該通訊模組係配置作為客戶。該方法包括下面的步驟： - 經由該計算模組基於至少一個第一通訊標準而產生至少一個資料訊號及/或經由該至少一個I/O介面基於至少一個第二通訊標準而接收至少一個資料訊號； - 將該至少一個資料訊號傳送至該通訊模組；以及 - 經由該FPGA模組將該資料訊號從該至少一個第一通訊標準轉換成該至少一個第二通訊標準或者從該至少一個第二通訊標準轉換成該至少一個第一通訊標準，結果，轉換後的資料訊號被產生。
因此，依據第一可能性，該資料訊號係基於該至少一個第一通訊標準而由該計算模組所產生的，並且被傳送至該通訊模組。該資料訊號然後由該FPGA模組而被轉換成該至少一個第二通訊標準。
因此，依據第二可能性，該資料訊號係基於該至少一個第二通訊標準經由該至少一個I/O介面而被接收到，並且被傳送至該通訊模組。該資料訊號然後由該FPGA模組而被轉換成該至少一個第一通訊標準。
鑒於該電腦系統的操作方法之優點和特性，參考上面有關該電腦系統的解說，其亦應用於該方法而且反之亦然。
較佳地，轉換後的資料訊號被傳送至該至少一個I/O介面或該計算模組。在該資料訊號的轉換之後，如果原始的資料訊號已經經由該至少一個I/O介面而被接收到，則其因而被傳送至該計算模組以供進一步處理用。如果該資料訊號已經由該計算模組所產生，則該轉換後的資料訊號被傳送而輸出至該至少一個I/O介面，特別是僅輸出至該資料訊號打算要給它們的一個或幾個特定I/O介面。
本發明的一個態樣提供該資料訊號經由PCI Express而被傳送在該計算模組與該通訊模組之間。此標準允許以特別高的資料速率之資料的交換，其中，所涉及的個別組件並不互相干擾。
較佳地，該計算模組和該通訊模組基於它們各自處理資料而各自產生個別的參考時脈。此配置允許經由PCI Express而在該計算模組與該通訊模組之間無錯誤(error-free)的通訊。
依據本發明的一個設計，沒有個別的參考時脈被傳送於該計算模組與該通訊模組之間。該計算模組和該通訊模組的時脈線因而完全彼此分離。
圖1示意地顯示電腦系統10。在通用術語中，電腦系統10為一種在英文語言中也被稱為「嵌入式系統(embedded system)」的系統。
電腦系統10例如被使用於工業、商務、客運，特別是火車、及/或醫藥等應用中。
電腦系統特別遵守EN50155，因而適合使用於鐵路車輛。
電腦系統10包含外殼12，其整個包圍電腦系統10的電子組件。
外殼具有正面14，其設有複數個I/O介面16和電源連接插頭18。
在圖1所示的範例中，I/O介面16其中包括乙太網路(Ethernet)介面20、RS232、RS422及/或RS485介面22、USB介面24、天線埠26和DisplayPort介面28。
然而，應該注意到，圖1所示之I/O介面16的配置純粹是代表性的。I/O介面16特別可以視客戶要求或電腦系統10之應用的領域而改變，而且完全可以被量身定制的。
選項性地，改善電腦系統10與環境間之熱交換的散熱片(cooling ribs)30可以被設置在外殼12的另一側上，特別是在上側。
圖2示意地顯示電腦系統10的整個剖面，其中，以方塊圖的形式來表示外殼12之內的各個組件。
電腦系統包含計算模組32、通訊模組34、複數個無線模組36、SIM模組38、和第一資料儲存器40及第二資料儲存器42。
SIM模組38分別被分配給該等無線模組36中的至少一個無線模組。SIM模組38各自可以收納SIM卡，以無歧異地識別電腦系統10以供行動無線電模組和/或GPS用。
在圖2所示的範例實施例中，計算模組32包括具有x86處理器46的COM Express模組44。
或者或此外，計算模組32也可包括COM HPC模組。
通訊模組34包括具有FPGA模組50的SMARC模組48。
FPGA模組50包括連接至I/O介面16的一或多個FPGA。
選項性地，通訊模組34可具有基於ARM或x86的處理器52，其可以被進一步連接至USB介面及/或乙太網路(Ethernet)介面。
分別基於ARM或x86的幾個處理器也可以被設置在通訊模組34上。
或者或此外，通訊模組34也可包括Qseven模組。
在圖2所示的範例實施例中，計算模組32和通訊模組34各自被配置在分開的基底板上。或者，計算模組32和通訊模組34但是也可以被配置在共同的基底板上。
然而，在兩種情況中，計算模組32和通訊模組34被導熱式地連接至外殼12，使得過多的熱被散逸。因此，計算模組32和通訊模組34特別被保持在相同的溫度。
計算模組32和通訊模組34以訊號傳送方式而互相連接，其在圖2中以箭號54來予以指示。
計算模組32和通訊模組34被配置成基於至少一個第一通訊標準而互相通訊。
因此，資料訊號基於該至少一個第一通訊標準而被傳送在計算模組32與通訊模組34之間。更明確地說，資料訊號基於該至少一個第一通訊標準而被傳送在計算模組32與FPGA模組50之間。
該至少一個第一通訊標準包括PCI Express、SPI、及/或USB。
或者或此外，該至少一個第一通訊標準也可進一步包含適合的標準。
通訊模組34以訊號傳送方式最終被連接至I/O介面16，其在圖2中以箭號56來予以指示。
通訊模組34被配置成基於至少一個第二通訊標準而與I/O介面16相通訊。
因此，資料訊號基於該至少一個第二通訊標準而被傳送在通訊模組與I/O介面16之間。更明確地說，資料訊號基於該至少一個第二通訊標準而被傳送在FPGA模組50與I/O介面16之間。
該至少一個第二通訊標準被配置成致使FPGA模組50能夠與電腦系統10的I/O介面16相通訊。
當電腦系統10具有不同的I/O介面16時，FPGA模組50被配置成基於個別適合的第二通訊標準而與個別的I/O介面16相通訊。
在圖2所示的範例實施例中，該至少一個第二通訊標準致能FPGA模組50與乙太網路(Etherent)介面20、RS232/RS422/RS485介面22、USB介面24、天線埠26和DisplayPort介面28之間的特別通訊。
FPGA模組50因而被配置成基於該至少一個第一通訊標準而與計算模組32相通訊以及基於該至少一個第二通訊標準而與I/O介面16相通訊。
為了致能計算模組32和I/O介面16的通訊，FPGA模組50被配置成將訊號從至少一個第一通訊標準轉換成至少一個第二通訊標準以及將訊號從至少一個第二通訊標準轉換成至少一個第一通訊標準。
圖3例舉計算模組32一方面與無線模組36、而另一方面與第一資料儲存器40及第二資料儲存器42之間的訊號傳送連接。
在圖3所示的範例實施例中，無線模組36藉由USB及/或PCI Express而被連接至計算模組32。
第一資料儲存器40經由SATA及/或PCI Express而被連接至計算模組32。
第二資料儲存器42經由SD匯流排及/或PCI Express而被連接至計算模組32。
圖4例舉計算模組32與通訊模組34間之PCI Express連接的配置。
計算模組32，更明確地是COM Express模組44被配置作為主機，而通訊模組34，更明確地是SMARC模組被配置作為客戶。換言之，該計算模組32能夠控制該通訊模組34。
相同的情形也應用於如果計算模組32包括COM HPC模組及/或如果通訊模組34包括Qseven模組。
PCI Express連接被配置成如下所述地允許此配置，亦即，COM Express模組44作為主機且SMARC模組48作為客戶。
計算模組32具有第一參考振盪器58，其被配置成產生用於該計算模組32，更明確地是用於x86處理器46的第一參考時脈訊號60。
通訊模組34具有第二參考振盪器62，其被配置成產生用於該通訊模組34，更明確地是用於FPGA模組50的第二參考時脈訊號64。
計算模組32和通訊模組34因而包含彼此互相分開的時脈訊號路徑。因此，沒有分開的時脈訊號被傳送於計算模組32與通訊模組34之間，至少針對該PCI Express連接而言。
第一參考時脈訊號60和第二參考時脈訊號64的頻率係相同的。「相同」意指第一參考時脈訊號60、64的頻率分別偏離預定的時脈頻率±300 ppm的最大值，如同也被定義於PCI Express準中。
在圖4所示的範例實施例中，第一參考振盪器58和第二參考振盪器62的頻率分別為100 MHz。
電腦系統10被配置成進行下面參照圖5所述的方法。
首先，計算模組32從該等無線模組36中的至少一個、從該第一資料儲存器40及/或從該第二資料儲存器42接收到資料訊號(步驟S1)。
該資料訊號基於該第一參考時脈訊號60而被x86處理器46所處理，結果，處理後的資料訊號被產生(步驟S2)。
處理後的資料訊號然後基於該至少一個第一通訊標準而被轉移至通訊模組34，更明確地是被轉移至FPGA模組50(步驟S3)。
如同上面所已經解說者，沒有分開的時脈訊號被傳送於計算模組32與通訊模組34之間。因此，通訊模組34，更明確地是FPGA模組50進行時脈恢復(clock recovery)以進一步處理資料訊號(步驟S4)。
在時脈恢復期間，時脈，亦即時脈訊號的符號率(symbol rate)基於該時脈訊號而被確定。該符號率可以和第一參考時脈訊號60的頻率及/或第二參考時脈訊號64的頻率相當不同。
FPGA模組50基於第二參考時脈訊號64而將接收到的資料訊號從至少一個第一通訊標準轉換成至少一個第二通訊標準，結果，轉換後的資料訊號被產生(步驟S5)。
更明確地說，FPGA模組50將接收到的資料訊號轉換成與要將該資料訊號傳送至其之該I/O介面16相關的那一個第二通訊標準。
轉換後的資料訊號然後被傳送至該等I/O介面16之該資料訊號打算為其所用的那一個I/O介面(步驟S6)。此資訊，例如，可以是該資料訊號的部分。
該資料訊號然後能夠經由該I/O介面16而被進一步傳送至外部裝置。
上面所述的方法對應於從該等無線模組36、該第一資料儲存器40及/或該第二資料儲存器42經由該計算模組32和該通訊模組34而至該I/O介面16的訊號路徑。
然而，電腦系統10當然也能夠經由該等I/O介面16而接收及處理訊號，其參照圖6而被說明於下。
首先，資料訊號經由該等I/O介面16而被接收到，並且基於該至少一個第二通訊標準而被轉移至通訊模組34(步驟R1)，特別是到FPGA模組50。
FPGA模組50基於該第二參考時脈訊號64而將接收到的資料訊號從該至少一個第二通訊標準轉換成至少一個第一通訊標準，結果，轉換後的資料訊號被產生(步驟R2)。
轉換後的資料訊號基於該至少一個第一通訊標準而被傳送至計算模組32(步驟R3)。
如同上面所已經解說者，沒有分開的時脈訊號被傳送於通訊模組34與計算模組32之間。因此，計算模組32，特別是x86處理器46進行時脈恢復以進一步處理轉換後的資料訊號(步驟R4)。
轉換後的資料訊號然後基於該第一參考時脈訊號60而被計算模組32，更明確是被x86處理器所處理，結果，處理後的資料訊號被產生(步驟R5)。
處理後的資料訊號然後被傳送至該等無線模組36中的至少一個、該第一資料儲存器40、及/或該第二資料儲存器42(步驟R6)。
處理後的資料訊號因此能夠使用該等無線模組36而被傳送至外部裝置及/或能夠被儲存在該第一資料儲存器40及/或該第二資料儲存器42。
電腦系統10的計算模組32因此負責資料處理，此即是為何x86處理器46被設置在計算模組32上的原因。
通訊模組34，連同FPGA模組50一起，用作為可變介面，其轉換資料訊號而使得計算模組32能夠與該等I/O介面16的每一個相通訊。
因此，電腦系統10也能夠容易在稍後的時間被更新或改造。例如，計算模組32可以配備有更強有力的硬體而無需太多的努力。也有可能隨後添加新的I/O介面或者更換該等I/O介面16。在此情況下，FPGA模組50必須被簡單地重新編程以使其適配於新的介面配置。
上面所述的電腦系統10因此適以用非常靈活的方式來予以回溯適配或改造。為了改善此靈活性，外殼12可以被擴展如圖7所示。
在圖7的左上部分，剖面地顯示出上面所述的電腦系統10。在散熱片30的相反側上，外殼12具有蓋部66，其係非破壞性且可拆卸地連接，特別是以螺絲擰接於外殼。
為了擴展外殼12，有可能去除蓋部66並且將擴展模組68放置在外殼12上。
原則上，擴展模組68可以具有任意高度。例如，擴展模組68具有外殼12之高度的百分之25與75之間，特別是外殼12之高度的百分之50。
擴展模組68藉由適當的緊固機構，特別是藉由螺絲70及/或固定插銷72而被連接於外殼12。
然後，蓋部66被放置在擴展模組68上並且被連接，特別是以螺絲擰接於那裡。
10:電腦系統 12:外殼 14:正面 16:I/O介面 18:電源連接插頭 20:乙太網路(Ethernet)介面 22:RS232,RS422,RS485介面 24:USB介面 26:天線埠 28:DisplayPort介面 30:散熱片 32:計算模組 34:通訊模組 36:無線模組 38:SIM模組 40:第一資料儲存器 42:第二資料儲存器 44:COM Express模組 46:x86處理器 48:SMARC模組 50:FPGA模組 52:箭號 54:箭號 56:箭號 58:第一參考振盪器 60:第一參考時脈訊號 62:第二參考振盪器 64:第二參考時脈訊號 66:蓋部 68:擴展模組 70:螺絲 72:固定插銷
本發明的其他優點及特性將會從下面的說明以及從做為參考的圖式中而變成顯而易知，其中：
[圖1]顯示依據本發明之電腦系統的斜視示圖。
[圖2]示意地顯示依據圖1之發明之電腦系統的方塊圖。
[圖3]示意地顯示依據圖1之發明之電腦系統的進一步方塊圖。
[圖4]顯示依據圖1之發明之電腦系統之計算模組和通訊模組的方塊圖。
[圖5]顯示依據本發明之電腦系統操作方法的流程圖。
[圖6]顯示依據本發明之電腦系統操作方法的進一步流程圖。
[圖7]顯示依據圖1之發明之電腦系統的剖面示圖。
10:電腦系統
12:外殼
16:I/O介面
18:電源連接插頭
20:乙太網路(Ethernet)介面
22:RS232,RS422,RS485介面
24:USB介面
26:天線埠
28:DisplayPort介面
32:計算模組
34:通訊模組
36:無線模組
38:SIM模組
40:第一資料儲存器
42:第二資料儲存器
44:COM Express模組
46:x86處理器
48:SMARC模組
50:FPGA模組
52:箭號
54:箭號
56:箭號

Claims (16)

  1. 一種電腦系統，包含計算模組(32)、通訊模組(34)、和至少一個I/O介面(16)，其中： 該計算模組(32)包括COM Express模組(44)及/或COM HPC模組； 該通訊模組(34)包括SMARC模組(48)及/或Qseven模組； 該通訊模組(34)具有FPGA模組(50)，其以訊號傳送方式而被連接至該計算模組(32)及連接至該至少一個I/O介面(16)； 該FPGA模組(50)係配置成基於至少一個第一通訊標準而與該計算模組(32)相通訊，以及基於至少一個第二通訊標準而與該至少一個I/O介面(16)相通訊；以及 該FPGA模組(50)係配置成將訊號從該至少一個第一通訊標準轉換成該至少一個第二通訊標準以及將該訊號從該至少一個第二通訊標準轉換成該至少一個第一通訊標準。
  2. 如請求項1之電腦系統，其中，該計算模組(32)和該通訊模組(34)各自被設置於分開的基底板上，或者其中，該計算模組(32)和該通訊模組(34)被設置於共同的基底板上。
  3. 如請求項1或2之電腦系統，其中，該至少一個第一通訊標準包括PCI、PCI Express、SPI、及/或USB。
  4. 如請求項1或2之電腦系統，其中，該至少一個第二通訊標準被配置成致能與m.2介面、乙太網路(Ethernet)介面(20)、RS232介面(22)、RS422介面(22)、RS485介面(22)、二進制輸入/輸出、里程表、UART介面、CAN介面及/或EtherCAT介面，及/或配置成基於I2C而通訊。
  5. 如請求項1或2之電腦系統，其中，至少兩個I/O介面(16)被設置，其基於不同的第二通訊標準而與該FPGA模組(50)相通訊。
  6. 如請求項1或2之電腦系統，其中，該計算模組(32)具有x86處理器(46)。
  7. 如請求項1或2之電腦系統，其中，該通訊模組(34)具有ARM及/或x86處理器(52)，特別是，其中，該處理器(52)係連接至乙太網路(Ethernet)介面(20)及/或USB介面(24)。
  8. 如請求項1或2之電腦系統，其中，該電腦系統(10)具有至少一個無線模組(36)，其被配置成無線式地通訊，其中，該計算模組(32)被連接，特別是以訊號傳送方式而被直接連接至該至少一個無線模組(36)。
  9. 如請求項1或2之電腦系統，其中，該電腦系統(10)具有至少一個資料儲存器(40, 42)，其中，該計算模組(32)被連接，特別是被直接連接至該至少一個資料儲存器(40, 42)。
  10. 如請求項1或2之電腦系統，其中，該計算模組(32)及/或該通訊模組(34)被導熱式地連接至該電腦系統(10)的外殼(12)。
  11. 如請求項1或2之電腦系統，其中，該計算模組(32)係配置作為主機，而且該通訊模組(34)係配置作為客戶。
  12. 一種電腦系統的操作方法，特別是如請求項1至11中任一項之電腦系統(10)的操作方法，其中，該電腦系統(10)包含計算模組(32)、通訊模組(34)、和至少一個I/O介面(16)，其中，該計算模組(32)包括COM Express模組(44)及/或COM HPC模組，其中，該通訊模組(34)包括SMARC模組(48)及/或Qseven模組，其中，該通訊模組(34)具有FPGA模組(50)，其以訊號傳送方式而被連接至該計算模組(32)及連接至該至少一個I/O介面(16)，其中，該FPGA模組(50)係配置成基於至少一個第一通訊標準而與該計算模組(32)相通訊，以及基於至少一個第二通訊標準而與該至少一個I/O介面(16)相通訊，特別是，其中，該計算模組(32)係配置作為主機，而且該通訊模組(34)係配置作為客戶，該方法包括下面的步驟： - 經由該計算模組(32)基於該至少一個第一通訊標準而產生至少一個資料訊號及/或經由該至少一個I/O介面(16)基於該至少一個第二通訊標準而接收至少一個資料訊號； - 將該至少一個資料訊號傳送至該通訊模組(34)；以及 - 經由該FPGA模組(50)將該資料訊號從該至少一個第一通訊標準轉換成該至少一個第二通訊標準或者從該至少一個第二通訊標準轉換成該至少一個第一通訊標準，結果，轉換後的資料訊號被產生。
  13. 如請求項12之方法，其中，該轉換後的資料訊號被傳送至該至少一個I/O介面(16)或至該計算模組(32)。
  14. 如請求項12或13之方法，該資料訊號經由PCI Express而被傳送在該計算模組(32)與該通訊模組(34)之間。
  15. 如請求項14之方法，其中，該計算模組(32)和該通訊模組(34)基於它們各自處理資料而各自產生個別的參考時脈訊號。
  16. 如請求項15之方法，其中，沒有個別的時脈訊號被傳送於該計算模組(32)與該通訊模組(34)之間。
TW110105740A 2020-02-21 2021-02-19 電腦系統及電腦系統的操作方法 TW202201171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020104585.9 2020-02-21
DE102020104585.9A DE102020104585A1 (de) 2020-02-21 2020-02-21 Computersystem sowie Verfahren zum Betreiben eines Computersystems

Publications (1)

Publication Number Publication Date
TW202201171A true TW202201171A (zh) 2022-01-01

Family

ID=74672236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105740A TW202201171A (zh) 2020-02-21 2021-02-19 電腦系統及電腦系統的操作方法

Country Status (6)

Country Link
US (1) US20210263881A1 (zh)
EP (1) EP3869347A1 (zh)
JP (1) JP2021140772A (zh)
CN (1) CN113296575A (zh)
DE (1) DE102020104585A1 (zh)
TW (1) TW202201171A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11323176B2 (en) * 2020-10-01 2022-05-03 Viavi Solutions Inc Modular cell site installation, testing, measurement, and maintenance tool

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721872B1 (en) * 1999-10-25 2004-04-13 Lucent Technologies Inc. Reconfigurable network interface architecture
US7111102B2 (en) * 2003-10-06 2006-09-19 Cisco Technology, Inc. Port adapter for high-bandwidth bus
US20130073755A1 (en) * 2011-09-20 2013-03-21 Advanced Micro Devices, Inc. Device protocol translator for connection of external devices to a processing unit package
US8751710B2 (en) 2012-05-08 2014-06-10 Entegra Technologies, Inc. Reconfigurable modular computing device
WO2019234698A1 (en) * 2018-06-08 2019-12-12 IOT.nxt BV A communication apparatus
US20190379638A1 (en) * 2018-06-08 2019-12-12 Vericlave, Inc. Device for implementing ubiquitous connectivity and protection software for iot devices

Also Published As

Publication number Publication date
CN113296575A (zh) 2021-08-24
US20210263881A1 (en) 2021-08-26
DE102020104585A1 (de) 2021-08-26
JP2021140772A (ja) 2021-09-16
EP3869347A1 (de) 2021-08-25

Similar Documents

Publication Publication Date Title
US11405121B2 (en) Apparatus and mechanism to support multiple time domains in a single SoC for time sensitive network
US11553446B2 (en) Technologies for managing internal time synchronization
EP3136795B1 (en) Fleet power management through information storage sharing
EP3073381B1 (en) Virtual intelligent platform management interface (ipmi) satellite controller and method
CN114285510A (zh) 用于时间敏感联网的确定性分组调度和dma
KR101887632B1 (ko) Bmc 기반의 서버 랙 시스템
EP2577477B1 (en) Integration of processor and input/output hub
CN104094222A (zh) 到芯片外辅助执行单元的外部辅助执行单元接口
US20150052389A1 (en) Manageability redundancy for micro server and clustered system-on-a-chip deployments
TW202201171A (zh) 電腦系統及電腦系統的操作方法
CN114281286A (zh) 用于多显示器视频同步的硬件架构
EP4203381A1 (en) Methods and apparatus for attestation for a constellation of edge devices
US8719471B2 (en) Method and system for enhanced interconnectivity in vessel computers
US20170140046A1 (en) Electronic component with deterministic response
US10944634B1 (en) Optimization for network connections
KR101849709B1 (ko) 모듈형 bmc 시스템
US11822505B2 (en) Systems and methods for remote management of a network device
WO2014132437A1 (ja) 通信装置及び制御装置及びプログラム
CN117940910A (zh) 选择性高速缓存行存储器加密
KR102212080B1 (ko) 다수의 클라이언트의 주기적 픽스 요청을 위한 가변 간격
Ghaderi et al. Design Challenges in Hardware Development of Time-Sensitive Networking: A Research Plan.
US20180302265A1 (en) Transfer control apparatus, vehicle, and transfer control method
RU224304U1 (ru) Сетевая аппаратная платформа серверного исполнения
US8799551B2 (en) Gateway apparatus for substation automation system
CN211180818U (zh) 视频处理设备