CN114281286A - 用于多显示器视频同步的硬件架构 - Google Patents

Abstract

在一个实施例中，处理设备包括多个显示接口、多个显示控制器和显示同步电路系统。显示接口用于与多个显示设备对接，并且显示控制器用于经由显示接口将视频帧输出到显示设备。此外，显示同步电路系统包括时钟同步接口和帧同步接口。时钟同步接口用于跨显示控制器同步时钟速率，而帧同步接口用于跨显示控制器同步帧速率。

Description

用于多显示器视频同步的硬件架构

相关申请的交叉引用

本专利申请要求于2020年9月26日提交的题为“跨多个处理设备的基于硬件的视频同步(HARDWARE-BASED VIDEO SYNCHRONIZATION ACROSS MULTIPLE PROCESSINGDEVICES)”的美国临时专利申请序列第63/083,897号的申请日的权益，该临时专利申请的内容通过引用明确并入于此。

技术领域

本公开总体上涉及视频处理和回放的领域，并且更具体地但不排他地涉及跨多个显示器的基于硬件的视频同步。

背景技术

用于显示视频内容(诸如视频广告)的数字标牌通常被实现为视频墙。视频墙通常包括一组显示设备，每个显示设备显示整个视频内容的不同部分。视频内容由一个或多个计算设备共同生成，每个计算设备生成一个或多个显示器的视频内容。此外，视频内容必须在所有显示器上同步。否则，它可能在人类观察者看来失真或不同步，这对用户体验产生负面影响。然而，以高精度跨多个显示器同步视频内容可能具有挑战性，特别是对于跨多个显示器和相关联计算设备实现的视频墙。

附图说明

通过结合所附附图来阅读以下具体实施方式，最好地理解本公开。值得强调的是，根据行业内的标准惯例，各种特征不一定是按比例绘制的，并且仅用于说明目的。在显式或隐式地示出比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了使讨论清楚，可以任意地扩大或缩小各种特征的尺寸。

图1图示出根据某些实施例的视频同步设备的示例。

图2图示出由视频同步设备实现的视频墙系统的示例。

图3图示出由多个视频同步设备实现的视频墙系统的示例。

图4图示出由具有多个图形处理单元(GPU)的视频同步设备实现的视频墙系统的示例。

图5图示出由多个视频墙实现的视频墙系统的示例。

图6图示出根据某些实施例的用于跨多个显示器同步视频的流程图。

图7图示出用于边缘计算的边缘云配置的概览。

图8图示出端点、边缘云和云计算环境之间的操作层。

图9图示出用于边缘计算系统中的联网和服务的示例方法。

图10A提供用于边缘计算系统中的计算节点处所部署的计算的示例组件的概览。

图10B提供边缘计算系统中的计算设备内的示例组件的进一步的概览。

图11图示出用于分发软件的示例软件分发平台。

具体实施方式

下列公开提供用于实现本公开的不同特征的许多不同的实施例或示例。下文描述组件和布置的特定示例以简化本公开。当然，这些仅是示例，并且不旨在是限制性的。此外，本公开可以在各示例中重复附图标号和/或字母。这种重复只是出于简明和清晰的目的，并且本身不规定所讨论的各实施例和/或配置之间的关系。不同的实施例可具有不同的优点，并且没有特定的优点对于任何实施例一定是必需的。

用于多显示器视频同步的硬件架构

视频墙和其他类型的多显示器数字标牌用于跨多个同步显示器(诸如视频广告)呈现统一的视觉内容，并且越来越多地用于公共场所，诸如零售场所、机场等。视频墙通常包括多个显示器(例如，电视、监测器、显示器、屏幕)的布置，每个显示器显示整个视频内容的不同部分。例如，显示器可以平铺在一起形成一个大屏幕，或者显示器可以以创造性或艺术性的方式布置。

此外，视频墙上显示的视频内容必须在所有显示器上同步；否则，视频内容将在人类观察者看来失真或不同步，这对用户体验产生负面影响。视频墙同步所需的精度程度(例如，不同屏幕上显示的内容之间的等待时间)通常由客户需求驱动，并且可因不同的用例和配置而异。例如，一些用例可能要求视频墙中的显示器在1-2毫秒(ms)内同步，而其他用例可具有跨显示器/系统+-20百万分率(ppm)的目标，这相当于对于4K分辨率为每秒60帧(fps)的视频，小于7微秒(μs)。

因此，本公开提出了一种硬件架构的实施例，该硬件架构可用于跨由一个或多个视频处理设备控制的多个显示器以高精确度同步视频。

图1图示出根据某些实施例的视频同步设备100的示例。在所图示出的实施例中，视频同步设备100可用于跨多个显示设备同步视频或其他媒体内容，其可被配置为视频墙的一部分，如下文进一步描述的。在一些情况下，这种类型的同步可以称为生成器锁定(genlock)。例如，虽然genlock通常指使用外部时钟源的生成器锁定，但在本公开的上下文中，使用系统时钟源之一作为主时钟源的同步也被称为genlock。

在图示的实施例中，视频同步设备100包括四个显示接口102a-d和四个相对应的显示控制器104a-d。显示接口102a-d用于与四个相对应的显示设备(未示出)对接，这些显示设备可以是视频墙的一部分。此外，显示接口102a-d可包括任何合适类型的显示接口，诸如高清多媒体接口(HDMI)接口、显示器端口(DP)接口、C型接口和/或视频图形阵列(VGA)接口，以及其他示例。

此外，显示控制器104a-d用于经由显示接口102a-d向相对应的显示设备输出视频帧。特别地，每个显示控制器104a-d可以控制显示接口102a-d之一。在所示实施例中，每个显示控制器104a-d包括时钟106、物理层(PHY)控制器108和内部显示同步电路系统110。

PHY显示控制器108用于控制相对应的显示接口102a-d的物理层。例如，PHY控制器108可以是HDMI PHY、显示器端口PHY、C型PHY、VGA PHY和/或用于控制特定类型的显示接口的任何其他类型的PHY。

此外，内部显示同步电路系统110用于跨视频同步设备100的各个显示控制器104a-d同步时钟速率和帧速率。例如，每个显示控制器104a-d的内部显示同步电路系统110经由时钟同步接口112和帧同步接口114耦合。此外，显示同步电路系统110使每个显示控制器104a-d能够被配置为主显示控制器或辅助显示控制器。特别地，显示控制器104a之一可以被配置为主控制器，而其他显示控制器104b-d可以被配置为辅助控制器。

主控制器104a经由时钟同步接口112周期性地向辅助控制器104b-d发送时钟同步信号，这使得时钟速率能够跨各个显示控制器104a-d同步。例如，在从主控制器104a接收时钟同步信号时，辅助控制器104b-d将它们的内部时钟106b-d与主控制器104a的内部时钟106a同步。

主控制器104a还经由帧同步接口114周期性地向辅助显示控制器104b-d发送帧同步信号，这使得帧速率能够跨各个显示控制器104a-d同步。特别地，(与来自主控制器的时钟同步对齐的)帧同步信号使每个显示控制器104a-d通过其相对应的显示接口102a-d同时向显示器之一输出视频帧。

在一些实施例中，例如，帧同步信号可以是或者可以包括垂直同步(VSync)信号。此外，可以在每次准备好跨视频墙显示新的一组帧时发送帧同步信号。以此方式，所有帧同时显示在视频墙的各个显示器上。结合图2的视频墙系统进一步示出和描述了该场景的示例。

视频同步设备100还包括外部显示同步电路系统120，其用于跨其他视频同步设备同步时钟速率和帧速率。在一些实施例中，例如，视频墙可以使用多个视频同步设备来实现，每个视频同步设备管理视频墙中显示器的子集(例如，16个显示器的视频墙可以由四个视频同步设备控制，每个视频同步设备控制16个显示器中的4个显示器)。在那些实施例中，视频同步设备100的外部显示同步电路系统120可以用于跨参与视频墙的其他视频同步设备同步时钟速率和帧速率。

例如，外部显示同步电路系统120包括外部时钟同步接口122和外部帧同步接口124。以此方式，视频同步设备100还可以向或从其他外部视频同步设备发送或接收时钟和帧同步信号。结合图3-图5的视频墙系统进一步示出和描述了该场景的示例。

虽然所示实施例包括具有用于以支持四个显示设备(未示出)的四个显示接口102a-d和四个显示控制器104a-d的视频同步设备100，但其他实施例可以包括任意数量的显示接口102a-d和相对应的显示控制器104a-d以支持任意数量的显示设备。

在各实施例中，视频同步设备100还可以包括各种其他硬件和/或软件组件，诸如处理器/CPU、GPU、存储器、存储设备、通信电路系统(例如，输入/输出(I/O)电路系统、网络接口控制器(NIC)电路系统、天线)等。

在一些实施例中，例如，视频同步设备100可以被实现为片上系统(SoC)、分立图形卡或定制ASIC/FPGA视频处理器，以及其他示例。例如，SoC可以包括中央处理单元(CPU)和集成图形处理单元(GPU)，并且集成GPU可以包括显示接口102a-d、显示控制器104a-d和/或内部/外部显示器同步电路系统110、120。类似地，分立图形卡可以包括分立GPU，并且分立GPU可以包括显示接口102a-d、显示控制器104a-d和/或内部/外部显示同步电路系统110、120。或者，定制ASIC/FPGA视频处理器可以设计为具有显示接口102a-d、显示控制器104a-d和/或内部/外部显示同步电路110、120。

此外，在一些实施例中，视频同步设备100可以是更广泛的系统的一部分，诸如数字媒体播放器(例如，视频流设备、基于盘的媒体播放器，如蓝光或DVD)、视频游戏控制台、边缘服务器、显示设备(例如，视频墙中的显示设备之一，诸如用于参与视频墙的具有集成处理设备的电视或监测器)、视频墙控制器(例如，具有用于驱动视频墙的显示器的一个或多个视频同步设备的物理壳体、外壳或盒子)、视频墙本身(例如，一组显示器和用于驱动显示器的相关联的视频同步设备)，以及其他示例。

如本文所用，“显示器”、“显示设备”、“屏幕”、“显示屏”、“监测器”和“显示监测器”具有相同的含义，并且是指用于响应于电控制信号而向人类可视地传达图像、文本和/或的其他视觉内容的结构。如本文所用，“多显示器系统”是指由多个显示器组成的结构，这些显示器协同工作以响应于电控制信号向人类可视地传达图像、视频、文本和/或其他视觉内容。此外，显示器可以包括电视、监测器、嵌入式屏幕、投影仪或任何其他类型的显示器。每个显示器可被实现为发光二极管(LED)显示器、液晶显示器(LCD)、触摸屏和/或任何其他合适类型的屏幕。

此外，在一些实施例中，视频同步设备100可以支持同步差异，其中视频同步设备100、视频同步设备100的某些显示控制器和/或视频同步设备100的其他组件(例如，声音/音频)是有意地因某种差异(例如，对于特殊效果、环绕声等)而失去同步。

图2图示出由视频同步设备210实现的视频墙系统200的示例。在所示示例中，视频墙系统200包括具有连接到视频同步设备210的四个显示器222a-d的视频墙220。

在一些实施例中，视频同步设备210可以包括与图1的视频同步设备100类似的组件和/或功能。然而，为了便于理解，视频同步设备210被示为包括四个显示接口212a-d、四个显示控制器214a-d、时钟同步接口216和帧同步接口218。每个显示控制器214a-d管理显示接口212a-d之一，并且每个显示接口212a-d连接到视频墙220中的显示设备222a-d之一。

在所示示例中，显示控制器214a已被配置为主显示控制器，并且显示控制器214b-d已被配置为辅助显示控制器。结果，主显示控制器214a经由时钟和帧同步接口216、218周期性地向辅助显示控制器214b-d发送时钟和帧同步信号，它们用于跨各个显示控制器同步时钟速率和帧速率。

特别地，主显示控制器214a周期性地向辅助显示控制器214b-d发送时钟同步信号以跨各个显示控制器214a-d同步时钟速率。例如，在从主显示控制器214a接收时钟同步信号时，辅助显示控制器214b-d将它们的内部时钟与主显示控制器214a的内部时钟同步。

此外，主显示控制器214a周期性地将帧同步信号发送到辅助显示控制器214b-d——诸如每次跨视频墙220显示新的一组帧时——以跨各个显示控制器214a-d同步帧速率。例如，响应于帧同步信号，所有显示控制器214a-d同时将下一组视频帧输出到视频墙220中的相对应显示器222a-d。特别地，(与来自主控制器214a的时钟同步对齐的)帧同步信号使每个显示控制器214a-d通过其相对应的显示接口212a-d向显示器222a-d之一输出视频帧。以此方式，所有帧同时显示在视频墙220的相应显示器222a-d上。

虽然所示实施例包括具有四个显示接口212a-d和四个显示控制器214a-d以控制具有四个显示设备222a-d的显示墙220的视频同步设备210，但其他实施例可以包括任何数量的视频同步设备、每个视频同步设备的显示控制器/接口和/或视频墙中的显示设备。

图3图示出由多个视频同步设备实现的视频墙系统300的示例。例如，视频墙系统300包括四个视频同步设备310a-d，它们共同用于控制具有16个显示器的视频墙320。

在所示示例中，每个视频同步设备310a-d被示为包括片上系统(SoC)311、四个显示接口312a-d和两个外部显示同步接口313a、b。在一些实施例中，每个视频同步设备310a-d的SoC 311包括图1的视频同步设备100的功能和/或组件(诸如显示控制器、显示同步电路系统/接口等)。例如，在一些实施例中，每个SoC 311包括中央处理单元(CPU)、集成图形处理单元(GPU)和网络接口控制器(NIC)。集成GPU可以结合视频同步设备100的功能和/或组件。此外，CPU可以用于协调跨集成GPU的每个显示控制器/接口312a-d和/或跨每个视频同步设备310a-d显示的视频内容/帧，并且NIC可以用于向各个设备310a-d发送视频内容/从各个设备310a-d接收视频内容。

此外，每个视频同步设备310a-d管理视频墙320中的16个显示器中的四个，这些显示器连接到其四个显示接口312a-d。在内部，四个显示接口312a-d由四个相对应的显示控制器(未示出)控制。

此外，每个视频同步设备310a-d包括多个外部显示同步接口313a、313b以跨各个视频同步设备310a-d同步时钟速率/帧速率。在一些实施例中，例如，外部同步接口313a、313b包括两个BNC接口或端口(其中每个具有至少两个引脚)：BNC_IN(313a)和BNC_OUT(313b)。BNC_IN接口313a用于从其他视频同步设备310a-d接收时钟/帧同步信号，而BNC_OUT接口313b用于向其他视频同步设备310a-d发送时钟/帧同步信号。

例如，为了跨各个视频同步设备310a-d并且跨每个视频同步设备310a-d内的显示控制器同步时钟/帧速率，视频同步设备310a中的一个被配置为主设备，而其余的视频同步设备310b-d被配置为辅助设备。此外，主设备310a上的显示控制器(未示出)之一被配置为主控制器，而主设备/辅助设备310a-d上的其余显示控制器被配置为辅助控制器。

在内部，主设备310a使用结合图2所示和描述的方法跨其自己的显示控制器同步时钟和帧速率。例如，主设备310a上的主控制器经由内部时钟和帧同步接口向主设备310a上的辅助控制器发送时钟和帧同步信号，这使得能够跨主设备310a上的各个显示控制器同步时钟和帧速率。

在外部，主设备310a还使用外部同步接口313a、313b跨所有视频同步设备310a-d同步时钟和帧速率。例如，主设备310a上的主控制器经由外部时钟和帧同步接口313a、313b向辅助设备310b-d发送时钟和帧同步信号。特别地，时钟/帧同步信号从主设备310a的BNC_OUT接口313b发送到辅助设备310b-d的BNC_IN接口313a。此外，在从主设备310a上的主控制器接收到外部时钟和帧同步信号后，辅助设备310b-d经由它们自己的内部时钟和帧同步接口将这些同步信号传播到它们各自的辅助显示控制器。以此方式，跨所有视频同步设备310a-d及其各自的显示控制器同步时钟和帧速率。

在图示的实施例中，视频同步设备310a-d被示为单独的设备，其可以包含在不同的计算机装备壳体或盒子中。然而，在其他实施例中，视频同步设备310a-d可以集成在一起和/或包含在公共壳体或盒子中。例如，在一些实施例中，视频同步设备310a-d可以一起集成在单个印刷电路板(PCB)上，其中在各个设备310a-d之间具有用于外部时钟/帧同步信号的板迹线(例如，代替外部BNC接口313a、313b)。此外，在一些实施例中，视频同步设备310a-d(无论是物理上分离的芯片还是一起集成在公共PCB上)可以包含在相同的物理壳体或盒子中。或者，在一些实施例中，视频同步设备310a-d可以集成在视频墙320上的显示设备内。例如，每个显示设备可以包括嵌入式视频同步设备310，其可以包括显示控制器以及外部显示同步电路系统，用以将其时钟和帧速率与视频墙320中其他显示器中的其他嵌入式视频同步设备310同步。此外，在一些实施例中，视频同步设备310a-d中的一些或所有SoC 311可以由具有类似显示同步功能的GPU来实现(例如，如结合图4进一步描述的)。此外，虽然所示实施例包括四个视频同步设备310a-d(其中每个设备具有四个显示控制器/接口312a-d)以控制具有16个显示设备的显示墙320，但其他实施例可以包括任意数量的视频同步设备、每个视频同步设备的显示控制器/接口，和/或视频墙中的显示设备。

图4图示出由具有多个图形处理单元(GPU)的视频同步设备实现的视频墙系统400的示例。例如，视频墙系统400包括具有四个GPU 410a-d的视频同步设备402，这些GPU共同用于控制具有16个显示器的视频墙420。

在所示示例中，视频同步设备402包括中央处理单元(CPU)404、网络接口控制器(NIC)406和四个图形处理单元(GPU)410a-d(例如，具有GPU的分立图形卡)。CPU 404可用于协调跨每个GPU 410a-d的每个显示控制器/接口412a-d显示的视频内容/帧，并且NIC 406可用于发送/接收要使用各个GPU 410a-d显示的视频内容。

此外，每个GPU 410a-d被示为包括四个显示接口412a-d和两个外部显示同步接口413a、b。在一些实施例中，每个GPU 410a-d还包括图1的视频同步设备100的功能和/或组件(诸如显示控制器、显示同步电路系统/接口等)。

每个GPU 410a-d管理视频墙420中的16个显示器中的四个，这些显示器连接到其四个显示接口412a-d。在内部，四个显示接口412a-d由四个相对应的显示控制器(未示出)控制。

使用结合图3的视频墙系统300描述的方法(除了由单个视频同步设备402内的四个GPU 410a-d而不是四个不同视频同步设备310a-d上的SoC 311实现的同步功能之外)，跨各个GPU 410a-d以及跨每个GPU 410a-d内的显示控制器同步时钟/帧速率。

在所示实施例中，GPU 410a-d被示为同一视频同步设备402中的分离的芯片，其经由外部BNC接口413a、413b连接并且可以包含在单个计算机装备壳体或盒子中。然而，在其他实施例中，GPU 410a-d可以一起集成在(同一视频同步设备402内的)印刷电路板(PCB)上，其中在各个GPU 410a-d之间具有用于外部时钟/帧同步信号的板迹线(例如，代替经由外部BNC接口413a、413b连接的分离芯片)。或者，在一些实施例中，GPU 410a-d可以跨不同计算机设备壳体或盒子中的多个视频同步设备402分布，并且GPU 410a-d可以经由外部BNC接口413a、413b保持连接。在其他实施例中，GPU 410a-d可以集成在视频墙420上的显示设备内。例如，每个显示设备可以包括嵌入式GPU 410，其可以包括显示控制器以及外部显示同步电路系统以将其时钟和帧速率与视频墙420中其他显示器中的其他嵌入式GPU 410同步。此外，在一些实施例中，一些或所有GPU 410a-d可以由具有类似显示同步功能的SoC或其他集成电路实现(例如，如结合图3进一步描述的)。此外，虽然所示实施例包括四个GPU410a-d(其中每个GPU具有四个显示控制器/接口412a-d)以控制具有16个显示设备的显示墙420，但其他实施例可以包括任何数量的GPU、每个GPU的显示控制器/接口，和/或视频墙中的显示设备。

图5图示出由多个视频墙实现的视频墙系统500的示例。在所示示例中，视频墙系统500包括两个视频同步设备510a、510b，它们分别用于控制两个视频墙520a、520b，其中每个视频墙具有四个显示器。特别地，每个视频同步设备510a、510b用于控制四显示器视频墙520a、520b之一。

在一些实施例中，每个视频同步设备510a、510b包括图1的视频同步设备100的功能和/或组件，诸如显示控制器、显示同步电路系统/接口等。例如，每个视频同步设备510a、510b可以包括连接到每个视频墙520a、520b中的四个显示器的四个显示接口、用于控制四个显示接口的四个显示控制器以及用于跨四个显示控制器和/或跨越各自的视频同步设备510a、510b同步时钟/帧速率的显示同步电路系统。

此外，在所示示例中，每个视频同步设备510a、510b还包括天线515a、515b以通过网络530(例如，与彼此和/或其他设备/服务)无线地通信。例如，在一些用例中，视频墙520a、520b可以是物理上分离的视频墙，用于显示相同的视频内容，诸如在大型场地(例如，体育场或竞技场)的相对侧上的分离视频墙。结果，视频同步设备510a、510b不仅同步其自己的视频墙520a、520b的相应显示设备上的视频，而且它们还跨相应视频墙520a、520b同步视频。

在内部，每个视频同步设备510a、510b使用结合图2所示和描述的方法跨其自己的显示控制器同步时钟和帧速率(例如，主显示控制器向辅助显示控制器发送时钟/帧同步信号)。

然而，在外部，视频同步设备510a、510b经由网络530远程同步它们的时钟和帧速率。例如，在一些实施例中，可以利用IEEE 802.1AS标准中的定时和同步功能来跨相应的视频同步设备510a、510b和它们相对应的视频墙520a、520b同步时钟/帧速率。例如，视频同步设备510a中的一个被配置为主定时器设备(例如，IEEE 802.1AS“主控”)而其他(多个)510b被配置为辅助定时器设备。为了跨各个视频同步设备510a、510b同步时钟速率，主设备510a向每个辅助设备510b分配参考时间，并且每个辅助设备510b确定其自己的本地定时器与由主设备510a分配的参考时间之间的偏移。此外，主设备510a还可以发送定时信息以跨视频同步设备510a、510b同步各个帧速率(例如，使得每个设备510a、510b同时在其各自的视频墙520a、520b上输出下一组帧)。

在所示实施例中，视频同步设备510a、510b无线地连接到网络530。然而，在其他实施例中，每个视频同步设备510a、510b可以经由有线和/或无线通信介质连接到网络530。

此外，在一些实施例中，网络530可以包括高速桥接器或交换机，诸如一个或多个符合IEEE 802.1AS的网络交换机，以通信地耦合相应的视频同步设备510a、510b。

此外，虽然所示实施例包括用于控制两个显示墙520a、520b的两个视频同步设备510a、510b，其中每个显示墙有四个显示器，但其他实施例可以包括任意数量的视频同步设备、显示墙和/或每面墙的显示设备。

图6图示出根据某些实施例的用于跨多个显示器同步视频的流程图600。在一些实施例中，流程图600可以由或使用贯穿本公开描述的计算设备、系统和环境(例如，图1-5的视频同步设备、图10A-10B的计算设备1000、1050)来执行。

在一些实施例中，例如，流程图600可以由一个或多个处理设备执行以跨被配置为视频墙的一部分的多个显示设备同步视频或其他媒体内容。每个处理设备可以包括一个或多个显示接口(例如，与视频墙中的一个或多个显示设备对接)、一个或多个显示控制器(例如，经由(多个)显示接口将视频帧输出到(多个)显示设备)，以及显示同步电路系统(例如，内部/外部显示同步接口，以跨每个处理设备内的显示控制器以及跨处理设备同步时钟/帧速率)。

(多个)显示接口可包括任何合适类型的显示接口，诸如高清多媒体接口(HDMI)接口、显示器端口(DP)接口、C型接口和/或视频图形阵列(VGA)接口，以及其他示例。

此外，(多个)显示控制器可以包括用于各个显示接口的(多个)物理层(PHY)显示控制器，诸如HDMI PHY、显示器端口PHY、C型PHY、VGA PHY等。

显示同步电路系统可以包括一个或多个内部和/或外部显示同步接口。例如，内部显示同步接口可以包括内部时钟和帧同步接口，其用于跨单个处理设备内的显示控制器同步时钟速率和帧速率。类似地，外部显示同步接口用于跨不同处理设备同步时钟速率和帧速率。

在各实施例中，每个处理设备还可以包括各种其他计算资源，诸如处理器/CPU、存储器、存储设备和/或通信电路系统(例如，输入/输出(I/O)电路系统、网络接口控制器(NIC)电路系统、(多个)天线)，以及其他示例。

在一些实施例中，每个单个处理设备可以被实现为片上系统(SoC)、分立图形卡或定制ASIC/FPGA视频处理器，以及其他示例。例如，SoC可以包括中央处理单元(CPU)和集成图形处理单元(GPU)，并且集成GPU可以包括显示控制器和显示同步电路系统。类似地，分立图形卡可以包括分立GPU，并且分立GPU可以包括显示控制器和显示同步电路系统。或者，定制ASIC/FPGA视频处理器可以与显示控制器和显示同步电路系统一起设计。

此外，各个处理设备中的一些或全部可以是更广泛的系统的一部分，诸如数字媒体播放器(例如，视频流送设备、基于盘的媒体播放器，如蓝光或DVD)、视频游戏控制台、边缘服务器、显示设备(例如，视频墙中的显示设备之一，诸如用于参与视频墙的具有集成处理设备的电视或监测器)、视频墙控制器(例如，具有用于驱动视频墙的显示器的一个或多个处理设备的物理外壳或壳体)、视频墙本身(例如，一组显示器和用于驱动显示器的相关联的处理设备)，以及其他示例。

此外，对于视频墙用例，视频墙应用可以在启动应用之前设置主系统并将其他系统设置为辅助系统。这触发硅中的内部逻辑来设置显示PHY时钟以与主显示器的时钟对齐。以此方式，所有设备(包括主设备和辅助设备)现在都设置为基于从主设备发送的帧同步信号(例如，垂直同步(VSync)信号)来同时翻转帧。此外，作为视频墙应用设置的一部分，用户可以为每个显示器/系统设置视频区域，这实质上是在每个设备上启动解码和渲染周期。用户只需要在一个系统(出于定时目的，该系统可以成为主系统)上执行设置。设置完成后，可以使用TCP/IP通过Wi-Fi/以太网将应用传输到每个辅助系统。一旦建立了硬件定时同步，视频墙应用就开始视频解码和渲染过程。鉴于垂直同步(vsync)在所有设备/系统上同时发生，被排列来渲染的帧同时显示在显示屏上。

流程图开始于框602，其中一个或多个处理设备的显示控制器被配置成用于参与视频墙。例如，如果处理设备具有多个显示控制器，其中一个可被配置为主控制器，而其他的可被配置为辅助控制器。如果多个处理设备参与视频墙，则主控制器可被配置在其中一个处理设备上，而所有其他显示控制器(无论是与主控制器在同一处理设备上，还是在其他处理设备之一上)可被配置为辅助控制器。

流程图然后进行到框604以接收用于显示在视频墙上的视频流的帧(例如，经由网络接口、输入/输出(I/O)接口和/或其他通信电路系统)。例如，可以从本地存储设备、参与视频墙的另一处理设备、智能相机、边缘服务器、集中式或基于云的服务器(例如，内容分发服务器)等接收或获得帧。

流程图然后进行到框606以基于视频墙中显示器的配置或布置来将帧分割成多个子帧。例如，如果单个处理设备正在为具有2x2排列的四个显示器的视频墙供电，则帧可以在该帧内以2x2排列在空间上被划分为四个子帧(例如，使得该帧内每个子帧的相对空间位置与视频墙中的一个显示器的帧相对应)。

流程图然后进行到框608以将子帧分发到相对应的显示控制器(例如，主显示控制器和辅助显示控制器)。例如，每个显示控制器可以经由相对应的显示接口与显示器之一对接。因此，可以将每个子帧发送到与视频墙中将显示子帧的特定显示器相对应的显示控制器。

如果多个处理设备参与视频墙，则与由其他处理设备管理的显示器相对应的子帧可以被发送到那些处理设备，这些处理设备然后可以将子帧分发到它们相对应的显示控制器。

流程图然后进行到框610，其中主显示控制器向辅助显示控制器发送时钟和帧同步信号。

例如，对于来自同一处理设备的显示控制器，主控制器经由时钟同步接口向(多个)辅助控制器发送时钟同步信号，该接口用于跨该处理设备的各个显示控制器同步时钟速率。例如，在从主显示控制器接收到时钟同步信号后，每个辅助显示控制器可以将其内部时钟与主显示控制器的内部时钟同步。

主控制器还经由帧同步接口向(多个)辅助控制器发送帧同步信号，该接口用于跨该处理设备的各个显示控制器同步帧速率。例如，如下文结合框612所描述的，帧同步信号使每个显示控制器同时向其相对应的显示设备输出或显示其相对应的子帧。在一些实施例中，例如，帧同步信号可以是或者可以包括垂直同步(VSync)信号。

此外，如果多个处理设备参与视频墙，主显示控制器还经由一个或多个外部显示同步接口将时钟和帧同步信号从外部发送到其他处理设备，这使时钟速率和帧速率能够跨参与视频墙的所有处理设备而被同步。例如，在从处理设备之一的主控制器接收到外部时钟和帧同步信号后，其他处理设备经由它们自己的内部时钟和帧同步接口将这些同步信号传播到它们各自的辅助显示控制器。

在一些实施例中，(多个)外部显示同步接口可以包括一个或多个同轴接口，这使得处理设备能够相互对接并且同步它们各自的时钟和帧速率。例如，在一些实施例中，同轴接口可以是尼尔-康瑟曼卡口(Bayonet Neill Concelman：BNC)接口，并且每个处理设备可以具有多个BNC接口(输入BNC接口和输出BNC接口)，每个BNC接口至少具有用于各个时钟和帧同步信号的两个引脚。输入BNC接口使处理设备能够从其他处理设备之一接收时钟和帧同步信号，而输出BNC接口使处理设备能够将时钟和帧同步信号发送到其他处理设备。

然而，在其他实施例中，可以使用任何合适类型、数量的外部接口和/或外部接口的组合来同步参与视频墙的分离的处理设备之间的时钟和帧速率。

流程图然后进行到框612，其中响应于帧同步信号，各个显示控制器同时将它们相对应的子帧输出到视频墙的相对应显示器。例如，基于帧同步信号，主显示控制器和辅助显示控制器各自经由其相对应的显示接口将子帧之一输出到其相对应的显示设备。因此，每个显示控制器在显示设备之一上将子帧之一显示为完整视频帧。以此方式，所有的子帧同时显示在视频墙的各个显示设备上。

然后，流程图进行到框614，以确定是否继续处理(多个)附加帧。例如，如果视频流包含要在视频墙上显示的(多个)附加帧，则流程图重复框604-612以接收、处理下一帧以及在视频墙上显示下一帧。流程图以这种方式继续，直到可能确定没有(多个)附加帧要显示。

在该点处，流程图可以完成。然而，在一些实施例中，流程图可以重新开始和/或可以重复某些框。例如，在一些实施例中，流程图可以在框602重新开始以在视频墙上显示另一个视频(例如，相同视频或新视频)。

示例计算环境

以下部分呈现可与贯穿本公开所描述的可用于实现视频同步解决方案的计算设备、平台、系统和环境的示例。

边缘计算实施例

图7是示出用于边缘计算的配置的概览的框图700，该配置包括在以下许多示例中被称为“边缘云”的处理层。如图所示，边缘云710共同定位在边缘位置(诸如接入点或基站740、本地处理中枢750、或中央局720)，并且因此可以包括多个实体、设备、和装备实例。与云数据中心730相比，边缘云710被定位成更靠近端点(消费者和生产者)数据源760(例如，自主交通工具761、用户装备762、商业和工业装备763、视频捕捉设备764、无人机765、智慧城市和建筑设备766、传感器和IoT设备767等)。在边缘云710中的边缘处提供的计算、存储器、和存储资源对于为由端点数据源760使用的服务和功能提供超低等待时间的响应时间以及减少从边缘云710朝向云数据中心730的网络回程通信量(由此改善能耗和整体网络使用等益处)至关重要。

计算、存储器、和存储是稀缺资源，并且通常根据边缘位置而减少(例如，在消费者端点设备上可用的处理资源比在基站上、在中央局处可用的处理资源更少)。然而，边缘位置越靠近端点(例如，用户装备(UE))，空间和功率通常就越受限。因此，边缘计算尝试通过分配被定位成既在地理上更靠近又在网络接入时间上更靠近的更多的资源来减少网络服务所需的资源量。以该方式，边缘计算尝试在适当的情况下将计算资源带到工作负荷数据，或者，将工作负荷数据带到计算资源。

以下描述了边缘云架构的各方面，该架构涵盖多种潜在的部署，并解决了一些网络运营商或服务提供商在其本身的基础设施中可能具有的限制。这些包括以下的变体：基于边缘位置的各种配置(例如，因为处于基站级别的边缘在多租户场景中可能具有更受限制的性能和能力)；基于边缘位置、位置的层、或位置的组可用的计算、存储器、存储、结构、加速等资源的类型的配置；服务、安全性、以及管理和编排能力；以及实现端服务的可用性和性能的相关目标。这些部署可以在网络层中完成处理，取决于等待时间、距离、和定时特征，这些网络层可以被视为“接近边缘”、“靠近边缘”、“本地边缘”、“中间边缘”、或“远边缘”层。

边缘计算是一种开发范式，其中计算在网络的“边缘”处或靠近于网络的“边缘”被执行，典型地通过使用在基站、网关、网络路由器、或更靠近于产生和消耗数据的端点设备的其他设备处实现的计算平台(例如，x86或ARM计算硬件架构)来执行。例如，边缘网关服务器可装配有存储器池和存储资源，以针对连接的客户端设备的低等待时间用例(例如，自主驾驶或视频监测)实时地执行计算。或者作为示例，基站可被扩充有计算和加速资源，以直接为连接的用户装备处理服务工作负荷，而无需进一步经由回程网络传输数据。或者作为另一示例，可用执行虚拟化网络功能并为服务的执行提供计算资源并且为连接的设备提供消费者功能的标准化计算硬件来代替中央局网络管理硬件。在边缘计算网络内，可能存在计算资源“被移动”到数据的服务中的场景，以及其中数据“被移动”到计算资源的场景。或者作为示例，基站计算、加速和网络资源可以提供服务，以通过激活休眠容量(订阅、按需容量)来根据需要扩展工作负荷需求，以管理极端情况、紧急情况或为部署的资源在显著更长的实现的生命周期中提供长寿命。

图8示出了端点、边缘云和云计算环境之间的操作层。具体而言，图8描绘了在网络计算的多个说明性层之间利用边缘云710的计算用例805的示例。这些层从端点(设备和事物)层800开始，该层800访问边缘云710以进行数据创建、分析和数据消费活动。边缘云710可以跨越多个网络层(诸如具有网关、内部(on-premise)服务器、或位于物理上邻近边缘系统中的网络设备(节点815)的边缘设备层810)；网络接入层820，该网络接入层820涵盖基站、无线电处理单元、网络中枢、区域数据中心(DC)、或本地网络装备(装备825)；以及位于它们之间的任何装备、设备或节点(在层812中，未详细图示出)。边缘云710内和各层之间的网络通信可以经由任何数量的有线或无线介质来实现，包括经由未描绘出的连接性架构和技术。

由于网络通信距离和处理时间约束而导致的等待时间的示例的范围可以从在端点层800之间时的小于一毫秒(ms)，在边缘设备层810处的低于5ms到当与网络接入层820处的节点通信时的10到40ms之间。在边缘云710之外是核心网络830层和云数据中心840层，每个层均具有增加的等待时间(例如，在核心网络层830处的50-60ms，在云数据中心层处的100ms或更多ms)。因此，在核心网络数据中心835或云数据中心845处的、具有至少为50至100ms或更多的等待时间的操作将无法完成用例805的许多时间关键的功能。出于说明和对比的目的，提供这些等待时间值中的每一个等待时间值；应当理解，使用其他接入网络介质和技术可以进一步降低等待时间。在一些示例中，相对于网络源和目的地，网络的各个部分可以被分类为“靠近边缘”、“本地边缘”、“接近边缘”、“中间边缘”或“远边缘”层。例如，从核心网络数据中心835或云数据中心845的角度来看，中央局或内容数据网络可以被视为位于“接近边缘”层内(“接近”云，具有在与用例805的设备和端点通信时的高等待时间值)，而接入点、基站、内部服务器或网络网关可以被视为位于“远边缘”层内(“远”离云，具有在与用例805的设备和端点通信时的低等待时间值)。应当理解，构成“靠近”、“本地”、“接近”、“中间”或“远”边缘的特定网络层的其他分类可以基于等待时间、距离、网络跳数或其他可测量的特性，如从网络层800-840中的任一层中的源测量的。

由于多个服务利用边缘云，各种用例805可以在来自传入流的使用压力下访问资源。为了实现低等待时间的结果，在边缘云710内执行的服务在以下方面平衡不同的需求：(a)优先级(吞吐量或等待时间)和服务质量(QoS)(例如，在响应时间需求方面，自主汽车的通信量可能比温度传感器具有更高的优先级；或者，取决于应用，性能敏感度/瓶颈可能存在于计算/加速器、存储器、存储、或网络资源上)；(b)可靠性和复原性(例如，取决于应用，一些输入流需要被作用并且以任务关键型可靠性来路由通信量，而一些其他输入流可以容忍偶尔的故障；以及(c)物理约束(例如，功率、冷却和形状因子)。

这些用例的端到端服务视图涉及服务流的概念，并与事务相关联。事务详细说明了消费服务的实体的整体服务需求，以及资源、工作负荷、工作流、以及业务功能和业务级别需求的相关联的服务。利用所描述的“方面(term)”执行的服务能以某种方式在每层处进行管理，以确保在服务的生命周期期间事务的实时和运行时合同合规性。当事务中的组件缺失其约定的SLA时，系统作为整体(事务中的组件)可以提供以下能力：(1)理解SLA违规的影响，以及(2)增强系统中的其他组件以恢复整体事务SLA，以及(3)实现补救的步骤。

因此，考虑到这些变化和服务特征，边缘云710内的边缘计算能以实时或接近实时的方式向用例805的多个应用(例如，对象跟踪、视频监视、连接的汽车等)提供提供服务和作出响应的能力，并满足这些多个应用的超低等待时间需求。这些优势使全新类别的应用(虚拟网络功能(VNF)、功能即服务(FaaS)、边缘即服务(EaaS)、标准过程等)得以实现，这些应用由于等待时间或其他限制而无法利用传统的云计算。

然而，随着边缘计算的优势，有以下注意事项。位于边缘处的设备通常是资源受约束的，并且因此存在对边缘资源的使用的压力。通常，这是通过对供多个用户(租户)和设备使用的存储器和存储资源的池化来解决的。边缘可能是功率和冷却受约束的，并且因此需要由消耗最多功率的应用来负责功率使用。在这些经池化的存储器资源中可能存在固有的功率性能权衡，因为它们中的许多可能使用新兴的存储器技术，在这些技术中，更多的功率需要更大的存储器带宽。同样，还需要改善的硬件安全性和信任根受信任的功能，因为边缘位置可以是无人(控制)的，并且可能甚至需要经许可的访问(例如，当被容纳在第三方位置时)。在多租户、多所有者、或多访问设置中，此类问题在边缘云710中被放大，此类设置中，由许多用户请求服务和应用，特别是当网络使用动态地波动以及多个利益相关者、用例、和服务的组成改变时。

在更一般的级别上，边缘计算系统可以被描述为涵盖在先前讨论的、在边缘云710(网络层800-840)中操作的层处的任意数量的部署，这些层提供来自客户端和分布式计算设备的协调。一个或多个边缘网关节点、一个或多个边缘聚合节点和一个或多个核心数据中心可以分布在网络的各个层上，以由电信服务提供商(“telco”或“TSP”)、物联网服务提供商、云服务提供商(CSP)、企业实体或任何其他数量的实体或者代表其提供边缘计算系统的实现。可以动态地提供边缘计算系统的各种实现方式和配置，诸如当被编排以满足服务目标时。

与本文提供的示例一致，客户端计算节点可以被具体化为任何类型的端点组件、设备、装置或能够作为数据的生产者或消费者进行通信的其他事物。进一步地，如边缘计算系统中所使用的标签“节点”或“设备”不一定意指此类节点或设备以客户端或代理/仆从/跟随者角色操作；相反，边缘计算系统中的节点或设备中的任一者指代包括分立的和/或连接的硬件或软件配置以促进和/或使用边缘云710的个体实体、节点、或子系统。

由此，边缘云710由网络层810-830中的边缘网关节点、边缘聚合节点或其他边缘计算节点操作并在网络层810-830中的边缘网关节点、边缘聚合节点或其他边缘计算节点内被操作的网络组件和功能特征形成。因此，边缘云710可被具体化为提供边缘计算和/或存储资源的任何类型的网络，这些边缘计算和/或存储资源被定位成接近支持无线电接入网络(RAN)的端点设备(例如，移动计算设备、IoT设备、智能设备等)，其在本文中所讨论。换言之，边缘云710可被预想为连接端点设备和传统网络接入点、同时还提供存储和/或计算能力的“边缘”，该“边缘”充当进入到包括移动运营商网络(例如，全球移动通信系统(GSM)网络、长期演进(LTE)网络、5G/6G网络等)的服务提供商核心网络中的入口点。其他类型和形式的网络接入(例如，Wi-Fi、长程无线、包括光学网络的有线网络)也可替代此类3GPP运营商网络被利用或与此类3GPP运营商网络组合来利用。

边缘云710的网络组件可以是服务器、多租户服务器、装置计算设备和/或任何其他类型的计算设备。例如，边缘云710可以包括作为包括壳体、底座、机箱或外壳的自包含电子设备的装置计算设备。在一些情况下，可以针对便携性来确定壳体尺寸，以使得其可由人类携载和/或被运输。示例壳体可包括形成一个或多个外表面的材料，该一个或多个外表面部分地或完整地保护装置的内容物，其中，保护可包括天气保护、危险环境保护(例如，EMI、振动、极端温度)和/或使得能够浸入水中。示例壳体可包括用于为固定式和/或便携式实现方式提供功率的功率电路系统，诸如AC功率输入、DC功率输入、(多个)AC/DC或DC/AC转换器、功率调节器、变压器、充电电路系统、电池、有线输入和/或无线功率输入。示例壳体和/或其表面可包括或连接至安装硬件，以实现到诸如建筑物、电信结构(例如，杆、天线结构等)和/或机架(例如，服务器机架、刀片支架等)之类的结构的附接。示例壳体和/或其表面可支持一个或多个传感器(例如，温度传感器、振动传感器、光传感器、声学传感器、电容传感器、接近度传感器等)。一个或多个此类传感器可被包含在装置的表面中、由装置的表面承载、或以其他方式被嵌入在装置的表面中和/或被安装至装置的表面。示例壳体和/或其表面可支持机械连接性，诸如推进硬件(例如，轮子、螺旋桨等)和/或铰接硬件(例如，机械臂、可枢转附件等)。在一些情况下，传感器可包括任何类型的输入设备，诸如用户接口硬件(例如，按键、开关、拨号盘、滑块等)。在一些情况下，示例壳体包括包含在其中、由其携载、嵌入其中和/或附接于其的输出设备。输出设备可包括显示器、触摸屏、灯、LED、扬声器、I/O端口(例如，USB)等。在一些情况下，边缘设备是为特定目的而被呈现在网络中、但是可具有可用于其他目的的处理和/或其他能力的设备(例如，红绿灯)。此类边缘设备可以独立于其他联网设备，并且可设置有具有适合其主要目的的形状因子的壳体；但对于不干扰其主要任务的其他计算任务仍然是可用的。边缘设备包括物联网设备。装置计算设备可包括用于管理诸如设备温度、振动、资源利用率、更新、功率问题、物理和网络安全之类的本地问题的硬件和软件组件。结合图10B描述用于实现装置计算设备的示例硬件。边缘云710还可以包括一个或多个服务器和/或一个或多个多租户服务器。此类服务器可包括操作系统并实现虚拟计算环境。虚拟计算环境可包括管理(例如，生成、部署、损毁等)一个或多个虚拟机、一个或多个容器等的管理程序。此类虚拟计算环境提供其中一个或多个应用和/或其他软件、代码或脚本可在与一个或多个其他应用、软件、代码或脚本隔离的同时执行的执行环境。

在图9中，(以智能相机、移动设备、计算机、自主交通工具、业务计算装备、工业处理装备的形式的)各种客户端端点910交换特定于端点网络聚合类型的请求和响应。例如，客户端端点910可以通过交换通过内部网络系统932的请求和响应922，经由有线宽带网络获得网络接入。一些客户端端点910(诸如智能相机)可以通过交换通过接入点(例如，蜂窝网络塔)934的请求和响应924，经由无线宽带网络获得网络接入。一些客户端端点910(诸如自主交通工具)可通过街道定位网络系统936经由无线交通工具网络获得请求和响应926的网络接入。然而，无论网络接入的类型如何，TSP可以在边缘云710内部署聚合点942、944来聚合通信量和请求。因此，在边缘云710内，TSP可以(诸如在边缘聚合节点940处)部署各种计算和存储资源以提供请求的内容。边缘聚合节点940和边缘云710的其他系统被连接至云或数据中心960，该云或数据中心960使用回程网络950来满足来自云/数据中心对网站、应用、数据库服务器等的更高等待时间请求。边缘聚合节点940和聚合点942、944的附加或合并的实例(包括部署在单个服务器框架上的那些实例)也可以存在于边缘云710或TSP基础设施的其他区域内。

计算设备和系统

在进一步的示例中，参考当前的边缘计算系统和环境讨论的计算节点或设备中的任一者可以基于图10A-图10B中所描绘的组件来实现。相应的边缘计算节点可以被具体化为能够与其他边缘组件、联网组件或端点组件进行通信的设备、装置、计算机或其他“物”的类型。例如，边缘计算设备可以被具体化为个人计算机，服务器，智能手机，移动计算设备，智能装置，机载计算系统(例如，导航系统)，具有外箱、外壳的自包含设备等，或能够执行所描述的功能的其他设备或系统。

在图10A中描绘的简化示例中，边缘计算节点1000包括计算引擎(本文中也称为“计算电路系统”)1002、输入/输出(I/O)子系统1008、数据存储1010、通信电路子系统1012，以及任选地，一个或多个外围设备1014。在其他示例中，相应的计算设备可以包括其他或附加组件，诸如通常在计算机中发现的那些组件(例如，显示器、外围设备等)。另外，在一些示例中，说明性组件中的一个或多个可被并入到另一组件中，或以其他方式形成另一组件的部分。

计算节点1000可被具体化为能够执行各种计算功能的任何类型的引擎、设备、或设备集合。在一些示例中，计算节点1000可被具体化为单个设备，诸如集成电路、嵌入式系统、现场可编程门阵列(FPGA)、芯片上系统(SOC)或者其他集成系统或设备。在说明性示例中，计算节点1000包括或被具体化为处理器1004和存储器1006。处理器1004可被具体化为能够执行本文中所描述的功能(例如，执行应用)的任何类型的处理器。例如，处理器1004可被具体化为(多个)多核处理器、微控制器、处理单元、专门或专用处理单元、或其他处理器或处理/控制电路。

在一些示例中，处理器1004可被具体化为、包括或耦合至FPGA、专用集成电路(ASIC)、可重新配置的硬件或硬件电路系统、或用于促进本文中所描述的功能的执行的其他专用硬件。而且在一些示例中，处理器704可被具体化为专用x处理单元(xPU)，也称为数据处理单元(DPU)、基础设施处理单元(IPU)或网络处理单元(NPU)。此类xPU可具体化为独立电路或电路封装、集成在SOC内或与联网电路系统(例如，在智能NIC或增强型智能NIC中)集成、加速电路系统、存储设备或AI硬件(例如，GPU或编程FPGA)。在CPU或通用处理硬件之外，此类xPU可被设计成用于接收编程以处理一个或多个数据流并执行针对数据流的特定任务和动作(诸如主控微服务、执行服务管理或编排、组织或管理服务器或数据中心硬件、管理服务网格、或收集和分发遥测)。然而，将理解，xPU、SOC、CPU和处理器1004的其他变体可以彼此协调工作，以在计算节点1000内并代表计算节点1000执行许多类型的操作和指令。

存储器1006可被具体化为能够执行本文中所述的功能的任何类型的易失性(例如，动态随机存取存储器(DRAM)等)或非易失性存储器或数据存储。易失性存储器可以是需要功率来维持由该介质存储的数据的状态的存储介质。易失性存储器的非限制性示例可包括各种类型的随机存取存储器(RAM)，诸如DRAM或静态随机存取存储器(SRAM)。可以在存储器模块中使用的一种特定类型的DRAM是同步动态随机存取存储器(SDRAM)。

在示例中，存储器设备是块可寻址存储器设备，诸如基于NAND或NOR技术的那些存储器设备。存储器设备还可包括三维交叉点存储器设备(例如，

3D XPoint^TM存储器)或其他字节可寻址的原位写入非易失性存储器设备。存储器设备可指代管芯本身和/或指代封装的存储器产品。在一些示例中，3D交叉点存储器(例如，

3D XPoint^TM存储器)可包括无晶体管的可堆叠的交叉点架构，其中存储单元位于字线和位线的交点处，并且可单独寻址，并且其中位存储基于体电阻的变化。在一些示例中，存储器1006的全部或部分可以被集成到处理器1004中。存储器1006可以存储在操作期间使用的各种软件和数据，诸如一个或多个应用、通过(多个)应用、库以及驱动程序操作的数据。

计算电路系统1002经由I/O子系统1008通信地耦合到计算节点1000的其他组件，该I/O子系统1008可被具体化为用于促进与计算电路系统1002(例如，与处理器1004和/或主存储器1006)以及计算电路系统1002的其他组件的输入/输出操作的电路系统和/或组件。例如，I/O子系统1008可被具体化为或以其他方式包括存储器控制器中枢、输入/输出控制中枢、集成传感器中枢、固件设备、通信链路(即，点对点链路、总线链路、线路、电缆、光导、印刷电路板迹线等)和/或用于促进输入/输出操作的其他组件和子系统。在一些示例中，I/O子系统1008可以形成芯片上系统(SoC)的部分，并可连同计算电路系统1002的处理器1004、存储器1006、和其他组件中的一者或多者一起被并入到计算电路系统1002中。

一个或多个说明性数据存储设备1010可被具体化为被配置成用于数据的短期或长期存储的任何类型的设备，诸如例如，存储器设备和电路、存储器卡、硬盘驱动器、固态驱动器或其他数据存储设备。各个数据存储设备1010可包括存储用于数据存储设备1010的数据以及固件代码的系统分区。各个数据存储设备1010还可包括根据例如计算节点1000的类型来存储用于操作系统的数据文件和可执行文件的一个或多个操作系统分区。

通信电路系统1012可被具体化为能够实现通过网络在计算电路系统1002与其他计算设备(例如，边缘计算系统的边缘网关)之间进行的通信的任何通信电路、设备或其集合。通信电路系统1012可以被配置成使用任何一种或多种通信技术(例如，有线或无线通信)和相关联的协议(例如，蜂窝联网协议(诸如3GPP 4G或5G标准)、无线局域网协议(诸如IEEE 802.11/

)、无线广域网协议，以太网、

蓝牙低能量、IoT协议(诸如IEEE802.15.4或

)、低功率广域网(LPWAN)或低功率广域网(LPWA)协议等)来实行此类通信。

说明性通信电路系统1012包括网络接口控制器(NIC)1020，其也可被称为主机结构接口(HFI)。NIC 1020可被具体化为一个或多个插入式板、子卡、网络接口卡、控制器芯片、芯片组或可由计算节点1000用来与另一计算设备(例如，边缘网关节点)连接的其他设备。在一些示例中，NIC 1020可被具体化为包括一个或多个处理器的芯片上系统(SoC)的部分，或NIC 1020可被包括在也包含一个或多个处理器的多芯片封装上。在一些示例中，NIC1020可包括本地处理器(未示出)和/或本地存储器(未示出)，这两者均位于NIC 1020本地。在此类示例中，NIC 1020的本地处理器可以能够执行本文中描述的计算电路系统1002的功能中的一个或多个功能。附加地或替代地，在此类示例中，NIC 1020的本地存储器可以在板级、插座级、芯片级和/或其他层级上被集成到客户端计算节点的一个或多个组件中。

另外，在一些示例中，相应的计算节点1000可以包括一个或多个外围设备1014。取决于计算节点1000的特定类型，此类外围设备1014可包括在计算设备或服务器中发现的任何类型的外围设备，诸如音频输入设备、显示器、其他输入/输出设备、接口设备和/或其他外围设备。在进一步的示例中，计算节点1000可以由边缘计算系统中的相应的边缘计算节点(无论是客户端、网关还是聚合节点)来具体化，或者由类似形式的装置、计算机、子系统、电路系统或其他组件来具体化。

在更详细的示例中，图10B图示出可以存在于边缘计算节点1050中的组件的示例的框图，该组件用于实现本文所描述的技术(例如，操作、过程、方法和方法论)。该边缘计算节点1050在被实现为计算设备(例如，移动设备、基站、服务器、网关等)或计算设备(例如，移动设备、基站、服务器、网关等)的一部分时提供节点1000的相应组件的更靠近的视图。边缘计算节点1050可包括本文中所引用的硬件或逻辑组件的任何组合，并且该边缘计算节点1050可包括可与边缘通信网络或此类网络的组合一起使用的任何设备或与该任何设备耦合。这些组件可被实现为集成电路(IC)、IC的部分、分立电子器件，或其他模块、指令集、可编程逻辑或算法、硬件、硬件加速器、软件、固件或其适用于边缘计算节点1050中的组合，或作为以其他方式被并入在更大的系统的底座内的组件。

边缘计算设备1050可包括处理器1052形式的处理电路系统，该处理电路系统可以是微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器、xPU/DPU/IPU/NPU、专用处理单元、专门处理单元，或其他已知的处理元件。处理器1052可以是芯片上系统(SoC)的部分，在该SoC中，处理器1052和其他组件形成为单个集成电路或单个封装，诸如来自加利福尼亚州圣克拉拉市的英特尔公司的爱迪生^TM(Edison^TM)或伽利略^TM(Galileo^TM)SoC板。作为示例，处理器1052可包括基于

架构酷睿^TM(Core^TM)的CPU处理器(诸如夸克^TM(Quark^TM)、凌动^TM(Atom^TM)、i3、i5、i7、i9或MCU类处理器)、或可从

获得的另一此类处理器。然而，可使用任何数量的其他处理器，诸如可从加利福尼亚州桑尼威尔市的超微半导体公司

获得的处理器、来自加利福尼亚州桑尼威尔市的MIPS技术公司的基于

的设计、许可自ARM控股有限公司的基于

的设计，或从上述各公司的客户、被许可方或采纳方获得的处理器。处理器可包括诸如以下单元：来自

公司的A5-A13处理器、来自

技术公司的骁龙^TM(Snapdragon^TM)处理器或来自德州仪器公司的OMAP^TM处理器。处理器1052和伴随的电路系统可以以单插座形状因子、多插座形状因子或各种其他格式提供，包括以有限的硬件配置或以包括少于图10B中所示的所有元件的配置来提供。

处理器1052可通过互连1056(例如，总线)来与系统存储器1054通信。可使用任何数量的存储器设备来提供给定量的系统存储器。作为示例，存储器1054可以是根据联合电子器件工程委员会(JEDEC)设计的随机存取存储器(RAM)，诸如DDR或移动DDR标准(例如，LPDDR、LPDDR2、LPDDR3或LPDDR4)。在特定示例中，存储器组件可符合JEDEC颁布的标准，诸如DDR SDRAM的JESD79F、DDR2 SDRAM的JESD79-2F、DDR3 SDRAM的JESD79-3F、DDR4 SDRAM的JESD79-4A、低功率DDR(LPDDR)的JESD209、LPDDR2的JESD209-2、LPDDR3的JESD209-3和LPDDR4的JESD209-4。此类标准(和类似的标准)可被称为基于DDR的标准，而存储设备的实现此类标准的通信接口可被称为基于DDR的接口。在各种实现方式中，单独的存储器设备可以是任何数量的不同封装类型，诸如单管芯封装(SDP)、双管芯封装(DDP)或四管芯封装(Q17P)。在一些示例中，这些设备可以直接焊接到主板上，以提供较低轮廓的解决方案，而在其他示例中，设备被配置为一个或多个存储器模块，这些存储器模块进而通过给定的连接器耦合至主板。可使用任何数量的其他存储器实现方式，诸如其他类型的存储器模块，例如，不同种类的双列直插存储器模块(DIMM)，包括但不限于microDIMM(微DIMM)或MiniDIMM(迷你DIMM)。

为了提供对信息(诸如数据、应用、操作系统等)的持久性存储，存储1058还可经由互连1056而耦合至处理器1052。在示例中，存储1058可经由固态盘驱动器(SSDD)来实现。可用于存储1058的其他设备包括闪存卡(诸如安全数字(SD)卡、microSD卡、极限数字(xD)图片卡，等等)和通用串行总线(USB)闪存驱动器。在示例中，存储器设备可以是或者可以包括使用硫属化物玻璃的存储器设备、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、反铁电存储器、包含忆阻器技术的磁阻随机存取存储器(MRAM)、包括金属氧化物基底、氧空位基底和导电桥随机存取存储器(CB-RAM)的电阻式存储器、或自旋转移力矩(STT)-MRAM、基于自旋电子磁结存储器的设备、基于磁隧穿结(MTJ)的设备、基于DW(畴壁)和SOT(自旋轨道转移)的设备、基于晶闸管的存储器设备、或者任何上述或其他存储器的组合。

在低功率实现中，存储1058可以是与处理器1052相关联的管芯上存储器或寄存器。然而，在一些示例中，存储1058可使用微硬盘驱动器(HDD)来实现。此外，附加于或替代所描述的技术，可将任何数量的新技术用于存储1058，诸如阻变存储器、相变存储器、全息存储器或化学存储器，等等。

组件可通过互连1056进行通信。互连1056可包括任何数量的技术，包括工业标准架构(ISA)、扩展ISA(EISA)、外围组件互连(PCI)、外围组件互连扩展(PCIx)、PCI快速(PCIe)或任何数量的其他技术。互连1056可以是例如在基于SoC的系统中使用的专有总线。其他总线系统可被包括，诸如内部集成电路(I2C)接口、串行外围设备接口(SPI)接口、点对点接口、以及功率总线，等等。

互连1056可将处理器1052耦合至收发机1066，以便例如与连接的边缘设备1062通信。收发机1066可使用任何数量的频率和协议，诸如，IEEE 802.15.4标准下的2.4千兆赫兹(GHz)传输，使用如由

特别兴趣小组定义的

低能量(BLE)标准、或

标准，等等。为特定的无线通信协议配置的任何数量的无线电可用于到连接的边缘设备1062的连接。例如，无限局域网(WLAN)单元可用于根据电气和电子工程师协会(IEEE)802.11标准实现

通信。另外，例如根据蜂窝或其他无线广域协议的无线广域通信可经由无线广域网(WWAN)单元发生。

无线网络收发机1066(或多个收发机)可以使用用于不同范围的通信的多种标准或无线电来进行通信。例如，边缘计算节点1050可使用基于蓝牙低能量(BLE)或另一低功率无线电的本地收发机与接近的(例如，在约10米内的)设备通信以节省功率。更远的(例如，在约50米内的)连接的边缘设备1062可通过

或其他中间功率的无线电而联络到。这两种通信技术能以不同的功率水平通过单个无线电发生，或者可通过分开的收发机而发生，分开的收发机例如使用BLE的本地收发机和分开的使用

的网格收发机。

无线网络收发机1066(例如，无线电收发机)可被包括，以经由局域网协议或广域网协议来与云(例如，边缘云1095)中的设备或服务通信。无线网络收发机1066可以是遵循IEEE 802.15.4或IEEE 802.15.4g标准等的低功率广域(LPWA)收发机。边缘计算节点1050可使用由Semtech和LoRa联盟开发的LoRaWAN^TM(长距离广域网)在广域上通信。本文中描述的技术不限于这些技术，而使可与实现长距离、低带宽通信(诸如，Sigfox和其他技术)的任何数量的其他云收发机一起使用。进一步地，可使用其他通信技术，诸如在IEEE 802.15.4e规范中描述的时分信道跳。

除了针对如本文中所描述的无线网络收发机1066而提及的系统之外，还可使用任何数量的其他无线电通信和协议。例如，收发机1066可包括使用扩展频谱(SPA/SAS)通信以实现高速通信的蜂窝收发机。进一步地，可使用任何数量的其他协议，诸如用于中速通信和供应网络通信的

网络。收发机1066可包括与任何数量的3GPP(第三代合作伙伴计划)规范(诸如在本公开的末尾处进一步详细讨论的长期演进(LTE)和第五代(5G)通信系统)兼容的无线电。网络接口控制器(NIC)1068可被包括以提供到边缘云1095的节点或到其他设备(诸如(例如，在网格中操作的)连接的边缘设备1062)的有线通信。有线通信可提供以太网连接，或可基于其他类型的网络，诸如控制器区域网(CAN)、本地互连网(LIN)、设备网络(DeviceNet)、控制网络(ControlNet)、数据高速路+、现场总线(PROFIBUS)或工业以太网(PROFINET)，等等。附加的NIC 1068可被包括以实现到第二网络的连接，例如，第一NIC1068通过以太网提供到云的通信，并且第二NIC 1068通过另一类型的网络提供到其他设备的通信。

鉴于从设备到另一组件或网络的适用通信类型的多样性，设备使用的适用通信电路可以包括组件1064、1066、1068或1070中的任何一个或多个或由组件1064、1066、1068或1070中的任何一个或多个来具体化。因此，在各个示例中，用于通信(例如，接收、传送等)的适用装置可由此类通信电路系统来具体化。

边缘计算节点1050可以包括或被耦合到加速电路系统1064，该加速电路系统1064可以由一个或多个人工智能(AI)加速器、神经计算棒、神经形态硬件、FPGA、GPU的布置、一个或多个SoC、一个或多个CPU、一个或多个数字信号处理器、专用ASIC、或被设计用于完成一个或多个专有任务的其他形式的专用处理器或电路系统来具体化。这些任务可以包括AI处理(包括机器学习、训练、推断、和分类操作)、视觉数据处理、网络数据处理、对象检测、规则分析等。这些任务还可包括用于本文档中其他地方讨论的服务管理和服务操作的特定边缘计算任务。

互连1056可将处理器1052耦合至用于连接附加的设备或子系统的传感器中枢或外部接口1070。外部设备可包括传感器1072，诸如加速度计、水平传感器、流量传感器、光学光传感器、相机传感器、温度传感器、全球定位系统(GPS)传感器、压力传感器、气压传感器，等等。中枢或接口1070可进一步用于将边缘计算节点1050连接至致动器1074，诸如功率开关、阀致动器、可听声音发生器、视觉警告设备等。

在一些任选的示例中，各种输入/输出(I/O)设备可存在于边缘计算节点1050内，或可连接至边缘计算节点1050。例如，显示器或其他输出设备1084可被包括以显示信息，诸如传感器读数或致动器位置。输入设备1086(诸如触摸屏或键区)可被包括以接受输入。输出设备1084可包括任何数量的音频或视觉显示形式，包括：简单视觉输出，诸如，二进制状态指示器(例如，发光二极管(LED))；多字符视觉输出；或更复杂的输出，诸如，显示屏(例如，液晶显示器(LCD)屏)，其具有从边缘计算节点1050的操作生成或产生的字符、图形、多媒体对象等的输出。在本系统的上下文中，显示器或控制台硬件可：用于提供边缘计算系统的输出和接收边缘计算系统的输入；用于管理边缘计算系统的组件或服务；标识边缘计算组件或服务的状态、或用于进行任何其他数量的管理或管理功能或服务用例。

电池1076可为边缘计算节点1050供电，但是在其中边缘计算节点1050被安装在固定位置的示例中，该边缘计算节点1050可具有耦合至电网的电源，或者电池可以用作备用或用于临时功能。电池1076可以是锂离子电池、金属-空气电池(诸如锌-空气电池、铝-空气电池、锂-空气电池)，等等。

电池监测器/充电器1078可被包括在边缘计算节点1050中以跟踪电池1076(如果包括的话)的充电状态(SoCh)。电池监测器/充电器1078可用于监测电池1076的其他参数以提供失效预测，诸如电池1076的健康状态(SoH)和功能状态(SoF)。电池监测器/充电器1078可包括电池监测集成电路，诸如来自线性技术公司(Linear Technologies)的LTC4020或LTC2990、来自亚利桑那州的凤凰城的安森美半导体公司(ON Semiconductor)的ADT7488A、或来自德克萨斯州达拉斯的德州仪器公司的UCD90xxx族的IC。电池监测器/充电器1078可通过互连1056将关于电池1076的信息传递至处理器1052。电池监测器/充电器1078也可包括使处理器1052能够直接监测电池1076的电压或来自电池1076的电流的模数(ADC)转换器。电池参数可被用于确定边缘计算节点1050可执行的动作，诸如传输频率、网格网络操作、感测频率，等等。

功率块1080或耦合至电网的其他电源可与电池监测器/充电器1078耦合以对电池1076充电。在一些示例中，功率块1080可用无线功率接收机代替，以便例如通过边缘计算节点1050中的环形天线来无线地获得功率。无线电池充电电路(诸如来自加利福尼亚州的苗比达市的线性技术公司的LTC4020芯片，等等)可被包括在电池监测器/充电器1078中。可以基于电池1076的尺寸并且因此基于所要求的电流来选择特定的充电电路。可使用由无线充电联盟(Airfuel Alliance)颁布的Airfuel标准、由无线电力协会(Wireless PowerConsortium)颁布的Qi无线充电标准、或由无线电力联盟(Alliance for Wireless Power)颁布的Rezence充电标准等等来执行充电。

存储1058可包括用于实现本文中公开的技术的软件、固件或硬件命令形式的指令1082。虽然此类指令1082被示出为被包括在存储器1054和存储1058中的代码块，但是可以理解，可用例如被建立到专用集成电路(ASIC)中的硬连线电路替换代码块中的任一个。

在示例中，经由存储器1054、存储1058或处理器1052提供的指令1082可被具体化为非暂态机器可读介质1060，该非暂态机器可读介质1060包括用于指导处理器1052执行边缘计算节点1050中的电子操作的代码。处理器1052可通过互连1056访问非暂态机器可读介质1060。例如，非暂态机器可读介质1060可由针对存储1058所描述的设备来具体化，或者可包括特定的存储单元，诸如光盘、闪存驱动器或任何数量的其他硬件设备。非暂态机器可读介质1060可包括用于指示处理器1052执行例如像参照上文中描绘的操作和功能的(多个)流程图和(多个)框图而描述的特定的动作序列或动作流的指令。如本文所适用，术语“机器可读介质”和“计算机可读介质”是可互换的。

也在特定示例中，处理器1052上的指令1082(单独地或与机器可读介质1060的指令1082结合)可以配置受信任执行环境(TEE)1090的执行或操作。在示例中，TEE 1090作为处理器1052可访问的保护区域来操作，以用于指令的安全执行和对数据的安全访问。例如，可以通过使用

软件防护扩展(SGX)或

硬件安全扩展、

管理引擎(ME)或

融合安全可管理性引擎(CSME)来提供TEE 1090的各种实现方式以及处理器1052或存储器1054中伴随的安全区域。安全强化、硬件信任根、和受信任或受保护操作的其他方面可以通过TEE 1090和处理器1052在设备1050中实现。

软件分发

图11图示出用于将软件分发至一个或多个设备的示例平台1105，该软件诸如图10B的示例计算机可读指令1082，该一个或多个设备诸如贯穿本公开所描述的(多个)示例处理器平台1100和/或示例连接的边缘设备。示例软件分发平台1105可由能够存储软件并将软件传送到其他计算设备(例如，第三方、贯穿本公开所描述的示例连接的边缘设备)的任何计算机服务器、数据设施、云服务等来实现。示例连接的边缘设备可以是消费方、客户端、管理设备(例如，服务器)、第三方(例如，拥有和/或操作软件分发平台1105的实体的消费方)。示例连接的边缘设备可在商业和/或家庭自动环境中操作。在一些示例中，第三方是诸如图10B的示例计算机可读指令1082之类的软件的开发方、销售方和/或许可方。第三方可以是购买和/或许可软件以用于使用和/或转售和/或分许可的消费方、用户、零售商、OEM等。在一些示例中，所分发的软件引起一个或多个用户界面(UI)和/或图形用户界面(GUI)的显示，以标识地理上或逻辑上彼此分离的一个或多个设备(例如，连接的边缘设备)(例如，被特许负责配水控制(例如，泵)、配电控制(例如，继电器)等的物理上分离的IoT设备)。

在图11的所图示示例中，软件分发平台1105包括一个或多个服务器以及一个或多个存储设备。存储设备存储计算机可读指令1082，这些计算机可读指令1082可实现贯穿本公开所描述的视频同步功能。示例软件分发平台1105的一个或多个服务器与网络1110通信，该网络1110可以与因特网和/或贯穿本公开所描述的示例网络中的任何网络中的任何一者或多者相对应。在一些示例中，作为商业事务的部分，一个或多个服务器响应于将软件传送到请求方的请求。可以由软件分发平台的一个或多个服务器和/或经由第三方支付实体来处置针对软件的交付、销售、和/或许可的支付。服务器使购买者和/或许可者能够从软件分发平台1105下载计算机可读指令1082。例如，包括计算机可读指令1082的软件可被下载至(多个)示例处理器平台1100(例如，示例连接的边缘设备)，该(多个)示例处理器平台1100用于执行计算机可读指令1082以实现贯穿本公开所描述的功能。在一些示例中，软件分发平台1105的一个或多个服务器通信地连接至一个或多个安全域和/或安全设备，示例计算机可读指令1082的请求和传送必须穿过该一个或多个安全域和/或安全设备。在一些示例中，软件分发平台1105的一个或多个服务器周期性地提供、传送和/或强制进行软件(例如，图10B的示例计算机可读指令1082)更新以确保改善、补丁、更新等被分发并应用于端用户设备处的软件。

在图11的所图示示例中，计算机可读指令1082以特定的格式被存储在软件分发平台1105的存储设备上。计算机可读指令的格式包括但不限于，特定的代码语言(例如，Java、JavaScript、Python、C、C#、SQL、HTML等)和/或特定的代码状态(例如，未经编译的代码(例如，ASCII)、经解释的代码、链接的代码、可执行代码(例如，二进制文件)等)。在一些示例中，软件分发平台1105上所存储的计算机可读指令1082在被传送至(多个)处理器平台1100时采用第一格式。在一些示例中，第一格式是特定类型的(多个)处理器平台1100可以按其来执行的可执行二进制文件。然而，在一些示例中，第一格式是未经编译的代码，其要求一个或多个准备任务将第一格式转换为第二格式以使得能够在(多个)示例处理器平台1100上执行。例如，(多个)接收处理器平台1100可能需要对采用第一格式的计算机可读指令1082进行编译，以生成能够在(多个)处理器平台1100上执行的采用第二格式的可执行代码。在另外的其他示例中，第一格式是经解释的代码，其在到达(多个)处理器平台1100后由解释器进行解释以促进指令的执行。

在进一步的示例中，机器可读介质也包括任何有形介质，该有形介质能够存储、编码或携带供由机器执行并且使机器执行本公开方法中的任何一种或多种方法的指令，或者该有形介质能够储存、编码或携带由此类指令利用或与此类指令相关联的数据结构。“机器可读介质”因此可包括但不限于固态存储器、光学介质和磁介质。机器可读介质的特定示例包括非易失性存储器，作为示例，包括但不限于：半导体存储器设备(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和闪存设备)；诸如内部硬盘及可移除盘之类的磁盘；磁光盘；以及CD-ROM和DVD-ROM盘。可使用传输介质，经由网络接口设备，利用若干传输协议中的任何一种协议(例如，超文本传输协议(HTTP))，进一步通过通信网络来传送或接收由机器可读介质具体化的指令。

机器可读介质可以由能够以非暂态格式主管数据的存储设备或其他装置提供。在示例中，存储在机器可读介质上或以其他方式提供在机器可读介质上的信息可以表示指令，诸如指令本身或者可以从中导出指令的格式。可以从中导出指令的该格式可以包括源代码、经编码的指令(例如，以压缩或加密的形式)、经封装的指令(例如，分成多个封装)等。表示机器可读介质中的指令的信息可以通过处理电路系统处理成指令来实现本文所讨论的任何操作。例如，从(例如，由处理电路系统进行的处理的)信息中导出指令可以包括：(例如，从源代码、目标代码等)编译、解释、加载、组织(例如，动态地或静态地进行链接)、编码、解码、加密、解密、打包、拆包，或者以其他方式将信息操纵到指令中。

在示例中，指令的推导可以包括(例如，通过处理电路系统)对信息进行汇编、编译、或解释，以从机器可读介质提供的一些中间或预处理的格式创建指令。当信息以多个部分提供时，可以对其进行组合、拆包和修改以创建指令。例如，信息可以处于一个或若干远程服务器上的多个经压缩的源代码封装(或目标代码、或二进制可执行代码等)中。源代码封装可以在通过网络传输时被加密，并且可以在本地机器处被解密、被解压缩、(如果必要的话)被汇编(例如，被链接)，并且被编译或被解释(例如被编译或被解释成库、独立的可执行文件等)，并且由本地机器执行。

示例

下文提供了贯穿本公开所描述的技术的说明性示例。这些技术的实施例可包括下文所描述的示例中的任何一个或多个示例及其任何组合。在一些实施例中，前述图中的一个或多个图中所阐述的系统或组件中的至少一个可被配置成用于执行下列示例中所阐述的一个或多个操作、技术、过程和/或方法。

示例1包括一种处理设备，包括：多个显示接口，其中多个显示接口用于与多个显示设备对接；多个显示控制器，其中多个显示控制器用于经由多个显示接口将视频帧输出到多个显示设备；以及显示同步电路系统，包括：时钟同步接口，用于跨多个显示控制器同步时钟速率；以及帧同步接口，用于跨多个显示控制器同步帧速率。

示例2包括示例1的处理设备，其中显示同步电路系统进一步包括电路系统用于：将多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器。

示例3包括示例2的处理设备，其中：主显示控制器用于经由时钟同步接口向一个或多个辅助显示控制器发送时钟同步信号，其中时钟同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步时钟速率；以及一个或多个辅助显示控制器用于经由时钟同步接口接收来自主显示控制器的时钟同步信号。

示例4包括示例3的处理设备，其中用于经由时钟同步接口从主显示控制器接收时钟同步信号的一个或多个辅助显示控制器进一步用于：基于时钟同步信号来同步一个或多个辅助显示控制器中的每一个的内部时钟与主显示控制器的内部时钟。

示例5包括示例2-4中任一项的处理设备，其中：主显示控制器用于经由帧同步接口将帧同步信号发送到一个或多个辅助显示控制器，其中帧同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步多个视频帧的输出；一个或多个辅助显示控制器用于经由帧同步接口接收来自主显示控制器的帧同步信号；以及基于帧同步信号，主显示控制器和一个或多个辅助显示控制器进一步用于经由多个显示接口将多个视频帧输出到多个显示设备，其中主显示控制器和一个或多个辅助显示控制器中的每一个用于经由多个显示接口中的一个显示接口将多个视频帧中的一个视频帧输出到多个显示设备中的一个显示设备。

示例6包括示例5的处理设备，其中帧同步信号包括垂直同步(VSync)信号。

示例7包括示例1-6中任一项的处理设备，其中显示同步电路系统进一步包括：一个或多个外部显示同步接口，其中一个或多个外部显示同步接口用于跨处理设备和一个或多个第二处理设备同步时钟速率和帧速率，其中一个或多个第二处理设备与一个或多个第二显示设备对接。

示例8包括示例7的处理设备，其中一个或多个外部显示同步接口包括一个或多个同轴接口，其中一个或多个同轴接口用于与一个或多个第二处理设备对接。

示例9包括示例8的处理设备，其中一个或多个同轴接口包括一个或多个尼尔-康瑟曼卡口(BNC)接口。

示例10包括示例9的处理设备，其中一个或多个BNC接口包括：第一BNC接口，用于向一个或多个第二处理设备发送时钟同步信号和帧同步信号，其中时钟同步信号用于跨处理设备和一个或多个第二处理设备同步时钟速率，并且其中帧同步信号用于跨处理设备和一个或多个第二处理设备同步帧速率；以及第二BNC接口，用于接收来自一个或多个第二处理设备的时钟同步信号和帧同步信号。

示例11包括示例1-10中任一项的处理设备，其中多个显示控制器包括多个物理层(PHY)显示控制器。

示例12包括示例1-11中任一项的处理设备，其中多个显示接口包括：一个或多个高清多媒体接口(HDMI)接口；一个或多个显示端口(DP)接口；一个或多个C型接口；或一个或多个视频图形阵列(VGA)接口。

示例13包括示例1-12中任一项的处理设备，其中该处理设备是：芯片上系统(SoC)，其中该SoC包括中央处理单元(CPU)和集成图形处理单元(GPU)，其中集成GPU包括多个显示控制器；分立图形卡，其中分立图形卡包括分立GPU，其中分立GPU包括多个显示控制器；现场可编程门阵列(FPGA)，其中FPGA包括一个或多个显示控制器；媒体播放器；视频游戏控制台；视频墙控制器；或边缘服务器。

示例14包括示例1-13中任一项的处理设备，其中多个显示设备被配置为视频墙。

示例15包括一种系统，包括：多个处理设备，用于与多个显示设备对接，其中多个处理设备中的每个处理设备包括：一个或多个显示接口，其中一个或多个显示接口用于与多个显示设备中的一个或多个显示设备对接；一个或多个显示控制器，其中一个或多个显示控制器用于经由一个或多个显示接口将视频帧输出到一个或多个显示设备；以及一个或多个外部显示同步接口，其中一个或多个外部显示同步接口用于跨多个处理设备同步时钟速率和帧速率。

示例16包括示例15的系统，其中：一个或多个显示接口包括多个显示接口；一个或多个显示控制器包括多个显示控制器；以及多个处理设备中的每个处理设备进一步包括显示同步电路系统，其中显示同步电路系统包括：一个或多个外部显示同步接口；以及一个或多个内部显示同步接口，其中一个或多个内部显示同步接口用于跨多个显示控制器同步时钟速率和帧速率。

示例17包括示例15-16中任一项的系统，其中多个显示设备被配置为视频墙。

示例18包括示例17的系统，进一步包括：通信电路系统，用于接收要在视频墙上显示的视频帧；以及处理电路系统，用于：经由通信电路系统接收要在视频墙上显示的视频帧；将视频帧分割为多个子帧；以及将多个子帧分发给多个处理设备，其中多个处理设备用于使得多个子帧显示在多个显示设备上。

示例19包括示例15-18中任一项的系统，其中多个处理设备中的每个处理设备是：芯片上系统(SoC)，其中SoC包括中央处理单元(CPU)和集成图形处理单元(GPU)，其中集成GPU包括一个或多个显示控制器；分立图形卡，其中分立图形卡包括分立GPU，其中分立GPU包括一个或多个显示控制器；或者现场可编程门阵列(FPGA)，其中FPGA包括一个或多个显示控制器。

示例20包括示例15-19中任一项的系统，其中该系统是：视频墙控制器；视频墙，其中视频墙进一步包括多个显示设备；边缘服务器；媒体播放器；或视频游戏控制台。

示例21包括其上存储有指令的至少一种非暂态机器可读存储介质，其中指令当在包括多个显示控制器的处理设备上执行时，使该处理设备用于：将多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器；经由时钟同步接口，将时钟同步信号从主显示控制器发送到一个或多个辅助显示控制器，其中时钟同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步时钟速率；经由帧同步接口，将帧同步信号从主显示控制器发送到一个或多个辅助显示控制器，其中帧同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步帧速率；以及基于帧同步信号，经由多个显示接口将多个视频帧输出到多个显示设备，其中主显示控制器和一个或多个辅助显示控制器中的每一个经由多个显示接口中的一个显示接口将多个视频帧中的一个视频帧输出到多个显示设备中的一个显示设备。

示例22包括示例21的存储介质，其中指令进一步使处理设备用于：经由一个或多个外部显示同步接口将时钟同步信号和帧同步信号发送到一个或多个第二处理设备，其中一个或多个第二处理设备与一个或多个第二显示设备对接，并且其中：时钟同步信号用于跨处理设备和一个或多个第二处理设备同步时钟速率；以及帧同步信号用于跨处理设备和一个或多个第二处理设备同步帧速率。

示例23包括示例21-22中任一项的存储介质，其中指令进一步使处理设备用于：接收要在视频墙上显示的视频帧，其中视频墙包括多个显示设备；将视频帧分割为多个视频帧；以及跨主显示控制器和一个或多个辅助显示控制器分发多个视频帧，其中主显示控制器和一个或多个辅助显示控制器中的每一个用于经由多个显示接口中的一个显示接口将多个视频帧中的一个视频帧输出到多个显示设备中的一个显示设备。

示例24包括一种由处理设备执行以同步跨多个显示设备显示的视频内容的方法，其中该方法包括：将处理设备的多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器显示控制器；通过时钟同步接口，从主显示控制器向一个或多个辅助显示控制器发送时钟同步信号，其中时钟同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步时钟速率；经由帧同步接口，将帧同步信号从主显示控制器发送到一个或多个辅助显示控制器，其中帧同步信号用于跨主显示控制器和一个或多个辅助显示控制器同步帧速率；以及基于帧同步信号，经由多个显示接口将多个视频帧输出到多个显示设备，其中主显示控制器和一个或多个辅助显示控制器中的每一个用于经由多个显示接口中的一个显示接口将多个视频帧中的一个视频帧输出到多个显示设备中的一个显示设备。

示例25包括示例24的方法，进一步包括：经由一个或多个外部显示同步接口将时钟同步信号和帧同步信号发送到一个或多个第二处理设备，其中一个或多个第二处理设备与一个或多个第二显示设备对接，并且其中：时钟同步信号用于跨处理设备和一个或多个第二处理设备同步时钟速率；以及帧同步信号用于跨处理设备和一个或多个第二处理设备同步帧速率。

众多其他改变、替换、变体、更改和修改对本领域技术人员而言可以是确定的，并且本公开旨在将所有此类改变、替换、变体、更改和修改涵盖为落在所附权利要求书的范围内。

Claims (25)

1.一种处理设备，包括：

多个显示接口，其中所述多个显示接口用于与多个显示设备对接；

多个显示控制器，其中所述多个显示控制器用于经由所述多个显示接口将视频帧输出到所述多个显示设备；以及

显示同步电路系统，包括：

时钟同步接口，用于跨所述多个显示控制器同步时钟速率；以及

帧同步接口，用于跨所述多个显示控制器同步帧速率。

2.如权利要求1所述的处理设备，其特征在于，所述显示同步电路系统进一步包括电路系统，所述电路系统用于：

将所述多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器。

3.如权利要求2所述的处理设备，其特征在于：

所述主显示控制器用于经由所述时钟同步接口向所述一个或多个辅助显示控制器发送时钟同步信号，其中，所述时钟同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步所述时钟速率；以及

所述一个或多个辅助显示控制器用于经由所述时钟同步接口接收来自所述主显示控制器的所述时钟同步信号。

4.如权利要求3所述的处理设备，其特征在于，用于经由所述时钟同步接口从所述主显示控制器接收所述时钟同步信号的所述一个或多个辅助显示控制器进一步用于：

基于所述时钟同步信号来同步所述一个或多个辅助显示控制器中的每一个的内部时钟与所述主显示控制器的内部时钟。

5.如权利要求2所述的处理设备，其特征在于：

所述主显示控制器用于经由所述帧同步接口向所述一个或多个辅助显示控制器发送帧同步信号，其中所述帧同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步多个视频帧的输出；

所述一个或多个辅助显示控制器用于经由所述帧同步接口接收来自所述主显示控制器的所述帧同步信号；以及

基于所述帧同步信号，所述主显示控制器和所述一个或多个辅助显示控制器进一步用于经由所述多个显示接口将所述多个视频帧输出到所述多个显示设备，其中所述主显示控制器和所述一个或多个辅助显示控制器中的每一个用于经由所述多个显示接口中的一个显示接口将所述多个视频帧中的一个视频帧输出到所述多个显示设备中的一个显示设备。

6.如权利要求5所述的处理设备，其特征在于，所述帧同步信号包括垂直同步VSync信号。

7.如权利要求1-6中任一项所述的处理设备，其特征在于，所述显示同步电路系统进一步包括：

一个或多个外部显示同步接口，其中所述一个或多个外部显示同步接口用于跨所述处理设备和一个或多个第二处理设备同步所述时钟速率和所述帧速率，其中所述一个或多个第二处理设备与一个或多个第二显示设备对接。

8.如权利要求7所述的处理设备，其特征在于，所述一个或多个外部显示同步接口包括一个或多个同轴接口，其中所述一个或多个同轴接口用于与所述一个或多个第二处理设备对接。

9.如权利要求8所述的处理设备，其特征在于，所述一个或多个同轴接口包括一个或多个尼尔-康瑟曼卡口BNC接口。

10.如权利要求9所述的处理设备，其特征在于，所述一个或多个BNC接口包括：

第一BNC接口，用于向所述一个或多个第二处理设备发送时钟同步信号和帧同步信号，其中所述时钟同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述时钟速率，并且其中所述帧同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述帧速率；以及

第二BNC接口，用于接收来自所述一个或多个第二处理设备的所述时钟同步信号和所述帧同步信号。

11.如权利要求1-6中任一项所述的处理设备，其特征在于，所述多个显示控制器包括多个物理层PHY显示控制器。

12.如权利要求1-6中任一项所述的处理设备，其特征在于，所述多个显示接口包括：

一个或多个高清多媒体接口HDMI接口；

一个或多个显示端口DP接口；

一个或多个C型接口；或

一个或多个视频图形阵列VGA接口。

13.如权利要求1-6中任一项所述的处理设备，其特征在于，所述处理设备是：

芯片上系统SoC，其中所述SoC包括中央处理单元CPU和集成图形处理单元GPU，其中所述集成GPU包括所述多个显示控制器；

分立图形卡，其中所述分立图形卡包括分立GPU，其中所述分立GPU包括所述多个显示控制器；

现场可编程门阵列FPGA，其中所述FPGA包括所述一个或多个显示控制器；

媒体播放器；

视频游戏控制台；

视频墙控制器；或

边缘服务器。

14.如权利要求1-6中任一项所述的处理设备，其特征在于，所述多个显示设备被配置为视频墙。

15.一种系统，包括：

多个处理设备，用于与多个显示设备对接，其中所述多个处理设备中的每个处理设备包括：

一个或多个显示接口，其中所述一个或多个显示接口用于与所述多个显示设备中的一个或多个显示设备对接；

一个或多个显示控制器，其中所述一个或多个显示控制器用于经由所述一个或多个显示接口将视频帧输出到所述一个或多个显示设备；以及

一个或多个外部显示同步接口，其中所述一个或多个外部显示同步接口用于跨所述多个处理设备同步时钟速率和帧速率。

16.如权利要求15所述的系统，其特征在于：

所述一个或多个显示接口包括多个显示接口；

所述一个或多个显示控制器包括多个显示控制器；以及

所述多个处理设备中的每个处理设备进一步包括显示同步电路系统，其中所述显示同步电路系统包括：

所述一个或多个外部显示同步接口；以及

一个或多个内部显示同步接口，其中所述一个或多个内部显示同步接口用于跨所述多个显示控制器同步时钟速率和帧速率。

17.如权利要求15所述的系统，其特征在于，所述多个显示设备被配置为视频墙。

18.如权利要求17所述的系统，进一步包括：

通信电路系统，用于接收要在所述视频墙上显示的视频帧；以及

处理电路系统，所述处理电路系统用于：

经由所述通信电路系统接收要在所述视频墙上显示的视频帧；

将所述视频帧分割为多个子帧；以及

将所述多个子帧分发给所述多个处理设备，其中所述多个处理设备用于使得所述多个子帧显示在所述多个显示设备上。

19.如权利要求15-18中任一项所述的系统，其特征在于，所述多个处理设备中的每个处理设备是：

芯片上系统SoC，其中所述SoC包括中央处理单元CPU和集成图形处理单元GPU，其中所述集成GPU包括所述一个或多个显示控制器；

分立图形卡，其中所述分立图形卡包括分立GPU，其中所述分立GPU包括所述一个或多个显示控制器；或

现场可编程门阵列FPGA，其中所述FPGA包括所述一个或多个显示控制器。

20.如权利要求15-18中任一项所述的系统，其特征在于，所述系统是：

视频墙控制器；

视频墙，其中所述视频墙进一步包括所述多个显示设备；

边缘服务器；

媒体播放器；或

视频游戏控制台。

21.其上存储有指令的至少一种非暂态机器可读存储介质，其特征在于，所述指令当在包括多个显示控制器的处理设备上执行时，使所述处理设备用于：

将所述多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器；

经由时钟同步接口，将时钟同步信号从所述主显示控制器发送到所述一个或多个辅助显示控制器，其中所述时钟同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步时钟速率；

经由帧同步接口，将帧同步信号从所述主显示控制器发送到所述一个或多个辅助显示控制器，其中所述帧同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步帧速率；以及

基于所述帧同步信号，经由多个显示接口将多个视频帧输出到多个显示设备，其中所述主显示控制器和所述一个或多个辅助显示控制器中的每一个用于经由所述多个显示接口中的一个显示接口将所述多个视频帧中的一个视频帧输出到所述多个显示设备中的一个显示设备。

22.如权利要求21所述的存储介质，其特征在于，所述指令进一步使所述处理设备用于：

经由一个或多个外部显示同步接口将所述时钟同步信号和所述帧同步信号发送到一个或多个第二处理设备，其中所述一个或多个第二处理设备与一个或多个第二显示设备对接，并且其中：

所述时钟同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述时钟速率；以及

所述帧同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述帧速率。

23.如权利要求21-22中任一项所述的存储介质，其特征在于，所述指令进一步使所述处理设备用于：

接收要在视频墙上显示的视频帧，其中所述视频墙包括所述多个显示设备；

将所述视频帧分割为所述多个视频帧；以及

跨所述主显示控制器和所述一个或多个辅助显示控制器分发所述多个视频帧，其中所述主显示控制器和所述一个或多个辅助显示控制器中的每一个用于经由所述多个显示接口中的一个显示接口将所述多个视频帧中的一个视频帧输出到所述多个显示设备中的一个显示设备。

24.一种由处理设备执行以同步跨多个显示设备显示的视频内容的方法，其特征在于，所述方法包括：

将所述处理设备的所述多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器；

经由时钟同步接口，将时钟同步信号从所述主显示控制器发送到所述一个或多个辅助显示控制器，其中所述时钟同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步时钟速率；

经由帧同步接口，将帧同步信号从所述主显示控制器发送到所述一个或多个辅助显示控制器，其中所述帧同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步帧速率；以及

基于所述帧同步信号，经由多个显示接口将多个视频帧输出到多个显示设备，其中所述主显示控制器和所述一个或多个辅助显示控制器中的每一个用于经由所述多个显示接口中的一个显示接口将所述多个视频帧中的一个视频帧输出到所述多个显示设备中的一个显示设备。

25.如权利要求24所述的方法，进一步包括：

经由一个或多个外部显示同步接口将所述时钟同步信号和所述帧同步信号发送到一个或多个第二处理设备，其中所述一个或多个第二处理设备与一个或多个第二显示设备对接，并且其中：

所述时钟同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述时钟速率；以及

所述帧同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述帧速率。

Images