JP2021136601A - 方向性結合器及び減衰器 - Google Patents

Abstract

【課題】細長い帯状の導体パターンを採用した場合と比較して、小型化可能な方向性結合器を提供する。【解決手段】方向性結合器（１）は、４つのポート（Ｐ１〜Ｐ４）を有し、且つ、バンドパスフィルタからなる減衰器（１０）を備えている。４つのポート（Ｐ１〜Ｐ４）のうちのダミーポート（ポートＰ４）には、バンドパスフィルタ（減衰器１０）の入力ポート（ＰＩ）が結合されており、バンドパスフィルタ（減衰器１０）には出力ポートが設けられていない。【選択図】図１

Description

本発明は、１つのポートに減衰器が接続された方向性結合器、及び、その減衰器に関する。

マイクロ波帯及びミリ波帯に属する電磁波を伝送する伝送線路においては、しばしば、２つの異なる伝送線路により伝送される２つの電磁波を１つの伝送線路に合波したり、１つの伝送線路により伝送される電磁波を２つの伝送線路に分波したりすることが求められる。この場合、方向性結合器がよく用いられる。

典型的な方向性結合器は、第１ポート、第２ポート、第３ポート、及び第４ポートを備え、第１ポート及び第２ポートの各々に入力された電磁波を第３ポートから出力し、第３ポートに入力された電磁波を第１ポート及び第２ポートの各々から出力する。このように構成された方向性結合器において、第４ポートは、直接又は間接的に送信器、受信器、及びアンテナの何れも接続されないダミーポートである。無用な反射を低減するために、ダミーポートには、ダミーポートから出力される電磁波の電力を減衰させる減衰器が接続されていることが好ましい。

減衰器の一例としては、特許文献１の図１に示すような減衰器（特許文献１においては基板減衰回路と称されている）が挙げられる。この減衰器は、基板と、基板上に形成された細長い帯状の導体パターンであって、その長さが十分に長い導体パターンとを備えている。細長い帯状の導体パターンは、設計パラメータに応じて決まる単位長さ当たりの損失を有する。この損失は、さまざまな周波数帯域ごとに異なる。減衰器が方向性結合器に接続されている場合、方向性結合器の動作帯域に属する電磁波に対する単位長さ当たりの損失が重要である。減衰器における総損失は、上述した単位長さ当たりの損失と、導体パターンの長さとの積により定まる。したがって、細長い帯状の導体パターンの長さは、上記総損失が所望の値となる長さより長ければ、十分に長いといえる。

特開２０１１−１４２５１１号公報

しかしながら、減衰器として細長い帯状の導体パターンを採用する場合、導体パターンが多くのスペースを占有することになり、その結果として、減衰器が接続された方向性結合器の小型化が難しくなる。

本発明の一態様は、上述した課題に鑑みなされたものであり、その目的は、細長い帯状の導体パターンを採用した場合と比較して、小型化することができる減衰器が接続された方向性結合器を提供することである。

上記の課題を解決するために、本発明の第１の態様に係る方向性結合器は、４つのポートと、入力ポートを有するバンドパスフィルタからなる減衰器と、を備え、前記４つのポートのうちの１つのポートであるダミーポートには、前記入力ポートが接続されており、（１）前記バンドパスフィルタは、出力ポートが設けられていない、又は、（２）出力ポートが設けられている場合、該出力ポートが開放又は短絡されている。

上記の構成によれば、方向性結合器のダミーポートから出力される電磁波をバンドパスフィルタにより損失させることによって、該電磁波の電力を減衰させることができる。単位長さ当たり又は単位面積当たりで考えた場合、特許文献１に記載されたような細長い帯状の導体パターンの損失よりも、バンドパスフィルタの損失の方が大きい。すなわち、バンドパスフィルタからなる減衰器は、細長い帯状の導体パターンからなる減衰器よりも小型化することができる。したがって、本方向性結合器は、従来と比較して、容易に小型化することができる。

本発明の第２の態様に係る方向性結合器は、上述した第１の態様に係る方向性結合器の構成に加えて、前記バンドパスフィルタは、Ｑ値が１００以下である、構成を更に採用している。

また、上記の課題を解決するために、本発明の第７の態様に係る減衰器は、Ｑ値が１００以下であるバンドパスフィルタからなる。

バンドパスフィルタを設計する場合、できるだけ損失を低減するためにできるだけＱ値が高くなるように設計する。一方、本発明の一態様が備えているバンドパスフィルタは、電磁波をより多く損失させることを目的としているため、Ｑ値は、小さいことが好ましい。減衰器として用いる場合の好ましいＱ値の一例としては、１００以下が挙げられる。なお、本明細書におけるＱ値は、無負荷Ｑ値のことを意味する。

本発明の第３の態様に係る方向性結合器は、上述した第２の態様に係る方向性結合器の構成に加えて、前記バンドパスフィルタは、前記Ｑ値が７０以下である、構成を更に採用している。

本発明の第８の態様に係る減衰器は、上述した第７の態様に係る減衰器の構成に加えて、前記Ｑ値が７０以下である、構成を更に採用している。

上記の構成によれば、バンドパスフィルタの損失をより大きくすることができるので、減衰器をより小型化することができる。したがって、方向性結合器をより小型化することができる。

本発明の第４の態様に係る方向性結合器は、上述した第１〜第３の態様の何れか一態様に係る方向性結合器の構成に加えて、前記バンドパスフィルタは、誘電体製の基板と、前記基板の一方の主面に設けられた導体パターン層と、前記基板の他方の主面に設けられた地導体層と、を備えたマイクロストリップフィルタである、構成を更に採用している。

本発明の第９の態様に係る減衰器は、上述した第７の態様又は第８の態様に係る減衰器の構成に加えて、前記バンドパスフィルタは、誘電体製の基板と、前記基板の一方の主面に設けられた導体パターン層と、前記基板の他方の主面に設けられた地導体層と、を備えたマイクロストリップフィルタである、構成を更に採用している。

マイクロストリップフィルタは、導波管型のバンドパスフィルタと比較して、導体損が大きくなる傾向にある。したがって、マイクロストリップフィルタの損失は、導波管型のフィルタの損失を上回る傾向にある。したがって、マイクロストリップフィルタは、減衰器として用いた場合に、導波管型のバンドパスフィルタと比較して、電磁波の電力を効率よく減衰させることができるため、小型化を図ることができる。

本発明の第５の態様に係る方向性結合器は、上述した第４の態様に係る方向性結合器の構成に加えて、前記導体パターン層は、電磁気的に結合した、ｎ段（ｎは２以上の整数）の共振器として機能するｎ本の帯状導体であって、各帯状導体が略平行であり、隣接する帯状導体の長辺同士が近接するように配置されたｎ本の帯状導体と、前記ｎ本の帯状導体の各々の端部をそれぞれが前記地導体層に短絡するｎ本の導体ポストであって、奇数段目の共振器として機能する帯状導体においては、各帯状導体の一方の端部に設けられ、偶数段目の共振器として機能する帯状導体においては、各帯状導体の他方の端部に設けられているｎ本の導体ポストと、を備え、１段目の共振器として機能する帯状導体の前記一方の端部以外の何れかの位置に前記入力ポートが結合されている、構成を更に採用している。

本発明の第１０の態様に係る減衰器は、上述した第９の態様に係る減衰器の構成に加えて、前記導体パターン層は、電磁気的に結合した、ｎ段（ｎは２以上の整数）の共振器として機能するｎ本の帯状導体であって、各帯状導体が略平行であり、隣接する帯状導体の長辺同士が近接するように配置されたｎ本の帯状導体と、前記ｎ本の帯状導体の各々の端部をそれぞれが前記地導体層に短絡するｎ本の導体ポストであって、奇数段目の共振器として機能する帯状導体においては、各帯状導体の一方の端部に設けられ、偶数段目の共振器として機能する帯状導体においては、各帯状導体の他方の端部に設けられているｎ本の導体ポストと、を備え、１段目の共振器として機能する帯状導体の前記一方の端部以外の何れかの位置に前記入力ポートが結合されている、構成を更に採用している。

マイクロストリップフィルタの構成の一例としては、このような構成が挙げられる。このように構成されたマイクロストリップフィルタは、印刷回路基板を製造するプロセスを用いて製造することができるので、容易に製造することができる。また、方向性結合器も印刷回路基板を製造するプロセスを用いて製造する場合には、方向性結合器を製造するときに、減衰器を製造するプロセスを別途実施する必要がない。

本発明の第６の態様に係る方向性結合器は、上述した第４の態様又は第５の態様の何れか一態様に係る方向性結合器の構成に加えて、前記導体パターン層と前記地導体層との間隔が５０μｍ以下である、構成を更に採用している。

本発明の第１１の態様に係る減衰器は、上述した第９の態様又は第１０の態様に係る減衰器の構成に加えて、前記導体パターン層と前記地導体層との間隔が５０μｍ以下である、構成を更に採用している。

上記の構成によれば、バンドパスフィルタのＱ値を容易に小さくすることができる。

本発明の一態様によれば、細長い帯状の導体パターンを採用した場合と比較して、小型化することができる方向性結合器及び減衰器を提供することができる。

本発明の一実施形態に係る方向性結合器を模式的に示したブロック図である。 （ａ）及び（ｂ）の各々は、それぞれ、図１に示した方向性結合器が備えている減衰器の平面図及び断面図である。 参考例であるバンドパスフィルタの反射特性を示すグラフである。 図２に示した減衰器の実施例の反射特性を示すグラフである。 （ａ）は、図１に示した方向性結合器の第１の変形例を模式的に示したブロック図である。（ｂ）は、図２に示した減衰器の第１の変形例の平面図である。（ｃ）は、図１に示した方向性結合器の第２の変形例を模式的に示したブロック図である。（ｄ）は、図２に示した減衰器の第２の変形例の平面図である。

〔方向性結合器の構成〕
本発明の一実施形態に係る方向性結合器である方向性結合器１について、図１及び図２を参照して説明する。図１は、方向性結合器１を模式的に示したブロック図である。図２の（ａ）は、方向性結合器１が備えている減衰器１０の平面図である。図２の（ｂ）は、減衰器１０の断面図であって、図２の（ａ）に示したＡ−Ａ’線に沿った断面における断面図である。

方向性結合器１は、図１に示すように、４つのポートであるポートＰ１〜Ｐ４を有する。また、方向性結合器１は、図１に示すように、減衰器１０を備えている。減衰器１０は、図２を参照して後述するようにバンドパスフィルタからなる。

本実施形態において、方向性結合器１は、２８ＧＨｚ帯を動作帯域とする３ｄＢ型の方向性結合器である。したがって、方向性結合器１は、ポートＰ１及びポートＰ２の各々に入力された電磁波を合波したうえで、ポートＰ３からまとめて出力する。また、方向性結合器１は、ポートＰ３に入力された電磁波を分波したうえで、ポートＰ１及びポートＰ２の各々から出力する。

ポートＰ１〜Ｐ３の各々には、例えば無線デバイスを実現する場合、直接又は間接的に送信器、受信器、及びアンテナの何れかが接続される。一方、ポートＰ４は、直接又は間接的に送信器、受信器、及びアンテナの何れも接続されないポート、すなわちダミーポートである。

図１に示すように、ダミーポートであるポートＰ４には、減衰器１０の入力ポートＰＩが接続されている。

方向性結合器１は、４つのポートを有してさえいればよく、例えば、市販されている方向性結合器のなかから所望の特性を有する方向性結合器を適宜選択してもよいし、所望の特性を有する方向性結合器を適宜設計してもよい。ただし、少なくともポートＰ４は、マイクロストリップ線路により構成されていることが好ましい。また、その場合、ポートＰ１〜Ｐ３もマイクロストリップ線路により構成されていることが好ましい。図２を参照して後述するように、減衰器１０の入力ポートがマイクロストリップ線路により構成されているため、ポートＰ４がマイクロストリップ線路により構成されていることによって、ポートＰ４と入力ポートＰＩとを接続する場合に生じ得る反射を低減することができる。また、ポートＰ４及びポートＰ１〜Ｐ３がマイクロストリップ線路により構成されていることによって、方向性結合器１の対称性を高めることができる。

〔減衰器の構成〕
減衰器１０は、図２に示すように、基板１１ａと、基板１１ｂと、導体パターン層１２と、地導体層１３ａと、地導体層１３ｂと、導体ポスト１４１〜１４７と、を備えている。

基板１１ａ，１１ｂは、何れも、誘電体製の板状部材又は層状部材である。本実施形態では、基板１１ａ，１１ｂとして、厚さが３３μｍのエポキシ配合品である層状部材（味の素ファインテクノ株式会社製、比誘電率ε_ｒは、ε_ｒ＝３．３８）を採用している。ただし、基板１１ａ，１１ｂの厚さは、３３μｍに限定されるものではなく、適宜設定することができるが、５０μｍ以下であることが好ましい。すなわち、減衰器１０において、後述する導体パターン層１２と、地導体層１３ａ，１３ｂのそれぞれとの間隔は、５０μｍ以下であることが好ましい。

基板１１ａ，１１ｂを構成する誘電体は、エポキシ配合品に限定されるものではなく、市場に出回っている誘電体のなかから適宜選択することができる。基板１１ａ，１１ｂを構成する誘電体の他の例としては、ガラスエポキシ樹脂、ポリイミド樹脂、及び液晶ポリマーが挙げられる。

なお、本実施形態においては、方向性結合器１の減衰器１０以外の部分（ポートＰ１〜Ｐ４を含む部分）は、基板１１ａ及び基板１１ｂとは別個の基板に形成されている。ただし、方向性結合器１において、減衰器１０以外の部分と、減衰器１０とは、同じ基板に形成されていてもよい。すなわち、基板１１ａ及び基板１１ｂに、減衰器１０と、減衰器１０以外の部分とが形成されていてもよい。

＜積層構造＞
図２の（ｂ）に示すように、基板１１ａと、基板１１ｂとは、各々の一方の主面である主面１１ａａと、主面１１ｂａとが近接するように、且つ、導体パターン層１２を挟み込むように、積層されている。

導体パターン層１２は、主面１１ａａ又は主面１１ｂａに設けられた複数の導体パターンからなる導体パターン群である。導体パターン層１２を構成する複数の導体パターンである帯状導体１２１〜１２７と、入力ポートＰＩを構成する帯状導体とについては、後述する。

本実施形態において、導体パターン層１２は、銅製である。ただし、導体パターン層１２を構成する導体は、銅に限定されるものではない。導体パターン層１２を構成する導体は、導電率が比較的高く、入手しやすい導体のなかから適宜選択することができる。導体パターン層１２を構成する導体の他の例としては、金、銀、及びアルミニウムが挙げられる。

また、後述するように、減衰器１０は、バンドパスフィルタであり、そのＱ値が１００以下であることが好ましく、７０以下であることがより好ましい。バンドパスフィルタのＱ値を１００以下又は７０以下とするためには、いくつかの手法が考えられるが、導体パターン層１２の導電率を低下させることによってＱ値を低下させる場合には、導体パターン層１２を構成する導体として、銅よりも導電率が低い導体（例えばニッケルやチタンなど）を採用してもよい。なお、本明細書におけるＱ値は、無負荷Ｑ値のことを意味する。

地導体層１３ａは、基板１１ａの他方の主面である主面１１ａｂに設けられた導体層である。地導体層１３ａは、主面１１ａｂを覆うように設けられている。地導体層１３ｂは、基板１１ｂの他方の主面である主面１１ｂｂに設けられた導体層である。地導体層１３ｂは、主面１１ｂｂを覆うように設けられている。

本実施形態において、地導体層１３ａ，１３ｂは、導体パターン層１２と同様に銅製である。地導体層１３ａ，１３ｂを構成する導体は、銅に限定されるものではない。地導体層１３ａ，１３ｂを構成する導体は、導電率が比較的高く、入手しやすい導体のなかから適宜選択することができる。地導体層１３ａ，１３ｂを構成する導体の他の例としては、金、銀、及びアルミニウムが挙げられる。

＜導体パターン層の平面構造＞
導体パターン層１２は、図２の（ａ）に示すように、帯状導体１２０と、帯状導体１２１〜１２７とを含んでいる。

帯状導体１２１〜１２７は、電磁気的に結合した、７段（７はｎの一例、ｎは２以上の整数）の共振器として機能する７本の帯状導体である。なお、減衰器１０において、共振器の段数であり、帯状導体の本数であるｎは、設計パラメータである。したがって、ｎは、ｎ＝７に限定されるものではなく、適宜定めることができる。本実施形態において、各帯状導体１２ｉ（ｉは、１≦ｉ≦７の整数）の各々は、長さ（基板１１ａ又は基板１１ｂの長辺に沿った方向の長さ）が１．５ｍｍであり、幅（基板１１ａ又は基板１１ｂの短辺に沿った方向の長さ）が３０μｍである。

各帯状導体１２ｉは、略平行であり、隣接する帯状導体（例えば帯状導体１２１と帯状導体１２２）の長辺同士が近接するように配置されている。本実施形態において、隣接する帯状導体同士の間隔は、およそ５５μｍである。ただし、隣接する帯状導体同士の間隔は、これに限定されず、適宜設定することができる。また、隣接する帯状導体同士の間隔の各々は、同じであってもよいし、異なっていてもよい。

導体ポスト１４１〜１４７の各々は、それぞれ、帯状導体１２１〜１２７の各々と１対１で対応して設けられている。以下において、帯状導体１２ｉに対応する導体ポストのことを導体ポスト１４ｉと称する。

各導体ポスト１４ｉは、主面１１ａｂから主面１１ｂｂまで、基板１１ａ，１１ｂを貫通する導体製の筒状部材又は棒状部材である。本実施形態において、各導体ポスト１４ｉは、基板１１ａ，１１ｂに設けられた貫通孔の内壁に銅製の膜をメッキにより形成することによって得られる。すなわち、本実施形態において、導体ポスト１４ｉは、銅製の筒状部材である。ただし、各導体ポスト１４ｉの構成はこれに限定されるものではない。例えば、上述した貫通孔に導体を充填することによって得られる棒状部材であってもよい。

各導体ポスト１４ｉは、対応する各帯状導体１２ｉの端部に接続されており、各帯状導体１２ｉを地導体層１３ａ及び地導体層１３ｂに短絡する。

図２の（ａ）に示すように、（１）奇数段目の共振器として機能する帯状導体１２１，１２３，１２５，１２７を地導体層１３ａ及び地導体層１３ｂに短絡するために、各導体ポスト１４１，１４３，１４５，１４７は、帯状導体１２１，１２３，１２５，１２７の一方の端部（図２の（ａ）に示した状態においては左端）に設けられており、（２）偶数段目の共振器として機能する帯状導体１２２，１２４，１２６を地導体層１３ａ及び地導体層１３ｂに短絡するために、各導体ポスト１４２，１４４，１４６は、帯状導体１２２，１２４，１２６の他方の端部（図２の（ａ）に示した状態においては右端）に設けられている。

帯状導体１２０は、減衰器１０において入力ポートＰＩとして機能する。帯状導体１２０の一方の端部は、図１に図示するように、方向性結合器１のポートＰ４に接続されている。帯状導体１２０の他方の端部は、１段目の共振器として機能する帯状導体１２１の前記一方の端部以外の何れかの位置、すなわち、導体ポスト１４１が設けられている位置以外の何れかの位置において、帯状導体１２１に結合されている。なお、減衰器１０には、入力ポートＰＩと対をなすポートである出力ポートＰＯが設けられていない。

帯状導体１２１に帯状導体１２０の他方の端部を結合する位置は、減衰器１０を設計する場合の設計パラメータの１つになり得る。したがって、帯状導体１２１に帯状導体１２０の他方の端部を結合する位置は、減衰器１０の反射特性などに応じて適宜最適化することが好ましい。

以上のように、減衰器１０は、地導体層１３ａと、基板１１ａと、７段の共振器として機能する各帯状導体１２ｉと、入力ポートＰＩとして機能する帯状導体１２０とを含む導体パターン層１２と、基板１１ｂと、地導体層１３ｂとがこの順番で積層されている。したがって、減衰器１０は、マイクロストリップフィルタの一態様である。

ただし、本発明の一態様においては、基板１１ｂ及び地導体層１３ｂを省略し、導体パターン層１２が大気中に露出する構成を採用してもよい。

また、このようなマイクロストリップフィルタについては、例えば、"Microstrip Filters for RF /Microwave Applications (Wiley Series in Microwave and Optical Engineering)", Jia-Sheng Hong, P.135-P.149, 2011にも記載されているので、参考にできる。

〔バンドパスフィルタのＱ値と反射特性〕
以下では、参考例であるバンドパスフィルタのシミュレーション結果を参照して、減衰器１０として用いるバンドパスフィルタの無負荷Ｑ値（単にＱ値とも記載する）について考察する。図３は、参考例として用いるバンドパスフィルタであって、出力端が開放されているバンドパスフィルタのＳパラメータＳ１１の周波数依存性（以下において、反射特性と称する）を示すグラフであり、Ｑ値を、３０，５０，７０，１００，１２０と変化させた場合に得られる反射特性を示すグラフである。

なお、参考例であるバンドパスフィルタとしては、バターワース型のバンドパスフィルタであって、７段の共振器を有するバンドパスフィルタを用いた。このバンドパスフィルタは、通過帯域の中心周波数が２８ＧＨｚになるように設計されている。

図３を参照すれば、バンドパスフィルタの反射損失は、大きくＱ値に依存していることが分かる。具体的には、Ｑ値が高くなればなるほどバンドパスフィルタの反射損失は、小さくなり、Ｑ値が低くなればなるほどバンドパスフィルタの反射損失は、大きくなる。

本発明の一態様においては、入力ポートＰＩに入力された電磁波の強度を減衰させる目的でバンドパスフィルタを用いているため、Ｑ値は、低いことが好ましい。図３を参照すれば、バンドパスフィルタを減衰器として利用する場合、そのＱ値は、１００以下であることが好ましく、７０以下であることがより好ましい。Ｑ値が１００以下である場合、反射損失をおよそ−１５ｄＢ以下（１５ｄＢ以上）にすることができる。また、Ｑ値が７０以下である場合、反射損失を−２０ｄＢ以下（２０ｄＢ以上）にすることができる。

〔Ｑ値小さくするための構成〕
上述したように、減衰器１０においては、Ｑ値が１００以下であることが好ましく、Ｑ値が７０以下であることがより好ましい。

本実施形態では、厚さが５０μｍ以下（具体的には３３μｍ）である基板１１ａ及び基板１１ｂを採用することによって、すなわち、導体パターン層１２と地導体層１３ａとの間隔、及び、導体パターン層１２と地導体層１３ｂとの間隔を５０μｍ以下にすることによって、上述した条件を満たす減衰器１０を実現している。

ただし、上述した条件を満たすための構成は、これに限定されるものではなく、例えば、以下の構成を採用し得る。

（構成１）導体パターン層１２の表面粗さを大きくする、あるいは、導体パターン層１２の表面に凸凹を形成する。

（構成２）導体パターン層１２を構成する導体として、銅よりも導電率が低い導体を採用する。このような導体の例としては、ニッケルやチタンなどが挙げられる。また、導体パターン層１２として、導電率が高い導体（例えば、金、銀、及びアルミニウムの何れか）と、導電率が低い導体（例えば、ニッケル又はチタン）とを積層した、２層膜又は多層膜を採用することもできる。

（構成３）本実施形態の方向性結合器１のように、減衰器１０と、方向性結合器１の減衰器１０以外の部分とが別個の基板に形成されている場合であれば、基板１１ａ及び基板１１ｂを構成する誘電体として、誘電損失が大きな誘電体（換言すれば誘電正接が大きな誘電体）を採用してもよい。

〔実施例〕
減衰器１０の実施例について、図４を参照して説明する。図４は、実施例である減衰器１０の反射特性を示すグラフである。

本実施例においては、以下の構成を採用した。
・基板１１ａ，１１ｂ：厚さが３３μｍのエポキシ配合品である層状部材（味の素ファインテクノ株式会社製、比誘電率ε_ｒは、ε_ｒ＝３．３８）を採用した。
・各帯状導体１２ｉ：長さを１．５ｍｍとし、幅を１０μｍとした。隣接する帯状導体同士の間隔をおよそ５５μｍとした。１．５ｍｍは、上述した比誘電率を考慮した場合の電磁波の実効波長であって、周波数がおよそ２８ＧＨｚである電磁波の実効波長の１／４波長に相当する。

本実施例において、減衰器１０のＱ値は、３３である。

以上の構成を採用した本実施例は、帯状導体１２０及び帯状導体１２１〜１２７を、１．５ｍｍ×０．５ｍｍのスペース内に配置することができた。

なお、ＳパラメータＳ１１が−２０ｄＢ以下となる帯域を動作帯域とみなす。

図４を参照すれば、本実施例の動作帯域は、中心周波数がおよそ２８ＧＨｚであり、帯域幅Δｆがおよそ１．５ＧＨｚであることが分かった。

また、本実施例に対する比較例では、導体パターン層１２に対応する導体パターン層として、特許文献１の図１に記載された減衰器のように細長い帯状の導体パターンを採用した。なお、この細長い帯状の導体パターンにおいても幅を１０μｍとした。

この比較例において、２８ＧＨｚにおける１ｃｍ当たりの伝送損失は、およそ１．４ｄＢであったため、反射損失を−２０ｄＢ以下とするためには、細長い帯状の導体パターンの長さが７ｃｍ以上であることが求められる。１．５ｍｍごとに細長い帯状の導体パターンを折り返し、導体パターン同士の間隔が３０μｍとなるように該導体パターンを引き回した場合、必要なスペースは、１．５ｍｍ×１．８ｍｍとなる。

したがって、減衰器１０は、比較例の減衰器と比較して、導体パターン層１２を設置するための面積を１／３以下に縮小できることが分かった。

〔変形例〕
方向性結合器１の第１の変形例である方向性結合器１Ａ及び第２の変形例である方向性結合器１Ｂについて、図５を参照して説明する。図５の（ａ）は、方向性結合器１Ａを模式的に示したブロック図である。図５の（ｂ）は、方向性結合器１Ａが備えている減衰器１０Ａであって、減衰器１０の第１の変形例である減衰器１０Ａの平面図である。図５の（ｃ）は、方向性結合器１Ｂを模式的に示したブロック図である。図５の（ｄ）は、方向性結合器１Ｂが備えている減衰器１０Ｂであって、減衰器１０の第２の変形例である減衰器１０ｂの平面図である。

図５の（ａ）に示すように、方向性結合器１Ａが備えている減衰器１０Ａは、入力ポートＰＩに加えて出力ポートＰＯを備えている。方向性結合器１Ａにおいて、出力ポートＰＯには、送信器、受信器、及びアンテナの何れも接続されていないし、短絡もされておらず、開放されている。

図５の（ｂ）に示すように、出力ポートＰＯは、帯状導体１２８により構成されている。帯状導体１２８の一方の端部は、７段目の共振器として機能する帯状導体１２７の所定の位置において、帯状導体１２７に結合されている。本変形例において、帯状導体１２８と帯状導体１２７との接続点は、帯状導体１２４の中点近傍を回転中心として、帯状導体１２０と帯状導体１２１との接続点に対して２回の回転対称となる位置に設けられている。ただし、帯状導体１２８と帯状導体１２７との接続点は、図５の（ｂ）に示した位置に限定されず、適宜定めることができる。また、帯状導体１２８の他方の端部は、開放されている。

このように、減衰器１０Ａは、出力ポートＰＯが設けられており、且つ、出力ポートＰＯが開放されている。

図５の（ｃ）に示すように、方向性結合器１Ｂが備えている減衰器１０Ｂは、減衰器１０Ａと同様に出力ポートＰＯを備えている。方向性結合器１Ｂにおいて、出力ポートＰＯの他方の端部は、短絡されている。

方向性結合器１Ｂは、減衰器１０Ａの構成に加えて、導体ポスト１４８を更に備えている。導体ポスト１４８は、各導体ポスト１４ｉと同様に構成されている。したがって、第２の変形例では、導体ポスト１４８が設けられている位置についてのみ説明する。

図５の（ｄ）に示すように、導体ポスト１４８は、帯状導体１２８の他方の端部に設けられている。したがって、導体ポスト１４８は、帯状導体１２８の他方の端部において、帯状導体１２８を短絡する。

〔効果〕
上述したように、方向性結合器１，１Ａ，１Ｂは、４つのポートであるポートＰ１〜Ｐ４と、入力ポートＰＩを有するバンドパスフィルタからなる減衰器１０，１０Ａ，１０Ｂと、を備えている。ダミーポートであるポートＰ４には、入力ポートＰＩが接続されている。

減衰器１０においては、出力ポートが設けられていない。また、減衰器１０Ａ，１０Ｂにおいては、出力ポートＰＯが設けられている。減衰器１０Ａにおいて、出力ポートＰＯは、開放されている。また、減衰器１０Ｂにおいて、出力ポートＰＯは、地導体層１３ａ，１３ｂに短絡されている。

上記の構成によれば、ポートＰ４から出力される電磁波をバンドパスフィルタを用いた減衰器１０，１０Ａ，１０Ｂにより損失させることによって、該電磁波の電力を減衰させることができる。単位長さ当たり又は単位面積当たりで考えた場合、特許文献１に記載されたような細長い帯状の導体パターンの損失よりも、バンドパスフィルタを用いた減衰器１０，１０Ａ，１０Ｂの損失の方が大きい。すなわち、減衰器１０，１０Ａ，１０Ｂは、細長い帯状の導体パターンからなる減衰器よりも小型化することができる。したがって、方向性結合器１，１Ａ，１Ｂは、従来と比較して、容易に小型化することができる。

減衰器１０，１０Ａ，１０Ｂとして用いるバンドパスフィルタは、Ｑ値が１００以下であることが好ましく、７０以下であることがより好ましい。

バンドパスフィルタを設計する場合、できるだけ損失を低減するためにできるだけＱ値が高くなるように設計する。一方、本発明の一態様が備えているバンドパスフィルタは、電磁波をより多く損失させる減衰器として用いることを目的としているため、Ｑ値は、小さいことが好ましい。減衰器として用いる場合の好ましいＱ値の一例としては、１００以下が挙げあれる。また、Ｑ値が７０以下である場合、バンドパスフィルタの損失をより大きくすることができるので、減衰器１０，１０Ａ，１０Ｂをより小型化することができる。したがって、方向性結合器１，１Ａ，１Ｂをより小型化することができる。

減衰器１０，１０Ａ，１０Ｂとして用いるバンドパスフィルタは、誘電体製の基板１１ａと、基板１１ａの一方の主面である主面１１ａａに設けられた導体パターン層１２と、基板１１ａの他方の主面である主面１１ａｂに設けられた地導体層１３ａと、を備えたマイクロストリップフィルタである。

減衰器１０，１０Ａ，１０Ｂとして用いるバンドパスフィルタの一例としては、上述したようにマイクロストリップフィルタが挙げられる。なお、減衰器１０は、図２の（ａ）に示すように、基板１１ａと、導体パターン層１２と、地導体層１３ａとに加えて、基板１１ｂと、地導体層１３ｂとを更に備えていてもよい。

マイクロストリップフィルタは、導波管型のフィルタと比較して、導体損が大きくなる傾向にある。したがって、マイクロストリップフィルタの損失は、導波管型のフィルタの損失を上回る傾向にある。したがって、バンドパスフィルタとしてマイクロストリップフィルタを用いた減衰器１０，１０Ａ，１０Ｂは、導波管型のバンドパスフィルタを用いた減衰器と比較して、電磁波の電力を効率よく減衰させることができるため、小型化を図ることができる。

本発明の第５の態様に係る方向性結合器は、上述した第４の態様に係る方向性結合器の構成に加えて、（１）導体パターン層１２は、電磁気的に結合した、ｎ段（ｎは２以上の整数、実施形態においてはｎ＝７）の共振器として機能するｎ本の帯状導体１２ｉ（ｉは、１≦ｉ≦ｎの整数）であって、各帯状導体１２ｉが略平行であり、隣接する帯状導体の長辺同士が近接するように配置されたｎ本の帯状導体１２ｉと、（２）各帯状導体１２ｉの各々の端部をそれぞれが地導体層１３ａに短絡するｎ本の導体ポスト１４ｉであって、奇数段目の共振器として機能する帯状導体においては、各帯状導体の一方の端部に設けられ、偶数段目の共振器として機能する帯状導体においては、各帯状導体の他方の端部に設けられているｎ本の導体ポスト１４ｉと、を備えている。そのうえで、１段目の共振器として機能する帯状導体１２１の前記一方の端部以外の何れかの位置に入力ポートＰＩが結合されている。

減衰器１０，１０Ａ，１０Ｂを構成するマイクロストリップフィルタの構成の一例としては、このような構成が挙げられる。このように構成されたマイクロストリップフィルタは、印刷回路基板を製造するプロセスを用いて製造することができるので、容易に製造することができる。また、方向性結合器の減衰器以外の部分を、印刷回路基板を製造するプロセスを用いて製造する場合には、方向性結合器の減衰器以外の部分を製造するときに、減衰器を製造するプロセスと同じプロセスを採用できる。

また、導体パターン層１２と地導体層１３ａとの間隔が５０μｍ以下である、ことが好ましい。すなわち、基板１１ａの厚さは、５０μｍ以下であることが好ましい。

図２に示した減衰器１０のように、地導体層１３ａに加えて地導体層１３ｂも備えている場合、導体パターン層１２と地導体層１３ｂとの間隔も５０μｍ以下である、ことが好ましい。すなわち、基板１１ｂの厚さも５０μｍ以下であることが好ましい。

この構成によれば、バンドパスフィルタのＱ値を容易に小さくすることができる。

〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１，１Ａ，１Ｂ 方向性結合器
Ｐ１〜Ｐ４ ポート（そのうちＰ４はダミーポート）
１０，１０Ａ，１０Ｂ 減衰器
ＰＩ 入力ポート
ＰＯ 出力ポート
１１ａ，１１ｂ 基板
１２ 導体パターン層
１２１〜１２７ 帯状導体
１３ａ，１３ｂ 地導体層
１４１〜１４７，１４８Ｂ 導体ポスト

Claims (11)

1. ４つのポートと、入力ポートを有するバンドパスフィルタからなる減衰器と、を備え、
   前記４つのポートのうちの１つのポートであるダミーポートには、前記入力ポートが接続されており、
   （１）前記バンドパスフィルタは、出力ポートが設けられていない、又は、（２）出力ポートが設けられている場合、該出力ポートが開放又は短絡されている、
   ことを特徴とする方向性結合器。
2. 前記バンドパスフィルタは、Ｑ値が１００以下である、
   ことを特徴とする請求項１に記載の方向性結合器。
3. 前記バンドパスフィルタは、前記Ｑ値が７０以下である、
   ことを特徴とする請求項２に記載の方向性結合器。
4. 前記バンドパスフィルタは、
   誘電体製の基板と、
   前記基板の一方の主面に設けられた導体パターン層と、
   前記基板の他方の主面に設けられた地導体層と、を備えたマイクロストリップフィルタである、
   ことを特徴とする請求項１〜３の何れか１項に記載の方向性結合器。
5. 前記導体パターン層は、
   電磁気的に結合した、ｎ段（ｎは２以上の整数）の共振器として機能するｎ本の帯状導体であって、各帯状導体が略平行であり、隣接する帯状導体の長辺同士が近接するように配置されたｎ本の帯状導体と、
   前記ｎ本の帯状導体の各々の端部をそれぞれが前記地導体層に短絡するｎ本の導体ポストであって、奇数段目の共振器として機能する帯状導体においては、各帯状導体の一方の端部に設けられ、偶数段目の共振器として機能する帯状導体においては、各帯状導体の他方の端部に設けられているｎ本の導体ポストと、を備え、
   １段目の共振器として機能する帯状導体の前記一方の端部以外の何れかの位置に前記入力ポートが結合されている、
   ことを特徴とする請求項４に記載の方向性結合器。
6. 前記導体パターン層と前記地導体層との間隔が５０μｍ以下である、
   ことを特徴とする請求項４又は５に記載の方向性結合器。
7. Ｑ値が１００以下であるバンドパスフィルタからなる、
   ことを特徴とする減衰器。
8. 前記Ｑ値が７０以下である、
   ことを特徴とする請求項７に記載の減衰器。
9. 前記バンドパスフィルタは、
   誘電体製の基板と、
   前記基板の一方の主面に設けられた導体パターン層と、
   前記基板の他方の主面に設けられた地導体層と、を備えたマイクロストリップフィルタである、
   ことを特徴とする請求項７又は８に記載の減衰器。
10. 前記導体パターン層は、
    電磁気的に結合した、ｎ段（ｎは２以上の整数）の共振器として機能するｎ本の帯状導体であって、各帯状導体が略平行であり、隣接する帯状導体の長辺同士が近接するように配置されたｎ本の帯状導体と、
    前記ｎ本の帯状導体の各々の端部をそれぞれが前記地導体層に短絡するｎ本の導体ポストであって、奇数段目の共振器として機能する帯状導体においては、各帯状導体の一方の端部に設けられ、偶数段目の共振器として機能する帯状導体においては、各帯状導体の他方の端部に設けられているｎ本の導体ポストと、を備え、
    １段目の共振器として機能する帯状導体の前記一方の端部以外の何れかの位置に入力ポートが結合されている、
    ことを特徴とする請求項９に記載の減衰器。
11. 前記導体パターン層と前記地導体層との間隔が５０μｍ以下である、
    ことを特徴とする請求項９又は１０に記載の減衰器。

Images