KR101430994B1

KR101430994B1 - 군위성 단말기용 siw 기반 적층형 도파관 구조를 갖는 소형경량 듀플렉서

Info

Publication number: KR101430994B1
Application number: KR1020130126997A
Authority: KR
Inventors: 김형종; 이호섭; 유연상; 강승택; 강경석; 엄다정
Original assignee: 엘아이지넥스원 주식회사; 인천대학교 산학협력단
Priority date: 2013-10-24
Filing date: 2013-10-24
Publication date: 2014-08-18

Abstract

실시 예는, 그라운드층(ground layer), 상기 그라운드층 상에 유전체층(dielectric layer), 상기 유전체층 상에 배치되며, 상기 그라운드층과 서로 평행하게 배치된 제1, 2 비아로 연결된 제1 금속부, 상기 그라운드층과 서로 평행하게 배치된 제3, 4 비아로 연결된 제2 금속부 및 상기 제1, 2 금속부 사이에 배치된 공통부를 포함하는 제1 금속층 및 상기 유전체층 내부에 배치되며, 상기 제1 금속부와 제1 보조비아로 연결되어 제1 통과대역을 갖는 제1 연결금속부 및 상기 제2 금속부와 제2 보조비아로 연결되어 제2 통과대역을 갖는 제2 연결금속부를 포함하는 제2 금속층을 포함하는 0차 공진 메타재질구조의 SIW 채널 여파기들의 성능을 유지해주는 SIW의 소형경량 듀플렉서를 제공한다.

Description

군위성 단말기용 SIW 기반 적층형 도파관 구조를 갖는 소형경량 듀플렉서{Compact and Light Duplexers with the SIW-based layered waveguide structure for satellite communications terminals}

실시 예는 금속 도파관을 대체하는 소형경량 듀플렉서에 관한 것으로서, 더욱 상세하게는 메타재질(Metarmaterial)의 복합 오른손 전송 및 왼손 전송 특성을 가지는 적층기판형 도파관으로서, 두 대역의 공통입력 신호를 각각의 대역으로 나누면서 금속 및 기판 누적 손실을 최소화하기 용이한 듀플렉서에 관한 것이다.

일반적으로, 금속 도파관(Metallic Waveguide)은 거의 60년 동안 마이크로파, 레이더와 안테나 개발에 사용되어 왔다. 그러나 기존의 금속 도파관 구조는 크기가 크고 무겁다는 단점으로 인하여 요즘 추세인 소형화에 부적합해 보인다. 그런데, 마이크로스트립과 같은 평면구조는 마이크로파 소자와 시스템의 소형화와 집적화를 이끌었다. 그럼에도 불구하고 위성 시스템과 항공/방산용 안테나에서 도파관의 사용이 거의 필수적인 이유는 금속 도파관의 전력핸들링과 높은 품질계수에 의한 낮은 삽입손실 때문이다. 그러나 오늘날 마이크로스트립 기판에 도파관과 같은 성능을 낼 수 있도록 설계하는 SIW(Substrate Integrated Waveguide) 적층형 도파관 기술이 연구되고 있고, SIW 기술로 기존의 금속 도파관이 갖는 크고 무겁다는 단점을 1차적으로 해결할 수 있었다.

실시 예의 목적은, 메타재질(Metarmaterial)의 복합 오른손 전송 및 왼손 전송 특성을 발생시켜 도파관의 차단 주파수를 획기적으로 낮추고 그에 따른 구조의 크기를 줄이며 가지며, 두 대역의 공통입력 신호를 각각의 대역으로 나누면서 금속 및 기판 누적 손실을 최소화하기 용이한 듀플렉서를 제공함에 있다.

실시 예에 따른 듀플렉서는, 그라운드층(ground layer), 상기 그라운드층 상에 유전체층(dielectric layer), 상기 유전체층 상에 배치되며, 상기 그라운드층과 서로 평행하게 배치된 제1, 2 비아로 연결된 제1 금속부, 상기 그라운드층과 서로 평행하게 배치된 제3, 4 비아로 연결된 제2 금속부 및 상기 제1, 2 금속부 사이에 배치된 공통부를 포함하는 제1 금속층 및 상기 유전체층 내부에 배치되며, 상기 제1 금속부와 제1 보조비아로 연결되어 제1 통과대역을 갖는 제1 연결금속부 및 상기 제2 금속부와 제2 보조비아로 연결되어 제2 통과대역을 갖는 제2 연결금속부를 포함하는 제2 금속층을 포함한다.

실시 예에 따른 듀플렉서는, 표준 금속 도파관은 물론 기존의 SIW(기판 도파관) 구조와는 달리, SIW 구조에 새로운 형태로서 버섯구조와 제1 금속층에 슬릿홈을 추가하여 메타재질구조 특성인 CRLH 특성의 왼손법칙 현상 발생에 따른 차단 주파수의 하락에 의한 소형화 구조로서, 소형화 및 경량화를 이룰 수 있는 이점이 있다.

실시 예에 따른 듀플렉서는, 공통부에 연결된 메타재질구조 여파기의 0차 공진으로부터 기인하는 하모닉 성분의 억제를 통해 이웃채널의 통과대역에서의 성능저하를 방지할 수 있으며, 제1 금속층의 슬릿홈을 만들어 차단주파수를 낮추는데 필요한 왼손법칙현상에 필요한 직렬 커패시턴스를 확보할 뿐만 아니라 그에 의한 공진기간의 교차결합을 유도하고 전달영점 형성함으로써 개선된 스커트 특성을 얻을 수 있고 채널간 격리도를 향상시키는 이점이 있다.

도 1은 실시 예에 따른 듀플렉서를 나타낸 결합 사시도이다.
도 2는 도 1에 나타낸 제1, 2 금속층에 대한 결합 사시도이다.
도 3은 도 1에 나타낸 제1 금속층의 상부면을 나타낸 평면도이다.
도 4는 도 2에 나타낸 제2 금속층의 사이즈에 따른 반사손실을 나타낸 그래프이다.
도 5는 도 2에 나타낸 제1, 2 보조 비아의 길이에 따른 반사손실을 나타낸 그래프이다.
도 6은 도 2에 나타낸 제1 유전체층의 유전율 변화에 따른 반사손실을 나타낸 그래프이다.
도 7은 도 2에 나타낸 제2 유전체층의 유전율 변화에 따른 반사손실을 나타낸 그래프이다.
도 8은 도 3에 나타낸 공통부의 제1 아이리스(ai1)의 위치에 따른 반사손을 나타낸 그래프이다.
도 9는 도 3에 나타낸 공통부의 제2 아이리스(ai2)의 위치에 따른 반사손실을 나타낸 그래프이다.
도 10은 도 3에 나타낸 공통부의 제1 아이리스(ai1)의 길이에 따른 반사손을 나타낸 그래프이다.
도 11은 도 3에 나타낸 공통부의 제2 아이리스(ai2)의 길이에 따른 반사손실을 나타낸 그래프이다.
도 12는 본 발명의 일 실시예에 따른 듀플렉서의 최종 성능 결과를 나타내는 그래프이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.

도 1은 실시 예에 따른 듀플렉서를 나타낸 결합 사시도, 도 2는 도 1에 나타낸 제1, 2 금속층에 대한 결합 사시도 및 도 3은 도 1에 나타낸 제1 금속층의 상부면을 나타낸 평면도이다.

실시 예에 따른 듀플렉서는 제1 통과대역(passband)을 갖는 제1 소형 저손실 여파기, 상기 제1 통과대역과 다른 제2 통과대역(passband)을 갖는 제2 소형 저손실 여파기 및 상기 제1, 2 소형 저손실 여파기 사이에 컷오프 주파수를 갖으며, 상기 제1, 2 소형 저손실의 이웃하는 채널 여파기 중 어느 하나에서 불요공진이 발생되지 않도록 0차 공진 필터 특성을 유지하는데 필요한 위상특성을 확보하는 공통부를 포함할 수 있다.

여기서, 상기 제1 소형 저손실 여파기는 상기 제1 통과대역, 예를 들면 X-band(7.3 ~ 7.8 GHz)일 수 있으며, 상기 제2 소형 저손실 여파기는 상기 제2 통과대역, 예를 들면 Ku-band(12.3 ~ 12.8GHz)일 수 있으며, 이에 한정을 두지 않는다.

또한, 상기 컷오프 주파수는 상기 제1 통과대역과 유사한 7 GHz일 수 있으며, 상기 컷오프 주파수보다 높은 주파수를 모두 통과시킬 수 있다.

상기 제1, 2 소형 저손실 여파기는 대역 간 격리도를 고려하며, 통과 대역의 상측, 하측 이후에 전달 영점(transmission zero)을 발생시켜 스커트 특성을 향상시킬 수 있다.

실시 예에 따른 상기 제1, 2 소형 저손실 여파기는 SIW 구조의 CRLH 특성, 즉 오른손 전파 법칙과 왼손 전파 법칙이 결합되며, 직렬 인덕터와 병렬 커패시터는 위상지연(phase delay)을 만드는 오른손 전파 법칙의 요소들이며, 직렬 커패시터와 병렬 인덕터는 위상 선도(phase lead)를 만드는 왼손 전파 법칙의 요소들이다.

마이크로스트립 선로(microstrip line) 상의 오른손 전파 법칙은 자연계에서 흔히 관찰되는 현상이며, 전파의 에너지와 위상의 이동 방향이 동일한 위상을 가져, 여파기의 저역 통과 특성이 이에 해당된다.

왼손 전파 법칙은 직렬 커패시터와 병렬 인덕터의 쌍으로 구현된다. 전파의 에너지와 위상의 이동 방향이 반대의 위상을 가진다.

따라서, 오른손 전파 법칙의 요소들과 왼손 전파 법칙의 요소들이 마이크로스트립 선로 상에 배치되면, 오른손 전파 법칙의 전송 선로에서 생기는 위상 지연이 왼손 전파 법칙에 의한 위상 선도에 의해 서로 상쇄될 수 있다.

즉, 오른손 전파 법칙의 요소들의 공진 주파수와 왼손 전파 법칙의 요소들의 공진 주파수를 동일하게 원하는 대역의 중심에 맞춘다. 이를 균형 조건(Balanced condition)을 만족시킨다고 한다. 주파수는 존재하나 위상과 전파 상수가 0이 되어, 파장과 무관한 공진이 발생하는 ZOR(Zeroth Order Resonance) 현상이 일어난다.

이 경우, 공진 조건은 공진기의 크기와 종속하지 않기 때문에 대역통과 필터의 크기가 0.25λ 이하가 될 수 있다. 또한 인접하는(adjacent) 공진기들이 결합할(couple) 수 있도록 L과 C를 두어 대역폭을 생성할 수 있다.

듀플렉서는 상기 제1, 2 소형 저손실 여파기에서 통과된 주파수 중 상기 컷오프 주파수보다 높은 주파수를 통과시킬 수 있으며, 상기 제1, 2 소형 저손실 여파기 중 제2 소형 저손실 여파기에서 불요공진의 발생을 방지할 수 있다.

우선, 듀플렉서는 유도성 결합(inductive coupling) 구조로 연결될 수 있으며, 메타재질(Metamaterial) 특성을 부여한다.

도 1 내지 도 3을 참조하면, 듀플렉서는 그라운드층(10), 유전체층(20), 제1 금속층(30) 및 제2 금속층(미도시)를 포함할 수 있다.그라운드층(10) 및 제1, 2 금속층(30, 40) 중 적어도 하나는 구리(Cu), 은(Ag), 알루미늄(Al) 및 금(Au) 중 적어도 하나일 수 있으며, 이에 한정을 두지 않는다.

유전체층(20)은 그라운드층(10) 상에 배치되며, 제1, 2 유전체층(22, 24)을 포함할 수 있다.

제1 유전체층(22)은 그라운드층(10) 상에 배치되며, 제2 유전체층(24)은 제1 유전체층(22) 상에 배치된다.

제1, 2 유전체층(22, 24)은 서로 동일한 유전체일 수 있으며, 유전율이 서로 유사한 경우 다른 유전체를 포함할 수 있으며, 이에 한정을 두지 않는다.

즉, 제1 유전체층(22)의 유전율은 제2 유전체층(24)의 유전율 대비 1배 내지 1.2배일 수 있으며, 1배 미만이나 또는 1.25배 보다 큰 경우 입력된 신호에 대한 여파 기능이 저하되거나, 반사 신호에 의한 감쇄율이 증가될 수 있다.

또한, 제1 유전체층(22)의 두께는 제2 유전체층(24)의 두께 대비 1배 내지 2배일 수 있으며, 이와 반대로 제2 유전층(24)의 두께가 제1 유전층(22) 두께 대비 1배 내지 2배일 수 있으며, 이에 한정을 두지 않는다.

또한, 제1, 2 유전체층(22, 24)은 적층 순서에 따라 서로 분리된 것으로 나타내었으나, 하나의 유전체층일 수 있으며, 이에 한정을 두지 않는다.

그리고, 제1, 2 유전체층(22, 24) 사이에는 제2 금속층(40)이 배치될 수 있으며, 제1, 2 유전체층(22, 24) 사이에는 제2 금속층(40)에 의해 공극(미도시)이 형성될 수 있다.

또한, 제1, 2 유전체층(22, 24) 사이에는 제1, 2 유전체층(22, 24)을 결합하기 위한 접착층(미도시)이 형성될 수 있으며, 이에 한정을 두지 않는다.

제1, 2 유전체층(22, 24)에는 제1 금속층(30)과 그라운드층(10)을 연결하는 제1 내지 제5 비아(50 ~ 70) 및 제1, 2 아이리스(ai1, ai2)를 형성하는 제6, 7 비아(80, 90)가 관통할 수 있다.

우선, 제2 금속층(40)은 제1 유전체층(22) 상에 배치되며, 적어도 하나의 연결 금속부(42, 44)가 서로 이격되어 배치될 수 있으며, 이에 한정을 두지 않는다.

상기 연결 금속부(42, 44) 중 임의의 금속부의 사이즈는 다른 임의의 금속부의 사이즈 대비 1배 내지 1.2배일 수 있다.

제2 금속층(40)의 두께는 0.03 mm 내지 0.04 mm일 수 있으며, 제1 금속층(30)와 제1, 2 보조 비아(va1, va2)로 연결되어, 소정의 인덕턴스 값을 가질 수 있다.

제1, 2 보조 비아(va1, va2)의 폭 및 길이는 인덕턴스 값을 결정하는 중요한 요소이며, 제1, 2 비아(50) 중 어느 하나의 길이 대비 0.6배 내지 0.7배의 길이를 가질 수 있다.

또한, 제1, 2 보조 비아(va1, va2)의 길이는 제2 유전체층(24)의 두께와 동일하거나, 두께보다 길게 형성될 수 있으며, 이에 한정을 두지 않는다.

여기서, 제1 금속층(30)은 제1 소형 저손실 여파기가 형성되게 제2 금속층(40)의 제1 연결 금속부(42)와 제1 보조 비아(va1)로 연결되는 제1 금속부(110), 제2 소형 저손실 여파기가 형성되게 제2 금속층(40)의 제2 연결 금속부(44)와 제2 보조 비아(va2)로 연결되는 제2 금속부(120) 및 제1, 2 금속부(110, 120) 사이에 배치되는 공통부(130)를 포함할 수 있다.

실시 예에서, 제1, 2 금속부(110, 120)는 서로 사이즈가 다른 동일 형상을 갖는다.

제1 금속부(110)는 제1 단자부(미도시), 상기 제1 단자부에 입력된 입력 신호 및 출력 신호의 위상을 천이시키는 제1 위상천이부(미도시) 및 상기 제1 위상천이부와 공통부(130) 사이에 제1, 2 비아(50) 및 상기 제1, 2 비아(50) 사이에 제1 보조 비아(va1)를 포함하는 몸체부(미도시)를 포함한다.

제2 금속부(120)는 제2 단자부(미도시), 상기 제2 단자부에 입력된 입력신호 및 출력 신호의 위상을 천이시키는 제2 위상천이부(미도시) 및 상기 제2 위상천이부와 공통부(130) 사이에 제3, 4 비아(60) 및 제3, 4 비아(60) 사이에 제2 보조 비아(va2)를 포함하는 몸체부(미도시)를 포함한다.

여기서, 상기 제1, 2 단자부는 50Ω 내지 75Ω의 전송선로일 수 있으며, 상기 제1, 2 단자부 중 적어도 하나의 폭은 2.4 mm 내지 2.6 mm 일 수 있으며, 이에 한정을 두지 않는다.

제1 내지 제4 비아 중 적어도 하나의 폭은 0.3 mm 내지 1.1 mm일 수 있으며, 상기 복수의 제1 비아홀 중 서로 인접한 제1 비아홀들 사이의 이격거리는 0.6 mm 내지 1.6 mm 일 수 있다.

제1, 2 보조 비아(va1, va2)는 적어도 2이상이며, 제1, 2 보조 비아(va1, va2)의 폭은 0.2 mm 내지 0.5 mm 일 수 있다.

제1, 2 금속부(110, 120)에 형성되며, 제1, 2 보조 비아(va1, va2) 각각의 사이에 형성된 상기 슬릿홈은 서로 이격된 제1, 2 슬릿홈(미도시)을 포함하고, 상기 제1, 2 슬릿홈 사이의 이격거리는 1.6 mm 내지 3.5 mm 일 수 있으며, 이에 한정을 두지 않는다.

공통부(130)는 제3 단자부(100) 및 제3 단자부(100)와 제1, 2 금속부(110, 120)를 제외한 적어도 일측면에 인접하게 그라운드층(10)과 연결된 복수의 제5 비아(80), 제1 비아(50)로부터 제1 방향으로 이격되어 상기 제1 방향과 직교하는 제2 방향으로 그라운드층(10)과 연결된 복수의 제6 비아(80) 및 제4 비아(60)로부터 상기 제1 방향과 반대되는 제3 방향으로 이격되어 상기 제3 방향과 직교하는 제4 방향으로 그라운드층(10)과 연결된 복수의 제7 비아(90)가 형성된 공통몸체부(미도시)를 포함한다.

상기 복수의 제5 비아(70) 중 서로 인접한 제5 비아 사이의 간격은, 0.5 nm 내지 0.8 nm 일 수 있으며, 상기 복수의 제5 비아(70) 중 적어도 하나의 폭은, 0.4nm 내지 0.6 nm 일 수 있다.

상기 복수의 제6 비아(80)는 제1 아이리스(ai1)을 형성하며, 제1 비아(50)로부터 상기 제1 방향으로 6 nm 내지 7 nm 이격되게 형성될 수 있다.

또한, 상기 복수의 제6 비아(80)는, 상기 제2 방향으로 4.5 nm 내지 5.5 nm의 길이로 형성될 수 있다.

상기 복수의 제7 비아(90)는 제2 아이리스(ai2)를 형성하며, 제4 비아(60)로부터 상기 제3 방향으로 1.8 nm 내지 2.5nm 이격되게 형성되며, 상기 제4 방향으로 1.8 nm 내지 2.5nm 의 길이로 형성될 수 있다.

도 4는 도 2에 나타낸 제2 금속층의 사이즈에 따른 반사손실을 나타낸 그래프 및 도 5는 도 2에 나타낸 제1, 2 보조 비아의 길이에 따른 반사손실을 나타낸 그래프이다.

도 4를 참조하면, 제1, 2 소형 저손실 여파기의 제1, 2 연결금속부(42, 44)는 가로 길이 및 세로 길이에 따라 공진 대역을 가변시킬 수 있다.

도 4에 나타낸 제1, 2 연결금속부(42, 44)는 가로 길이 및 세로 길이가 서로 동일한 것으로 나타내며, 제1, 2 연결금속부(42, 44)는 가로 길이 및 세로 길이, 즉 사이즈가 커질수록 공진대역이 낮아지는 것을 알 수 있다.

예를 들면, 제1, 2 연결금속부(42, 44)의 가로 길이 및 세로 길이가 0.5 mm 인 경우 공진 대역은 13 GHz 내지 14 GHz 이며, 제1, 2 연결금속부(42, 44)의 가로 길이 및 세로 길이가 1.8 mm 인 경우 공진 대역은 7 GHz 내지 8 GHz 이다.

도 5를 참조하면, 제1, 2 소형 저손실 여파기의 제1, 2 보조비아(va1, va2) 는 제1, 2 금속층(30, 40)을 연결하는 길이에 따라 공진 대역을 가변시킬 수 있다.

즉, 도 5에 나타낸 바와 같이, 제1, 2 보조비아(va1, va2)의 길이는 제1, 2 연결금속부(42, 44)의 가로 길이 및 세로 길이와 동일하게 공진 대역을 가변시키는 것을 알 수 있다.

제1, 2 보조비아(va1, va2)는 길이가 길어질수록 공진 대역이 낮아지며, 제1, 2 연결금속부(42, 44)의 가로 길이 및 세로 길이가 길어질수록 공진 대역이 낮아지는 것과 동일하다.

예를 들면, 제1, 2 보조비아(va1, va2)의 길이가 0.5 mm 인 경우 공진 대역은 12 GHz 내지 13 GHz 이며, 제1, 2 보조비아(va1, va2)의 길이가 1.5 mm 인 경우 공진 대역은 3 GHz 내지 4 GHz 이다.

즉, 도 4 및 도 5에 나타낸 것과 같이, 제1, 2 연결금속부(42, 44) 및 제1, 2 보조비아(va1, va2)는 사이즈를 조절하여 사용자가 원하는 주파수를 통과시킬 수 있는 여파기를 제작하기 용이한 이점이 있다.

도 6은 도 2에 나타낸 제1 유전체층의 유전율 변화에 따른 반사손실을 나타낸 그래프 및 도 7은 도 2에 나타낸 제2 유전체층의 유전율 변화에 따른 반사손실을 나타낸 그래프이다.

도 6 및 도 7은 X-band 에 사용되는 제1 소형 저손실 여파기(110)로 실험을 한 그래프이며, Ku-band 에 사용되는 제2 소형 저손실 여파기(120)인 경우, 제1, 2 유전체층(22, 24)의 유전율은 후술하는 유전율과 다를 수 있으며, 이에 한정을 두지 않는다.

즉, 도 6은 제2 유전체층(24)의 유전율(permittivity)을 3.55의 Rosers 기판으로 고정한 상태에서, 제1 유전체층(22)의 유전율(permittivity)을 3, 3.5 및 4로 가변시켜 실험한 반사손실을 나타낸다.

또한, 도 7은 도 6과 반대로, 제1 유전체층(22)의 유전율(permittivity)을 3.55의 Rosers 기판으로 고정한 상태에서, 제2 유전체층(24)의 유전율(permittivity)을 3, 3.5 및 4로 가변시켜 실험한 반사손실을 나타낸다.

도 6 및 도 7에 나타낸 바와 같이, 제1, 2 유전체층(22, 24)은 서로 유전율이 3 내지 4인 경우에, X-band(7.3 ~ 7.8 GHz)를 통과시키기 용이한, 6.8 GHz 내지 8 GHz에서 반사손실이 가장 낮음으로써, 결과적으로 6.8 GHz 내지 8 GHz을 공진 대역으로 가질 수 있음을 알 수 있다.

도 8은 도 3에 나타낸 공통부의 제1 아이리스(ai1)의 위치에 따른 반사손을 나타낸 그래프 및 도 9는 도 3에 나타낸 공통부의 제2 아이리스(ai2)의 위치에 따른 반사손실을 나타낸 그래프이다.

도 8은 복수의 제6 비아(80)를 포함하는 제1 아이리스(ai1)이 제1 방향으로 이격된 이격거리에 따른 반사손실을 나타낸다.

여기서, 복수의 제7 비아(90)를 포함하는 제2 아이리스(ai2)는 제3 방향으로 이격되지 않는 것으로 설명한다.

즉, 제2 아이리스(ai2)는 제4 비아(60)와 동일 선상에 배치된다.

이때, 제1 아이리스(ai1)는 제1 비아(50)로부터 제1 방향으로 6.8 mm 인 경우 7GHz 내지 8GHz 사이에서 반사손실이 가장 낮은 것을 알 수 있다.

즉, 제1 아이리스(ai1)는 제1 비아(50)로부터 2.8mm 이거나, 10.8mm 이격된 경우 반사 손실이 6.8mm 인경우보다 크게 나타남을 알 수 있다.

도 9는 복수의 제7 비아(90)를 포함하는 제2 아이리스(ai2)가 제3 방향으로 이격된 이격거리에 따른 반사손실을 나타낸다.

여기서, 제1 아이리스(ai1)는 도 8에 나타낸 바와 같이 반사 손실이 가장 낮은 6.8mm 로 이격된 것으로 고정한다.

도 9에 나타낸 바와 같이, 제2 아이리스(ai2)는 제4 비아(60)로부터 0mm 로 이격된 경우에 반사손실이 가장 낮은 것을 알 수 있다.

도 8 및 도 9를 종합하면, 제1, 2 아이리스(ai1, ai2) 각각은 6.8 mm, 0mm 인 경우, 제1, 2 소형 저손실 여파기(110, 120)에서 통과된 주파수에 대하여 반사손실이 -15dB이하로 낮아지는 것으로 확인할 수 있다.

도 10은 도 3에 나타낸 공통부의 제1 아이리스(ai1)의 길이에 따른 반사손을 나타낸 그래프 및 도 11은 도 3에 나타낸 공통부의 제2 아이리스(ai2)의 길이에 따른 반사손실을 나타낸 그래프이다.

도 10 및 도 11은 도 8 및 도 9에 나타낸 제1, 2 아이리스(ai1, ai2)의 이격거리와 다르게, 제1, 2 아이리스(ai1, ai2)의 길이에 따른 반사손실을 나타낸다.

도 10은 복수의 제6 비아(80)를 포함하는 제1 아이리스(ai1)가 제2 방향으로 연장된 길이에 따른 반사손실을 나타내며, 도 11은 복수의 제7 비아(90)를 포함하는 제2 아이리스(ai2)가 제4 방향으로 연장된 길이에 따른 반사손실을 나타낸다.

도 10에 나타낸 제1 아이리스(ai1)는 제2 아이리스(ai2)의 길이가 2.3mm로 고정된 상태에서, 제1 아리이스(ai1)의 길이를 변화시킨다.

즉, 제1 아이리스(ai1)는 5 mm인 경우에 반사손실이 가장 낮음을 알 수 있으며, 5mm 보다 길거나 짧은 경우 제1 소형 저손실 여파기(110)에서 통과된 주파수에 대한 반사손실이 5mm 인 경우의 반사손실보다 높은 것을 알 수 있다.

도 11에 나타낸 제2 아이리스(ai2)는 제1 아이리스(ai1)의 길이가 5mm, 즉 도 10에서 반사손실이 가장 낮게 나타낸 길이로 고정된 상태에서, 제2 아리이스(ai2)의 길이를 변화시킨다.

이때, 도 11에 나타낸 제2 아이리스(ai2)는 길이가 2.3mm 인 경우에 반사손실이 가장 낮은 것을 알 수 있으며, 2.3mm 보다 길거나 짧은 경우 제2 소형 저손실 여파기(120)에서 통과된 주파수에 대한 반사손실이 2.3mm 인 경우의 반사손실보다 높은 것을 알 수 있다.

즉, 도 8 내지 도 11에 나타낸 듀플렉서는 제1, 2 소형 저손실 여파기(110, 120)에서 통과된 주파수에 대한 반사손실을 최소화 할 수 있도록, 공통부(130)의 제1, 2 아이리스(ai1, ai2)의 위치 및 길이를 조절하도록 함으로써, 송수신 특성이 증대되는 이점이 있다.

도 12는 본 발명의 일 실시예에 따른 듀플렉서의 최종 성능 결과를 나타내는 그래프이다.

도 12에 도시한 바와 같이, 본 발명에 따른 듀플렉서는 X밴드(7.2~7.9GHz)와 Ku밴드(12.25GHz~12.75GHz)에서 -10dB 이하의 반사손실(S₁₁) 및 -1dB 이하의 삽입손실(S₂₁, S₃₁)의 우수한 성능을 나타내는 것을 확인할 수 있다.

이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.

또한, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 상세한 설명에서 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

그라운드층(ground layer);
상기 그라운드층 상에 유전체층(dielectric layer);
상기 유전체층 상에 배치되며, 상기 그라운드층과 서로 평행하게 배치된 제1, 2 비아로 연결된 제1 금속부, 상기 그라운드층과 서로 평행하게 배치된 제3, 4 비아로 연결된 제2 금속부 및 상기 제1, 2 금속부 사이에 배치된 공통부를 포함하는 제1 금속층; 및
상기 유전체층 내부에 배치되며, 상기 제1 금속부와 제1 보조비아로 연결되어 제1 통과대역을 갖는 제1 연결금속부 및 상기 제2 금속부와 제2 보조비아로 연결되어 제2 통과대역을 갖는 제2 연결금속부를 포함하는 제2 금속층;을 포함하는 듀플렉서.
제1 항에 있어서,
상기 그라운드층, 및 상기 제1, 2 금속층 중 적어도 하나는,
구리, 은, 알루미늄 및 금 중 적어도 하나를 포함하는 듀플렉서.
제1 항에 있어서,
상기 유전체층은,
상기 그라운드층 상에 배치된 제1 유전체층; 및
상기 제1 유전체층 상에 배치된 제2 유전체층을 포함하고,
상기 제2 유전체층과 비교시에 유전율은 1배 내지 1.25배 또는 동일하며, 두께는 1배 내지 2배인 유전체를 포함하는 듀플렉서.
제3 항에 있어서,
상기 제1, 2 유전체층 사이에는,
공극이 형성된 듀플렉서.
제3 항에 있어서,
상기 유전체층은,
상기 제1, 2 유전체층 사이에 배치된 접착층;을 포함하는 듀플렉서.
제3 항에 있어서,
상기 제1, 2 유전체층 사이에는,
상기 제2 금속층이 배치된 듀플렉서.
제1 항에 있어서,
상기 제1 금속부는,
제1 단자부;
폭 2.4mm 내지 2.6mm를 갖는 상기 제1 단자부에 입력된 입력 신호 및 출력 신호의 위상을 천이시키는 제1 위상천이부; 및
상기 제1 위상천이부와 상기 공통부 사이에 상기 제1 비아를 포함하는 제1 비아열, 상기 제1 비아열과 평행하며 상기 제2 비아를 포함하는 제2 비아열 및 상기 제1, 2 비아열 사이에 상기 제1 보조비아를 포함하는 제1 보조비아열이 형성된 몸체부;를 포함하는 듀플렉서.
제7 항에 있어서,
상기 제1 비아열은,
복수의 제1 비아홀에 복수의 제1 비아가 배치되며,
상기 제2 비아열은,
복수의 제2 비아홀에 복수의 제2 비아가 배치되며,
상기 제1, 2 비아홀 중 적어도 하나의 폭은,
0.3 mm 내지 1.1 mm 이며, 제1 비아홀 중 서로 인접한 제1 비아홀들 사이의 이격거리는 0.6mm 내지 1.6mm 인 듀플렉서.
제7 항에 있어서,
상기 제1 보조비아열은,
적어도 2 이상의 제1 보조비아홀에 적어도 2 이상의 제1 보조비아가 배치되며, 상기 제1 보조비아홀의 폭은 0.2 mm 내지 0.5 mm 이고,
상기 몸체부는,
적어도 2 이상의 제1 보조비아홀 중 서로 인접한 제1 보조비아홀들 사이에 1.6 mm 내지 3.5mm 거리로 이격된 제1, 2 슬릿홈을 포함한 슬릿홈이 형성된 듀플렉서.
제1 항에 있어서,
상기 제1, 2 연결금속부는,
상기 제1, 2 금속부와 중첩되며,
상기 제 1,2 연결금속부 중 적어도 하나의 두께는 0.03mm 내지 0.04mm 인 듀플렉서.
제1 항에 있어서,
상기 제1, 2 보조비아 중 적어도 하나의 길이는,
상기 제1 내지 제4 비아 중 어느 하나의 길이 대비 0.6배 내지 0.7배인 듀플렉서.
제1 항에 있어서,
상기 제2 금속부는,
제2 단자부;
폭 2.4mm 내지 2.6mm를 갖는 상기 제2 단자부에 입력된 입력 신호 및 출력 신호의 위상을 천이시키는 제2 위상천이부; 및
상기 제2 위상천이부와 상기 공통부 사이에 상기 제3 비아를 포함하는 제3 비아열, 상기 제3 비아열과 평행하며 상기 제4 비아를 포함하는 제4 비아열 및 상기 제3, 4 비아열 사이에 상기 제2 보조비아를 포함하는 제2 보조비아열이 형성된 몸체부;를 포함하는 듀플렉서.
제12 항에 있어서,
상기 제3 비아열은,
복수의 제3 비아홀에 복수의 제3 비아가 배치되며,
상기 제4 비아열은,
복수의 제4 비아홀에 복수의 제4 비아가 배치되며,
상기 제3, 4 비아홀 중 적어도 하나의 폭은,
0.6 mm 내지 1.1 mm 이며, 제3 비아홀 중 서로 인접한 제3 비아홀들 사이의 이격거리는 0.8mm 내지 1.6mm 인 듀플렉서.
제12 항에 있어서,
상기 제2 보조비아열은,
적어도 2 이상의 제2 보조비아홀에 적어도 2 이상의 제2 보조비아가 배치되며,
상기 제2 보조비아홀의 폭은,
0.2 mm 내지 0.5 mm 이고,
상기 몸체부는,
적어도 2 이상의 제2 보조비아홀 중 서로 인접한 제2 보조비아홀들 사이에 2 mm 내지 3.5mm 거리로 이격된 제3, 4 슬릿홈을 포함한 슬릿홈이 형성된 듀플렉서.
제1 항에 있어서,
상기 공통부는,
제3 단자부; 및
상기 제3 단자부 및 상기 제1, 2 금속부를 제외한 적어도 일측면에 인접하게 상기 그라운드층과 연결된 복수의 제5 비아, 상기 제1 비아로부터 제1 방향으로 이격되어 상기 제1 방향과 직교하는 제2 방향으로 상기 그라운드층과 연결된 복수의 제6 비아 및 상기 제4 비아로부터 상기 제1 방향과 반대되는 제3 방향으로 이격되어 상기 제3 방향과 직교하는 제4 방향으로 상기 그라운드층과 연결된 복수의 제7 비아가 형성된 공통몸체부;를 포함하는 듀플렉서.
제15 항에 있어서,
상기 복수의 제5 비아 중 서로 인접한 제5 비아 사이의 간격은,
0.5 nm 내지 0.8 nm이고,
상기 복수의 제 5 비아 중 적어도 하나의 폭은,
0.4nm 내지 0.6nm 인 듀플렉서
제15 항에 있어서,
상기 복수의 제6 비아는,
상기 제1 비아로부터 상기 제1 방향으로 6 nm 내지 7 nm 이격되게 형성 되었고,
상기 제 2 방향으로 4.5 nm 내지 5.5 nm의 길이로 형성된 듀플렉서
제15 항에 있어서,
상기 복수의 제7 비아는,
상기 제4 비아로부터 상기 제3 방향으로 1.8 nm 내지 2.5nm 이격되게 형성 되고,
상기 제 4 방향으로 1.8nm 내지 2.5nm 의 길이로 형성된 듀플렉서.