JP2021132510A - 並列運転電源装置 - Google Patents

Abstract

【課題】低コストで入力電圧を安定させることができる並列運転電源装置を提供する。【解決手段】並列運転電源装置は、３相３線電源にＹ結線で接続され、中性点用端子が共通接続された３個の電力制御装置と、前記３個の電力制御装置の各入力端子と前記中性点用端子間に接続され、各入力端子間の入力電圧の変動を抑制して該入力電圧をバランスさせる外部バランス回路とを備えている。前記外部バランス回路は、入力電流を全波整流後、突入電流防止抵抗を介して充電するコンデンサと、このコンデンサの両端に接続され、前記コンデンサの充電電荷を放電する放電用抵抗とを備えている。【選択図】図１

Description

この発明は、特に中性点接続なしの３相３線電源にＹ結線で接続され、３相電源と直流負荷の間に３台の電源制御装置を並列接続して並列運転を行う並列運転電源装置に関する。

３相電源により直流負荷を駆動する場合、３相電源にＡＣ−ＤＣ変換を行う３台の電源制御装置を接続する。電源がΔ結線又はＹ結線の３相３線電源である場合は、Ｒ（第１相）、Ｓ（第２相）、Ｔ（第３相）電源端子を、電源制御装置のＲ、Ｓ、Ｔの各端子に接続する。また、電源がＹ結線の３相４線電源である場合は、Ｒ、Ｓ、Ｔ電源端子を、電源制御装置のＲ、Ｓ、Ｔの各端子に接続し、Ｎ（中性相）電源端子を電源制御装置の中性用端子に接続する。

このような３相電源の接続法において、電源がＹ結線の３相４線電源である場合には、中性相のＮ電源端子が３台の電源制御装置の中性用端子に接続されるため、３台の電源制御装置の入力側においての各相電圧は安定する。仮に、いずれかの電源制御装置の入力インピーダンスが変化して入力相電流が増えたとしても、入力相電圧は変動しない。このため、内部電圧の制御破綻に至らない。ところが、低圧線などでは、結線を容易にするため、電源としてＹ結線の３相３線電源を使用する場合がある。この３相３線電源を用いる方式では、電源側に中性相のＮ電源端子がない。この方式では、電源系統は一箇所で接地されるが、Ｎ電源端子の保護接地導体は供給されず、電源制御装置側の接地は系統の接地とは独立して行なわれる。この方式は、電源システムにおいてＴＴ方式（中性線無）と称され、日本、ベルギー、スイス、ニュージーランド、ノルウエー等で採用されている（非特許文献１）。

このため、上記ＴＴ方式では、３台の電源制御装置の中性用端子はそれぞれ共通に接続される。

しかし、上記のＴＴ方式では各電源制御装置の入力電圧が不安定になる問題がある。
例えば、いずれかの電源制御装置の入力インピーダンスが変化して、その電源制御装置の入力電流が変化すると、入力電圧も変化する。このような不平衡な状態は、安定化に遷移せず、より一層不平衡となる状態、つまり、各電源制御装置の入力電圧の差が大きくなる方向に遷移する可能性がある。これは、３台の電源制御装置が相互に調整することなく各々独立に制御を行うことに原因がある。そして、不平衡状態が進行すると、いずれかの電源制御装置の入力電圧（相電圧）が極端に大きくなり、装置の入力電圧と内部電圧が異常状態となって、電源制御装置側において安全確保のために設けられている遮断スイッチが解列して運転停止となる。また、それ以降は、装置入力電圧と内部電圧が正常状態にならない限り、電源制御装置の再運転がされなくなる。

このような問題を解消するために、各電源制御装置間に通信手段（ＣＰＵとソフトウエア）を設け、相間通信により各電源制御装置の制御を調整することで電流バランスが崩れることを防止する提案がなされている（例えば特許文献１）。この方式では、各電源制御装置間の不平衡が生じても、制御情報がすべての電源制御装置で共有され、調整されるため、平衡状態に戻す修正が可能であり、結果として安定な制御を行うことが出来る。

https://www.techspire.co.jp/images/lucas-nuelle/UniTrain-I_SO4204-4M.pdf

特開２０１７−２２５２１４号公報

しかしながら、各電源制御装置間の通信によって、各相の制御情報を共有し調整する構成では次の問題がある。

第１に、通信手段を含む回路には必然的に制御遅れがあり、且つ、それらの制御遅れは各相で一定でない。このため、各相の入力電圧を安定させることが困難である。第２に通信手段を高速制御するためのＣＰＵとソフトウエアを組み込む必要があり、高コストとなる。

そこで、この発明は、低コストで入力電圧を安定させることができる並列運転電源装置を提供することを目的とする。

この発明の並列運転電源装置は、
中性点接続なしの３相３線電源にＹ結線で接続され、中性点用端子が共通接続されて装置側中性点電位が得られるようにした３個の電力制御装置を備える。

前記３個の電力制御装置のそれぞれは、入力電圧と入力電流の位相を同相にして力率を改善する力率改善回路と、力率改善された電流をスイッチングして所定の電流を出力するＤＣ−ＤＣコンバータとを備える。

並列運転電源装置は、さらに、前記３個の電力制御装置の各入力端子と前記中性点用端子間に接続され、各入力端子間の入力電圧の変動を抑制して該入力電圧をバランスさせる外部バランス回路を備えている。

前記外部バランス回路は、入力電流を整流後、突入電流防止抵抗を介して充電するコンデンサと、前記コンデンサの両端にスイッチ部を介して接続される放電用抵抗とを備えている。

また、前記外部バランス回路は、前記各入力端子を抵抗を介して接続することで電源側中性点電位を得る電源側中性点電位抽出部と、前記電源側中性点電位と前記装置側中性点電位との電位差を一定電圧と比較し、前記電位差に応じて前記スイッチ部をオンし、前記コンデンサの充電電荷を前記放電用抵抗で放電する比較器と、を備えている。

入力電流は、３個の電力制御装置に入力し、外部バランス回路にも入力する。

各電力制御装置では、力率改善回路によって、入力電流と入力電圧の位相が同じになるように制御される。力率改善回路の出力側には、平滑コンデンサが設けられ、電力形態がＤＣに変換される。電力変換されたＤＣ電力はＤＣ−ＤＣコンバータ回路でスイッチング制御され、所定のＤＣ電圧に変換されて負荷に供給される。

外部バランス回路は、前記３個の電力制御装置の外部回路として設けられる。外部バランス回路は、各相の入力電流をコンデンサに充電する。

外部バランス回路は、前記３個の電力制御装置の各入力端子と前記中性点用端子間に接続されるため、安定な平衡状態では各相の入力電圧に対してコンデンサの充電電圧は安定した電圧となる。外部バランス回路は、電源側中性点電位と装置側中性点電位との電位差を一定電圧と比較し、前記電位差に応じてスイッチ部をオンする。

すなわち、何らかの原因である相の入力電流の振幅が大きくなりその相の入力電圧が低下すると、装置側中性点電位の変動振幅が増大し、電源側中性点電位と装置側中性点電位の電位差が一定電圧を超える。このとき、コンデンサに並列的に接続されている放電用抵抗により、コンデンサの充電電荷が放電される。電源側中性点電位と装置側中性点電位の電位差が一定電圧の範囲内になると、スイッチ部がオフして放電が停止する。

以上の動作により、いずれかの相の電力制御装置が平衡状態から逸脱してその相の入力電流が増大する不平衡な状態になって、電源側中性点電位と装置側中性点電位との電位差が一定電圧を超えてコンデンサの充電電圧が所定以上に大きくなると、スイッチ部がオンしてコンデンサ充電電荷が放電される。これにより、増大した分の入力電流はコンデンサへの充電電流となり、当該の相の入力電流の増大分をコンデンサで吸収することが出来る。

なお、コンデンサには上記の不平衡時にのみスイッチ部を介して放電する放電用抵抗が並列的に接続されるが、装置停止時のような非常時などには強制的にコンデンサが放電される必要がある。そこで、このような場合に対処するため、コンデンサに並列に非常時放電用抵抗を接続する。ただし、非常時の放電は急速に行う必要がないため、この非常時放電用抵抗は大きな値で良い。したがって、平衡状態の時の通常時には、この非常時放電用抵抗による放電を一定量以下に抑えることが出来る。

以上のような動作で、各相の入力電圧の安定化が実現される。

この発明によれば、通信手段を設けず、コンデンサと放電用抵抗等で構成できる外部回路で、入力電圧を安定化させることが出来るから、低コストとなる。

本発明の実施形態の並列運転電源装置の結線図を示す。 電源制御装置１Ｒ、１Ｓ、１Ｔの回路図を示す。 電源制御装置１Ｒ内に設けられているフィードバック制御回路１２Ｒの回路図を示す。 この発明の第１の実施形態の外部バランス回路の回路図を示す。 外部バランス回路のスイッチ部の動作を示す。 この発明の第２の実施形態の外部バランス回路の回路図を示す。

図１は、本発明の実施形態の３相並列運転電源装置の結線図を示す。また、図２は、電源制御装置１Ｒ、１Ｓ、１Ｔの回路図である。

この電源装置では、３相３線電源であるＡＣ４００Ｖ系電源のＹ結線ＲＳＴ電源端子に対し、３台の電源制御装置１Ｒ、１Ｓ、１Ｔの入力端子がＹ接続される。電源システムは、電源側（系統側）に中性相のＮ電源端子がないＴＴ方式（中性線無）である。

すなわち、電源側のＲ端子は電源制御装置１Ｒの端子ＴＢ１に接続される。電源側のＳ端子は電源制御装置１Ｓの端子ＴＢ１に接続される。電源側のＴ端子は電源制御装置１Ｔの端子ＴＢ１に接続される。中性相のＮ電源端子は電源側から供給されず、電源制御装置１Ｒ、１Ｓ、１Ｔの中性点用端子ＴＢ２は中性線５により相互に接続されている。各電源装置の出力は並列接続して出力電流を合流し、負荷２に供給する。

各電源制御装置１Ｒ、１Ｓ、１Ｔは、ＡＣ−ＤＣ変換を行って電流制御を行うため、整流回路を含む力率改善コンバータ部（力率改善回路）１０Ｒ、１０Ｓ、１０ＴとＤＣ−ＤＣコンバータ部１１Ｒ、１１Ｓ、１１Ｔと、フィードバック制御回路１２Ｒ、１２Ｓ、１２Ｔとを含む。

各電源制御装置１Ｒ、１Ｓ、１Ｔは、それぞれ出力電流Ｉоを検出する出力電流検出器３Ｒ、３Ｓ、３Ｔと、出力電圧Ｖоを検出する出力電圧検出器４Ｒ、４Ｓ、４Ｔとを備えている。

図３は、電源制御装置１Ｒ内に設けられているフィードバック制御回路１２Ｒの回路図である。なお、電源制御装置１Ｓ、１Ｔ内に設けられているフィードバック制御回路１２Ｓ、１２Ｔは、フィードバック制御回路１２Ｒと同じ構成であるため、以下、フィードバック制御回路１２Ｒについてのみ説明する。

フィードバック制御回路１２Ｒは、３相並列運転電源装置の出力電圧Ｖｏが予め設定した基準電圧ＶＲＥＦとなるようにフィードバック制御を行う。フィードバック制御回路１２Ｒは、電流制御指令値回路１２０ＲとＰＷＭ制御回路１３０Ｒとを備える。なお、フィードバック制御回路１２Ｓは、電流制御指令値回路１２０ＳとＰＷＭ制御回路１３０Ｓとを備え、フィードバック制御回路１２Ｔは、電流制御指令値回路１２０ＴとＰＷＭ制御回路１３０Ｔとを備えている。

電流制御指令値回路１２０Ｒは、前記基準電圧ＶＲＥＦと前記出力電圧Ｖｏとの差に対応する電圧を前記出力電流Ｉｏに対する電流制御指令値として出力する。

ＰＷＭ制御回路１３０Ｒは、電流制御指令値と出力電流Ｉｏの差から電流制御値を演算し、これに基づいてスイッチング素子を駆動するＰＷＭ信号を生成する。

電流制御指令値回路１２０Ｒは、基準電圧ＶＲＥＦ設定部１２０と、第１エラー検出部１２１と、第１ゲイン制御部１２２と、抵抗分圧回路１２３とを備える。

ＰＷＭ制御回路１３０Ｒは、第２エラー検出部１３０と、第２ゲイン制御部１３１と、ＰＷＭ制御部１３２と、鋸歯状波発生回路１３３と、スイッチング制御部１３４とを備える。

電流制御指令値回路１２０Ｒにおいて、第１エラー検出部１２１は、出力電圧検出器４Ｒで検出した出力電圧Ｖｏに対応する電圧と基準電圧ＶＲＥＦとを比較し、その差電圧を検出する。第１ゲイン制御部１２２は、前記差電圧を適切なゲインで増幅し、Ｖｉ＿ＲＥＦ＿１として出力する。

抵抗分圧回路１２３は、前記Ｖｉ＿ＲＥＦ＿１を抵抗ＲａとＲｂで分圧する。この分圧した電圧は電流制御指令値に対応したものとなる。電源制御装置１Ｓ、１Ｔのフィードバック制御回路１２Ｓ、１２Ｔにおいても同様にＶｉ＿ＲＥＦ＿２、Ｖｉ＿ＲＥＦ＿３が抵抗ＲａとＲｂで分圧される。

ＰＷＭ制御回路１３０Ｒにおいて、第２エラー検出部１３０は、Ｖｉ＿ＲＥＦ＿１の抵抗分圧値と、出力電流検出器３Ｒで検出した出力電流Ｉｏに対応する電圧Ｖｉ＿ＤＥＴとを比較し、その差電圧を検出する。第２ゲイン制御部１３１は、前記差電圧を適切なゲインで増幅し、電流制御値Ｖｉ＿Ｃとして出力する。

電流制御値Ｖｉ＿Ｃは、ＰＷＭ制御部１３２に出力される。ＰＷＭ制御部１３２には、鋸歯状波発生回路１３３から鋸歯状波が入力する。ＰＷＭ制御部１３２は、前記電流制御値Ｖｉ＿Ｃと前記鋸歯状波とを比較してＰＷＭ制御信号を出力する。スイッチング制御部１３４は、前記ＰＷＭ制御信号に応じてＤＣ−ＤＣコンバータ部１１Ｒのスイッチング素子のスイッチング周波数を変動させる。

以上のフィードバック制御回路１２Ｒは以下のように動作する。

出力電圧Ｖｏが基準電圧ＶＲＥＦから下降すると、第２ゲイン制御部１３１の出力である電流制御値Ｖｉ＿Ｃが大きくなり、出力電流Ｉｏを大きくするようにＰＷＭ制御信号が制御される。出力電流Ｉｏが大きくなると負荷に加わる出力電圧Ｖｏが上昇しようとする。また、出力電圧Ｖｏが基準電圧ＶＲＥＦから上昇すると、第２ゲイン制御部１３１の出力である電流制御値Ｖｉ＿Ｃが小さくなり、出力電流Ｉｏを小さくするようにＰＷＭ制御信号が制御される。出力電流Ｉｏが小さくなると負荷に加わる出力電圧Ｖｏが下降しようとする。このようにして、電源制御装置１Ｒにおいては、フィードバック制御回路１２Ｒによる出力電圧が基準電圧ＶＲＥＦに安定するように動作する。電源制御装置１Ｓ、電源制御装置１Ｔにおいても上記と同様な動作が行われる。

本実施形態では、図１に示すように、外部バランス回路６が設けられる。外部バランス回路６は、電源制御装置１Ｒ、１Ｓ、１Ｔの外部回路として、Ｙ結線ＲＳＴ電源端子と、中性線５との間に設けられている。中性線５は、電源制御装置１Ｒ、１Ｓ、１Ｔの中性点用端子ＴＢ２、ＴＢ２、ＴＢ２を共通接続したものである。中性線５の電位は装置側中性点電位Ａとなる。電源側のＲ端子からの入力電流ｉＲは、電源制御装置１Ｒと外部バランス回路６に入力する。外部バランス回路６への入力電流ｉＲは、図の点線で示す経路で、外部バランス回路６内に設けられるコンデンサを充電する。電源側のＳ端子からの入力電流ｉＳ、電源側のＴ端子からの入力電流ｉＴについても上記と同様である。

図４は、この発明の第１の実施形態の外部バランス回路の回路図である。

外部バランス回路６は、３台の電源制御装置１Ｒ、１Ｓ、１Ｔからの電流を全波整流するダイオードＤ１、Ｄ２と、ダイオードＤ１のカソード側と、ダイオードＤ２のアノード側にそれぞれ接続される突入電流防止抵抗Ｒ１、Ｒ３と、突入電流防止抵抗Ｒ１、Ｒ３に接続される平滑用のコンデンサＣ１、Ｃ２と、コンデンサＣ１、Ｃ２それぞれの両端に接続される非常時放電用抵抗Ｒ２、Ｒ４とを備えている。

なお、ダイオードＤ１とダイオードＤ２は、電源端子Ｒ、Ｓ、Ｔからの各相毎に全波整流を行う。突入電流防止抵抗Ｒ１、Ｒ３は、コンデンサＣ１、Ｃ２に突入電流が流れるのを防止する。コンデンサＣ１、Ｃ２は、入力電流を充電する。非常時放電用抵抗Ｒ２、Ｒ４は、抵抗値が大きく、通常の平衡状態ではコンデンサＣ１、Ｃ２からの放電電流は極めて小さい。

外部バランス回路６は、電源端子Ｒ、Ｓ、Ｔに第１の端子が接続され、第２の端子が共通に接続される入力抵抗Ｒ５、Ｒ６、Ｒ７からなる電源側中性点電位抽出部を備えている。入力抵抗Ｒ５、Ｒ６、Ｒ７の抵抗値はすべて等しい。入力抵抗Ｒ５、Ｒ６、Ｒ７の第２の端子が共通接続されることで、この共通接続部の電位は、電源側中性点電位Ｂとなる。また、外部バランス回路６は、これらの入力抵抗Ｒ５、Ｒ６、Ｒ７の第２の端子が第１入力端子に接続され、前記中性線５が第２入力端子に接続される比較器ＣＰを備えている。また、外部バランス回路６は、前記比較器ＣＰの出力によりオン又はオフするスイッチ部ＳＷ１、ＳＷ２を備えている。また、外部バランス回路６は、前記スイッチ部ＳＷ１、ＳＷ２に直列接続される放電用抵抗Ｒ８、Ｒ９を備えている。放電用抵抗Ｒ８は、スイッチ部ＳＷ１を介してコンデンサＣ１に並列的に接続され、放電用抵抗Ｒ９は、スイッチ部ＳＷ２を介してコンデンサＣ２に並列的に接続されている。放電用抵抗Ｒ８、Ｒ９は、非常時放電用抵抗Ｒ２、Ｒ４に比較して抵抗値が一桁以上に小さく、スイッチ部ＳＷ１、ＳＷ２のオン時のコンデンサＣ１、Ｃ２からの放電電流は大きい。

図５は、外部バランス回路のスイッチ部ＳＷ１、ＳＷ２の動作を示す。同図を参照してスイッチ部ＳＷ１、ＳＷ２の動作を説明する。前記比較器ＣＰでは、前記電源側中性点電位Ｂと前記装置側中性点電位Ａとの電位差を一定電圧と比較する。図５において、Ｖｍａｘ、Ｖｍｉｎを一定電圧とする。Ｖｍａｘは０Ｖより大きく、Ｖｍｉｎは０Ｖより小さいものとする。比較器ＣＰは、中性線５の電位である装置側中性点電位Ａと電源側中性点電位Ｂとの差電圧ＶＡＢ（＝ＶＢ−ＶＡ）を一定電圧Ｖｍａｘ、Ｖｍｉｎと比較し、以下のようにスイッチ部ＳＷ１、ＳＷ２をオンする信号を出力する。

Ｖｍａｘ＜ＶＡＢのとき、
スイッチ部ＳＷ１をオンし、スイッチ部ＳＷ２をオフする。

Ｖｍｉｎ＜＝ＶＡＢ＜＝Ｖｍａｘのとき、
スイッチ部ＳＷ１、ＳＷ２をオフする。

ＶＡＢ＜Ｖｍｉｎのとき、
スイッチ部ＳＷ１をオフし、スイッチ部ＳＷ２をオンする。

スイッチ部ＳＷ１、ＳＷ２を同時にオンすると、コンデンサＣ１、Ｃ２の充電電荷が放電用抵抗Ｒ８、Ｒ９で放電される。

外部バランス回路６は、以下の動作をする。

電源端子Ｒから外部バランス回路６に入力する入力電流ｉＲの正の成分は、充電モードにおいて、ダイオードＤ１→突入電流防止抵抗Ｒ１→コンデンサＣ１→中性線５→電源制御装置１Ｒの中性点用端子ＴＢ２に流れ、コンデンサＣ１を充電する。非常時放電用抵抗Ｒ２は高抵抗であるため、コンデンサＣ１から非常時放電用抵抗Ｒ２への放電電流は殆ど流れることはない。コンデンサＣ１の充電電位が一定の大きさに達すると、充電電流は流れなくなる。

また、電源端子Ｒから外部バランス回路６に入力する入力電流ｉＲの負の成分は、充電モードにおいて、ダイオードＤ２→突入電流防止抵抗Ｒ３→コンデンサＣ２→中性線５→電源制御装置１Ｒの中性点用端子ＴＢ２に流れ、コンデンサＣ２を充電する。非常時放電用抵抗Ｒ４は高抵抗であるため、コンデンサＣ２から非常時放電用抵抗Ｒ４への放電電流は殆ど流れることはない。コンデンサＣ２の充電電位が一定の大きさに達すると、充電電流は流れなくなる。

電源端子Ｓ、Ｔからの入力電流ｉＳ、ｉＴも同様にコンデンサＣ１、Ｃ２に対する充電電流が流れる。

以上のように、入力電流によりコンデンサＣ１、Ｃ２が充電され、充電電圧はほぼ一定の電圧に安定し、平衡状態となる。

入力抵抗Ｒ５、Ｒ６、Ｒ７の第２の端子は共通に接続しているため、この第２の端子の電位は電源側中性点電位Ｂとなっている。平衡状態では、Ｖｍｉｎ＜＝ＶＡＢ＜＝Ｖｍａｘである。この状態では、比較器ＣＰの出力は出ないため、スイッチ部ＳＷ１、ＳＷ２はオフしている。

平衡状態において、何らかの原因で、いずれかの相の入力電流の振幅が大きくなってその相の入力電圧が低下すると、装置側中性点電位Ａの変動振幅が増大する。

このとき、比較器ＣＰは、Ｖｍａｘ＜ＶＡＢまたはＶＡＢ＜Ｖｍｉｎを検出し、スイッチ部ＳＷ１またはＳＷ２をオンする信号を出力する。Ｖｍａｘ＜ＶＡＢのときは、スイッチ部ＳＷ１をオン、スイッチ部ＳＷ２をオフする。ＶＡＢ＜Ｖｍｉｎのときは、スイッチ部ＳＷ２をオン、スイッチ部ＳＷ１をオフする。また、装置側中性点電位Ａの変動振幅が大きくなくて、ＶＡＢがＶｍｉｎ＜＝ＶＡＢ＜＝Ｖｍａｘの範囲にある状態では、スイッチ部ＳＷ１、ＳＷ２をオフとする。スイッチ部ＳＷ１、ＳＷ２がオンすると、コンデンサＣ１、Ｃ２の充電電荷が放電用抵抗Ｒ８、Ｒ９により放電する。

放電用抵抗Ｒ８、Ｒ９で放電が続くと、コンデンサＣ１、Ｃ２の充電電位が低下する。すると、装置側中性点電位Ａが上昇または下降し、Ｖｍｉｎ＜＝ＶＡＢ＜＝Ｖｍａｘとなる。スイッチ部ＳＷ１、ＳＷ２がオフする。放電用抵抗Ｒ８、Ｒ９による放電が停止する。コンデンサＣ１、Ｃ２の充電電位が低下することで、コンデンサＣ１、Ｃ２の充電が再開するため装置側への入力電流の増大が防止され、入力電圧の上昇も防止される。

以上の動作により、いずれかの相の入力電流が大きくなってその相の入力電圧が下降しようとしたとき、コンデンサＣ１、Ｃ２の放電が開始されるため、入力電流の増大分はコンデンサＣ１、Ｃ２への充電電流で吸収される。結果として、相電圧の上昇を抑えることが出来、いずれかの相電圧が異常に上昇する不平衡状態となることを防止出来る。これにより、力率改善コンバータ部１０Ｒの前段に配置される遮断スイッチＲＹ部が開くこともない。

図６は、この発明の第２の実施形態の回路図である。

この実施形態の外部バランス回路６は、入力抵抗Ｒ５、Ｒ６、Ｒ７の第２の端子にツェナー回路ＺＤ１、ＺＤ２が接続されている。ツェナー回路ＺＤ１、ＺＤ２は、ツェナーダイオードと電流方向を制限するためのダイオードと電流制限用の抵抗を直列接続したものである。ツェナー回路ＺＤ１、ＺＤ２の両端士間には、電源側中性点電位Ｂと装置側中性点電位Ａが印加される。ツェナー回路ＺＤ１、ＺＤ２は比較器ＣＰに対応している。一定電圧はツェナー電圧に対応する。

ツェナー回路ＺＤ１、ＺＤ２の出力はフォトトランジスタＰＴ１、ＰＴ２に入力し、フォトトランジスタＰＴ１、ＰＴ２の出力は半導体スイッチであるＭＯＳＦＥＴのＴＲ１、ＴＲ２のゲートに入力する。ＭＯＳＦＥＴのＴＲ１、ＴＲ２の出力側には放電用抵抗Ｒ８、Ｒ９が接続されている。

上記の回路において、ツェナー回路ＺＤ１、ＺＤ２は、Ｖｍａｘ＜ＶＡＢまたはＶＡＢ＜Ｖｍｉｎを検出し、ＭＯＳＦＥＴのＴＲ１、ＴＲ２をオンする信号を出力する。Ｖｍａｘ＜ＶＡＢのときは、ＭＯＳＦＥＴのＴＲ１をオン、ＭＯＳＦＥＴのＴＲ２をオフする。ＶＡＢ＜Ｖｍｉｎのときは、ＭＯＳＦＥＴのＴＲ２をオン、ＭＯＳＦＥＴのＴＲ１をオフする。また、装置側中性点電位Ａの変動振幅が大きくなくて、ＶＡＢがＶｍｉｎ＜＝ＶＡＢ＜＝Ｖｍａｘの範囲にある状態では、ＭＯＳＦＥＴのＴＲ１、ＴＲ２をオフとする。ＭＯＳＦＥＴのＴＲ１がオンすると、コンデンサＣ１の充電電荷が放電用抵抗Ｒ８により放電する。ＭＯＳＦＥＴのＴＲ２がオンすると、コンデンサＣ２の充電電荷が放電用抵抗Ｒ９により放電する。

以上の動作により、相電圧の上昇を抑えることが出来、いずれかの相電圧が異常に上昇する不平衡状態となることを防止出来る。これにより、力率改善コンバータ部１０Ｒの前段に配置される遮断スイッチＲＹ部が開くこともない。

実施形態では、３相電源を入力側に接続した３つの電源制御装置１Ｒ、１Ｓ、１Ｔからなる並列運転電源装置を示したが、３つの電源制御装置１Ｒ、１Ｓ、１Ｔにそれぞれ単相電源を接続しても良い。

このように、電源側（系統側）が、中性相のＮ電源端子がないＴＴ方式（中性線無）の３相３線Ｙ結線電源システムでも、本実施形態では、電源制御装置１Ｒ、１Ｓ、１Ｔを安定状態で運転可能である。

１Ｒ、１Ｓ、１Ｔ・・・電源制御装置
６・・・外部バランス回路

Claims (2)

1. ３相３線電源にＹ結線で接続され、中性点用端子が共通接続されて装置側中性点電位が得られるようにした３台の電力制御装置と、
   前記３台の電力制御装置の各入力端子と前記中性点用端子間に接続され、各入力端子間の入力電圧の変動を抑制して該入力電圧をバランスさせる外部バランス回路を備え、
   前記３台の電力制御装置のそれぞれは、前記各入力端子に入力する前記入力電圧と入力電流の位相を同相にして力率を改善する力率改善回路と、力率改善された電流をスイッチングして所定の電流を出力するＤＣ−ＤＣコンバータとを備え、
   前記外部バランス回路は、
   前記外部バランス回路に入力する入力電流を全波整流後、突入電流防止抵抗を介して充電するコンデンサと、
   前記コンデンサの両端にスイッチ部を介して接続される放電用抵抗と、
   前記各入力端子を抵抗を介して接続することで電源側中性点電位を得る電源側中性点電位抽出部と、
   前記電源側中性点電位と前記装置側中性点電位との電位差を一定電圧と比較し、前記電位差に応じて前記スイッチ部をオンし、前記コンデンサの充電電荷を前記放電用抵抗で放電する比較器と、
   を備える、並列運転電源装置。
2. 前記スイッチ部は、半導体スイッチで構成し、前記比較器は前記電位差と前記一定電圧とを比較するツェナー回路で構成した、請求項１記載の並列運転電源装置。

Images