JP2021126005A - 充放電制御回路及びバッテリ装置 - Google Patents
充放電制御回路及びバッテリ装置 Download PDFInfo
- Publication number
- JP2021126005A JP2021126005A JP2020019600A JP2020019600A JP2021126005A JP 2021126005 A JP2021126005 A JP 2021126005A JP 2020019600 A JP2020019600 A JP 2020019600A JP 2020019600 A JP2020019600 A JP 2020019600A JP 2021126005 A JP2021126005 A JP 2021126005A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- charge
- discharge control
- control circuit
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 230000003071 parasitic effect Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 7
- 238000007599 discharging Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0069—Charging or discharging for charge maintenance, battery initiation or rejuvenation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
- H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/20—Charging or discharging characterised by the power electronics converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Abstract
【課題】保護回路を別途設けることなく逆接続状態から充放電制御回路及びバッテリ装置を保護可能な技術を提供する。
【解決手段】充放電制御回路２０Ａは、二次電池と、外部正極端子及び外部負極端子と、二次電池の充放電を制御する充電制御ＦＥＴ及び放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、電圧ＶＤＤが入力されるＶＤＤ端子２１と、電圧ＶＳＳが入力されるＶＳＳ端子２２と、充電制御端子２３と、放電制御端子２４と、外部正極端子に印加される電圧が入力される電圧検出端子２５と、放電制御端子２４と電圧検出端子２５とを連絡するＰＭＯＳトランジスタ３３、３４及びＰＭＯＳトランジスタ３３、３４と異なる経路で放電制御端子２４と電圧検出端子２５とを連絡するＮＭＯＳトランジスタ３９と、ＮＭＯＳトランジスタ３９のバルク、ドレイン及びソースを、ベース、コレクタ及びエミッタとするバイポーラトランジスタと、を備える。
【選択図】図２
【解決手段】充放電制御回路２０Ａは、二次電池と、外部正極端子及び外部負極端子と、二次電池の充放電を制御する充電制御ＦＥＴ及び放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、電圧ＶＤＤが入力されるＶＤＤ端子２１と、電圧ＶＳＳが入力されるＶＳＳ端子２２と、充電制御端子２３と、放電制御端子２４と、外部正極端子に印加される電圧が入力される電圧検出端子２５と、放電制御端子２４と電圧検出端子２５とを連絡するＰＭＯＳトランジスタ３３、３４及びＰＭＯＳトランジスタ３３、３４と異なる経路で放電制御端子２４と電圧検出端子２５とを連絡するＮＭＯＳトランジスタ３９と、ＮＭＯＳトランジスタ３９のバルク、ドレイン及びソースを、ベース、コレクタ及びエミッタとするバイポーラトランジスタと、を備える。
【選択図】図２
Description
本発明は、充放電制御回路及びバッテリ装置に関する。
バッテリ装置は、二次電池と、この二次電池の充放電を制御する充放電制御回路を含む充放電制御装置とを備えている。充放電制御装置は、二次電池の過充電、過放電、放電過電流、及び充電過電流を検出し、検出結果に基づいて二次電池の充放電を制御する。バッテリ装置は、充放電制御装置が二次電池の充放電を制御することによって、二次電池を過充電、過放電、放電過電流、及び充電過電流から保護する（例えば、特許文献１参照）。
しかしながら、特許文献１に記載されるバッテリ装置は、充電器の極性を反転させて外部正極端子及び外部負極端子に接続した、いわゆる逆接続状態を想定して設計されていない。
具体的に説明すれば、外部正極端子及び外部負極端子に充電器を逆接続した状態では、外部正極端子及び外部負極端子に充電器の逆電圧が印加される。従って、充電器の電圧と二次電池の電圧との和に相当する電圧が、二次電池の正極と外部正極端子との間に印加される。この結果、二次電池の正極と外部正極端子との間に設けられている充放電制御ＭＯＳトランジスタに定格を超える過大な電流が流れ、充放電制御回路及びバッテリ装置が損傷し得る。
一方、特許文献１に記載されるバッテリ装置において、充電器の逆接続に対する保護機能は、当該バッテリ装置を保護する保護回路を別途設けることによって付加することができる。但し、別途の保護回路を追設することは、装置の大型化を招来してしまう。
本発明は、上述した事情に鑑みてなされたものであって、保護回路を別途設けることなく逆接続状態からバッテリ装置を保護可能な充放電制御回路及びバッテリ装置を提供することを目的とする。
本発明に係る充放電制御回路は、二次電池と、負荷及び充電器の正極及び負極を接続可能な外部正極端子及び外部負極端子と、前記二次電池の充電を制御する充電制御ＦＥＴと、前記二次電池の放電を制御する放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、前記二次電池によって発生する第１及び第２の電源電圧のうち、第１の電源電圧が入力される第１の電源電圧入力端子と、前記第１の電源電圧よりも低い第２の電源電圧が入力される第２の電源電圧入力端子と、前記充電制御ＦＥＴのゲートと接続される充電制御端子と、前記放電制御ＦＥＴのゲートと接続される放電制御端子と、前記外部正極端子に印加される電圧が入力される電圧検出端子と、前記放電制御端子と前記電圧検出端子とを連絡するＰＭＯＳトランジスタと、放電制御端子と前記電圧検出端子とを前記ＰＭＯＳトランジスタと異なる経路で連絡するＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタのドレインと接続されるコレクタと、前記ＮＭＯＳトランジスタのソースと接続されるエミッタと、前記ＮＭＯＳトランジスタのバルク及び前記第２の電源電圧入力端子と接続されるベースとを有するバイポーラトランジスタと、を備えることを特徴とする充放電制御回路。
本発明に係る充放電制御回路は、二次電池と、負荷及び充電器の正極及び負極を接続可能な外部正極端子及び外部負極端子と、前記二次電池の充電を制御する充電制御ＦＥＴと、前記二次電池の放電を制御する放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、前記二次電池によって発生する第１及び第２の電源電圧のうち、第１の電源電圧が入力される第１の電源電圧入力端子と、前記第１の電源電圧よりも低い第２の電源電圧が入力される第２の電源電圧入力端子と、前記充電制御ＦＥＴのゲートと接続される充電制御端子と、前記放電制御ＦＥＴのゲートと接続される放電制御端子と、前記外部正極端子に印加される電圧が入力される電圧検出端子と、前記第１の電源電圧よりも高い電圧を出力する出力端を有する昇圧回路と、前記昇圧回路の出力端と接続されるゲートを有し、前記放電制御端子と前記電圧検出端子とを連絡するＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタのドレインと接続されるコレクタと、前記ＮＭＯＳトランジスタのソースと接続されるエミッタと、前記ＮＭＯＳトランジスタのバルク及び前記第２の電源電圧入力端子と接続されるベースとを有するバイポーラトランジスタと、を備えることを特徴とする充放電制御回路。
本発明に係るバッテリ装置は、上述した充放電制御回路と、前記二次電池と、前記外部負極端子と、前記外部正極端子と、前記二次電池の正極と前記外部正極端子との間に接続される前記充電制御ＦＥＴ及び前記放電制御ＦＥＴと、を備える。
本発明によれば、保護回路を別途設けることなく逆接続状態からバッテリ装置を保護することができる。
以下、本発明の実施形態に係る充放電制御回路及びバッテリ装置を、図面を参照して説明する。
［第１の実施形態］
図１は、第１の実施形態に係るバッテリ装置の構成例を示す回路図である。バッテリ装置１Ａは第１の実施形態に係るバッテリ装置の一例であり、充放電制御回路２０Ａは第１の実施形態に係る充放電制御回路の一例である。
図１は、第１の実施形態に係るバッテリ装置の構成例を示す回路図である。バッテリ装置１Ａは第１の実施形態に係るバッテリ装置の一例であり、充放電制御回路２０Ａは第１の実施形態に係る充放電制御回路の一例である。
バッテリ装置１Ａは、充放電制御回路２０Ａと、二次電池ＳＣと、Ｎ型のＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」とする。）３、４と、外部正極端子ＥＢ＋と、外部負極端子ＥＢ−と、を備えている。
充放電制御回路２０Ａは、第１の電源電圧入力端子としてのＶＤＤ端子２１と、第２の電源電圧入力端子としてのＶＳＳ端子２２と、充電制御端子２３と、放電制御端子２４と、電圧検出端子２５と、を備えている。
ＶＤＤ端子２１は第１の電源電圧としての電圧ＶＤＤが入力される端子である。ＶＤＤ端子２１は二次電池ＳＣの正極及びＮＭＯＳトランジスタ３のソースに接続されている。二次電池ＳＣの正極、ＮＭＯＳトランジスタ３のソース及びＶＤＤ端子２１の接続点は、ノードＮ１を形成している。
ＶＳＳ端子２２は第２の電源電圧としての電圧ＶＳＳが入力される端子である。ＶＳＳ端子２２は抵抗５を介して接地端子ＧＮＤに接続されている。抵抗５の一端は外部負極端子ＥＢ−及び二次電池ＳＣの負極と接続されている。抵抗５の一端、外部負極端子ＥＢ−及び二次電池ＳＣの負極の接続点は、ノードＮ２を形成している。抵抗５は、後述するように、逆接続状態に生じるＶＳＳ端子２２から電圧検出端子２５へ寄生バイポーラトランジスタ３９ａ（後述する図２）のベース・エミッタ間ダイオードを介して流れる電流を制限する機能を有する。
充電制御ＦＥＴ（電界効果トランジスタ）としてのＮＭＯＳトランジスタ３は、充電制御端子２３と接続されるゲートと、二次電池ＳＣの正極及びＶＤＤ端子２１と接続されるソースと、ドレインとを有し、二次電池ＳＣの充電を制御する。
放電制御ＦＥＴとしてのＮＭＯＳトランジスタ４は、放電制御端子２４と接続されるゲートと、ＮＭＯＳトランジスタ３のドレインと接続されるドレインと、電圧検出端子２５と短絡されるソースと、を有し、二次電池ＳＣの放電を制御する。ＮＭＯＳトランジスタ４のソースと電圧検出端子２５との接続点はノードＮ３を形成している。
外部正極端子ＥＢ＋は、負荷及び充電器の正極と接続可能に構成されている。外部正極端子ＥＢ＋は、ノードＮ３に接続されている。外部負極端子ＥＢ−は、負荷及び充電器の負極と接続可能に構成されている。外部負極端子ＥＢ−は、ノードＮ２に接続されている。
図２は、充放電制御回路２０Ａのより具体的な構成を示す回路図である。
充放電制御回路２０Ａは、上述したＶＤＤ端子２１、ＶＳＳ端子２２、充電制御端子２３、放電制御端子２４及び電圧検出端子２５の他に、制御回路３１と、昇圧回路３２と、Ｐ型のＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」とする。）３３、３４と、レベルシフタ（図２において「ＬＳ」と表記する。）３７、３８と、ＮＭＯＳトランジスタ３９と、寄生バイポーラトランジスタ３９ａと、を備えている。
充放電制御回路２０Ａは、上述したＶＤＤ端子２１、ＶＳＳ端子２２、充電制御端子２３、放電制御端子２４及び電圧検出端子２５の他に、制御回路３１と、昇圧回路３２と、Ｐ型のＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」とする。）３３、３４と、レベルシフタ（図２において「ＬＳ」と表記する。）３７、３８と、ＮＭＯＳトランジスタ３９と、寄生バイポーラトランジスタ３９ａと、を備えている。
制御回路３１は、ＶＤＤ端子２１及びＶＳＳ端子２２の間に接続されている。また、制御回路３１は、昇圧回路３２、レベルシフタ３７、３８を介してＰＭＯＳトランジスタ３３、３４のゲート、及びＮＭＯＳトランジスタ３９のゲートに接続されている。制御回路３１は、昇圧回路３２の出力電圧のオン及びオフ、ＰＭＯＳトランジスタ３３、３４のオン及びオフ並びにＮＭＯＳトランジスタ３９のオン及びオフを制御する。
昇圧回路３２は、ＶＤＤ端子２１及びＶＳＳ端子２２の間に接続されており、電圧ＶＤＤよりも高い電圧を発生可能に構成されている。また、充放電制御回路２０Ａにおいて、昇圧回路３２は、発生させた電圧を出力する複数の出力端として、少なくとも充電制御端子２３と接続される出力端と、放電制御端子２４と接続される出力端とを有している。昇圧回路３２は、制御回路３１と接続される制御端子を有している。昇圧回路３２は、制御端子から入力される制御信号に基づいて自己の出力端毎に出力電圧のオン及びオフが制御される。
ＰＭＯＳトランジスタ３３、３４は、共にドレインからソースへ向かう方向を順方向とする寄生ダイオードを有しており、互いのドレインが接続されている。ＰＭＯＳトランジスタ３３のソースは、放電制御端子２４、昇圧回路３２の放電制御端子２４と接続される出力端及びＮＭＯＳトランジスタ３９のドレインと接続されている。この接続点は、ノードＮ４を形成している。また、ＰＭＯＳトランジスタ３３のゲートは、レベルシフタ３７を介して制御回路３１と接続されている。
ＰＭＯＳトランジスタ３４のソースは、ＮＭＯＳトランジスタ３９のソース及び電圧検出端子２５と接続されている。この接続点は、ノードＮ５を形成している。また、ＰＭＯＳトランジスタ３４のゲートは、レベルシフタ３８を介して制御回路３１と接続されている。
ＰＭＯＳトランジスタ３３、３４は、ノードＮ４とノードＮ５との間、すなわち放電制御端子２４と電圧検出端子２５との間を連絡する経路４１を形成している。
ＮＭＯＳトランジスタ３９は、経路４１とは異なる経路で放電制御端子２４と電圧検出端子２５との間を連絡する経路４２を形成している。また、ＮＭＯＳトランジスタ３９は、そのドレインとソースとの間に、ＮＭＯＳトランジスタ３９と並列に接続される寄生バイポーラトランジスタ３９ａを有している。
バイポーラトランジスタとしての寄生バイポーラトランジスタ３９ａは、ＮＭＯＳトランジスタ３９のドレイン及びソースにそれぞれ接続される、コレクタ及びエミッタと、ＶＳＳ端子２２と接続されるベースを有している。また、寄生バイポーラトランジスタ３９ａのベースは、後述するように、ＮＭＯＳトランジスタ３９のバルクに接続されている。
このように、充放電制御回路２０Ａは、放電制御端子２４と電圧検出端子２５との間に、ＰＭＯＳトランジスタ３３、３４によって連絡される経路４１と、ＮＭＯＳトランジスタ３９によって連絡される経路４２と、寄生バイポーラトランジスタ３９ａによって連絡される経路４３と、を有している。
図３は、充放電制御回路２０Ａの部分断面を概略的に示した構造図である。
図４は、充放電制御回路２０Ａに適用されるＮＭＯＳトランジスタ３９とＮＭＯＳトランジスタ３９に寄生する寄生バイポーラトランジスタ３９ａとの関係を概略的に示した概略図である。
図４は、充放電制御回路２０Ａに適用されるＮＭＯＳトランジスタ３９とＮＭＯＳトランジスタ３９に寄生する寄生バイポーラトランジスタ３９ａとの関係を概略的に示した概略図である。
充放電制御回路２０Ａは、例えば、Ｐ型の半導体基板５０上に形成されている。半導体基板５０にはＰ型領域である基板領域５１内にＮ型領域５２、５３が形成されている。また、半導体基板５０には、絶縁層（図示省略）を介してゲート５４が形成されている。
基板領域５１、Ｎ型領域５２、Ｎ型領域５３及びゲート５４は、ＮＭＯＳトランジスタ３９の各端子を形成している。すなわち、半導体基板５０には、基板領域５１であるバルクと、Ｎ型領域５２であるドレインと、Ｎ型領域５３であるソースと、ゲート５４とを有するＮＭＯＳトランジスタ３９が形成されている。
基板領域５１、Ｎ型領域５２、Ｎ型領域５３及びゲート５４は、ＮＭＯＳトランジスタ３９の各端子を形成している。すなわち、半導体基板５０には、基板領域５１であるバルクと、Ｎ型領域５２であるドレインと、Ｎ型領域５３であるソースと、ゲート５４とを有するＮＭＯＳトランジスタ３９が形成されている。
また、ＮＭＯＳトランジスタ３９には、基板領域５１、Ｎ型領域５２及びＮ型領域５３を、それぞれ、ベース、コレクタ及びエミッタとする寄生バイポーラトランジスタ３９ａが形成されている。
次に、充放電制御回路２０Ａ及びバッテリ装置１Ａを例に、本実施形態に係る充放電制御回路及びバッテリ装置の作用（動作）及び効果について説明する。
充放電制御回路２０Ａでは、制御回路３１によって出力端毎にオン又はオフに制御された出力電圧が、それぞれ、昇圧回路３２から充電制御端子２３及び放電制御端子２４に供給されている。充電制御端子２３に供給された電圧は、ＮＭＯＳトランジスタ３のゲートに供給されている。放電制御端子２４に供給された電圧は、ＮＭＯＳトランジスタ４のゲートに供給されている。制御回路３１は、昇圧回路３２の出力電圧をオン又はオフに制御することによって、ＮＭＯＳトランジスタ３、４のオン及びオフを制御している。
バッテリ装置１Ａは、充電器ＣＨ又は負荷が正しく外部正極端子ＥＢ＋及び外部負極端子ＥＢ−に接続された通常接続状態において、（１）通常状態、（２）過充電状態、（３）過放電状態、（４）充電過電流状態及び（５）放電過電流状態の間で遷移する。ここで、通常状態とは、過充電状態、過放電状態、充電過電流状態及び放電過電流状態の何れの状態でもない状態をいう。
（１）通常状態では、ＮＭＯＳトランジスタ３及びＮＭＯＳトランジスタ４が共にオンしている。通常状態では、充電器ＣＨからの充電及び負荷への放電が自由に行われる。
（２）過充電状態は二次電池ＳＣの電圧が過充電検出電圧を超えている状態である。通常状態から二次電池ＳＣの電圧が上昇し、設定された時間、過充電検出電圧を超えると、二次電池ＳＣを保護する観点から、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ３をオフさせる。また、過充電状態においても、放電可能な状態を維持する観点からＮＭＯＳトランジスタ４のオンは維持される。放電により二次電池ＳＣの電圧が過充電解除電圧を下回ると、通常状態に遷移する。通常状態に遷移すると、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ３をオンさせる。
（３）過放電状態は二次電池ＳＣの電圧が放電により過放電検出電圧を下回っている状態である。通常状態から二次電池ＳＣの電圧が下降し、設定された時間、過放電検出電圧を下回ると、二次電池ＳＣの消耗を抑える観点から、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ４をオフさせる。また、過放電状態においても、充電可能な状態を維持する観点からＮＭＯＳトランジスタ３のオンは維持される。充電器ＣＨからの充電により二次電池ＳＣの電圧が過放電解除電圧を上回ると、通常状態に遷移する。通常状態に遷移すると、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ４をオンさせる。
（４）充電過電流状態は、設定された時間、充電過電流が検出された状態である。通常状態から設定された時間、充電過電流が検出されると、ＮＭＯＳトランジスタ３及びＮＭＯＳトランジスタ４を保護する観点から、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ３をオフさせる。設定された検出解除時間を超えても充電過電流が検出されない場合、通常状態に遷移する。通常状態に遷移すると、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ３をオンさせる。
（５）放電過電流状態は、設定された時間、放電過電流が検出された状態である。通常状態から設定された時間、放電過電流が検出されると、ＮＭＯＳトランジスタ３及びＮＭＯＳトランジスタ４を保護する観点から、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ４をオフさせる。設定された検出解除時間を超えても放電過電流が検出されない場合、通常状態に遷移する。通常状態に遷移すると、充放電制御回路２０Ａは、ＮＭＯＳトランジスタ４をオンさせる。
充放電制御回路２０Ａにおいて、通常接続状態では、電圧ＶＭが０［Ｖ］以上で充電器ＣＨの電圧ＶＣＨ［Ｖ］以下で変化する。すなわち、０≦ＶＭ≦ＶＣＨである。過放電状態及び放電過電流状態では、二次電池ＳＣからの放電を停止するために、制御回路３１が、ＮＭＯＳトランジスタ３９のゲート電圧及びレベルシフタ３７、３８を介してＰＭＯＳトランジスタ３３、３４のゲート電圧を制御する。
上記ＰＭＯＳトランジスタ３３、３４及びＮＭＯＳトランジスタ３９のゲート電圧の制御により、通常接続状態では、ＰＭＯＳトランジスタ３３、３４及びＮＭＯＳトランジスタ３９の少なくとも一方を介してノードＮ４及びノードＮ５の間は接続されるように動作する。換言すれば、経路４１、４２が同時に非接続とならないように、ＰＭＯＳトランジスタ３３、３４及びＮＭＯＳトランジスタ３９のゲート電圧が制御される。
ＰＭＯＳトランジスタ３３、３４の閾値電圧ＶＴＨＰ、ＮＭＯＳトランジスタ３９の閾値電圧ＶＴＨＮ、電圧ＶＤＤ及び電圧ＶＳＳを用いて説明すれば、電圧ＶＭは電圧ＶＤＤ−閾値電圧ＶＴＨＮ未満の領域（ＶＭ＜ＶＤＤ−ＶＴＨＮ）では、ＮＭＯＳトランジスタ３９がオンしている。なお、通常接続状態の場合、電圧ＶＭの下限は０［Ｖ］になる（０≦ＶＭ＜ＶＤＤ−ＶＴＨＮ）。
また、電圧ＶＭが電圧ＶＳＳ＋閾値電圧ＶＴＨＰを超え、かつ電圧ＶＣＨ以下の領域（ＶＳＳ＋ＶＴＨＰ＜ＶＭ≦ＶＣＨ）では、ＰＭＯＳトランジスタ３３、３４がオンしている。このように、電圧ＶＭの高低に応じて、放電制御端子２４と電圧検出端子２５とが接続及び非接続を切替可能な経路４１及び経路４２を介して接続される。従って、通常接続状態（０≦ＶＭ≦ＶＣＨ）では、放電制御端子２４の電圧は電圧ＶＭに等しくなる。
続いて、充電器ＣＨの極性が反転された状態で（正負逆方向に）外部正極端子ＥＢ＋及び外部負極端子ＥＢ−に接続された状態、すなわち充電器ＣＨが逆接続されたバッテリ装置１Ａの逆接続状態について説明する。
図５は、逆接続状態におけるバッテリ装置１Ａを示す回路図である。なお、図５においては、図の明瞭性を担保する観点から、図２に示される符号の幾つかを省略している。
充電器ＣＨが外部正極端子ＥＢ＋及び外部負極端子ＥＢ−に逆接続された場合、バッテリ装置１Ａの回路状態は、（６）逆接続状態に遷移する。逆接続状態では、電圧検出端子２５の電圧ＶＭは−ＶＣＨ（＜０）となり、ＶＳＳ端子２２の電圧ＶＳＳよりも低くなる。
（６）逆接続状態において、寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードの順方向電圧以上の電圧が電圧検出端子２５とＶＳＳ端子２２の間に印加されると、寄生バイポーラトランジスタ３９ａはオンする。寄生バイポーラトランジスタ３９ａがオンすることによって、放電制御端子２４と電圧検出端子２５とが導通する。放電制御端子２４と電圧検出端子２５との導通によって、ＮＭＯＳトランジスタ４のゲート・ソース間電圧は０［Ｖ］となるので、ＮＭＯＳトランジスタ４はオフされる。
このように、バッテリ装置１Ａでは、寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードの順方向電圧以上の電圧が電圧検出端子２５とＶＳＳ端子２２の間に印加された状態において、ＮＭＯＳトランジスタ４がオフ状態に切り替えられる。従って、バッテリ装置１Ａは、逆接続された充電器ＣＨにより生じる過大な電流からＮＭＯＳトランジスタ３、４を保護可能である。
このように、バッテリ装置１Ａでは、寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードの順方向電圧以上の電圧が電圧検出端子２５とＶＳＳ端子２２の間に印加された状態において、ＮＭＯＳトランジスタ４がオフ状態に切り替えられる。従って、バッテリ装置１Ａは、逆接続された充電器ＣＨにより生じる過大な電流からＮＭＯＳトランジスタ３、４を保護可能である。
充放電制御回路２０Ａ及びバッテリ装置１Ａによれば、充放電制御回路２０Ａの外部に保護回路を別途設けることなく、逆接続状態において生じる過大な電流からＮＭＯＳトランジスタ３及びＮＭＯＳトランジスタ４を保護することができる。
充放電制御回路２０Ａ及びバッテリ装置１Ａでは、逆接続状態からバッテリ装置１Ａを保護可能な構成が、ＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａによって構成されている。ＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａは、同一の半導体基板５０に形成可能であるため、逆接続状態からバッテリ装置１Ａを保護可能な構成を、従前よりも省スペースに提供できる。
また、充放電制御回路２０Ａは、ＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａ以外の構成要素を含めて半導体基板５０に形成可能である。従って、充放電制御回路２０Ａは、単一の半導体基板で形成することができ、充放電制御回路２０Ａ及びバッテリ装置１Ａの大型化を最小限に止めることができる。
［第２の実施形態］
図６は第２の実施形態に係る充放電制御回路及びバッテリ装置の一例である充放電制御回路２０Ｂ及びバッテリ装置１Ｂを示す回路図である。
図６は第２の実施形態に係る充放電制御回路及びバッテリ装置の一例である充放電制御回路２０Ｂ及びバッテリ装置１Ｂを示す回路図である。
バッテリ装置１Ｂは、バッテリ装置１Ａに対して、充放電制御回路２０Ａの代わりに、充放電制御回路２０Ｂを備えている。充放電制御回路２０Ｂは、充放電制御回路２０Ａに対して、ＰＭＯＳトランジスタ３３、３４及びレベルシフタ３７、３８が省略されている点と、ＮＭＯＳトランジスタ３９のゲートが制御回路３１ではなく、昇圧回路３２と接続されている点と、が相違するが、他の点は実質的に相違しない。
そこで、本実施形態では、充放電制御回路２０Ａ及びバッテリ装置１Ａとの相違点を中心に説明する。また、充放電制御回路２０Ａ及びバッテリ装置１Ａと実質的に相違しない構成要素については、同じ符号を付して第１の実施形態と重複する説明を省略する。
そこで、本実施形態では、充放電制御回路２０Ａ及びバッテリ装置１Ａとの相違点を中心に説明する。また、充放電制御回路２０Ａ及びバッテリ装置１Ａと実質的に相違しない構成要素については、同じ符号を付して第１の実施形態と重複する説明を省略する。
充放電制御回路２０Ｂは、充放電制御回路２０Ａに対して、ノードＮ４及びノードＮ５の間を接続するＰＭＯＳトランジスタ３３、３４と、ＰＭＯＳトランジスタ３３のゲートに接続されるレベルシフタ３７と、ＰＭＯＳトランジスタ３４のゲートに接続されるレベルシフタ３８と、が省略されている。すなわち、充放電制御回路２０Ｂは、ＶＤＤ端子２１、ＶＳＳ端子２２、充電制御端子２３、放電制御端子２４及び電圧検出端子２５と、制御回路３１と、昇圧回路３２と、ＮＭＯＳトランジスタ３９と、寄生バイポーラトランジスタ３９ａと、を備えている。
昇圧回路３２は、印加される電圧ＶＤＤを昇圧し電圧ＶＤＤよりも高い電圧を出力可能な複数の出力端を有している。これらの出力端は、少なくとも、充電制御端子２３と接続される出力端と、放電制御端子２４と接続される出力端と、ＮＭＯＳトランジスタ３９のゲートと接続される出力端３２ｏを有している。
ＮＭＯＳトランジスタ３９のドレインは、それぞれ、放電制御端子２４及び昇圧回路３２の放電制御端子２４と接続される出力端と接続されている。この接続点は、ノードＮ４を形成している。また、ＮＭＯＳトランジスタ３９のソースは、電圧検出端子２５と接続されている。この接続点は、ノードＮ５を形成している。
このように、充放電制御回路２０Ｂは、放電制御端子２４と電圧検出端子２５との間に、ＮＭＯＳトランジスタ３９によって連絡される経路４２と、寄生バイポーラトランジスタ３９ａによって連絡される経路４３と、を有している。
続いて、充放電制御回路２０Ｂ及びバッテリ装置１Ｂを例に、本実施形態に係る充放電制御回路及びバッテリ装置の作用（動作）及び効果について説明する。
充放電制御回路２０Ｂ及びバッテリ装置１Ｂでは、昇圧回路３２によって、放電を停止する状態では、ノードＮ４及びノードＮ５の間がＮＭＯＳトランジスタ３９を介して接続されるように、ＮＭＯＳトランジスタ３９のゲート電圧が制御される。
具体的には、充放電制御回路２０Ｂ及びバッテリ装置１Ｂでは、ＮＭＯＳトランジスタ３９のゲートに印加される電圧、すなわち出力端３２ｏから出力される電圧が、電圧ＶＭ＋ＮＭＯＳトランジスタ３９の閾値電圧ＶＴＨＮよりも高くなるように設定されている。
通常接続状態において、バッテリ装置１Ｂは、バッテリ装置１Ａと同様に、（１）通常状態、（２）過充電状態、（３）過放電状態、（４）充電過電流状態及び（５）放電過電流状態の間で遷移する。上記（１）通常状態〜（５）放電過電流状態におけるバッテリ装置１Ｂの動作は、バッテリ装置１Ａと同様である。
（６）充電器ＣＨが逆接続された逆接続状態（図６において破線で示される充電器ＣＨの接続状態）では、バッテリ装置１Ｂ及び充放電制御回路２０Ｂは、バッテリ装置１Ａ及び充放電制御回路２０Ａと同様に作用する。
逆接続状態において、寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードの順方向電圧以上の電圧が電圧検出端子２５とＶＳＳ端子２２の間に印加されると、寄生バイポーラトランジスタ３９ａはオンする。寄生バイポーラトランジスタ３９ａがオンすることによって、ＮＭＯＳトランジスタ４のゲート・ソース間電圧は０［Ｖ］となるので、ＮＭＯＳトランジスタ４はオフされる。
このように、バッテリ装置１Ｂでは、寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードの順方向電圧以上の電圧が電圧検出端子２５とＶＳＳ端子２２の間に印加された状態において、ＮＭＯＳトランジスタ４がオフ状態に切り替えられる。従って、バッテリ装置１Ｂは、逆接続された充電器ＣＨにより生じる過大な電流からＮＭＯＳトランジスタ３、４を保護可能である。
上述したように、充放電制御回路２０Ｂ及びバッテリ装置１Ｂは、充放電制御回路２０Ａ及びバッテリ装置１Ａと同様に、充放電制御回路２０Ｂが逆接続状態からバッテリ装置１Ｂを保護可能な構成、すなわちＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａを備えている。また、充放電制御回路２０Ｂ及びバッテリ装置１Ｂは、充放電制御回路２０Ａ及びバッテリ装置１Ａと同様に作用する。
従って、充放電制御回路２０Ｂ及びバッテリ装置１Ｂによれば、充放電制御回路２０Ａ及びバッテリ装置１Ａと同様に、充放電制御回路２０Ｂの外部に保護回路を別途設けることなく、ＮＭＯＳトランジスタ３及びＮＭＯＳトランジスタ４を保護することができる。
また、充放電制御回路２０Ｂは、ＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａは、同一の半導体基板５０に形成可能である。従って、従前の充放電制御回路及びバッテリ装置よりも省スペースな充放電制御回路２０Ｂ及びバッテリ装置１Ｂを提供することができる。
さらに、充放電制御回路２０Ｂは、ＮＭＯＳトランジスタ３９及び寄生バイポーラトランジスタ３９ａ並びにその他の構成要素を含めて半導体基板５０に形成可能である。従って、従前の充放電制御回路及びバッテリ装置よりもさらにコンパクトな充放電制御回路２０Ｂ及びバッテリ装置１Ｂを提供することができる。
なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。
例えば、上述した実施形態において、ＭＯＳトランジスタ３９と並列に接続されるバイポーラトランジスタは、ＮＭＯＳトランジスタ３９の寄生バイポーラトランジスタ３９ａであるが、必ずしもＮＭＯＳトランジスタ３９の寄生バイポーラトランジスタ３９ａに限定されない。寄生バイポーラトランジスタ３９ａと同じ接続構成であれば、ＭＯＳトランジスタ３９と並列に接続されるバイポーラトランジスタは、必ずしもＮＭＯＳトランジスタ３９の寄生バイポーラトランジスタ３９ａでなくてもよい。
また、上述した実施形態において、レベルシフタ３７、３８の制御ラインは、個別に設けられているが、必ずしもこれに限定されない。ＰＭＯＳトランジスタ３３、３４のゲート電圧を個別に制御することを要さないのであれば、レベルシフタ３７、３８の制御ラインは共通化されていてもよい。
上述した実施形態では、ＶＳＳ端子２２とノードＮ２との間に抵抗５が接続されているバッテリ装置１Ａ、１Ｂを説明したが、バッテリ装置１Ａ、１Ｂにおいて、抵抗５は必ずしもＶＳＳ端子２２とノードＮ２との間に接続されていなくてもよい。すなわち、本実施形態のバッテリ装置において、抵抗５は省略可能である。
バッテリ装置１Ａ、１Ｂにおいて、抵抗５は、逆接続状態においてＶＳＳ端子２２から電圧検出端子２５へ寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードを介して流れる電流を制限する機能を有している。従って、逆接続状態において寄生バイポーラトランジスタ３９ａのベース・エミッタ間ダイオードを介して電圧検出端子２５へ流れる電流が、抵抗５無しでも許容範囲内に制限されるのであれば、バッテリ装置１Ａ、１Ｂにおいて抵抗５が省略されていてもよい。
上述した実施形態及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂ バッテリ装置
３ ＮＭＯＳトランジスタ（充電制御ＦＥＴ）
４ ＮＭＯＳトランジスタ（放電制御ＦＥＴ）
２０Ａ、２０Ｂ 充放電制御回路
２１ ＶＤＤ端子（第１の電源電圧入力端子）
２２ ＶＳＳ端子（第２の電源電圧入力端子）
２３ 充電制御端子
２４ 放電制御端子
２５ 電圧検出端子
３２ 昇圧回路
３２ｏ 出力端
３３、３４ ＰＭＯＳトランジスタ
３９ ＮＭＯＳトランジスタ
３９ａ 寄生バイポーラトランジスタ（バイポーラトランジスタ）
５０ 半導体基板
５１ 基板領域（バルク、ベース）
５２ Ｎ型領域（ドレイン、コレクタ）
５３ Ｎ型領域（ソース、エミッタ）
５４ ゲート
ＳＣ 二次電池
ＥＢ＋ 外部正極端子
ＥＢ− 外部負極端子
３ ＮＭＯＳトランジスタ（充電制御ＦＥＴ）
４ ＮＭＯＳトランジスタ（放電制御ＦＥＴ）
２０Ａ、２０Ｂ 充放電制御回路
２１ ＶＤＤ端子（第１の電源電圧入力端子）
２２ ＶＳＳ端子（第２の電源電圧入力端子）
２３ 充電制御端子
２４ 放電制御端子
２５ 電圧検出端子
３２ 昇圧回路
３２ｏ 出力端
３３、３４ ＰＭＯＳトランジスタ
３９ ＮＭＯＳトランジスタ
３９ａ 寄生バイポーラトランジスタ（バイポーラトランジスタ）
５０ 半導体基板
５１ 基板領域（バルク、ベース）
５２ Ｎ型領域（ドレイン、コレクタ）
５３ Ｎ型領域（ソース、エミッタ）
５４ ゲート
ＳＣ 二次電池
ＥＢ＋ 外部正極端子
ＥＢ− 外部負極端子
Claims (5)
- 二次電池と、負荷及び充電器の正極及び負極を接続可能な外部正極端子及び外部負極端子と、前記二次電池の充電を制御する充電制御ＦＥＴと、前記二次電池の放電を制御する放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、
前記二次電池によって発生する第１及び第２の電源電圧のうち、第１の電源電圧が入力される第１の電源電圧入力端子と、
前記第１の電源電圧よりも低い第２の電源電圧が入力される第２の電源電圧入力端子と、
前記充電制御ＦＥＴのゲートと接続される充電制御端子と、
前記放電制御ＦＥＴのゲートと接続される放電制御端子と、
前記外部正極端子に印加される電圧が入力される電圧検出端子と、
前記放電制御端子と前記電圧検出端子とを連絡するＰＭＯＳトランジスタと、
放電制御端子と前記電圧検出端子とを前記ＰＭＯＳトランジスタと異なる経路で連絡するＮＭＯＳトランジスタと、
前記ＮＭＯＳトランジスタのドレインと接続されるコレクタと、前記ＮＭＯＳトランジスタのソースと接続されるエミッタと、前記ＮＭＯＳトランジスタのバルク及び前記第２の電源電圧入力端子と接続されるベースとを有するバイポーラトランジスタと、を備えることを特徴とする充放電制御回路。 - 二次電池と、負荷及び充電器の正極及び負極を接続可能な外部正極端子及び外部負極端子と、前記二次電池の充電を制御する充電制御ＦＥＴと、前記二次電池の放電を制御する放電制御ＦＥＴとを備えるバッテリ装置の充放電制御回路であって、
前記二次電池によって発生する第１及び第２の電源電圧のうち、第１の電源電圧が入力される第１の電源電圧入力端子と、
前記第１の電源電圧よりも低い第２の電源電圧が入力される第２の電源電圧入力端子と、
前記充電制御ＦＥＴのゲートと接続される充電制御端子と、
前記放電制御ＦＥＴのゲートと接続される放電制御端子と、
前記外部正極端子に印加される電圧が入力される電圧検出端子と、
前記第１の電源電圧よりも高い電圧を出力する出力端を有する昇圧回路と、
前記昇圧回路の出力端と接続されるゲートを有し、前記放電制御端子と前記電圧検出端子とを連絡するＮＭＯＳトランジスタと、
前記ＮＭＯＳトランジスタのドレインと接続されるコレクタと、前記ＮＭＯＳトランジスタのソースと接続されるエミッタと、前記ＮＭＯＳトランジスタのバルク及び前記第２の電源電圧入力端子と接続されるベースとを有するバイポーラトランジスタと、を備えることを特徴とする充放電制御回路。 - 前記ＮＭＯＳトランジスタ及び前記バイポーラトランジスタは、寄生バイポーラトランジスタを有するＮＭＯＳトランジスタで構成される請求項１又は２に記載の充放電制御回路。
- 前記充放電制御回路は、単一の半導体基板に形成される請求項１から３の何れか一項に記載の充放電制御回路。
- 請求項１から４の何れか一項に記載の充放電制御回路と、
前記二次電池と、
前記外部負極端子と、
前記外部正極端子と、
前記二次電池の正極と前記外部正極端子との間に接続される前記充電制御ＦＥＴ及び前記放電制御ＦＥＴと、を備えるバッテリ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020019600A JP7292228B2 (ja) | 2020-02-07 | 2020-02-07 | 充放電制御回路及びバッテリ装置 |
| TW110101926A TWI855214B (zh) | 2020-02-07 | 2021-01-19 | 充放電控制電路以及電池裝置 |
| US17/159,478 US11539227B2 (en) | 2020-02-07 | 2021-01-27 | Charge/discharge control circuit and battery device |
| KR1020210015373A KR20210101151A (ko) | 2020-02-07 | 2021-02-03 | 충방전 제어 회로 및 배터리 장치 |
| CN202110154655.4A CN113258630B (zh) | 2020-02-07 | 2021-02-04 | 充放电控制电路以及电池装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020019600A JP7292228B2 (ja) | 2020-02-07 | 2020-02-07 | 充放電制御回路及びバッテリ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021126005A true JP2021126005A (ja) | 2021-08-30 |
| JP2021126005A5 JP2021126005A5 (ja) | 2022-09-16 |
| JP7292228B2 JP7292228B2 (ja) | 2023-06-16 |
Family
ID=77177061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020019600A Active JP7292228B2 (ja) | 2020-02-07 | 2020-02-07 | 充放電制御回路及びバッテリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11539227B2 (ja) |
| JP (1) | JP7292228B2 (ja) |
| KR (1) | KR20210101151A (ja) |
| CN (1) | CN113258630B (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009247100A (ja) * | 2008-03-31 | 2009-10-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
| JP2013027273A (ja) * | 2011-07-26 | 2013-02-04 | Seiko Instruments Inc | バッテリ保護ｉｃおよびバッテリ装置 |
| JP2014168352A (ja) * | 2013-02-28 | 2014-09-11 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11178224A (ja) | 1997-12-08 | 1999-07-02 | Nec Kansai Ltd | 電池パック |
| JP4616222B2 (ja) * | 2006-08-11 | 2011-01-19 | セイコーインスツル株式会社 | 充放電制御回路および充電式電源装置 |
| KR101195716B1 (ko) * | 2008-03-31 | 2012-10-29 | 세이코 인스트루 가부시키가이샤 | 충방전 제어 회로 및 배터리 장치 |
| JP5438470B2 (ja) * | 2009-11-05 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
| JP6084056B2 (ja) * | 2013-02-06 | 2017-02-22 | エスアイアイ・セミコンダクタ株式会社 | 充放電制御回路及びバッテリ装置 |
| EP3419170B1 (en) * | 2016-02-18 | 2021-01-13 | Rohm Co., Ltd. | Protective system |
| US10778019B2 (en) * | 2017-07-20 | 2020-09-15 | Connaught Electronics Ltd. | Reverse current prevention for FET used as reverse polarity protection device |
-
2020
- 2020-02-07 JP JP2020019600A patent/JP7292228B2/ja active Active
-
2021
- 2021-01-27 US US17/159,478 patent/US11539227B2/en active Active
- 2021-02-03 KR KR1020210015373A patent/KR20210101151A/ko unknown
- 2021-02-04 CN CN202110154655.4A patent/CN113258630B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009247100A (ja) * | 2008-03-31 | 2009-10-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
| JP2013027273A (ja) * | 2011-07-26 | 2013-02-04 | Seiko Instruments Inc | バッテリ保護ｉｃおよびバッテリ装置 |
| JP2014168352A (ja) * | 2013-02-28 | 2014-09-11 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7292228B2 (ja) | 2023-06-16 |
| US11539227B2 (en) | 2022-12-27 |
| CN113258630A (zh) | 2021-08-13 |
| CN113258630B (zh) | 2024-09-13 |
| KR20210101151A (ko) | 2021-08-18 |
| US20210249869A1 (en) | 2021-08-12 |
| TW202135418A (zh) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283981B2 (en) | Protection IC and semiconductor integrated circuit | |
| KR101642789B1 (ko) | 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩 | |
| US8367234B2 (en) | Semiconductor device for protecting secondary battery, battery pack, and electronic device using same | |
| US10594146B2 (en) | Battery control circuit for multiple cells employing level shift circuits to avoid fault | |
| US8773073B2 (en) | Battery protection circuit, battery protection device, and battery pack | |
| US6316915B1 (en) | Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit | |
| JP5718478B2 (ja) | リチウム電池保護回路 | |
| KR101784740B1 (ko) | 배터리 보호 회로 및 이를 포함하는 배터리 팩 | |
| TW201444227A (zh) | 充放電控制電路及電池裝置 | |
| KR20200026032A (ko) | 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 | |
| KR102209457B1 (ko) | 이차전지 보호 회로 및 전지 팩 | |
| KR101751547B1 (ko) | 출력 회로, 온도 스위치 ｉｃ, 및 전지 팩 | |
| JP7292228B2 (ja) | 充放電制御回路及びバッテリ装置 | |
| TWI855214B (zh) | 充放電控制電路以及電池裝置 | |
| CN111434001B (zh) | 用于双输入充电器的电容器平衡驱动器电路 | |
| JP2021036764A (ja) | 二次電池保護回路及び電池パック | |
| JP2023147174A (ja) | 電圧検出回路、充電制御回路、充放電制御回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230606 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7292228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |