JP2021125275A - メモリシステム - Google Patents

Abstract

【課題】一つの実施形態は、不揮発性メモリチップにおける消去動作を適切化できるメモリシステムを提供することを目的とする。
【解決手段】一つの実施形態によれば、不揮発性メモリチップとコントローラとを有するメモリシステムが提供される。不揮発性メモリチップは、温度と補正パラメータとに応じて、消去電圧を補正可能である。コントローラは、不揮発性メモリチップの温度に関連する温度情報に応じて、不揮発性メモリチップの補正パラメータを更新する。不揮発性メモリチップは、温度と更新された補正パラメータとに応じて、消去電圧を補正する。
【選択図】図１

Description

本実施形態は、メモリシステムに関する。

不揮発性メモリチップを有するメモリシステムでは、温度に依存して不揮発性メモリチップの動作特性が変動することがある。このとき、不揮発性メモリチップにおいて、データの消去動作が適切に行われることが望まれる。

米国特許第９９２２７１４号明細書 米国特許第９４２４９４０号明細書 米国特許出願公開第２０１６／０３３４９９２号明細書

一つの実施形態は、不揮発性メモリチップにおける消去動作を適切化できるメモリシステムを提供することを目的とする。

一つの実施形態によれば、不揮発性メモリチップとコントローラとを有するメモリシステムが提供される。不揮発性メモリチップは、温度と補正パラメータとに応じて、消去電圧を補正可能である。コントローラは、不揮発性メモリチップの温度に関連する温度情報に応じて、不揮発性メモリチップの補正パラメータを更新する。不揮発性メモリチップは、温度と更新された補正パラメータとに応じて、消去電圧を補正する。

図１は、実施形態にかかるメモリシステムの構成を示す図である。 図２は、実施形態における不揮発性メモリチップの構成を示す図である。 図３は、実施形態におけるセルアレイの構成を示す図である。 図４は、実施形態におけるメモリセルの閾値電圧分布を示す図である。 図５は、実施形態における補正関数を示す図である。 図６は、実施形態におけるモデル関数を示す図である。 図７は、実施形態にかかるメモリシステムの動作を示すフローチャートである。 図８は、実施形態の変形例における更新量計算処理を示すフローチャートである。 図９は、実施形態の変形例における実装位置と熱の影響度合いとを示す図である。 図１０は、実施形態の変形例におけるモデル関数を示す図である。 図１１は、実施形態の変形例にかかるメモリシステムの動作を示すフローチャートである。 図１２は、実施形態の変形例における更新量計算処理を示すフローチャートである。

以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

（実施形態）
実施形態にかかるメモリシステムは、複数の不揮発性メモリチップを有する。温度に依存して各不揮発性メモリチップの動作特性が変動することがある。このとき、各不揮発性メモリチップにおいて、データの消去動作を温度に対してロバストにして、データの消去動作が適切に行われることが望まれる。

不揮発性メモリチップは、そのチップ温度が異なると消去電圧が変化する。不揮発性メモリチップは、温度に応じて消去電圧を補正する機能を有する。例えば、初期状態において、各不揮発性メモリチップには、温度に応じて消去電圧の値を補正するための共通の補正関数が設定される。不揮発性メモリチップに設定される消去電圧の補正関数の補正パラメータがチップ間で同じであると、チップ間で特性のばらつきが大きい場合に、温度変化適切に追従できない場合がある。例えば、各不揮発性メモリチップで適切な補正値を設定できず、消去動作で消去不足又は消去過多となることがある。

メモリシステムでは、複数の不揮発性メモリチップや、コントローラを含むチップが、パッケージに封止されてシステム基板上に実装され得る。基板上に複数の電子部品が実装されるシステムでは、各電子部品の基板における実装位置により、電子部品の温度が異なる場合がある。メモリシステムも例外ではなく、各不揮発性メモリチップは、実装位置によりその温度差が無視できないほど大きくなり得る。

例えば、メモリシステムでは、コントローラを含むコントローラチップが熱源となることがある。そのため、コントローラチップに近い実装位置に配された不揮発性メモリチップでは、そのチップ温度が比較的に高い温度になりやすく、コントローラチップから遠い実装位置に配された不揮発性メモリチップでは、そのチップ温度が比較的に低い温度になりやすい。これにより、メモリシステムにおいて、実装位置による温度の差異が生じやすい。

不揮発性メモリチップ間では、実装位置の違いで熱的なストレスを受ける度合いが異なり、その影響により、温度に応じた適切な補正値が共通の補正関数から異なるずれ量でずれることがある。そのため、各不揮発性メモリチップで共通の補正関数により消去電圧を補正すると、チップ間で消去特性がばらつき、不揮発性メモリチップによっては消去不足又は消去過多になる可能性がある。

そこで、本実施形態では、不揮発性メモリチップの温度に関連する温度情報に応じて不揮発性メモリチップの補正関数を規定する補正パラメータを更新することで、チップ間の消去特性のばらつきの低減化を図る。

具体的には、メモリシステムに、不揮発性メモリチップの消去電圧の補正値の、熱的なストレスによる変動を検知し、その変動を補償するアルゴリズムを導入する。すなわち、不揮発性メモリチップは、補正パラメータにより規定される補正関数を有し、温度を補正関数に適用することで消去電圧を補正可能である。コントローラは、不揮発性メモリチップの温度に関連した温度情報を検知し、温度情報をモデル関数に適用して消去電圧の適切な値からのずれ量を求める。温度情報は、例えば、前回の消去動作時のチップの温度と現在のチップの温度との差分であってもよい。差分は、熱的なストレスに関する情報とみることもできる。そして、コントローラは、その差分に対応する補正パラメータの更新量を求めて、その更新量で補正パラメータを更新するように不揮発性メモリチップを制御する。これに応じて、不揮発性メモリチップは、温度と更新された補正パラメータとで消去電圧を補正する。例えば、不揮発性メモリチップは、チップで検知された温度を、更新されたパラメータで規定される補正関数に適用して、消去電圧を補正する。これにより、各不揮発性メモリチップの補正パラメータがその温度情報に応じた適切な値に更新され、消去電圧が適正な値に補正され得るので、不揮発性メモリチップ間で消去動作のばらつきを低減できる。

より具体的には、メモリシステム１は、図１に示すように構成され得る。図１は、実施形態１にかかるメモリシステム１の概略構成例を示すブロック図である。図１に示すように、メモリシステム１は、メモリコントローラ２と不揮発性メモリ３とを備える。本実施形態における不揮発性メモリ３は、ＮＡＮＤ型フラッシュメモリであるが、これに限定されない。

メモリシステム１は、メモリコントローラ２と不揮発性メモリ３とが１つのパッケージとして構成されるメモリカード等であってもよいし、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ
Ｄｒｉｖｅ）等であってもよい。メモリシステム１は、ホスト４と接続可能である。ホスト４は、例えば、パーソナルコンピュータ、サーバ、ストレージボックスなどの情報処理装置、携帯電話、撮像装置であってもよいし、タブレットコンピュータやスマートフォンなどの携帯端末であってもよいし、ゲーム機器であってもよいし、カーナビゲーションシステムなどの車載端末であってもよい。

不揮発性メモリ３は、データを不揮発に記憶する。以下の説明では、不揮発性メモリ３として２次元（平面）構造のフラッシュメモリが用いられた場合について説明するが、不揮発性メモリ３の例はこれに限られない。不揮発性メモリ３は、例えば、３次元（立体）構造のフラッシュメモリ等であってもよい。

不揮発性メモリ３は、１つ以上のパッケージ３０ａ〜３０ｄを含む。図１には４つのパッケージ３０ａ〜３０ｄを示すが、パッケージ３０ａ〜３０ｄの数は４つに限られず、１つ以上であればよい。個々のパッケージ３０ａ〜３０ｄを区別しないときは、単にパッケージ３０とも記載する。

パッケージ３０の各々は、１つ以上の不揮発性メモリチップ３１ａ〜３１ｃを備える。図１には３つの不揮発性メモリチップ３１ａ〜３１ｃを示すが、不揮発性メモリチップ３１ａ〜３１ｃの数は３つに限られず、１つ以上であればよい。個々の不揮発性メモリチップ３１ａ〜３１ｃを区別しないときは、単に不揮発性メモリチップ３１とも記載する。

不揮発性メモリチップ３１の各々は、不揮発性メモリチップ３１の温度を検出する温度センサ３２を備えている。温度センサ３２は、例えばメモリコントローラ２からの温度取得コマンドに応じて、検出した不揮発性メモリチップ３１の温度を温度情報としてメモリコントローラ２に送信する。

メモリコントローラ２は、例えばＳｏＣ（Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｃｈｉｐ）として構成される半導体集積回路である。メモリコントローラ２の各種機能のうちの一部または全部は、ファームウェアを実行するＣＰＵによって、または、専用ハードウェア回路によって実現されてよい。メモリコントローラ２は、ホスト４からの書き込みコマンドに従って不揮発性メモリ３への書き込みを制御する。また、ホスト４からの読み出しコマンドに従って不揮発性メモリ３からの読み出しを制御する。

メモリコントローラ２は、ホストインタフェース（ホストＩ／Ｆ）２１、メモリインタフェース（メモリＩ／Ｆ）２２、制御部２３、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２４、およびデータバッファ２５を備える。ホストＩ／Ｆ２１、メモリ
Ｉ／Ｆ２２、制御部２３、およびデータバッファ２５は、内部バス２０で相互に接続されている。

ホストＩ／Ｆ２１は、ホスト４との間のインタフェース規格に従った処理を実施し、ホスト４から受信したアクセスコマンド（命令）、書き込み対象のデータ（ユーザデータ）などを内部バス２０に出力する。インタフェース規格は、例えば、ＰＣＩｅ（登録商標）（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）などである。また、ホストＩ／Ｆ２１は、不揮発性メモリ３から読み出されたデータ（ユーザデータ）、制御部２３からの応答などをホスト４へ送信する。

メモリＩ／Ｆ２２は、制御部２３の指示に基づいて、不揮発性メモリ３への書き込み処理を行う。また、メモリＩ／Ｆ２２は、制御部２３の指示に基づいて、不揮発性メモリ３からの読み出し処理を行う。

データバッファ２５は、メモリコントローラ２がホスト４から受信したデータを不揮発性メモリ３へ記憶するまでに一時格納する。また、データバッファ２５は、不揮発性メモリ３から読み出されたデータをホスト４へ送信するまでに一時格納する。データバッファ２５には、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの汎用メモリを用いることができる。

制御部２３は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として構成される。制御部２３は、ファームウェアに基づいて動作する。例えば、ファームウェアは不揮発性メモリ３に、メモリシステム１の製造時または出荷時に格納されている。制御部２３は、起動時に、メモリコントローラ２が備えるＲＡＭ２４に不揮発性メモリ３からファームウェアをロードする。制御部２３は、ＲＡＭ２４にロードされたファームウェアを実行することによって、各種機能を実現する。

図２は、実施形態１にかかる不揮発性メモリ３が備える不揮発性メモリチップ３１の構成例を示すブロック図である。実施形態１の各々の不揮発性メモリチップ３１ａ〜３１ｃは、いずれも同様の構成を備える。

図２に示すように、不揮発性メモリチップ３１は、例えばプレーンＰＬ１，ＰＬ２、周辺回路ＰＥＲ、及び入出力パッドＩＯＰを備える。ただし、不揮発性メモリチップ３１内のプレーンＰＬ１，ＰＬ２の数は２つに限られず、３つ以上であってもよい。個々のプレーンＰＬ１，ＰＬ２を区別しないときは、単にプレーンＰＬとも記載する。プレーンＰＬの各々は、セルアレイＣＡ、ロウデコーダＲＤ、センスアンプモジュールＳＡＭ、演算回路ＹＬＯＧ、及びデータレジスタＸＤＬを備えている。

セルアレイＣＡは、不揮発性のメモリセルの集合である複数のブロック（複数の物理ブロック）ＢＬＫを備えている。ブロックＢＬＫはデータの消去単位となり、同一のブロックＢＬＫ内のデータは一括して消去される。ブロックＢＬＫの各々は、メモリセルが直列接続されたメモリストリングＭＳ（ＭＳ０，ＭＳ１，ＭＳ２・・・）を備えている。

各メモリセルは、複数のビット線ＢＬと複数のワード線ＷＬとのそれぞれが交差する点に配置されている。各メモリセルは、ロウ方向に所定ピッチをもってカラム方向に延びる複数のビット線ＢＬのいずれかに接続されている。また、各メモリセルは、カラム方向に所定ピッチをもってロウ方向に延びる複数のワード線ＷＬのいずれかに接続されている。

ロウデコーダＲＤは、制御部２３により指示されたブロックアドレスをデコードして、対応するブロックＢＬＫを選択する。

センスアンプモジュールＳＡＭは、センスアンプＳＡ、及びデータレジスタＵＤＬ，ＬＤＬの複数の組を有している。センスアンプＳＡ、及びデータレジスタＵＤＬ，ＬＤＬは互いに、図示しないバスで接続されている。センスアンプＳＡはビット線ＢＬ毎に設けられ、対応するビット線ＢＬに読み出されたデータをセンスして増幅し、また対応するビット線ＢＬに書き込みデータを転送する。データレジスタＵＤＬ，ＬＤＬは、データを一時的に保持する。

演算回路ＹＬＯＧは、データレジスタＵＤＬ，ＬＤＬに保持されたデータの演算を行う。

データレジスタＸＤＬは、ビット線ＢＬ毎に設けられ、対応するビット線ＢＬに関連するデータを一時的に保持する。データレジスタＸＤＬは、不揮発性メモリ３のバッファとして用いられてもよい。すなわち、センスアンプモジュールＳＡＭの内部のデータレジスタＵＤＬ，ＬＤＬが使用中であったとしても、データレジスタＸＤＬが空いていれば、不揮発性メモリ３は外部からデータを受け付けることが出来る。

入出力パッドＩＯＰは、メモリコントローラ２との間で、種々のコマンドやデータの送受信を司る。

周辺回路ＰＥＲは、シリアライザ及びデシリアライザＳ／Ｄ、図示しないシーケンサ、チャージポンプ、レジスタ、及びドライバ等を備える。シリアライザ及びデシリアライザＳ／Ｄは、メモリコントローラ２等の外部からシリアル信号形式で送られてくるデータ等をパラレル信号に変換する。また、シリアライザ及びデシリアライザＳ／Ｄは、不揮発性メモリチップ３１内においてパラレル信号形式で取り扱われるデータ等をシリアル信号に変換する。また、シリアライザ及びデシリアライザＳ／Ｄは、セルアレイＣＡのカラム方向（ビット線ＢＬ）を選択する。

ドライバは、メモリコントローラ２からの指令を受けたシーケンサに従って、データの書き込み、読み出し、及び消去に必要な電圧を、ロウデコーダＲＤ、センスアンプＳＡ、及び図示しないソース線ドライバに供給する。チャージポンプは、外部から与えられる電源電圧を昇圧して、必要な電圧をドライバに供給する。レジスタは、種々の信号を保持する。シーケンサは、不揮発性メモリ３全体の動作を制御する。

図３は、実施形態１にかかる不揮発性メモリ３の不揮発性メモリチップ３１に含まれる１つのブロックＢＬＫの構成例を示す回路図である。

各ブロックＢＬＫは、ロウ方向に沿って順に配列された（ｐ＋１）個のメモリストリングＭＳを備えている（ｐは０以上の整数）。

各メモリストリングＭＳには、選択トランジスタＳＴ１，ＳＴ２が含まれる。選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０〜ＢＬｐに接続され、ゲートが選択ゲート線ＳＧＤに共通接続されている。また、選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートが選択ゲート線ＳＧＳに共通接続されている。

各メモリセルＭＣは、半導体基板上に形成された積層ゲート構造を備えたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）により構成されている。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層、及び電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルＭＣは、電荷蓄積層に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルＭＣは、各セルに１ビットの情報を記録するＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）として構成されていてもよいし、各セルに２ビットの情報を記録するＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）や３ビットの情報を記録するＴＬＣ
（Ｔｒｉｐｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）として構成されていてもよい。

各メモリストリングＭＳにおいて、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、それぞれの電流経路が直列接続されるよう、（ｑ＋１）個のメモリセルＭＣが配置されている（ｑは０以上の整数）。すなわち、複数のメモリセルＭＣは、隣接するもの同士で拡散領域（ソース領域若しくはドレイン領域）を共有するような形でカラム方向に直列接続される。

各メモリストリングＭＳにおいて、最も選択ゲート線ＳＧＤ側に位置するメモリセルＭＣから順に、制御ゲート電極がワード線ＷＬ０〜ＷＬｑにそれぞれ接続されている。従って、ワード線ＷＬ０に接続されたメモリセルＭＣのドレインは選択トランジスタＳＴ１のソースに接続され、ワード線ＷＬｑに接続されたメモリセルトランジスタＭＣＴのソースは選択トランジスタＳＴ２のドレインに接続されている。

ワード線ＷＬ０〜ＷＬｑは、ブロックＢＬＫ内のメモリストリングＭＳ間で、メモリセルＭＣの制御ゲート電極を共通に接続している。つまり、ブロックＢＬＫ内において同一行にあるメモリセルＭＣの制御ゲート電極は、同一のワード線ＷＬに接続される。この同一のワード線ＷＬに接続される（ｐ＋１）個のメモリセルＭＣは、１つまたは複数のページ（物理ページ）に対応するメモリセルグループとして取り扱われ、この物理ページごとにデータの書き込みおよびデータの読み出しが行われる。

ビット線ＢＬ０〜ＢＬｐは、ブロックＢＬＫ間で、選択トランジスタＳＴ１のドレインを共通に接続している。つまり、複数のブロックＢＬＫ内において同一列にあるメモリストリングＭＳは、同一のビット線ＢＬに接続される。

各メモリセルＭＣがトリプルレベルセルとしてＴＬＣモードで動作する場合、メモリセルＭＣの閾値電圧分布は、例えば、図４に示すようになる。図４は、実施形態にかかるメモリセルＭＣの閾値電圧分布を示す図である。図４において、横軸は閾値電圧を表し、縦軸はメモリセルＭＣの数（具体的には、所定の閾値電圧を有するメモリセルＭＣの数）を表す。

ＴＬＣモードによれば、各メモリセルＭＣは、アッパーページに属するデータ“ｘ”とミドルページに属するデータ“ｙ”とロアーページに属するデータ“ｚ”とで定義される３ビットのデータ“ｘｙｚ”を保持可能である。データ“ｘ”、データ“ｙ”、データ“ｚ”の値は、 “０”または “１”である。各メモリセルＭＣの閾値電圧は、分布Ｅｒ、分布Ａ、分布Ｂ、分布Ｃ、分布Ｄ、分布Ｅ、分布Ｆ、分布Ｇの８つのグループの何れかに属するように制御される。各分布と３ビットのデータ“ｘｙｚ”のデータ値との対応は、予め設定される。例えば、分布Ｅｒにはデータ値“１１１”が割り当てられる。分布Ａにはデータ値“１１０”が割り当てられる。分布Ｂにはデータ値“１００”が割り当てられる。分布Ｃにはデータ値“０００”が割り当てられる。分布Ｄにはデータ値“０１０”が割り当てられる。分布Ｅにはデータ値“０１１”が割り当てられる。分布Ｆにはデータ値“００１”が割り当てられる。分布Ｇにはデータ値“１０１”が割り当てられる。各分布とデータ値との対応は、上記に限定されない。

ホスト４からメモリコントローラ２を介して書き込みコマンドを受け取ると、シリアライザ及びデシリアライザＳ／Ｄは、ブロックアドレスが入力されたカラムアドレスに対応したビット線ＢＬを選択して活性化する。センスアンプＳＡは、シリアライザ及びデシリアライザＳ／Ｄにより選択されたビット線ＢＬの電位を０Ｖとする。ロウデコーダＲＤは、ブロックアドレスをデコードして得られるロウアドレスに対応したワード線ＷＬに、プログラムパルスを印加する。すると、選択されたビット線ＢＬおよび選択されたワード線ＷＬとの交点に位置するメモリセルＭＣの電荷蓄積膜に電子が注入され、その結果、メモリセルＭＣの閾値電圧が上昇する。センスアンプモジュールＳＡＭは、プログラムパルスが印加される毎に、閾値電圧がデータレジスタＸＤＬに格納されているデータに応じた電圧に到達したか否かを確認する。センスアンプＳＡは、閾値電圧がデータに応じた電圧に到達するまで、ロウデコーダＲＤにプログラムパルスの印加を継続させる。

ホスト４からメモリコントローラ２を介して読み出しコマンドを受け取ると、センスアンプモジュールＳＡＭは、ビット線ＢＬにビット線電圧Ｖｂ１（例えば１．５Ｖ）をプリチャージし、ロウデコーダＲＤは、選択されたワード線ＷＬにデータ値毎の分布を特定する複数種類の判定電位（リード電圧）を順次印加する。なお、ロウデコーダＲＤは、非選択のワード線ＷＬには転送電位を印加し、非選択のワード線ＷＬに属するメモリセルＭＣを導通状態にしておく。センスアンプＳＡは、プリチャージにより蓄えられた電荷が、どの読み出し電圧が印加されたときにソース線ＳＬに流出したかを検知することによって、対象のメモリセルＭＣに記憶されているデータ値を判定する。

図４に示すように、分布Ｅｒと分布Ａとの間に読み出し電圧Ｖ７が設定される。分布Ａと分布Ｂとの間に読み出し電圧Ｖ６が設定される。分布Ｂと分布Ｃとの間に読み出し電圧Ｖ５が設定される。分布Ｃと分布Ｄとの間に読み出し電圧Ｖ４が設定される。分布Ｄと分布Ｅとの間に読み出し電圧Ｖ３が設定される。分布Ｅと分布Ｆとの間に読み出し電圧Ｖ２が設定される。分布Ｆと分布Ｇとの間に読み出し電圧Ｖ１が設定される。

図４の例では、各分布Ｅｒ，Ａ〜Ｇに属するメモリセルＭＣの閾値電圧の分布の裾野が重なり合っている。つまり、例えば分布Ａに属するメモリセルＭＣの閾値電圧の最大値が判定電圧Ｖ６を超えており、かつ、分布Ｂに属するメモリセルＭＣの閾値電圧の最小値が判定電圧Ｖ６を下回っている。分布Ａに属し、かつ、閾値電圧が判定電圧Ｖ６よりも高いメモリセルＭＣが読み出された場合、そのメモリセルＭＣは分布Ｂに属するとして認識される。即ち、“１１０”として書き込まれたデータが“１００”として読み出される。分布Ｂに属し、かつ、閾値電圧が判定電圧Ｖ６よりも低いメモリセルＭＣが読み出された場合、そのメモリセルＭＣは分布Ａに属するとして認識される。即ち、“１００”として書き込まれたデータが“１１０”として読み出される。

このような判定電圧の近傍に閾値電圧を持つメモリセルＭＣに起因するエラーは、メモリコントローラ２が有する誤り訂正（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）回路等により訂正可能である。ただし、メモリコントローラ２がＥＣＣ回路により訂正できるエラービットの数には、限界がある。読み出しデータに含まれるエラービットの数が限界を超えないように、例えば、隣接する２つの分布間の、分布が重なった部分におけるメモリセルＭＣの数が極小となる電圧値を判定電圧として使用する。これにより、読み出しデータに含まれるエラー数を少なくすることができる。

例えば、複数の分布Ｅｒ〜Ｇのうち、分布Ｅｒは、消去状態の閾値電圧分布を示す。図４では、消去状態が適正である場合における消去状態の閾値電圧分布を、実線で示している。消去状態が消去過多である場合、実線で示す適正な分布Ｅｒに比べて、点線で示すように、より低電圧側にシフトした分布Ｅｒ’が形成され得る。この場合、分布Ｅｒと分布Ａとの重なりが解消され得るが、メモリセルには過剰に消去電圧が印加されるため、消去動作によるストレスでメモリセルが劣化しやすくなる。

消去状態が消去不足である場合、実線で示す適正な分布Ｅｒに比べて、一点鎖線で示すように、より高電圧側にシフトした分布Ｅｒ”が形成され得る。この場合、分布Ｅｒ”と分布Ａとの重なりが大きくなり、読み出しデータに含まれるエラービットの数が誤り訂正可能なビット数の限界を超えて、メモリセルから適正にデータを読み出すことができなくなる場合がある。

一方、各不揮発性メモリチップでチップ温度が変化しても本実施形態の制御により消去電圧が適正な値に補正されれば、各不揮発性メモリチップ間で消去特性を揃えることができ、消去状態の閾値電圧分布を、図４に実線で示す適正な分布Ｅｒにすることができる。分布Ｅｒは、適正な分布Ａとの重なり具合が、他の分布Ａ〜Ｇの間の重なり具合とほぼ均等にされ得る。これにより、読み出しデータに含まれるエラー数を少なくすることができる。

次に、各不揮発性メモリチップに設定される共通の補正関数について図５を用いて説明する。図５は、各不揮発性メモリチップに設定される補正関数を示す図である。図５において、縦軸が消去電圧を示し、横軸が温度を示す。補正関数は、消去電圧の補正に用いられる関数であり、温度に応じて補正すべき消去電圧の値を示す。

各メモリセルは、温度が高いほどデータが消去されやすい傾向にある。これに応じて、各不揮発性メモリチップに設定される共通の補正関数Ｆ_Ａは、温度に対する一次関数であり、直線で表され得る。この直線は、例えば、図５に実線で示すように、基準温度Ｔ_０（例えば０℃）に対する消去電圧がＶ_０であり、傾きが負の値−Ｃ_０（Ｃ_０は任意の正の数）の直線である。消去電圧をＶ_ｅｒａ、温度をＴとすると、この補正関数Ｆ_Ａ（Ｔ）は、次の数式１で表されるように、補正パラメータＣ_０、Ｖ_０で規定される関数である。補正パラメータＣ_０は、直線の傾きを示すパラメータである。補正パラメータＶ_０は、縦軸に対する直線の切片を示すパラメータである。
Ｖ_ｅｒａ＝Ｆ_Ａ（Ｔ）
＝−Ｃ_０×Ｔ＋Ｖ_０・・・数式１

各不揮発性メモリチップ３１は、温度センサ３２でチップ温度が検知されると、チップ温度Ｔを数式１で示す補正関数Ｆ_Ａ（Ｔ）に適用して、補正すべき消去電圧Ｖ_ｅｒａの値を求める。例えば、検知された温度がＴ＝Ｔ_１（Ｔ_１＞Ｔ_０）である場合、消去電圧の補正値がＶ_ｅｒａ＝−Ｃ_０×Ｔ_１＋Ｖ_０＝Ｖ_１と求められる。検知された温度がＴ＝Ｔ_２（Ｔ_２＞Ｔ_１）である場合、消去電圧の補正値がＶ_ｅｒａ＝−Ｃ_０×Ｔ_２＋Ｖ_０＝Ｖ_２（＜Ｖ_１）と求められる。

しかし、不揮発性メモリチップ３１間では、実装位置の違いで熱的なストレスの受ける度合いが異なり、その影響により、温度に応じた適切な補正値が共通の補正関数Ｆ_Ａ（Ｔ）から異なるずれ量でずれることがある。

温度に応じた適切な補正値がほぼ補正関数Ｆ_Ａ（Ｔ）通り変化する実装位置をＰ_Ａとし、実装位置Ｐ_Ａよりコントローラを含むチップに近い実装位置をＰ_Ｂとする。実装位置Ｐ_Ｂでは、実装位置Ｐ_Ａより強い熱ストレスを受けると考えられ、温度に応じた消去のされやすさが実装位置Ｐ_Ａより急激に変化すると考えられる。実装位置Ｐ_Ｂでは、温度に応じた適切な補正値が、温度に対して、より急峻な減少傾向を示し得る。

例えば、共通の補正関数Ｆ_Ａ（Ｔ）では、温度Ｔ_２に対する消去電圧の補正値がＶ_ｅｒａ＝Ｖ_２と求まる。それに対して、温度Ｔ_２における消去電圧の共通の補正関数Ｆ_Ａからのずれ量が−ΔＶ_Ｂ（ΔＶ_Ｂ＞０）と求まれば、適正な補正値がＶ_ｅｒａ＝Ｖ_２−ΔＶ_Ｂ＝Ｖ_２Ｂとなる。この場合、更新すべき補正パラメータＣ_０Ｂの値は、次の数式２で求めることができる。
Ｃ_０Ｂ＝（Ｖ_０−Ｖ_２Ｂ）／（Ｔ_２−Ｔ_０）・・・数式２

これにより、実装位置Ｐ_Ｂで消去電圧の補正に用いるべき補正関数Ｆ_Ｂ（Ｔ）は、補正パラメータＣ_０Ｂ、Ｖ_０で規定される関数として、次の数式３で表され得る。
Ｖ_ｅｒａ＝Ｆ_Ｂ（Ｔ）
＝−Ｃ_０Ｂ×Ｔ＋Ｖ_０・・・数式３

この補正関数Ｆ_Ｂ（Ｔ）は、図５に２点鎖線で示すように、縦軸に対する直線の切片が共通の補正関数Ｆ_Ａ（Ｔ）と同じであるが、傾きがより急峻な一次関数である。

このとき、補正パラメータＣ_０の更新量は、次の数式４で示されるようなΔＣ_０Ｂであり、補正パラメータＶ_０の更新量は、ゼロである。
ΔＣ_０Ｂ＝Ｃ_０Ｂ−Ｃ_０・・・数式４

また、温度に応じた適切な補正値がほぼ補正関数Ｆ_Ａ（Ｔ）通り変化する実装位置をＰ_Ａとし、実装位置Ｐ_Ａよりコントローラを含むチップから遠い実装位置をＰ_Ｃとする。実装位置Ｐ_Ｃでは、実装位置Ｐ_Ａより弱い熱ストレスを受けると考えられ、温度に応じた消去のされやすさが実装位置Ｐ_Ａより緩やかに変化すると考えられる。実装位置Ｐ_Ｃでは、温度に応じた適切な補正値が、温度に対するより緩やかな減少傾向を示し得る。

例えば、共通の補正関数Ｆ_Ａ（Ｔ）では、温度Ｔ_２に対する消去電圧の補正値がＶ_ｅｒａ＝Ｖ_２と求まる。それに対して、温度Ｔ_２における消去電圧の共通の補正関数Ｆ_Ａからのずれ量が＋ΔＶ_Ｃ（ΔＶ_Ｃ＞０）と求まれば、適正な補正値がＶ_ｅｒａ＝Ｖ_２＋ΔＶ_Ｃ＝Ｖ_２Ｃとなる。この場合、更新すべき補正パラメータＣ_０Ｃの値は、次の数式５で求めることができる。
Ｃ_０Ｃ＝（Ｖ_０−Ｖ_２Ｃ）／（Ｔ_２−Ｔ_０）・・・数式５

これにより、実装位置Ｐ_Ｃで消去電圧の補正に用いるべき補正関数Ｆ_Ｃ（Ｔ）は、補正パラメータＣ_０Ｃ、Ｖ_０で規定される関数として、次の数式６で表され得る。
Ｖ_ｅｒａ＝Ｆ_Ｃ（Ｔ）
＝−Ｃ_０Ｃ×Ｔ＋Ｖ_０・・・数式６

この補正関数Ｆ_Ｃ（Ｔ）は、図５に１点鎖線で示すように、縦軸に対する直線の切片が共通の補正関数Ｆ_Ａ（Ｔ）と同じであるが、傾きがより緩やかな一次関数である。

このとき、補正パラメータＣ_０の更新量は、次の数式７で示されるようなΔＣ_０Ｃであり、補正パラメータＶ_０の更新量は、ゼロである。
ΔＣ_０Ｃ＝Ｃ_０Ｃ−Ｃ_０・・・数式７

図５に例示されるように、熱ストレスに対する適正な消去電圧の、共通の補正関数Ｆ_Ａからのずれ量が求まれば、補正パラメータの更新量を求めて各不揮発性メモリチップ３１の補正パラメータを適正に更新できることが分かる。そのため、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）における熱ストレスに応じた、共通の補正関数Ｆ_Ａからの適正な消去電圧のずれ量と、熱ストレスを表す温度情報との関係を実験的にモデル化し、モデル関数として求める。熱ストレスを表す温度情報としては、ある不揮発性メモリチップについて、前回の消去動作で検知されたチップ温度と現在検知されているチップ温度との差分ΔＴを用いられ得る。

例えば、共通の補正関数Ｆ_Ａ（Ｔ）と、実装位置Ｐ_Ａよりコントローラを含むチップから遠い実装位置をＰ_Ｃに対応する補正関数Ｆ_Ｃ（Ｔ）とが近似的に同じであると見なせる場合、すなわち、図５に示すΔＶ_Ｃ≒０である場合、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）についてのモデル関数は、図６（ａ）に示すように決められる。実装位置Ｐ_Ａに対応する差分ΔＴの値を閾値ΔＴｔｈとすると、図６（ａ）に示すモデル関数では、差分ΔＴが閾値ΔＴｔｈ以下では、共通の補正関数Ｆ_Ａ（Ｔ）からの適切な補正値のずれ量がゼロに維持され、差分ΔＴが閾値ΔＴｔｈを超えると、超えた量に応じて直線的にずれ量が増加する。図６（ａ）に示すモデル関数を参照すると、実装位置Ｐ_Ｂの不揮発性メモリチップ３１について、差分がΔＴ＝ΔＴ_Ｂである場合のずれ量がΔＶ＝ΔＶ_Ｂであると求められる。実装位置Ｐ_Ｃの不揮発性メモリチップ３１について、差分がΔＴ＝ΔＴ_Ｃである場合のずれ量はΔＶ＝ΔＶ_Ｃ≒０であると求められる。

あるいは、共通の補正関数Ｆ_Ａ（Ｔ）と、実装位置Ｐ_Ａよりコントローラを含むチップから遠い実装位置をＰ_Ｃに対応する補正関数Ｆ_Ｃ（Ｔ）とが異なる場合、すなわち、図５に示すΔＶ_Ｃ＞０である場合、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）についてのモデル関数は、図６（ｂ）に示すように決められる。実装位置Ｐ_Ａに対応する差分ΔＴの値を閾値ΔＴｔｈとすると、図６（ｂ）に示すモデル関数では、差分ΔＴの量に応じて直線的にずれ量が増加する。このモデル関数では、ずれ量ΔＶは、負の値から、差分ΔＴが閾値ΔＴｔｈのときのゼロを経て、正の値へ直線的に単調に増加する。図６（ｂ）に示すモデル関数を参照すると、実装位置Ｐ_Ｂの不揮発性メモリチップ３１について、差分がΔＴ＝ΔＴ_Ｂである場合のずれ量がΔＶ＝ΔＶ_Ｂであると求められる。実装位置Ｐ_Ｃの不揮発性メモリチップ３１について、差分がΔＴ＝ΔＴ_Ｃである場合のずれ量はΔＶ＝−ΔＶ_Ｃであると求められる。

すなわち、図６（ａ）、図６（ｂ）に例示するようなモデル関数を用いることで、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）において、差分ΔＴ等の温度情報に応じ、共通の補正関数Ｆ_Ａ（Ｔ）からの適切な補正値のずれ量を求めることができる。

次に、メモリシステム１の動作について図７を用いて説明する。図７は、メモリシステム１の動作を示すフローチャートである。図７では、１つの不揮発性メモリチップ３１とメモリコントローラ２とにおける動作について例示するが、他の不揮発性メモリチップ３１とメモリコントローラ２とにおける動作も同様である。

メモリコントローラ２は、不揮発性メモリチップ３１で消去処理が行われるべきタイミングになると、不揮発性メモリチップ３１の温度を取得するために、温度取得コマンドを不揮発性メモリチップ３１に発行する（Ｓ１１）。不揮発性メモリチップ３１は、温度取得コマンドを受けると、温度センサ３２によりチップ温度を検知し（Ｓ１）、検知された温度をメモリ内で保持するとともに、検知された温度を含む応答をメモリコントローラ２へ返す。メモリコントローラ２は、検知された温度を取得すると（Ｓ１１）、検知された温度を不揮発性メモリチップ３１の識別情報と関連付けて保持する。

不揮発性メモリチップ３１は、検知された温度を補正パラメータで規定される補正関数に適用して消去電圧を補正し（Ｓ２）、補正が完了した旨の通知をメモリコントローラ２へ送る。メモリコントローラ２は、補正が完了した旨の通知を受けると、消去すべきブロックのアドレスを含む消去コマンドを不揮発性メモリチップ３１へ発行する。不揮発性メモリチップ３１は、消去コマンドを受けると、Ｓ２で補正された消去電圧を用いて、アドレス指定されたブロックに対して消去処理を行う（Ｓ３）。

その後、メモリコントローラ２は、再び、不揮発性メモリチップ３１で消去処理が行われるべきタイミングになると、不揮発性メモリチップ３１の温度を取得するために、温度取得コマンドを不揮発性メモリチップ３１に発行する（Ｓ１３）。不揮発性メモリチップ３１は、温度取得コマンドを受けると、温度センサ３２によりチップ温度を検知し（Ｓ４）、検知された温度をメモリ内で保持するとともに、検知された温度を含む応答をメモリコントローラ２へ返す。メモリコントローラ２は、検知された温度を取得すると（Ｓ１３）、Ｓ１１で取得された温度とＳ１３で取得された温度との差分を求め（Ｓ１４）、モデル関数を用いて、補正関数の補正パラメータの更新量を計算する更新量計算処理を行う（Ｓ１５）。

例えば、モデル関数が図６（ａ）に示すような関数である場合、更新量計算処理（Ｓ１５）は、図８（ａ）に示すように行われ得る。図８（ａ）は、更新量計算処理（Ｓ１５）を示すフローチャートである。すなわち、メモリコントローラ２は、Ｓ１４で求めた差分ΔＴと閾値ΔＴｔｈとを比較する。メモリコントローラ２は、差分ΔＴが閾値ΔＴｔｈを超えていれば（Ｓ２１でＹｅｓ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ１４で求めた差分がΔＴ＝ΔＴ_Ｂであれば、差分ΔＴ＝ΔＴ_Ｂをモデル関数に適用してずれ量ΔＶ＝ΔＶ_Ｂを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を降圧側へ補正するための補正パラメータの更新量を求める（Ｓ２２）。例えば、ずれ量ΔＶ＝ΔＶ_Ｂに応じて適正な補正値がＶ_２−ΔＶ_Ｂ＝Ｖ_２Ｂとなれば、数式２〜数式４のように補正パラメータＣ_０の更新量ΔＣ_０Ｂを求めてもよい。また、メモリコントローラ２は、Ｓ１４で求めた差分ΔＴが閾値ΔＴｔｈ以下であれば（Ｓ２１でＮｏ）、適切な補正値の共通の補正関数Ｆ_Ａ（Ｔ）からのずれ量がゼロであり、補正パラメータの更新が不要であるとして、Ｓ２２をスキップする。

あるいは、モデル関数が図６（ｂ）に示すような関数である場合、更新量計算処理（Ｓ１５）は、図８（ｂ）に示すように行われ得る。図８（ｂ）は、更新量計算処理（Ｓ１５）を示すフローチャートである。すなわち、メモリコントローラ２は、Ｓ１４で求めた差分ΔＴと閾値ΔＴｔｈとを比較する。

メモリコントローラ２は、差分ΔＴが閾値ΔＴｔｈを超えていれば（Ｓ２１でＹｅｓ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ１４で求めた差分がΔＴ＝ΔＴ_Ｂであれば、差分ΔＴ＝ΔＴ_Ｂをモデル関数に適用してずれ量ΔＶ＝ΔＶ_Ｂを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を降圧側へ補正するための補正パラメータの更新量を求める（Ｓ２２）。例えば、ずれ量ΔＶ＝ΔＶ_Ｂに応じて適正な補正値がＶ_２−ΔＶ_Ｂ＝Ｖ_２Ｂとなれば、数式２〜数式４のように補正パラメータＣ_０の更新量ΔＣ_０Ｂを求めてもよい。

メモリコントローラ２は、Ｓ１４で求めた差分ΔＴが閾値ΔＴｔｈ以下であれば（Ｓ２１でＮｏ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ１４で求めた差分がΔＴ＝ΔＴ_Ｃであれば、差分ΔＴ＝ΔＴ_Ｃをモデル関数に適用してずれ量ΔＶ＝−ΔＶ_Ｃを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を昇圧側へ補正するための補正パラメータの更新量を求める（Ｓ２３）。例えば、ずれ量ΔＶ＝−ΔＶ_Ｃに応じて適正な補正値がＶ_２＋ΔＶ_Ｃ＝Ｖ_２Ｃとなれば、数式５〜数式７のように補正パラメータＣ_０の更新量ΔＣ_０Ｃを求めてもよい。

図７に戻って、メモリコントローラ２は、更新量計算処理（Ｓ１５）で求めた補正パラメータの更新量を不揮発性メモリチップ３１へ供給する。不揮発性メモリチップ３１は、Ｓ４で温度を検知した後に、補正パラメータの更新量を受信するまで（Ｓ５でＮｏ）待機している。不揮発性メモリチップ３１は、補正パラメータの更新量を受信すると（Ｓ５でＹｅｓ）、受信された更新量で補正パラメータを更新する（Ｓ６）。例えば、不揮発性メモリチップ３１は、補正パラメータＣ_０の更新量がΔＣ_０Ｂであれば、補正パラメータＣ_０に更新量ΔＣ_０Ｂを加算して補正パラメータＣ_０Ｂへ更新する。不揮発性メモリチップ３１は、補正パラメータＣ_０の更新量がΔＣ_０Ｃであれば、補正パラメータＣ_０に更新量ΔＣ_０Ｃを加算して補正パラメータＣ_０Ｃへ更新する。

不揮発性メモリチップ３１は、Ｓ４で検知された温度を、Ｓ６で更新された補正パラメータで規定される補正関数に適用して消去電圧を補正し（Ｓ７）、補正が完了した旨の通知をメモリコントローラ２へ送る。メモリコントローラ２は、補正が完了した旨の通知を受けると、消去すべきブロックのアドレスを含む消去コマンドを不揮発性メモリチップ３１へ発行する（Ｓ１６）。不揮発性メモリチップ３１は、消去コマンドを受けると、Ｓ７で補正された消去電圧を用いて、アドレス指定されたブロックに対して消去処理を行う（Ｓ８）。

以上のように、本実施形態では、メモリシステム１において、メモリコントローラ２は、不揮発性メモリチップ３１の温度に関連する温度情報に応じて不揮発性メモリチップ３１の補正関数を規定する補正パラメータを更新する。例えば、メモリコントローラ２は、前回の消去動作時のチップ温度と現在のチップ温度との差分をモデル関数に適用して適正な消去電圧値の補正関数からのずれ量を求め、求められたずれ量に応じて、補正パラメータを更新する。これにより、各不揮発性メモリチップの補正パラメータがその温度情報（例えば、熱ストレス）に応じた適切な値に更新され消去電圧が適正な値に補正され得るので、不揮発性メモリチップ間で消去動作のばらつきを低減できる。したがって、メモリシステム１の各不揮発性メモリチップにおいて、消去不良に伴う著しい特性劣化を防止でき、温度変化に対するロバスト性を向上でき、メモリシステムの信頼性を改善できる。

なお、実施形態では、チップ単位で補正パラメータを更新する制御について例示しているが、補正パラメータを更新するのは、不揮発性メモリチップ内のブロック単位であってもよい。あるいは、ブロックより小さな単位で消去処理を選択的に行うことが可能であれば、補正パラメータを更新するのは、そのブロックより小さな単位であってもよい。

また、メモリシステム１に、不揮発性メモリチップの消去電圧の補正値の熱的なストレスによる変動を検知しその変動を補償するアルゴリズムを導入する代わりに、実装位置に応じてコントローラからの熱影響度合いを見積もりその熱影響度合いを補償するアルゴリズムを導入してもよい。

例えば、メモリシステム１における不揮発性メモリチップの実装位置と熱の影響度合いとを、図９に示すように、見積もることができる。図９は、実施形態の変形例における実装位置と熱の影響度合いとを示す図である。図９（ａ）は、メモリシステム１の実装形態を示す断面図であり、図９（ｂ）、図９（ｃ）は、パッケージの実装位置を示す平面図である。図９（ａ）〜図９（ｃ）では、メモリシステム１における基板の積み重ね方向をＺ方向として、Ｚ方向に垂直な面内で互いに直交する２方向をＸ方向及びＹ方向とする。

メモリシステム１は、図９（ａ）に示すように、扁平な直方体状の外観を呈する筐体１００を有する。メモリシステム１は、筐体１００内に複数の回路基板１１１〜１１３を有する。各回路基板１１１〜１１３は、筐体１００の内面と接触している。複数の回路基板１１１〜１１３は、間隔をあけて積み重ねた状態のモジュールとして構成されている。モジュールは、ネジ等を介して、筐体１００の内面に固定されている。例えば、回路基板１１３の−Ｚ側の面には、図９（ｂ）に示すように、メモリコントローラ２を含むチップ１０２を収容するパッケージ１２０、不揮発性メモリチップ１３１ｂを収容するパッケージ１３０ｂなどが実装されている。回路基板１１１の＋Ｚ側の面には、図９（ｃ）に示すように、不揮発性メモリチップ１３１ｃを収容するパッケージ１３０ｃなどが実装されている。

メモリコントローラ２を含むコントローラチップ１０２が熱源となる場合、コントローラチップ１０２から不揮発性メモリチップ１３１ｂへの熱の伝達は、主として、回路基板１１３を介してなされる。そのため、コントローラチップ１０２から不揮発性メモリチップ１３１ｂへの熱影響度合いは、コントローラチップ１０２からの平面距離Ｄ_１３１ｂに依存して変化し得る。コントローラチップ１０２の発熱量をＨ_０、回路基板１１３の材質に応じた単位距離当たりの熱の減衰率をＫ_１１３とすると、不揮発性メモリチップ１３１ｂがコントローラチップ１０２から受ける熱影響度合いＨ_１３１ｂは、次の数式８で表され得る。
Ｈ_１３１ｂ＝Ｈ_０×Ｄ_１３１ｂ×Ｋ_１１３・・・数式８
ここで、数式８で表される熱影響度合いは熱源からの距離に対して減衰率が一様である場合に定数として見積もられるが、距離の関数としても表され得る。

また、コントローラチップ１０２から不揮発性メモリチップ１３１ｃへの熱の伝達は、主として、回路基板１１３、筐体１００、回路基板１１１を介してなされる。そのため、コントローラチップ１０２から不揮発性メモリチップ１３１ｃへの熱影響度合いは、コントローラチップ１０２からの熱の伝達経路に沿った平面距離Ｄ_{１３１ｃ１}、鉛直距離Ｄ_{１３１ｃ２}、平面距離Ｄ_{１３１ｃ３}に依存して変化し得る。コントローラチップ１０２の発熱量をＨ_０、回路基板１１３、筐体１００、回路基板１１１の材質に応じた単位距離当たりの熱の減衰率をそれぞれＫ_１１３、Ｋ_１００、Ｋ_１１１とすると、不揮発性メモリチップ１３１ｂがコントローラチップ１０２から受ける熱影響度合いＨ_１３１ｃは、次の数式９で表され得る。
Ｈ_１３１ｃ＝Ｈ_０×Ｄ_{１３１ｃ１}×Ｋ_１１３×Ｄ_{１３１ｃ２}×Ｋ_１００×Ｄ_{１３１ｃ３}×Ｋ_１１１・・・数式９

このとき、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）についてのモデル関数は、図１０（ａ）に示すように決められてもよい。図１０（ａ）は、実施形態の変形例におけるモデル関数を示す図である。温度に応じた適切な補正値がほぼ補正関数Ｆ_Ａ（Ｔ）通り変化する実装位置をＰ_Ａとし、実装位置Ｐ_Ａに対応する熱影響度合いＨの値を閾値Ｈｔｈとすると、図１０（ａ）に示すモデル関数では、熱影響度合いＨが閾値Ｈｔｈ以下では、共通の補正関数Ｆ_Ａ（Ｔ）からの適切な補正値のずれ量がゼロに維持され、熱影響度合いＨが閾値Ｈｔｈを超えると、超えた量に応じて直線的にずれ量が増加する。図１０（ａ）に示すモデル関数を参照すると、図９（ａ）、図９（ｂ）に示す実装位置の不揮発性メモリチップ１３１ｂについて、熱影響度合いがＨ＝Ｈ_１３１ｂであること場合のずれ量がΔＶ＝ΔＶ_１３１ｂであると求められる。図９（ａ）、図９（ｃ）に示す実装位置の不揮発性メモリチップ１３１ｃについて、熱影響度合いがＨ＝Ｈ_１３１ｃである場合のずれ量はΔＶ＝ΔＶ_１３１ｃ≒０であると求められる。

あるいは、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）についてのモデル関数は、図１０（ｂ）に示すように決められてもよい。図１０（ｂ）は、実施形態の変形例におけるモデル関数を示す図である。温度に応じた適切な補正値がほぼ補正関数Ｆ_Ａ（Ｔ）通り変化する実装位置をＰ_Ａとし、実装位置Ｐ_Ａに対応する熱影響度合いＨの値を閾値Ｈｔｈとすると、図１０（ｂ）に示すモデル関数では、熱影響度合いＨの量に応じて直線的にずれ量が増加する。このモデル関数では、ずれ量ΔＶは、負の値から、熱影響度合いＨが閾値Ｈｔｈのときのゼロを経て、正の値へ直線的に単調に増加する。図１０（ｂ）に示すモデル関数を参照すると、図９（ａ）、図９（ｂ）に示す実装位置の不揮発性メモリチップ１３１ｂについて、熱影響度合いがＨ＝Ｈ_１３１ｂである場合のずれ量がΔＶ＝ΔＶ_１３１ｂであると求められる。図９（ａ）、図９（ｃ）に示す実装位置の不揮発性メモリチップ１３１ｃについて、熱影響度合いがＨ＝Ｈ_１３１ｃであること場合のずれ量はΔＶ＝−ΔＶ_１３１Ｃであると求められる。

すなわち、図１０（ａ）、図１０（ｂ）に例示するようなモデル関数を用いることで、所定の温度Ｔ（例えば、Ｔ＝Ｔ_２）において、コントローラチップ１０２からの熱影響度合いに応じ、共通の補正関数Ｆ_Ａ（Ｔ）からの適切な補正値のずれ量を求めることができる。

メモリシステム１の動作は、図１１に示すように、次の点で実施形態と異なる。図１１は、実施形態の変形例にかかるメモリシステム１の動作を示すフローチャートである。

メモリコントローラ２は、不揮発性メモリチップ１３１で消去処理が行われるべきタイミングになると、実装位置情報を取得するために、実装位置取得コマンドを不揮発性メモリチップ１３１に発行する（Ｓ４１）。不揮発性メモリチップ１３１は、実装位置取得コマンドを受けると、例えばセルアレイＣＡに設けられる管理情報格納領域から実装位置情報を読み出し（Ｓ３１）、実装位置情報をメモリコントローラ２へ返す。メモリコントローラ２は、実装位置情報を取得すると（Ｓ４１）、不揮発性メモリチップ１３１の実装位置を特定する。実装位置は３次元的に特定されても良い。メモリコントローラ２は、特定された実装位置に応じて、不揮発性メモリチップ１３１のコントローラチップ１０２からの熱影響度合いを求め（Ｓ４２）、モデル関数を用いて、補正関数の補正パラメータの更新量を計算する更新量計算処理を行う（Ｓ４３）。

例えば、モデル関数が図１０（ａ）に示すような関数である場合、更新量計算処理（Ｓ４３）は、図１２（ａ）に示すように行われ得る。図１２（ａ）は、実施形態の変形例における更新量計算処理（Ｓ４３）を示すフローチャートである。すなわち、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いＨと閾値Ｈｔｈとを比較する。メモリコントローラ２は、熱影響度合いＨが閾値Ｈｔｈを超えていれば（Ｓ５１でＹｅｓ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いがＨ＝Ｈ_１３１ｂであれば、熱影響度合いＨ＝Ｈ_１３１ｂをモデル関数に適用してずれ量ΔＶ＝ΔＶ_１３１ｂを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を降圧側へ補正するための補正パラメータの更新量を求める（Ｓ２２）。また、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いＨが閾値Ｈｔｈ以下であれば（Ｓ２１でＮｏ）、適切な補正値の共通の補正関数Ｆ_Ａ（Ｔ）からのずれ量がゼロであり、補正パラメータの更新が不要であるとして、Ｓ２２をスキップする。

あるいは、モデル関数が図１０（ｂ）に示すような関数である場合、更新量計算処理（Ｓ４３）は、図１２（ｂ）に示すように行われ得る。図１２（ｂ）は、更新量計算処理（Ｓ４３）を示すフローチャートである。すなわち、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いＨと閾値Ｈｔｈとを比較する。

メモリコントローラ２は、熱影響度合いＨが閾値Ｈｔｈを超えていれば（Ｓ２１でＹｅｓ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いがＨ＝Ｈ_１３１ｂであれば、熱影響度合いＨ＝Ｈ_１３１ｂをモデル関数に適用してずれ量ΔＶ＝ΔＶ_１３１ｂを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を降圧側へ補正するための補正パラメータの更新量を求める（Ｓ２２）。

メモリコントローラ２は、Ｓ４２で求めた熱影響度合いＨが閾値Ｈｔｈ以下であれば（Ｓ２１でＮｏ）、モデル関数を用いてずれ量を求める。例えば、メモリコントローラ２は、Ｓ４２で求めた熱影響度合いがＨ＝Ｈ_１３１ｃであれば、熱影響度合いＨ＝Ｈ_１３１ｃをモデル関数に適用してずれ量ΔＶ＝−ΔＶ_１３１ｃを求める。メモリコントローラ２は、モデル関数を用いて求めたずれ量に応じて、消去電圧を昇圧側へ補正するための補正パラメータの更新量を求める（Ｓ２３）。

図１１に戻って、メモリコントローラ２は、更新量計算処理（Ｓ４３）で求めた補正パラメータの更新量を不揮発性メモリチップ３１へ供給する。不揮発性メモリチップ３１は、補正パラメータの更新量を受信すると（Ｓ５でＹｅｓ）、受信された更新量で補正パラメータを更新し（Ｓ６）、温度センサ３２によりチップ温度を検知する（Ｓ３４）。不揮発性メモリチップ３１は、Ｓ３４で検知された温度をＳ６で更新された補正パラメータで規定される補正関数に適用して消去電圧を補正し（Ｓ７）、補正が完了した旨の通知をメモリコントローラ２へ送る。これ以降は、実施形態と同様である。

このように、実装位置に応じてコントローラからの熱影響度合いを見積もり、その熱影響度合いを補償することによっても、各不揮発性メモリチップの補正パラメータを適切に更新できる。これにより、各不揮発性メモリチップの補正パラメータがその熱ストレスに応じた適切な値に更新され消去電圧が適正な値に補正され得るので、不揮発性メモリチップ間で消去動作のばらつきを低減できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ メモリシステム、２ メモリコントローラ、３１，３１ａ〜３１ｃ，１３１，１３１ｂ，１３１ｃ 不揮発性メモリチップ、３２ 温度センサ。

Claims (7)

1. 温度と補正パラメータとに応じて消去電圧を補正可能である不揮発性メモリチップと、
   前記不揮発性メモリチップの温度に関連する温度情報に応じて、前記不揮発性メモリチップの補正パラメータを更新するコントローラと、
   を備え、
   前記不揮発性メモリチップは、温度と前記更新された補正パラメータとに応じて消去電圧を補正する
   メモリシステム。
2. 前記不揮発性メモリチップは、前記補正パラメータで規定される第１の関数に基づいて前記消去電圧を補正可能であり、
   前記コントローラは、前記温度情報を第２の関数に適用して前記第１の関数からの適正な消去電圧値のずれ量を求め、求められたずれ量に応じて、前記補正パラメータを更新し、
   前記不揮発性メモリチップは、前記更新された補正パラメータで規定される第１の関数に温度を適用して前記消去電圧を補正する
   請求項１に記載のメモリシステム。
3. 前記不揮発性メモリチップは、温度を検知可能であり、
   前記コントローラは、第１のタイミングに前記不揮発性メモリチップから取得した温度と前記第１のタイミングより前の第２のタイミングに前記不揮発性メモリチップから取得した温度との差分を求め、前記差分を前記第２の関数に適用して前記第１の関数からの適正な消去電圧値のずれ量を求め、求められたずれ量に応じて、前記補正パラメータを更新し、
   前記不揮発性メモリチップは、温度を検知し、前記更新された補正パラメータで規定される前記第１の関数に検知された温度を適用して前記消去電圧を補正する
   請求項２に記載のメモリシステム。
4. 前記不揮発性メモリチップが実装される基板をさらに備え、
   前記不揮発性メモリチップは、温度を検知可能であり、
   前記コントローラは、前記不揮発性メモリチップの実装位置に関する情報を取得し、実装位置に関する情報に応じて前記不揮発性メモリチップの前記コントローラからの熱影響の度合いを求め、前記度合いを前記温度情報として前記第２の関数に適用して前記第１の関数からの適正な消去電圧値のずれ量を求め、求められたずれ量に応じて、前記補正パラメータを更新し、
   前記不揮発性メモリチップは、温度を検知し、前記更新された補正パラメータで規定される前記第１の関数に検知された温度を適用して前記消去電圧を補正する
   請求項２に記載のメモリシステム。
5. 複数の前記不揮発性メモリチップを備え、
   前記コントローラは、前記補正パラメータの更新を前記不揮発性メモリチップの単位で行う
   請求項１から４のいずれか１項に記載のメモリシステム。
6. 前記不揮発性メモリチップは、それぞれが複数のメモリセルを含む複数の記憶領域を有し、
   前記コントローラは、前記補正パラメータの更新を前記記憶領域の単位で行う
   請求項１から４のいずれか１項に記載のメモリシステム。
7. 温度に応じて消去電圧を決定する不揮発性メモリチップと、
   前記不揮発性メモリチップの温度に関連する温度情報に応じて、前記不揮発性メモリチップが前記消去電圧を決定する際のパラメータを更新するコントローラと、
   を備える
   メモリシステム。

Images