JP2021114871A - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
JP2021114871A
JP2021114871A JP2020007511A JP2020007511A JP2021114871A JP 2021114871 A JP2021114871 A JP 2021114871A JP 2020007511 A JP2020007511 A JP 2020007511A JP 2020007511 A JP2020007511 A JP 2020007511A JP 2021114871 A JP2021114871 A JP 2021114871A
Authority
JP
Japan
Prior art keywords
switching element
time
switching
current threshold
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020007511A
Other languages
Japanese (ja)
Inventor
和斗 平井
Kazuto Hirai
和斗 平井
定典 鈴木
Sadanori Suzuki
定典 鈴木
裕介 山本
Yusuke Yamamoto
裕介 山本
健一 渡辺
Kenichi Watanabe
健一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2020007511A priority Critical patent/JP2021114871A/en
Publication of JP2021114871A publication Critical patent/JP2021114871A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a power conversion device capable of narrowing a bandwidth of switching noise.SOLUTION: A control circuit part 30 changes switching state of switching elements Q1 and Q2 at the timing when the current flowing the inductor 21 reaches an upper limit current threshold value or the current flowing the inductor 21 reaches a lower limit current threshold value. The control circuit part 30 forcibly changes the switching state of the switching elements Q1 and Q2 if the switching elements Q1 and Q2 continue to be on for a certain period of time or off for a certain period of time.SELECTED DRAWING: Figure 1

Description

本発明は、電力変換装置に関するものである。 The present invention relates to a power converter.

電力変換装置において、ヒステリシス制御が行われている（例えば特許文献１）。具体的には、電流モード制御にヒステリシス制御を適用した場合には、インダクタに流れる電流が上限電流閾値又は下限電流閾値に達した時にスイッチング素子のスイッチング状態を変える。 Hysteresis control is performed in the power conversion device (for example, Patent Document 1). Specifically, when hysteresis control is applied to the current mode control, the switching state of the switching element is changed when the current flowing through the inductor reaches the upper limit current threshold value or the lower limit current threshold value.

特開平８−２８９５３５号公報Japanese Unexamined Patent Publication No. 8-289535

ところで、入力電圧と出力電圧の差が小さい場合若しくは出力電圧が小さい場合にはスイッチング周波数が低下し、スイッチング周波数が過度に低下することによってスイッチングノイズの問題が生じ、それに相応した対応が必要となる。それゆえ、スイッチング周波数はある一定の範囲に収める必要がある。つまり、スイッチング周波数の変動が大きいとその分発生するノイズの帯域も広くなってしまう。 By the way, when the difference between the input voltage and the output voltage is small or the output voltage is small, the switching frequency is lowered, and the switching frequency is excessively lowered, which causes a problem of switching noise, and it is necessary to take appropriate measures. .. Therefore, the switching frequency needs to be within a certain range. In other words, if the fluctuation of the switching frequency is large, the band of generated noise will be widened accordingly.

本発明の目的は、スイッチングノイズの帯域を狭くすることができる電力変換装置を提供することにある。 An object of the present invention is to provide a power conversion device capable of narrowing the band of switching noise.

上記課題を解決するための電力変換装置は、スイッチング素子及びインダクタを有する電力変換装置であって、前記インダクタに流れる電流が上限電流閾値に達したタイミング又は前記インダクタに流れる電流が下限電流閾値に達したタイミングで前記スイッチング素子のスイッチング状態を変えるヒステリシス制御部と、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続している場合には強制的に前記スイッチング素子のスイッチング状態を変える強制反転部と、を備えることを要旨とする。 The power conversion device for solving the above problems is a power conversion device having a switching element and an inductor, and the timing at which the current flowing through the inductor reaches the upper limit current threshold or the current flowing through the inductor reaches the lower limit current threshold. A hysteresis control unit that changes the switching state of the switching element at the same timing, and a forced inversion unit that forcibly changes the switching state of the switching element when the switching element is on or off for a certain period of time. , Is the gist.

これによれば、ヒステリシス制御部により、インダクタに流れる電流が上限電流閾値に達したタイミング又はインダクタに流れる電流が下限電流閾値に達したタイミングでスイッチング素子のスイッチング状態が変えられる。強制反転部により、スイッチング素子が一定時間オン若しくは一定時間オフが継続している場合には強制的にスイッチング素子のスイッチング状態が変えられる。よって、スイッチング周期が長くなることが防止され、スイッチング周波数の低下が抑制される。その結果、スイッチングノイズの帯域を狭くすることができる。 According to this, the hysteresis control unit changes the switching state of the switching element at the timing when the current flowing through the inductor reaches the upper limit current threshold value or the timing when the current flowing through the inductor reaches the lower limit current threshold value. The forced inversion unit forcibly changes the switching state of the switching element when the switching element is kept on for a certain period of time or off for a certain period of time. Therefore, it is prevented that the switching cycle becomes long, and the decrease in the switching frequency is suppressed. As a result, the band of switching noise can be narrowed.

また、電力変換装置において、前記強制反転部は、ＣＲ時定数回路により、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知するとよい。
また、電力変換装置において、前記強制反転部は、発振器と、前記発振器の発振信号をカウントするカウンタとにより、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知するとよい。 Further, in the power conversion device, the forced inversion unit may detect whether the switching element is continuously on or off for a certain period of time by a CR time constant circuit.
Further, in the power conversion device, the forced inversion unit may detect whether the switching element is continuously on or off for a certain period of time by the oscillator and the counter that counts the oscillation signal of the oscillator.

また、電力変換装置において、前記強制反転部は、マイコンにより、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知するとよい。 Further, in the power conversion device, the forced inversion unit may detect whether the switching element is continuously on or off for a certain period of time by a microcomputer.

本発明によれば、スイッチングノイズの帯域を狭くすることができる。 According to the present invention, the band of switching noise can be narrowed.

実施形態におけるＤＣ／ＤＣコンバータの回路図。The circuit diagram of the DC / DC converter in the embodiment. （ａ），（ｂ），（ｃ）は作用を説明するためのタイムチャート。(A), (b) and (c) are time charts for explaining the action. （ａ），（ｂ），（ｃ）は作用を説明するための比較用のタイムチャート。(A), (b), and (c) are comparative time charts for explaining the action. （ａ），（ｂ），（ｃ），（ｄ），（ｅ）は実施形態の作用を説明するためのタイムチャート。(A), (b), (c), (d), (e) are time charts for explaining the operation of the embodiment. （ａ），（ｂ），（ｃ）は作用を説明するための比較用のタイムチャート。(A), (b), and (c) are comparative time charts for explaining the action. （ａ），（ｂ），（ｃ），（ｄ），（ｅ）は実施形態の作用を説明するためのタイムチャート。(A), (b), (c), (d), (e) are time charts for explaining the operation of the embodiment. 別例のＤＣ／ＤＣコンバータの回路図。A circuit diagram of another example DC / DC converter. 別例のＤＣ／ＤＣコンバータの回路図。A circuit diagram of another example DC / DC converter.

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、電力変換装置としてのＤＣ／ＤＣコンバータ１０は、ＤＣ入力端子１１，１２及びＤＣ出力端子１３，１４を有する。ＤＣ入力端子１１，１２には直流電源１００が接続される。ＤＣ出力端子１３，１４には負荷１１０が接続される。ＤＣ／ＤＣコンバータ１０は、ＤＣ入力端子１１，１２から直流電圧を入力し、降圧してＤＣ出力端子１３，１４から出力することができるようになっている。 Hereinafter, an embodiment embodying the present invention will be described with reference to the drawings.
As shown in FIG. 1, the DC / DC converter 10 as a power conversion device has DC input terminals 11 and 12 and DC output terminals 13 and 14. A DC power supply 100 is connected to the DC input terminals 11 and 12. A load 110 is connected to the DC output terminals 13 and 14. The DC / DC converter 10 can input a DC voltage from the DC input terminals 11 and 12, step down the voltage, and output the DC voltage from the DC output terminals 13 and 14.

ＤＣ／ＤＣコンバータ１０は、パワー回路部２０と制御回路部３０を有する。パワー回路部２０は、上アーム用スイッチング素子Ｑ１と、下アーム用スイッチング素子Ｑ２と、インダクタ２１と、出力コンデンサ２２と、ドライバ２３，２４と、を有する。上アーム用スイッチング素子Ｑ１及び下アーム用スイッチング素子Ｑ２は、それぞれ、ｎチャネルタイプのＭＯＳＦＥＴである。 The DC / DC converter 10 has a power circuit unit 20 and a control circuit unit 30. The power circuit unit 20 includes an upper arm switching element Q1, a lower arm switching element Q2, an inductor 21, an output capacitor 22, and drivers 23 and 24. The upper arm switching element Q1 and the lower arm switching element Q2 are n-channel type MOSFETs, respectively.

上アーム用スイッチング素子Ｑ１と下アーム用スイッチング素子Ｑ２とが直列接続され、２つのスイッチング素子Ｑ１，Ｑ２による直列回路の一端に入力端子１１を介して直流電源１００の正極が接続されるとともに他端に入力端子１２を介して直流電源１００の負極が接続されている。 The upper arm switching element Q1 and the lower arm switching element Q2 are connected in series, and the positive electrode of the DC power supply 100 is connected to one end of the series circuit by the two switching elements Q1 and Q2 via the input terminal 11 and the other end. The negative electrode of the DC power supply 100 is connected to the power supply 100 via the input terminal 12.

上アーム用スイッチング素子Ｑ１と下アーム用スイッチング素子Ｑ２とをつなぐ接続線１５には接続線１６を介してインダクタ２１の一端が接続されている。インダクタ２１の他端には出力端子１３が接続されるとともに出力コンデンサ２２の一端が接続されている。出力コンデンサ２２の他端が入力端子１２を介して直流電源１００の負極に接続されているとともに出力端子１４と接続されている。 One end of the inductor 21 is connected to the connecting line 15 connecting the upper arm switching element Q1 and the lower arm switching element Q2 via the connecting line 16. The output terminal 13 is connected to the other end of the inductor 21, and one end of the output capacitor 22 is connected. The other end of the output capacitor 22 is connected to the negative electrode of the DC power supply 100 via the input terminal 12 and is also connected to the output terminal 14.

出力コンデンサ２２に対し並列に負荷１１０が接続されている。
接続線１５とインダクタ２１とを繋ぐ接続線１６には電流センサ２５が設けられている。電流センサ２５によりインダクタ２１に流れる電流（インダクタ電流）が検出される。 A load 110 is connected in parallel with the output capacitor 22.
A current sensor 25 is provided on the connection line 16 that connects the connection line 15 and the inductor 21. The current sensor 25 detects the current (inductor current) flowing through the inductor 21.

出力端子１３，１４間には電圧センサ２６が設けられている。電圧センサ２６により出力電圧が検出される。
制御回路部３０は、駆動信号発生部３１と、上限電流閾値生成部３２と、下限電流閾値生成部３３と、オペアンプ３４，３５と、ＣＲ時定数回路３６，３７を有する。 A voltage sensor 26 is provided between the output terminals 13 and 14. The output voltage is detected by the voltage sensor 26.
The control circuit unit 30 includes a drive signal generation unit 31, an upper limit current threshold value generation unit 32, a lower limit current threshold value generation unit 33, operational amplifiers 34, 35, and CR time constant circuits 36, 37.

駆動信号発生部３１は、ドライバ２３を介して上アーム用スイッチング素子Ｑ１のゲート端子と接続されている。駆動信号発生部３１は、ドライバ２４を介して下アーム用スイッチング素子Ｑ２のゲート端子と接続されている。駆動信号発生部３１は、ドライバ２３を介して上アーム用スイッチング素子Ｑ１のゲート端子に第１ゲート信号Ｇ１を出力して上アーム用スイッチング素子Ｑ１をオン／オフする。駆動信号発生部３１は、ドライバ２４を介して下アーム用スイッチング素子Ｑ２のゲート端子に第２ゲート信号Ｇ２を出力して下アーム用スイッチング素子Ｑ２をオン／オフする。上アーム用スイッチング素子Ｑ１と下アーム用スイッチング素子Ｑ２とは、一方がオンのとき他方がオフされる（図２（ｂ），（ｃ）参照）。第１ゲート信号Ｇ１は、Ｈレベルで上アーム用スイッチング素子Ｑ１をオンし、Ｌレベルで上アーム用スイッチング素子Ｑ１をオフする信号である。同様に、第２ゲート信号Ｇ２は、Ｈレベルで下アーム用スイッチング素子Ｑ２をオンし、Ｌレベルで下アーム用スイッチング素子Ｑ２をオフする信号である。 The drive signal generation unit 31 is connected to the gate terminal of the upper arm switching element Q1 via the driver 23. The drive signal generation unit 31 is connected to the gate terminal of the lower arm switching element Q2 via the driver 24. The drive signal generation unit 31 outputs the first gate signal G1 to the gate terminal of the upper arm switching element Q1 via the driver 23 to turn on / off the upper arm switching element Q1. The drive signal generation unit 31 outputs the second gate signal G2 to the gate terminal of the lower arm switching element Q2 via the driver 24 to turn on / off the lower arm switching element Q2. When one of the upper arm switching element Q1 and the lower arm switching element Q2 is on, the other is turned off (see FIGS. 2 (b) and 2 (c)). The first gate signal G1 is a signal that turns on the upper arm switching element Q1 at the H level and turns off the upper arm switching element Q1 at the L level. Similarly, the second gate signal G2 is a signal that turns on the lower arm switching element Q2 at the H level and turns off the lower arm switching element Q2 at the L level.

上限電流閾値生成部３２は電圧センサ２６からの出力電圧と目標出力電圧Ｖｒｅｆを入力する。上限電流閾値生成部３２は、出力電圧と目標出力電圧Ｖｒｅｆから上限電流閾値Ｉｔｏｐを生成して出力する。上限電流閾値Ｉｔｏｐは、検出した出力電圧を元に計算される値である。上限電流閾値Ｉｔｏｐは、オペアンプ３４に送られる。 The upper limit current threshold generation unit 32 inputs the output voltage from the voltage sensor 26 and the target output voltage Vref. The upper limit current threshold generation unit 32 generates and outputs the upper limit current threshold value Itop from the output voltage and the target output voltage Vref. The upper limit current threshold value Itop is a value calculated based on the detected output voltage. The upper limit current threshold value Itop is sent to the operational amplifier 34.

下限電流閾値生成部３３は電圧センサ２６からの出力電圧と目標出力電圧Ｖｒｅｆを入力する。下限電流閾値生成部３３は、出力電圧と目標出力電圧Ｖｒｅｆから下限電流閾値Ｉｂｔｍを生成して出力する。下限電流閾値Ｉｂｔｍは、検出した出力電圧を元に計算される値である。下限電流閾値Ｉｂｔｍは、オペアンプ３５に送られる。 The lower limit current threshold value generation unit 33 inputs the output voltage from the voltage sensor 26 and the target output voltage Vref. The lower limit current threshold generation unit 33 generates and outputs the lower limit current threshold value Ibtm from the output voltage and the target output voltage Vref. The lower limit current threshold value Ibtm is a value calculated based on the detected output voltage. The lower limit current threshold Ibtm is sent to the operational amplifier 35.

オペアンプ３４は、電流センサ２５により検出されたインダクタ電流と上限電流閾値Ｉｔｏｐを入力して両者の差に応じた信号を駆動信号発生部３１に出力する。オペアンプ３５は、電流センサ２５により検出されたインダクタ電流と下限電流閾値Ｉｂｔｍを入力して両者の差に応じた信号を駆動信号発生部３１に出力する。 The operational amplifier 34 inputs the inductor current detected by the current sensor 25 and the upper limit current threshold value Itop, and outputs a signal corresponding to the difference between the two to the drive signal generation unit 31. The operational amplifier 35 inputs the inductor current detected by the current sensor 25 and the lower limit current threshold value Ibtm, and outputs a signal corresponding to the difference between the two to the drive signal generation unit 31.

駆動信号発生部３１は、電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓと上限電流閾値Ｉｔｏｐとの差に応じた信号に基づいて、電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓが上限電流閾値Ｉｔｏｐに達するタイミング（図２（ａ）のｔ２，ｔ４，ｔ６，ｔ８，ｔ１０，ｔ１２，ｔ１４，ｔ１６参照）でスイッチング素子Ｑ１，Ｑ２のスイッチング状態を変える。駆動信号発生部３１は、電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓと下限電流閾値Ｉｂｔｍとの差に応じた信号に基づいて、電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓが下限電流閾値Ｉｂｔｍに達するタイミング（図２（ａ）のｔ１，ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１，ｔ１３，ｔ１５参照）でスイッチング素子Ｑ１，Ｑ２のスイッチング状態を変える。 The drive signal generator 31 reaches the upper limit current threshold Itop based on the signal corresponding to the difference between the inductor current Imeas detected by the current sensor 25 and the upper limit current threshold Itop. The switching state of the switching elements Q1 and Q2 is changed at the timing (see t2, t4, t6, t8, t10, t12, t14, t16 in FIG. 2A). The drive signal generation unit 31 reaches the lower limit current threshold Ibtm of the inductor current Imes detected by the current sensor 25 based on the signal corresponding to the difference between the inductor current Imes detected by the current sensor 25 and the lower limit current threshold Ibtm. The switching state of the switching elements Q1 and Q2 is changed at the timing (see t1, t3, t5, t7, t9, t11, t13, t15 in FIG. 2A).

このように、ヒステリシス制御部としての制御回路部３０は、電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓが上限電流閾値Ｉｔｏｐに達したタイミング又は電流センサ２５により検出されたインダクタ電流Ｉｍｅａｓが下限電流閾値Ｉｂｔｍに達したタイミングでスイッチング素子Ｑ１，Ｑ２のスイッチング状態を変える。 As described above, in the control circuit unit 30 as the hysteresis control unit, the timing at which the inductor current Imes detected by the current sensor 25 reaches the upper limit current threshold Itop or the inductor current Imes detected by the current sensor 25 is the lower limit current threshold Ibtm. The switching state of the switching elements Q1 and Q2 is changed at the timing when the value is reached.

ＤＣ／ＤＣコンバータ１０は、一定の出力電圧を負荷１１０に供給する。このとき、入力電圧は、直流電源１００に接続された他の機器の駆動状態や温度等により変動し得る。
図１に示すように、ＣＲ時定数回路３６は、抵抗３６ａとコンデンサ３６ｂとダイオード３６ｃを有する。ＣＲ時定数回路３６において、入力端子３６ｄと出力端子３６ｅとの間に抵抗３６ａが接続されているとともに、出力端子３６ｅはコンデンサ３６ｂを介して接地されている。抵抗３６ａに対しダイオード３６ｃが並列に接続されている。ダイオード３６ｃは、カソードが入力端子３６ｄ側となるとともにアノードが出力端子３６ｅ側となっている。ＣＲ時定数回路３６は、入力端子３６ｄに第１ゲート信号Ｇ１が入力される。ＣＲ時定数回路３６は、出力端子３６ｅが駆動信号発生部３１と接続されている。 The DC / DC converter 10 supplies a constant output voltage to the load 110. At this time, the input voltage may fluctuate depending on the driving state, temperature, and the like of other devices connected to the DC power supply 100.
As shown in FIG. 1, the CR time constant circuit 36 has a resistor 36a, a capacitor 36b, and a diode 36c. In the CR time constant circuit 36, a resistor 36a is connected between the input terminal 36d and the output terminal 36e, and the output terminal 36e is grounded via the capacitor 36b. A diode 36c is connected in parallel to the resistor 36a. In the diode 36c, the cathode is on the input terminal 36d side and the anode is on the output terminal 36e side. In the CR time constant circuit 36, the first gate signal G1 is input to the input terminal 36d. In the CR time constant circuit 36, the output terminal 36e is connected to the drive signal generation unit 31.

ＣＲ時定数回路３７は、抵抗３７ａとコンデンサ３７ｂとダイオード３７ｃを有する。ＣＲ時定数回路３７において、入力端子３７ｄと出力端子３７ｅとの間に抵抗３７ａが接続されているとともに、出力端子３７ｅはコンデンサ３７ｂを介して接地されている。抵抗３７ａに対しダイオード３７ｃが並列に接続されている。ダイオード３７ｃは、カソードが入力端子３７ｄ側となるとともにアノードが出力端子３７ｅ側となっている。ＣＲ時定数回路３７は、入力端子３７ｄに、第２ゲート信号Ｇ２が入力される。ＣＲ時定数回路３７は、出力端子３７ｅが駆動信号発生部３１と接続されている。 The CR time constant circuit 37 has a resistor 37a, a capacitor 37b, and a diode 37c. In the CR time constant circuit 37, a resistor 37a is connected between the input terminal 37d and the output terminal 37e, and the output terminal 37e is grounded via the capacitor 37b. A diode 37c is connected in parallel to the resistor 37a. In the diode 37c, the cathode is on the input terminal 37d side and the anode is on the output terminal 37e side. In the CR time constant circuit 37, the second gate signal G2 is input to the input terminal 37d. In the CR time constant circuit 37, the output terminal 37e is connected to the drive signal generation unit 31.

ＣＲ時定数回路３６においてＨレベルの第１ゲート信号Ｇ１を入力してコンデンサ３６ｂで充電して、駆動信号発生部３１は、所定の時間に対応する閾値になると、スイッチング素子Ｑ１が、一定時間オンが継続していることを検知できる。 In the CR time constant circuit 36, the H level first gate signal G1 is input and charged by the capacitor 36b, and when the drive signal generation unit 31 reaches the threshold value corresponding to a predetermined time, the switching element Q1 is turned on for a certain period of time. Can be detected as continuing.

ＣＲ時定数回路３７においてＨレベルの第２ゲート信号Ｇ２を入力してコンデンサ３７ｂで充電して、駆動信号発生部３１は、所定の時間に対応する閾値になると、スイッチング素子Ｑ１が、一定時間オフが継続していることを検知できる。 In the CR time constant circuit 37, the H level second gate signal G2 is input and charged by the capacitor 37b, and when the drive signal generation unit 31 reaches the threshold value corresponding to a predetermined time, the switching element Q1 is turned off for a certain period of time. Can be detected as continuing.

次に、作用について説明する。
図２（ａ）において縦軸に電流をとり、横軸に時間をとり、上限電流閾値Ｉｔｏｐ、下限電流閾値Ｉｂｔｍ、電流センサ２５により検出されたインダクタ電流（実際に流れているインダクタ電流）Ｉｍｅａｓを示す。図２（ｂ）には、上アーム用スイッチング素子Ｑ１のオン／オフ状態の推移を示す。図２（ｃ）には、下アーム用スイッチング素子Ｑ２のオン／オフ状態の推移を示す。 Next, the action will be described.
In FIG. 2A, the vertical axis represents the current and the horizontal axis represents the time, and the upper limit current threshold value Itop, the lower limit current threshold value Ibtm, and the inductor current (actually flowing inductor current) Imeas detected by the current sensor 25 are displayed. show. FIG. 2B shows the transition of the on / off state of the upper arm switching element Q1. FIG. 2C shows the transition of the on / off state of the lower arm switching element Q2.

図２（ａ）において、上限電流閾値Ｉｔｏｐは、目標出力電圧Ｖｒｅｆと検出した出力電圧の差で決定している。下限電流閾値Ｉｂｔｍは、目標出力電圧Ｖｒｅｆと検出した出力電圧の差で決定している。よって、目標出力電圧Ｖｒｅｆと検出した出力電圧の差が大きくなれば電流閾値も大きくなる。 In FIG. 2A, the upper limit current threshold value Itop is determined by the difference between the target output voltage Vref and the detected output voltage. The lower limit current threshold value Ibtm is determined by the difference between the target output voltage Vref and the detected output voltage. Therefore, the larger the difference between the target output voltage Vref and the detected output voltage, the larger the current threshold value.

そして、図２（ａ）、図２（ｂ）、図２（ｃ）に示すように、インダクタ電流Ｉｍｅａｓが上限電流閾値Ｉｔｏｐ又は下限電流閾値Ｉｂｔｍに達した時（ｔ１〜ｔ１６）にスイッチング素子Ｑ１，Ｑ２のスイッチング状態を切り替える、いわゆる、電流モード制御に、ヒステリシス制御を行う。詳しくは、図２（ａ）に示すように、検出した出力電圧を元に計算される上限電流閾値Ｉｔｏｐと、検出した出力電圧を元に計算される下限電流閾値Ｉｂｔｍとの間において、電流センサ２５により検出されたインダクタ電流（実際に流れているインダクタ電流）Ｉｍｅａｓが上限電流閾値Ｉｔｏｐ又は下限電流閾値Ｉｂｔｍに達すると、図２（ｂ）、図２（ｃ）に示すように、スイッチング素子Ｑ１，Ｑ２のオン・オフ状態を切り替える。 Then, as shown in FIGS. 2 (a), 2 (b), and 2 (c), when the inductor current Imeas reaches the upper limit current threshold value Itop or the lower limit current threshold value Ibtm (t1 to t16), the switching element Q1 Hysteresis control is performed in the so-called current mode control for switching the switching state of Q2. Specifically, as shown in FIG. 2A, a current sensor is used between the upper limit current threshold Itop calculated based on the detected output voltage and the lower limit current threshold Ibtm calculated based on the detected output voltage. When the inductor current (inductor current actually flowing) Imeas detected by 25 reaches the upper limit current threshold Itop or the lower limit current threshold Ibtm, as shown in FIGS. 2 (b) and 2 (c), the switching element Q1 , Q2 is switched on / off.

ＤＣ／ＤＣコンバータ１０は、出力電圧が一定であり、入力電圧が変動し得るので、入力電圧と出力電圧の差が小さくなる。入力電圧が低下した場合、図３（ａ）に示すように、インダクタ電流Ｉｍｅａｓの傾きが小さくなってインダクタ電流Ｉｍｅａｓが上昇していくのが遅くなり、ｔ１０からｔ１１までの期間においては、上限電流閾値Ｉｔｏｐと交差するまでの時間が長くなる。このとき、図３（ｂ）、図３（ｃ）に示すように、ヒステリシス制御の際にスイッチング周波数が下がり、可聴域に達してしまい騒音になってしまうことが懸念される。 Since the output voltage of the DC / DC converter 10 is constant and the input voltage can fluctuate, the difference between the input voltage and the output voltage becomes small. When the input voltage drops, as shown in FIG. 3A, the slope of the inductor current Imes becomes smaller and the inductor current Imes rises more slowly, and the upper limit current is applied during the period from t10 to t11. The time until the intersection with the threshold value Itop becomes longer. At this time, as shown in FIGS. 3 (b) and 3 (c), there is a concern that the switching frequency may decrease during the hysteresis control and reach the audible range, resulting in noise.

このように、スイッチング周波数が一定に保持できなくなる。
これに対し、本実施形態では、以下のようになる。
図４（ａ）において縦軸に電流をとり、横軸に時間をとり、上限電流閾値Ｉｔｏｐ、下限電流閾値Ｉｂｔｍ、電流センサ２５により検出されたインダクタ電流（実際に流れているインダクタ電流）Ｉｍｅａｓを示す。図４（ｂ）には、上アーム用スイッチング素子Ｑ１のオン／オフ状態の推移を示す。図４（ｃ）には、下アーム用スイッチング素子Ｑ２のオン／オフ状態の推移を示す。図４（ｄ）には、縦軸にＣＲ時定数回路３６の出力レベルをとり、横軸に時間をとっている。図４（ｅ）には、縦軸にＣＲ時定数回路３７の出力レベルをとり、横軸に時間をとっている。 In this way, the switching frequency cannot be kept constant.
On the other hand, in the present embodiment, it is as follows.
In FIG. 4A, the vertical axis represents the current and the horizontal axis represents the time, and the upper limit current threshold value Itop, the lower limit current threshold value Ibtm, and the inductor current (actually flowing inductor current) Imeas detected by the current sensor 25 are displayed. show. FIG. 4B shows the transition of the on / off state of the upper arm switching element Q1. FIG. 4C shows the transition of the on / off state of the lower arm switching element Q2. In FIG. 4D, the vertical axis represents the output level of the CR time constant circuit 36, and the horizontal axis represents the time. In FIG. 4 (e), the vertical axis represents the output level of the CR time constant circuit 37, and the horizontal axis represents the time.

第１ゲート信号Ｇ１が一定時間以上Ｈレベルであれば、コンデンサ３６ｂの電圧が上昇する。
ｔ２０からｔ２１までの期間及びｔ２２からｔ２３までの期間においては、駆動信号発生部３１は、図４（ｄ）に示すように、ＣＲ時定数回路３６を用いて、上アーム用スイッチング素子Ｑ１が一定時間オフしていないことが検知されると、ゲート信号Ｇ１，Ｇ２を反転、即ち、第１ゲート信号Ｇ１をそれまでのＨレベルからＬレベルにするとともに第２ゲート信号Ｇ２をそれまでのＬレベルからＨレベルにする。第１ゲート信号Ｇ１がＬレベルになることによりＣＲ時定数回路３６のコンデンサ３６ｂの電荷がダイオード３６ｃを介して抜かれる。 If the first gate signal G1 is H level for a certain period of time or longer, the voltage of the capacitor 36b rises.
During the period from t20 to t21 and the period from t22 to t23, as shown in FIG. 4D, the drive signal generating unit 31 uses the CR time constant circuit 36 to keep the upper arm switching element Q1 constant. When it is detected that the time is not off, the gate signals G1 and G2 are inverted, that is, the first gate signal G1 is changed from the previous H level to the L level and the second gate signal G2 is changed to the previous L level. To H level. When the first gate signal G1 becomes L level, the electric charge of the capacitor 36b of the CR time constant circuit 36 is removed via the diode 36c.

同様に、第２ゲート信号Ｇ２が一定時間以上Ｈレベルであれば、コンデンサ３７ｂの電圧が上昇する。
駆動信号発生部３１は、ＣＲ時定数回路３７を用いて、上アーム用スイッチング素子Ｑ１が一定時間オンしていないことが検知されると、ゲート信号Ｇ１，Ｇ２を反転、即ち、第１ゲート信号Ｇ１をそれまでのＬレベルからＨレベルにするとともに第２ゲート信号Ｇ２をそれまでのＨレベルからＬレベルにする。第２ゲート信号Ｇ２がＬレベルになることによりＣＲ時定数回路３７のコンデンサ３７ｂの電荷がダイオード３７ｃを介して抜かれる。 Similarly, if the second gate signal G2 is at the H level for a certain period of time or longer, the voltage of the capacitor 37b rises.
When it is detected that the upper arm switching element Q1 has not been turned on for a certain period of time by using the CR time constant circuit 37, the drive signal generation unit 31 inverts the gate signals G1 and G2, that is, the first gate signal. The G1 is changed from the previous L level to the H level, and the second gate signal G2 is changed from the previous H level to the L level. When the second gate signal G2 becomes L level, the electric charge of the capacitor 37b of the CR time constant circuit 37 is removed via the diode 37c.

このようにして、本実施形態においては、ＣＲ時定数回路３６及びＣＲ時定数回路３７を制御回路部３０に組み込むことで、スイッチング素子Ｑ１が一定時間オン若しくは一定時間オフが継続している場合には強制的にスイッチング素子Ｑ１のスイッチング状態を変える。即ち、駆動信号発生部３１の第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２を反転させて強制的にスイッチング素子Ｑ１（Ｑ２）をスイッチングさせて電流の向きを反転させる。 In this way, in the present embodiment, by incorporating the CR time constant circuit 36 and the CR time constant circuit 37 into the control circuit unit 30, when the switching element Q1 is continuously turned on or off for a certain period of time. Forcibly changes the switching state of the switching element Q1. That is, the first gate signal G1 and the second gate signal G2 of the drive signal generation unit 31 are inverted to forcibly switch the switching element Q1 (Q2) to invert the direction of the current.

これにより、図３（ａ），（ｂ），（ｃ）においてはスイッチング周期が長くスイッチング周波数が低下したが、本実施形態では図４（ａ），（ｂ），（ｃ）に示すようにスイッチング周期が上限に達すると強制的にスイッチングさせることによりスイッチング周波数が低下しすぎないようにすることができる。つまり、スイッチング周波数が予め設定した周波数の下限以下とならないようにすることができる。 As a result, in FIGS. 3A, 3B, and 3C, the switching cycle is long and the switching frequency is lowered, but in the present embodiment, as shown in FIGS. 4A, 4B, and 4C. When the switching cycle reaches the upper limit, the switching frequency can be prevented from dropping too much by forcibly switching. That is, it is possible to prevent the switching frequency from becoming less than or equal to the lower limit of the preset frequency.

また、例えば、図５（ａ），（ｂ），（ｃ）に示すように、出力電圧がゼロに近ければｔ３１からｔ３２までの期間において上アーム用スイッチング素子Ｑ１のオフ時間が長くなる。この場合においても、本実施形態では、図６（ａ），（ｂ），（ｃ），（ｄ），（ｅ）に示すように、ＣＲ時定数回路３７によりｔ４１からｔ４２までの期間において所定時間が経過すると、駆動信号発生部３１は、強制的にスイッチング素子Ｑ１をオンする。 Further, for example, as shown in FIGS. 5A, 5B, and 5C, if the output voltage is close to zero, the off time of the upper arm switching element Q1 becomes longer in the period from t31 to t32. Also in this case, in the present embodiment, as shown in FIGS. 6 (a), (b), (c), (d), and (e), the CR time constant circuit 37 determines the period from t41 to t42. When the time elapses, the drive signal generation unit 31 forcibly turns on the switching element Q1.

上記実施形態によれば、以下のような効果を得ることができる。
（１）スイッチング素子Ｑ１，Ｑ２及びインダクタ２１を有する電力変換装置としてのＤＣ／ＤＣコンバータ１０の構成として、制御回路部３０を備える。ヒステリシス制御部としての制御回路部３０は、インダクタ２１に流れる電流（インダクタ電流）Ｉｍｅａｓが上限電流閾値Ｉｔｏｐに達したタイミング又はインダクタ２１に流れる電流（インダクタ電流）Ｉｍｅａｓが下限電流閾値Ｉｂｔｍに達したタイミングでスイッチング素子Ｑ１，Ｑ２のスイッチング状態を変える。強制反転部としての制御回路部３０は、スイッチング素子Ｑ１（Ｑ２）が一定時間オン若しくは一定時間オフが継続している場合には強制的にスイッチング素子Ｑ１（Ｑ２）のスイッチング状態を変える。よって、スイッチング周期が長くなることが防止され、スイッチング周波数の低下が抑制されてスイッチングノイズの帯域を狭くすることができる。 According to the above embodiment, the following effects can be obtained.
(1) A control circuit unit 30 is provided as a configuration of a DC / DC converter 10 as a power conversion device having switching elements Q1 and Q2 and an inductor 21. In the control circuit unit 30 as the hysteresis control unit, the timing at which the current (inductor current) Imes flowing through the inductor 21 reaches the upper limit current threshold Itop or the timing at which the current (inductor current) Imes flowing through the inductor 21 reaches the lower limit current threshold Ibtm. Changes the switching state of the switching elements Q1 and Q2. The control circuit unit 30 as the forced inversion unit forcibly changes the switching state of the switching element Q1 (Q2) when the switching element Q1 (Q2) is on or off for a certain period of time. Therefore, it is possible to prevent the switching cycle from becoming long, suppress the decrease in the switching frequency, and narrow the switching noise band.

つまり、一定時間以上スイッチングしていない場合、ヒステリシス制御を無視して強制的にスイッチングさせ、スイッチング周波数を予め設定した一定の範囲内に保つことができ、スイッチング周波数の低下に伴い、スイッチング周波数が可聴域に達してしまうことを回避することができる。詳しくは、ヒステリシス制御におけるスイッチング周波数に下限値を予め定めて、入力電圧と出力電圧の差が小さい場合や出力電圧が小さい場合、スイッチング周波数が大きく低下することを防止できる。 That is, when switching has not been performed for a certain period of time or longer, the hysteresis control can be ignored and the switching can be forcibly kept within a predetermined fixed range, and the switching frequency becomes audible as the switching frequency decreases. It is possible to avoid reaching the range. Specifically, a lower limit value can be set in advance for the switching frequency in the hysteresis control to prevent the switching frequency from dropping significantly when the difference between the input voltage and the output voltage is small or when the output voltage is small.

（２）強制反転部としての制御回路部３０は、ＣＲ時定数回路３６，３７により、スイッチング素子Ｑ１（Ｑ２）が一定時間オン若しくは一定時間オフが継続しているか検知するので、容易にタイマ回路を構成することができる。 (2) The control circuit unit 30 as the forced inversion unit detects whether the switching element Q1 (Q2) is on or off for a certain period of time by the CR time constant circuits 36 and 37, so that a timer circuit can be easily performed. Can be configured.

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 図１に代わり図７に示すように、時間をカウントするのに発振器４０ｂ，４１ｂを使用してもよい。図７においてタイマ回路４０は、アンドゲート４０ａと発振器４０ｂとカウンタ４０ｃを有する。入力端子４０ｄにアンドゲート４０ａの一方の入力端子が接続されている。アンドゲート４０ａの他方の入力端子に発振器４０ｂが接続されている。アンドゲート４０ａの出力端子にはカウンタ４０ｃを介して出力端子４０ｅが接続されている。入力端子４０ｄは、第１ゲート信号Ｇ１を入力する。出力端子４０ｅは、駆動信号発生部３１と接続されている。そして、カウンタ４０ｃにおいて第１ゲート信号Ｇ１がＨレベルのとき発振器４０ｂの発振信号の数をカウントしてカウント値が上限に達するとその旨の信号を出力するとともに自身のカウント値をリセットする。 The embodiment is not limited to the above, and may be embodied as follows, for example.
-As shown in FIG. 7 instead of FIG. 1, oscillators 40b and 41b may be used to count the time. In FIG. 7, the timer circuit 40 has an and-gate 40a, an oscillator 40b, and a counter 40c. One input terminal of the and gate 40a is connected to the input terminal 40d. An oscillator 40b is connected to the other input terminal of the andgate 40a. An output terminal 40e is connected to the output terminal of the and gate 40a via a counter 40c. The input terminal 40d inputs the first gate signal G1. The output terminal 40e is connected to the drive signal generation unit 31. Then, when the first gate signal G1 is H level in the counter 40c, the number of oscillation signals of the oscillator 40b is counted, and when the count value reaches the upper limit, a signal to that effect is output and the own count value is reset.

タイマ回路４１は、アンドゲート４１ａと発振器４１ｂとカウンタ４１ｃを有する。入力端子４１ｄにアンドゲート４１ａの一方の入力端子が接続されている。アンドゲート４１ａの他方の入力端子に発振器４１ｂが接続されている。アンドゲート４１ａの出力端子にはカウンタ４１ｃを介して出力端子４１ｅが接続されている。入力端子４１ｄは、第２ゲート信号Ｇ２を入力する。出力端子４１ｅは、駆動信号発生部３１と接続されている。そして、カウンタ４１ｃにおいて第２ゲート信号Ｇ２がＨレベルのとき発振器４１ｂの発振信号の数をカウントしてカウント値が上限に達するとその旨の信号を出力するとともに自身のカウント値をリセットする。 The timer circuit 41 has an and gate 41a, an oscillator 41b, and a counter 41c. One of the input terminals of the and gate 41a is connected to the input terminal 41d. An oscillator 41b is connected to the other input terminal of the andgate 41a. An output terminal 41e is connected to the output terminal of the and gate 41a via a counter 41c. The input terminal 41d inputs the second gate signal G2. The output terminal 41e is connected to the drive signal generation unit 31. Then, when the second gate signal G2 is H level in the counter 41c, the number of oscillation signals of the oscillator 41b is counted, and when the count value reaches the upper limit, a signal to that effect is output and the own count value is reset.

このように、強制反転部としての制御回路部３０は、発振器４０ｂ，４１ｂと、発振器４０ｂ，４１ｂの発振信号をカウントするカウンタ４０ｃ，４１ｃとにより、スイッチング素子Ｑ１（Ｑ２）２が一定時間オン若しくは一定時間オフが継続しているか検知する。この場合では、図１の構成に比べ、正確にスイッチング周波数の下限値を定めることが可能となる。 In this way, in the control circuit unit 30 as the forced inversion unit, the switching elements Q1 (Q2) 2 are turned on for a certain period of time by the oscillators 40b and 41b and the counters 40c and 41c that count the oscillation signals of the oscillators 40b and 41b. Detects whether the off continues for a certain period of time. In this case, it is possible to accurately determine the lower limit of the switching frequency as compared with the configuration of FIG.

○ 図１に代わり図８に示すように、マイコン５０を使用してもよい。図８において、マイコン５０の入力端子５０ａは、第１ゲート信号Ｇ１を入力する。出力端子５０ｃは、駆動信号発生部３１と接続されている。マイコン５０の入力端子５０ｂは、第２ゲート信号Ｇ２を入力する。出力端子５０ｄは、駆動信号発生部３１と接続されている。 ○ Instead of FIG. 1, as shown in FIG. 8, the microcomputer 50 may be used. In FIG. 8, the input terminal 50a of the microcomputer 50 inputs the first gate signal G1. The output terminal 50c is connected to the drive signal generation unit 31. The input terminal 50b of the microcomputer 50 inputs the second gate signal G2. The output terminal 50d is connected to the drive signal generation unit 31.

このように、強制反転部としての制御回路部３０は、マイコン５０により、スイッチング素子Ｑ１（Ｑ２）が一定時間オン若しくは一定時間オフが継続しているか検知する。この場合には、図１に比べ、素子数が少ない回路で、スイッチング周波数の下限値を定めることが可能となる。 In this way, the control circuit unit 30 as the forced inversion unit detects whether the switching element Q1 (Q2) is on or off for a certain period of time by the microcomputer 50. In this case, it is possible to determine the lower limit of the switching frequency in a circuit having a smaller number of elements than in FIG.

○ 図１における下アーム用スイッチング素子Ｑ２に代わりダイオードを用いてもよい。ダイオードは、カソードがスイッチング素子Ｑ１側であり、アノードが直流電源１００の負極側である。 ○ A diode may be used instead of the lower arm switching element Q2 in FIG. In the diode, the cathode is on the switching element Q1 side, and the anode is on the negative electrode side of the DC power supply 100.

○ スイッチング素子のスイッチング状態はゲート信号を用いて検知しなくてもよく、例えば、ソース・ドレイン間の電圧でモニタしてもよい。
○ 電力変換装置はＤＣ／ＤＣ変換を行う装置でもよいが、直流を入力して正弦波に変換して出力する装置でもよく、このようなＡＣインバータにおいて負荷変動に伴いヒステリシス制御の上限電流閾値と下限電流閾値を決めてもスイッチング周期が長くなりスイッチング周波数の低下を招く場合がある。これを防止することができる。 ○ The switching state of the switching element does not have to be detected by using the gate signal, and may be monitored by, for example, the voltage between the source and drain.
○ The power conversion device may be a device that performs DC / DC conversion, but it may also be a device that inputs direct current, converts it into a sine wave, and outputs it. Even if the lower limit current threshold is determined, the switching cycle may become long and the switching frequency may decrease. This can be prevented.

○ 上限電流閾値と下限電流閾値の両方が有る場合について説明したが、上限電流閾値と下限電流閾値の一方があればよい。上限電流閾値と下限電流閾値のうちの一方が無い場合には無い側においては、インダクタに流れる電流が電流閾値に達したタイミングでスイッチング素子のスイッチング状態を変えた後において、所定時間に達するタイミングでスイッチング素子のスイッチング状態を変えるようにすればよい。 ○ The case where there are both the upper limit current threshold value and the lower limit current threshold value has been described, but it suffices if there is one of the upper limit current threshold value and the lower limit current threshold value. On the side where one of the upper limit current threshold value and the lower limit current threshold value does not exist, at the timing when the switching state of the switching element is changed at the timing when the current flowing through the inductor reaches the current threshold value, and then at the timing when the predetermined time is reached. The switching state of the switching element may be changed.

１０…ＤＣ／ＤＣコンバータ、２１…インダクタ、３０…制御回路部、３６…ＣＲ時定数回路、３７…ＣＲ時定数回路、４０ｂ…発振器、４０ｃ…カウンタ、４１ｂ…発振器、４１ｃ…カウンタ、５０…マイコン、Ｉｔｏｐ…上限電流閾値、Ｉｂｔｍ…下限電流閾値、Ｑ１…上アーム用スイッチング素子、Ｑ２…下アーム用スイッチング素子。 10 ... DC / DC converter, 21 ... Inductor, 30 ... Control circuit, 36 ... CR time constant circuit, 37 ... CR time constant circuit, 40b ... Oscillator, 40c ... Counter, 41b ... Oscillator, 41c ... Counter, 50 ... Microcomputer , Itop ... Upper limit current threshold, Ibtm ... Lower limit current threshold, Q1 ... Upper arm switching element, Q2 ... Lower arm switching element.

Claims (4)

スイッチング素子及びインダクタを有する電力変換装置であって、
前記インダクタに流れる電流が上限電流閾値に達したタイミング又は前記インダクタに流れる電流が下限電流閾値に達したタイミングで前記スイッチング素子のスイッチング状態を変えるヒステリシス制御部と、
前記スイッチング素子が一定時間オン若しくは一定時間オフが継続している場合には強制的に前記スイッチング素子のスイッチング状態を変える強制反転部と、
を備えることを特徴とする電力変換装置。 A power conversion device having a switching element and an inductor.
A hysteresis control unit that changes the switching state of the switching element when the current flowing through the inductor reaches the upper limit current threshold value or when the current flowing through the inductor reaches the lower limit current threshold value.
A forced inversion unit that forcibly changes the switching state of the switching element when the switching element is on or off for a certain period of time.
A power conversion device characterized by comprising. 前記強制反転部は、ＣＲ時定数回路により、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知することを特徴とする請求項１に記載の電力変換装置。 The power conversion device according to claim 1, wherein the forced inversion unit detects whether the switching element is continuously on or off for a certain period of time by a CR time constant circuit. 前記強制反転部は、発振器と、前記発振器の発振信号をカウントするカウンタとにより、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知することを特徴とする請求項１に記載の電力変換装置。 The forced inversion unit according to claim 1, wherein the forced inversion unit detects whether the switching element is continuously on or off for a certain period of time by an oscillator and a counter that counts the oscillation signal of the oscillator. Power converter. 前記強制反転部は、マイコンにより、前記スイッチング素子が一定時間オン若しくは一定時間オフが継続しているか検知することを特徴とする請求項１に記載の電力変換装置。 The power conversion device according to claim 1, wherein the forced inversion unit detects whether the switching element is continuously on or off for a certain period of time by a microcomputer.
JP2020007511A 2020-01-21 2020-01-21 Power conversion device Pending JP2021114871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020007511A JP2021114871A (en) 2020-01-21 2020-01-21 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020007511A JP2021114871A (en) 2020-01-21 2020-01-21 Power conversion device

Publications (1)

Publication Number Publication Date
JP2021114871A true JP2021114871A (en) 2021-08-05

Family

ID=77077312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020007511A Pending JP2021114871A (en) 2020-01-21 2020-01-21 Power conversion device

Country Status (1)

Country Link
JP (1) JP2021114871A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275509A (en) * 1995-03-31 1996-10-18 Toshiba Lighting & Technol Corp Power supply, electric-discharge lamp operating device and lighting fixture
JP2004064994A (en) * 2002-06-07 2004-02-26 Hitachi Ltd Switching power supply and switching power supply system
JP2006060978A (en) * 2004-08-24 2006-03-02 Renesas Technology Corp Semiconductor integrated circuit for power control, and switching power unit
JP2014011907A (en) * 2012-07-02 2014-01-20 Renesas Electronics Corp Switching power-supply device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275509A (en) * 1995-03-31 1996-10-18 Toshiba Lighting & Technol Corp Power supply, electric-discharge lamp operating device and lighting fixture
JP2004064994A (en) * 2002-06-07 2004-02-26 Hitachi Ltd Switching power supply and switching power supply system
JP2006060978A (en) * 2004-08-24 2006-03-02 Renesas Technology Corp Semiconductor integrated circuit for power control, and switching power unit
JP2014011907A (en) * 2012-07-02 2014-01-20 Renesas Electronics Corp Switching power-supply device

Similar Documents

Publication Publication Date Title
JP6486139B2 (en) Dead time adjustment circuit
US7498784B2 (en) Average current detector circuit
US6597158B2 (en) Adjustable current consumption power supply apparatus
US20060119340A1 (en) High efficiency power converter operating free of an audible frequency range
US10469057B1 (en) Method for self adaption of gate current controls by capacitance measurement of a power transistor
US8570021B2 (en) DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method
JP2015153556A (en) Relay drive circuit and relay module using the same
JP3738014B2 (en) Switching power supply soft start method, output control circuit, and switching power supply
JPWO2014167938A1 (en) Power device drive circuit
JP4462734B2 (en) Drive signal supply circuit
JP5428713B2 (en) DC-DC converter and control method thereof
JP2005261011A (en) Switching regulator and control method of same
JP2021114871A (en) Power conversion device
US9673735B2 (en) Power converter
US10468981B2 (en) Switching power supply device
JP6030836B2 (en) Switching regulator
JP6853684B2 (en) DC / DC converter and its control circuit, control method and in-vehicle electrical equipment
US20140375285A1 (en) Dc-dc boost converter
EP4195482A1 (en) Feedback circuit with adjustable loop gain for a boost converter
JP2017005883A (en) Control device for power conversion apparatus
JP2009303347A (en) Control circuit of dc-dc converter
WO2017156840A1 (en) Control circuit of direct current-direct current converter
JP2000092822A (en) Driving power supply for semiconductor switching element
EP3032745A1 (en) Switching power supply circuit
US6473316B2 (en) Phase control circuit and switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230801