JP2021114845A - Current detector and power supply device - Google Patents
Current detector and power supply device Download PDFInfo
- Publication number
- JP2021114845A JP2021114845A JP2020006379A JP2020006379A JP2021114845A JP 2021114845 A JP2021114845 A JP 2021114845A JP 2020006379 A JP2020006379 A JP 2020006379A JP 2020006379 A JP2020006379 A JP 2020006379A JP 2021114845 A JP2021114845 A JP 2021114845A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- detection
- control unit
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 179
- 238000009499 grossing Methods 0.000 claims description 30
- 230000010363 phase shift Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- YBIDYTOJOXKBLO-USLOAXSXSA-N (4-nitrophenyl)methyl (5r,6s)-6-[(1r)-1-hydroxyethyl]-3,7-dioxo-1-azabicyclo[3.2.0]heptane-2-carboxylate Chemical compound C([C@@H]1[C@H](C(N11)=O)[C@H](O)C)C(=O)C1C(=O)OCC1=CC=C([N+]([O-])=O)C=C1 YBIDYTOJOXKBLO-USLOAXSXSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電圧検出装置、及び電源装置に関する。 The present invention relates to a voltage detection device and a power supply device.
従来の電源装置では、入力電圧の過電圧や低電圧等の判定行うものがある。このような電源装置では、コンパレータを用いて、入力電圧の過電圧や低電圧の判定を行っていた。 Some conventional power supply devices determine whether the input voltage is overvoltage or undervoltage. In such a power supply device, an overvoltage or an undervoltage of the input voltage is determined by using a comparator.
しかしながら、従来の電源装置では、入力電圧の過電圧や低電圧等を判定を行うものであり、入力電圧のアナログ値を検出するものではなかった。そのため、従来の電源装置では、例えば、入力電圧の急変による出力電圧の変動に応答することが困難であった。 However, in the conventional power supply device, the overvoltage, the undervoltage, and the like of the input voltage are determined, and the analog value of the input voltage is not detected. Therefore, it is difficult for a conventional power supply device to respond to fluctuations in output voltage due to sudden changes in input voltage, for example.
本発明は、上記問題を解決すべくなされたもので、その目的は、簡易な構成で入力電圧の電圧値を高精度に検出することができる電圧検出装置、及び電源装置を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a voltage detection device and a power supply device capable of detecting a voltage value of an input voltage with high accuracy with a simple configuration. ..
上記問題を解決するために、本発明の一態様は、一次側コイルと二次側コイルとを有するトランスと、第1の電源線と第2の電源線との間に接続された複数のスイッチ素子を有し、前記トランスの前記一次側コイルに接続されるスイッチング回路と、前記トランスの前記二次側コイルから出力される交流信号を整流する整流部と、前記スイッチング回路のスイッチングを制御する電源制御部とを備える電源装置の入力電圧を検出する電圧検出装置であって、前記トランスの前記二次側コイルの一端から出力される電圧を入力電圧として検出する電圧検出部と、前記スイッチング回路の前記複数のスイッチ素子のうちの、前記第1の電源線と前記第2の電源線との間に前記一次側コイルを導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記入力電圧を検出するように、前記電圧検出部の検出タイミングを調整する検出制御部とを備えることを特徴とする電圧検出装置である。 In order to solve the above problem, one aspect of the present invention is a transformer having a primary side coil and a secondary side coil, and a plurality of switches connected between the first power supply line and the second power supply line. A switching circuit having an element and connected to the primary coil of the transformer, a rectifying unit that rectifies an AC signal output from the secondary coil of the transformer, and a power supply that controls switching of the switching circuit. A voltage detection device that detects the input voltage of a power supply device including a control unit, the voltage detection unit that detects the voltage output from one end of the secondary coil of the transformer as an input voltage, and the switching circuit. Among the plurality of switch elements, the voltage is at the timing of the midpoint of the period during which the switch element that conducts the primary coil between the first power supply line and the second power supply line is turned on. The voltage detection device includes a detection control unit that adjusts the detection timing of the voltage detection unit so that the detection unit detects the input voltage.
また、本発明の一態様は、上記の電圧検出装置において、前記検出制御部は、前記スイッチ素子がオン状態になる期間のうち、前記複数のスイッチ素子のスイッチングによる影響を受けない所定の範囲内に前記検出タイミングが収まるように調整することを特徴とする。 Further, one aspect of the present invention is that in the voltage detection device, the detection control unit is within a predetermined range that is not affected by the switching of the plurality of switch elements during the period in which the switch elements are turned on. It is characterized in that the detection timing is adjusted so as to be within the above-mentioned detection timing.
また、本発明の一態様は、上記の電圧検出装置において、前記トランスの前記二次側コイルの一端から出力される電圧を平滑化する平滑化回路を備え、前記電圧検出部は、前記平滑化回路が平滑化した電圧を、前記入力電圧として検出することを特徴とする。 Further, one aspect of the present invention includes a smoothing circuit for smoothing the voltage output from one end of the secondary coil of the transformer in the voltage detection device, and the voltage detection unit is the smoothing. It is characterized in that the voltage smoothed by the circuit is detected as the input voltage.
また、本発明の一態様は、上記の電圧検出装置において、前記検出制御部は、前記スイッチ素子がオン状態になる期間のうち、前記複数のスイッチ素子のスイッチングによる影響を受けない所定の範囲内に前記検出タイミングが収まるように調整することを特徴とする。前記スイッチング回路は、4つのスイッチ素子を有するフルブリッジ回路であり、前記検出制御部は、前記フルブリッジ回路の前記4つのスイッチ素子のうちの、前記第1の電源線に接続された第1のスイッチ素子と、前記第2の電源線に接続された第2のスイッチ素子との両方がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記入力電圧を検出するように、前記電圧検出部の検出タイミングを調整することを特徴とする。 Further, one aspect of the present invention is that in the voltage detection device, the detection control unit is within a predetermined range that is not affected by the switching of the plurality of switch elements during the period in which the switch elements are turned on. It is characterized in that the detection timing is adjusted so as to be within the above-mentioned detection timing. The switching circuit is a full-bridge circuit having four switch elements, and the detection control unit is a first connected to the first power supply line of the four switch elements of the full-bridge circuit. The voltage detection unit detects the input voltage at the timing of the midpoint of the period during which both the switch element and the second switch element connected to the second power supply line are in the ON state. It is characterized in that the detection timing of the voltage detection unit is adjusted.
また、本発明の一態様は、上記の電圧検出装置において、前記検出制御部は、前記スイッチ素子がオン状態になる期間のうち、前記複数のスイッチ素子のスイッチングによる影響を受けない所定の範囲内に前記検出タイミングが収まるように調整することを特徴とする。前記電源制御部は、前記4つのスイッチ素子を位相シフト制御し、前記検出制御部は、前記位相シフト制御による前記両方がオン状態になる期間の変化に応じて、前記検出タイミングを変更することを特徴とする。 Further, one aspect of the present invention is that in the voltage detection device, the detection control unit is within a predetermined range that is not affected by the switching of the plurality of switch elements during the period in which the switch elements are turned on. It is characterized in that the detection timing is adjusted so as to be within the above-mentioned detection timing. The power supply control unit controls the phase shift of the four switch elements, and the detection control unit changes the detection timing according to a change in the period during which both of them are in the ON state due to the phase shift control. It is a feature.
また、本発明の一態様は、上記の電圧検出装置において、前記検出タイミングの調整値を、前記複数のスイッチ素子のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶する不揮発性記憶部を備え、前記検出制御部は、前記不揮発性記憶部が記憶する前記遅延時間情報に基づいて、前記検出タイミングを調整することを特徴とする。 Further, one aspect of the present invention includes a non-volatile storage unit that stores the adjustment value of the detection timing as delay time information from a predetermined reference timing in switching of the plurality of switch elements in the voltage detection device. The detection control unit is characterized in that the detection timing is adjusted based on the delay time information stored in the non-volatile storage unit.
また、本発明の一態様は、上記に記載の電圧検出装置と、前記トランスと、前記スイッチング回路と、前記整流部と、前記電源制御部とを備えることを特徴とする電源装置である。 Further, one aspect of the present invention is a power supply device including the voltage detection device described above, the transformer, the switching circuit, the rectifier unit, and the power supply control unit.
本発明によれば、検出制御部が、第1の電源線と第2の電源線との間に一次側コイルを導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、電圧検出部が入力電圧を検出するように、電圧検出部の検出タイミングを調整する。これにより、電圧検出装置は、スイッチングの際のスパイク電流の影響を低減させつつ、安定した入力電圧のアナログ値を検出することができる。よって、電圧検出装置は、簡易な構成で入力電圧の電圧値を高精度に検出することができる。 According to the present invention, the voltage detection unit is at the timing of the midpoint of the period during which the switch element that conducts the primary coil between the first power supply line and the second power supply line is turned on. Adjusts the detection timing of the voltage detector so that As a result, the voltage detection device can detect an analog value of a stable input voltage while reducing the influence of the spike current at the time of switching. Therefore, the voltage detection device can detect the voltage value of the input voltage with high accuracy with a simple configuration.
以下、本発明の一実施形態による電圧検出装置、及び電源装置について、図面を参照して説明する。 Hereinafter, the voltage detection device and the power supply device according to the embodiment of the present invention will be described with reference to the drawings.
図1は、本実施形態による電源装置1の一例を示すブロック図である。
図1に示すように、電源装置1は、直流電源2と、チョークコイル3と、平滑コンデンサ4と、電圧検出装置10と、スイッチング回路20と、トランス30と、整流部40と、制御部50とを備える。
FIG. 1 is a block diagram showing an example of a power supply device 1 according to the present embodiment.
As shown in FIG. 1, the power supply device 1 includes a
直流電源2は、例えば、リチウムイオン電池や鉛蓄電池などのバッテリであり、電源装置1に直流電力を供給する。直流電源2は、例えば、電源線L1(第1の電源線)と電源線L2(第2の電源線)との間に所定の電圧の直流電力を供給する。
The
スイッチング回路20は、例えば、4つのスイッチ素子(Q1〜Q4)を有するフルブリッジ回路であり、複数のスイッチ素子(Q1〜Q4)のスイッチングにより負荷部(トランス30)に流れる電流の向きを変更する。スイッチング回路20は、トランス30の一次側コイル31に接続されており、直流電源2から供給された直流電力を交流電力に変換して、後述するトランス30の一次側コイル31に供給する。
また、スイッチング回路20は、第1のスイッチ素子21と、第2のスイッチ素子22とを備える。
The
Further, the
4つのスイッチ素子(Q1〜Q4)のそれぞれは、例えば、N型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。
スイッチ素子Q1とスイッチ素子Q2とは、電源線L1と電源線L2との間に、中間のノードN1を介して、直列に接続されている。
また、スイッチ素子Q3とスイッチ素子Q4とは、電源線L1と電源線L2との間に、中間のノードN2を介して、直列に接続されている。
Each of the four switch elements (Q1 to Q4) is, for example, an N-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
The switch element Q1 and the switch element Q2 are connected in series between the power supply line L1 and the power supply line L2 via an intermediate node N1.
Further, the switch element Q3 and the switch element Q4 are connected in series between the power supply line L1 and the power supply line L2 via an intermediate node N2.
スイッチ素子Q1は、ドレイン端子が電源線L1に、ソース端子がノードN1に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
スイッチ素子Q2は、ドレイン端子がノードN1に、ソース端子が電源線L2に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
In the switch element Q1, the drain terminal is connected to the power supply line L1, the source terminal is connected to the node N1, and the gate terminal is connected to the control signal line output from the
In the switch element Q2, the drain terminal is connected to the node N1, the source terminal is connected to the power supply line L2, and the gate terminal is connected to the control signal line output from the
スイッチ素子Q3は、ドレイン端子が電源線L1に、ソース端子がノードN2に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
スイッチ素子Q4は、ドレイン端子がノードN2に、ソース端子が電源線L2に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
In the switch element Q3, the drain terminal is connected to the power supply line L1, the source terminal is connected to the node N2, and the gate terminal is connected to the control signal line output from the
In the switch element Q4, the drain terminal is connected to the node N2, the source terminal is connected to the power supply line L2, and the gate terminal is connected to the control signal line output from the
ここで、スイッチ素子Q1及びスイッチ素子Q3は、電源線L1に接続された第1のスイッチ素子21に含まれる。また、スイッチ素子Q2及びスイッチ素子Q4は、電源線L2に接続された第2のスイッチ素子22に含まれる。スイッチング回路20は、トランス30の一次側コイル31に接続され、一次側コイル31に交流信号を供給する。
また、4つのスイッチ素子(Q1〜Q4)は、後述する制御部50によって、位相シフト制御される。
Here, the switch element Q1 and the switch element Q3 are included in the
Further, the four switch elements (Q1 to Q4) are phase-shift controlled by the
トランス30は、一次側コイル31と二次側コイル32とを有し、一次側コイル31に供給された交流電力を変換して二次側コイル32から出力する。
一次側コイル31は、ノードN1とノードN2との間に接続され、スイッチング回路20によって生成された交流信号が供給される。
二次側コイル32は、中間点(センタータップ)のノードN3を介して、直列に接続された二次側コイル32Aと二次側コイル32Bとを有している。
なお、トランス30の二次側コイル32から出力される交流信号は、整流部40に出力される。
The
The
The
The AC signal output from the
二次側コイル32Aは、第1端が後述する整流部40のスイッチ素子41のドレイン端子に、第2端がノードN3(センタータップ)に接続されている。
また、二次側コイル32Bは、第1端がノードN3(センタータップ)に、第2端が後述する整流部40のスイッチ素子42のドレイン端子に接続されている。
The
Further, the
整流部40は、トランス30の二次側コイル32から出力される交流信号を整流する同期整流回路である。整流部40は、後述する制御部50によって導通状態が制御されるスイッチ素子41とスイッチ素子42とを備える。
The
スイッチ素子41は、ドレイン端子が二次側コイル32Aの第1端(ノードN4)に、ソース端子がグランド端子に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
In the
スイッチ素子42は、ドレイン端子が二次側コイル32Bの第2端(ノードN5)に、ソース端子がグランド端子に、ゲート端子が制御部50から出力される制御信号線に、それぞれ接続されている。
スイッチ素子41とスイッチ素子42とは、制御部50から出力される制御信号によって、一次側コイル31及び二次側コイル32に流れる電流の向きに応じて、交互にオン状態(導通状態)にされる。
In the
The
チョークコイル3は、ノードN3とノードN7との間に接続され、目的の周波数より高い電流を阻止して、ノードN7の出力電圧を平滑化する。
平滑コンデンサ4は、ノードN7(出力端子)と、グランド端子との間に接続され、ノードN7の出力電圧を平滑化する。
チョークコイル3及び平滑コンデンサ4は、出力電圧のノイズを除去し平滑化するために用いられる。
The choke coil 3 is connected between the node N3 and the node N7 to block a current higher than a target frequency and smooth the output voltage of the node N7.
The smoothing capacitor 4 is connected between the node N7 (output terminal) and the ground terminal to smooth the output voltage of the node N7.
The choke coil 3 and the smoothing capacitor 4 are used to remove noise from the output voltage and smooth it.
電圧検出装置10は、電源装置1の入力電圧を検出する検出装置であって、平滑化回路11と、ADC(Analog to Digital Converter)12と、EEPROM(Electrically Erasable Programmable Read-Only Memory)13と、制御部50の検出制御部52とを備える。
The
平滑化回路11は、トランス30の二次側コイル32の一端(例えば、ノードN4)から出力される電圧を平滑化する。平滑化回路11は、例えば、スイッチ素子42をオン状態にしている状態における二次側コイル32の電圧を平滑化して、ADC12に出力する。なお、平滑化回路11がノードN4から出力する電圧は、直流電源2から出力される電源装置1の入力電圧を、トランス30を介して出力した電圧であり、電源装置1の入力電圧に対応する電圧である。そのため、平滑化回路11が出力する電圧を検出することで、電源装置1の入力電圧を検出することが可能である。
また、平滑化回路11は、抵抗(111、112)と、コンデンサ113とを備えている。
The smoothing circuit 11 smoothes the voltage output from one end (for example, node N4) of the
Further, the smoothing circuit 11 includes resistors (111, 112) and a
抵抗111と抵抗112とは、ノードN4とグランド端子との間に、中間のノードN6を介して、直列に接続されている。抵抗111及び抵抗112は、抵抗分圧により、ノードN4に出力される電圧を分圧してノードN6から出力する。
コンデンサ113は、ノードN6とグランド端子との間に接続され、ノードN6の電圧を平滑化する。
The
The
ADC12(電圧検出部の一例)は、平滑化回路11が平滑化した電圧を、入力電圧として検出する。ADC12は、後述する検出制御部52の制御に基づいて、平滑化回路11が平滑化した電圧を検出するタイミングを制御され、検出した当該電圧値を、直流電源2の出力電圧(電源装置1の入力電圧)として検出する。ADC12は、検出値を制御部50に出力する。
The ADC 12 (an example of the voltage detection unit) detects the voltage smoothed by the smoothing circuit 11 as an input voltage. The
EEPROM13(不揮発性記憶部の一例)は、後述する検出制御部52の検出タイミングの調整値を、複数のスイッチ素子(Q1〜Q4)のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶する。EEPROM13は、遅延時間情報を、例えば、電源装置1の出荷検査時のキャリブレーション(校正)によって記憶される。
The EEPROM 13 (an example of the non-volatile storage unit) stores the adjustment value of the detection timing of the
また、EEPROM13は、後述する電源制御部51の制御に用いる各種情報を記憶する。EEPROM13は、例えば、電源制御部51のフィードバック制御、及びフィードフォワード制御に用いるゲイン情報、等を予め記憶している。
In addition, the
制御部50は、例えば、CPU(Central Processing Unit)などを含むプロセッサであり、電源装置1を統括的に制御する。制御部50は、電源制御部51と、検出制御部52とを備える。
The
検出制御部52は、入力電圧を検出するための制御を行う。検出制御部52は、スイッチング回路20の複数のスイッチ素子(Q1〜Q4)のうちの、電源線L1と電源線L2との間にトランス30を導通させるスイッチ素子(例えば、スイッチ素子Q1及びスイッチ素子Q4)がオン状態になる期間の中間点のタイミングで、ADC12が電圧を検出するように、ADC12の検出タイミングを調整する。
The
検出制御部52は、上述したトランス30を導通させるスイッチ素子がオン状態になる期間のうち、複数のスイッチ素子(Q1〜Q4)による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。具体的に、検出制御部52は、フルブリッジ回路(スイッチング回路20)の4つのスイッチ素子(Q1〜Q4)のうちの、電源線L1に接続された第1のスイッチ素子21と、電源線L2に接続された第2のスイッチ素子22との両方がオン状態になる期間の中間点のタイミングで、ADC12が電圧を検出するように、ADC12の検出タイミングを調整する。検出制御部52は、例えば、スイッチ素子Q1とスイッチ素子Q4との両方がオン状態になる期間の中間点のタイミングで、ADC12が電圧を検出するように、ADC12の検出タイミングを調整する。
The
なお、EEPROM13には、例えば、スイッチ素子Q1がオフ状態(非導通状態)になるタイミングを基準にした遅延時間情報が予め記憶されている。検出制御部52は、EEPROM13(不揮発性記憶部)が記憶する遅延時間情報に基づいて、検出タイミングを調整する。また、検出制御部52は、位相シフト制御による両方がオン状態になる期間の変化に応じて、検出タイミングを変更する。検出タイミングの調整の詳細については、後述する。
In the
電源制御部51は、電圧検出装置10(検出制御部52)が検出した入力電圧に基づいて、スイッチング回路20のスイッチングを制御する。電源制御部51は、例えば、位相シフト制御により、4つのスイッチ素子(Q1〜Q4)のスイッチングを制御する。電源制御部51は、不図示のCT(Current Transformer)などにより検出された出力電流と、例えば、ノードN7の電圧を不図示のADCなどで検出した出力電圧とに基づいて、フィードバック制御を行うとともに、電圧検出装置10(検出制御部52)が検出した入力電圧に基づいて、フィードフォワード制御を行う。
The power
電源制御部51は、フィードバック制御、及びフィードフォワード制御により得られた位相差の変化量(Δ位相差)に基づいて、位相シフト制御により、4つのスイッチ素子(Q1〜Q4)のスイッチングを制御する。
なお、電源制御部51によるフィードバック制御及びフィードフォワード制御の詳細については後述する。
The power
The details of the feedback control and the feedforward control by the power
次に、図面を参照して、本実施形態による電圧検出装置10及び電源装置1の動作について説明する。
図2は、本実施形態における平滑化回路11の検出波形の一例を示す図である。
Next, the operation of the
FIG. 2 is a diagram showing an example of the detection waveform of the smoothing circuit 11 in the present embodiment.
図2において、波形W0は、上述した図1に示すノードN6の検出信号の波形である。また、グラフの横軸は、時間を示し、縦軸は、検出信号の電圧を示している。
図2に示すように、波形W0は、例えば、スイッチ素子Q1及びスイッチ素子Q4がいずれもオン状態であり、整流部40のスイッチ素子42がオン状態、且つスイッチ素子41がオフ状態である場合に、検出信号の電圧が上昇する。
In FIG. 2, the waveform W0 is the waveform of the detection signal of the node N6 shown in FIG. 1 described above. The horizontal axis of the graph indicates time, and the vertical axis indicates the voltage of the detection signal.
As shown in FIG. 2, the waveform W0 is obtained when, for example, both the switch element Q1 and the switch element Q4 are in the on state, the
なお、波形W0のうちで、検出信号の電圧が急峻に変化している箇所P1は、スイッチ素子(Q1〜Q4)のスイッチングのタイミング周辺に相当する。そのため、ADC12では、このような箇所P1での検出を避けて、時刻T1のようなタイミングで電圧を検出する。すなわち、検出制御部52は、複数のスイッチ素子(Q1〜Q4)による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。
In the waveform W0, the portion P1 where the voltage of the detection signal changes sharply corresponds to the vicinity of the switching timing of the switch elements (Q1 to Q4). Therefore, the
次に、図3を参照して、電圧検出装置10及び電源装置1の全体の動作について説明する。
図3は、本実施形態における電源装置1の動作の一例を示すタイムチャートである。
Next, the overall operation of the
FIG. 3 is a time chart showing an example of the operation of the power supply device 1 in the present embodiment.
図3において、波形W1〜波形W4は、上から順に、スイッチ素子Q1〜スイッチ素子Q4のスイッチングの状態を示している。また、波形W5は、スイッチ素子Q1とスイッチ素子Q4との両方がオン状態、及びスイッチ素子Q2とスイッチ素子Q3との両方がオン状態になるタイミングを示すタイミング信号である。なお、波形W5において、スイッチ素子Q1とスイッチ素子Q4との両方がオン状態を正極性とし、スイッチ素子Q2とスイッチ素子Q3との両方がオン状態を負極性として表している。 In FIG. 3, the waveforms W1 to W4 show the switching states of the switch elements Q1 to the switch element Q4 in order from the top. Further, the waveform W5 is a timing signal indicating a timing in which both the switch element Q1 and the switch element Q4 are in the ON state, and both the switch element Q2 and the switch element Q3 are in the ON state. In the waveform W5, both the switch element Q1 and the switch element Q4 represent the on state as the positive electrode property, and both the switch element Q2 and the switch element Q3 represent the on state as the negative electrode property.
また、波形W6は、上述した平滑化回路11から出力される検出信号であって、入力電圧に対応した電圧を示す信号を示している。また、波形W7は、電源制御部51によるフィードバック(F/B)制御の周期割り込みを示している。
また、波形W8は、ADC12の変換タイミングを示している。
なお、図3に示す波形W1〜波形W8の横軸は、時間である。
Further, the waveform W6 is a detection signal output from the smoothing circuit 11 described above, and indicates a signal indicating a voltage corresponding to the input voltage. Further, the waveform W7 indicates a periodic interrupt of feedback (F / B) control by the power
Further, the waveform W8 indicates the conversion timing of the
The horizontal axis of the waveforms W1 to W8 shown in FIG. 3 is time.
図3において、制御部50の電源制御部51は、制御の1周期の期間TR1として、位相シフト制御により、波形W1〜波形W4に示すように、スイッチ素子Q1〜スイッチ素子Q4のスイッチングを制御する。電源制御部51は、電圧検出装置10(検出制御部52)により検出された入力電圧などに基づいて、フィードフォワード制御及びフィードバック制御を実行して位相差を算出し、位相シフト制御を行う。なお、位相差の期間TΔθは、例えば、スイッチ素子Q3をオフ状態にしてから、スイッチ素子Q1をオフ状態にするまでの期間である。
In FIG. 3, the power
また、検出制御部52は、波形W5におけるスイッチ素子Q1とスイッチ素子Q4との両方がオン状態になる期間T14ONの中央部分のタイミング(波形W8の黒色塗りつぶし部分)で、ADC12の検出を行うように制御する。検出制御部52は、ADC12が検出した電圧値を、対応する入力電圧として取得し、当該入力電圧を電源制御部51に出力する。
Further, the
電源制御部51は、電圧検出装置10(検出制御部52)により検出された入力電圧に基づいて、位相差の期間TΔθの算出及び更新を行い(波形W7を参照)、更新した位相差の期間TΔθに基づいて、スイッチング回路20の4つのスイッチ素子(Q1〜Q4)のスイッチングを制御する。
The power
なお、図3において、拡大波形G1は、領域A1を拡大した波形W1〜波形W6、及び波形W8の各波形を示している。ここで、遅延値DT34は、位相差の期間TΔθの起点であるスイッチ素子Q3がオフ状態になる時刻から、スイッチ素子Q4がオン状態になるまでの遅延値である。また、期間T14ONは、上述したように、スイッチ素子Q1とスイッチ素子Q4との両方がオン状態になる期間である。また、遅延値DTCKは、スイッチ素子Q3がオフ状態になる時刻から、ADC12の検出タイミングまでの遅延値である。
このような状況において、遅延値DTCKは、下記の(1)式により表される。
In FIG. 3, the enlarged waveform G1 shows the waveforms W1 to W6 and the waveform W8 in which the region A1 is enlarged. Here, the delay value DT34 is a delay value from the time when the switch element Q3, which is the starting point of the phase difference period TΔθ, is turned off to the time when the switch element Q4 is turned on. Further, the period T14ON is a period in which both the switch element Q1 and the switch element Q4 are in the ON state, as described above. The delay value DTCK is a delay value from the time when the switch element Q3 is turned off to the detection timing of the
In such a situation, the delay value DTCK is expressed by the following equation (1).
遅延値DTCK = 遅延値DT34+(位相差の期間TΔθ−遅延値DT34)/2
= 遅延値DT34+期間T14ON/2 ・・・ (1)
Delay value DTCK = Delay value DT34 + (Period of phase difference TΔθ-Delay value DT34) / 2
= Delay value DT34 + Period T14ON / 2 ... (1)
式(1)に基づいて算出された遅延値DTCKは、EEPROM13に記憶されている。
また、本実施形態では、電源制御部51は、位相シフト制御を行うため、出力電流に応じて、位相差の期間TΔθが変更される。そのため、EEPROM13には、例えば、位相差の期間TΔθの値と、遅延値DTCKとを対応付けて予め記憶されている。
The delay value DTCK calculated based on the equation (1) is stored in the
Further, in the present embodiment, since the power
検出制御部52は、例えば、位相差の期間TΔθの値に対応付けられた遅延値DTCKをEEPROM13から取得し、取得した遅延値DTCKにより、ADC12の検出タイミングを調整する。なお、ADC12の検出期間(波形W8の黒色塗りつぶし期間を参照)には、ADC12のサンプルホールド期間及びアナログ−デジタル変換期間が含まれる。
検出制御部52は、調整した検出タイミングによりADC12が検出した検出値を出力電流として、電源制御部51に出力する。
For example, the
The
次に、図4を参照して、電源制御部51によるフィードバック制御について説明する。
図4は、本実施形態における電源装置1のフィードバック制御の一例を示す図である。
Next, the feedback control by the power
FIG. 4 is a diagram showing an example of feedback control of the power supply device 1 in the present embodiment.
図4に示すように、電源制御部51は、出力電圧の電圧偏差、出力電流の電流偏差、及び出力電力の電力偏差に基づいて、フィードバック制御を実行し、フィードバック制御の制御量(FB制御量)を算出する。
As shown in FIG. 4, the power
ここで、出力電圧の電圧偏差は、目標の出力電圧と、検出した出力電圧との差分であり、出力電流の電流偏差は、目標の出力電流と、検出した出力電流との差分である。また、出力電力の電力偏差は、目標の出力電力と、検出した出力電力との差分である。出力電力は、検出した出力電流及び出力電圧から電源制御部51によって算出される。
Here, the voltage deviation of the output voltage is the difference between the target output voltage and the detected output voltage, and the current deviation of the output current is the difference between the target output current and the detected output current. The power deviation of the output power is the difference between the target output power and the detected output power. The output power is calculated by the power
また、電源制御部51は、電圧検出装置10(検出制御部52)により検出された入力電圧に基づいて、フィードフォワード制御を実行し、フィードバック制御とフィードフォワード制御とを組み合わせて、位相差の変化量(Δ位相差)を算出する。電源制御部51は、位相差の変化量(Δ位相差)に基づいて、位相シフト制御の位相差を更新する。このように、電源制御部51は、フィードバック制御とフィードフォワード制御とを組み合わせて、4つのスイッチ素子(Q1〜Q4)を位相シフト制御する。本実施形態による電源装置1は、入力電圧の情報を使用してフィードフォワード制御をことにより、応答性能を容易に向上させることができる。
Further, the power
次に、本実施形態による電源装置1及び電圧検出装置10の電圧検出に関するキャリブレーション処理(校正処理)について説明する。電源装置1及び電圧検出装置10は、出荷前に、以下のようなキャリブレーション処理が実行される。
Next, the calibration process (calibration process) related to the voltage detection of the power supply device 1 and the
電源装置1の制御部50は、電源装置1の直流電源2からの入力電圧を、例えば、入力電圧を最大値(Max値)、標準値(「Typ値」、及び最小値(Min値)に変更して、検出電圧値と、直流電源2からの入力電圧との差分が所定の値以下になるように、検出タイミングの遅延値DTCKを調整する。制御部50は、このようにキャリブレーション処理した結果の遅延値DTCKを、EEPROMに記憶させる。
The
以上説明したように、本実施形態による電圧検出装置10は、トランス30と、スイッチング回路20と、整流部40と、電源制御部51とを備える電源装置1の入力電圧を検出する電圧検出装置10であって、ADC12(電圧検出部)と、検出制御部52とを備える。ここで、トランス30は、一次側コイル31と二次側コイル32とを有する。スイッチング回路20は、電源線L1(第1の電源線)と電源線L2(第2の電源線)との間に接続された複数のスイッチ素子(Q1〜Q4)を有し、トランス30の一次側コイル31に接続されている。整流部40は、トランス30の二次側コイル32から出力される交流信号を整流する。電源制御部51は、スイッチング回路20のスイッチングを制御する。また、ADC12は、トランス30の二次側コイル32の一端から出力される電圧を入力電圧として検出する。検出制御部52は、スイッチング回路20の複数のスイッチ素子(Q1〜Q4)のうちの、電源線L1と電源線L2との間に一次側コイル31を導通させるスイッチ素子(例えば、スイッチ素子Q1及びスイッチ素子Q4)がオン状態になる期間の中間点のタイミングで、ADC12が入力電圧を検出するように、ADC12の検出タイミングを調整する。
As described above, the
これにより、検出制御部52が、電源線L1と電源線L2との間に一次側コイル31を導通させるスイッチ素子(例えば、スイッチ素子Q1及びスイッチ素子Q4)がオン状態になる期間の中間点のタイミングで、ADC12が入力電圧を検出するように、電圧検出部の検出タイミングを調整する。すなわち、本実施形態による電圧検出装置10は、スイッチングの際のスパイク電流の影響を低減させつつ、安定した入力電圧のアナログ値を検出することができる。よって、本実施形態による電圧検出装置10は、簡易な構成で入力電圧の電圧値を高精度に検出することができる。
As a result, the
また、本実施形態では、検出制御部52は、スイッチ素子(Q1、Q2)がオン状態になる期間(期間T14ON)のうち、複数のスイッチ素子(Q1〜Q4)による影響を受けない所定の範囲内に検出タイミングが収まるように調整する。
これにより、本実施形態による電圧検出装置10は、複数のスイッチ素子(Q1〜Q4)のスイッチングによる影響を低減することができるため、さらに入力電圧の検出精度を向上させることができる。
Further, in the present embodiment, the
As a result, the
また、本実施形態による電圧検出装置10は、トランス30の二次側コイル32の一端から出力される電圧を平滑化する平滑化回路11を備える。検出制御部52が、平滑化回路11が平滑化した電圧を、入力電圧として検出する。
これにより、本実施形態による電圧検出装置10は、さらに安定して入力電圧を検出することができるため、入力電圧の検出精度をさらに向上させることができる。
Further, the
As a result, the
また、本実施形態では、スイッチング回路20は、4つのスイッチ素子(Q1〜Q4)を有するフルブリッジ回路である。検出制御部52は、フルブリッジ回路の4つのスイッチ素子(Q1〜Q4)のうちの、電源線L1に接続された第1のスイッチ素子21と、電源線L2に接続された第2のスイッチ素子22との両方がオン状態になる期間の中間点のタイミングで、ADC12が入力電圧を検出するように、ADC12の検出タイミングを調整する。
Further, in the present embodiment, the switching
これにより、本実施形態による電圧検出装置10は、第1のスイッチ素子21と第2のスイッチ素子22との両方がオン状態になる期間の中間点のタイミングでADC12に電圧を検出するようにしたので、スイッチング回路20がフルブリッジ回路である場合であっても、適切に入力電圧を検出することができる。
As a result, the
また、本実施形態では、電源制御部51は、4つのスイッチ素子(Q1〜Q4)を位相シフト制御する。検出制御部52は、位相シフト制御による両方がオン状態になる期間の変化に応じて、検出タイミングを変更する。
Further, in the present embodiment, the power
これにより、本実施形態による電圧検出装置10は、位相シフト制御による両方がオン状態になる期間の変化に応じて、ADC12の検出タイミングを適切に調整することができる。よって、本実施形態による電圧検出装置10は、位相シフト制御を行う場合であっても、適切に入力電圧を検出することができる。
As a result, the
また、本実施形態による電圧検出装置10は、検出タイミングの調整値を、複数のスイッチ素子(Q1〜Q4)のスイッチングにおける所定の基準タイミングからの遅延時間情報として記憶するEEPROM13(不揮発性記憶部)を備える。検出制御部52は、EEPROM13が記憶する遅延時間情報に基づいて、検出タイミングを調整する。
これにより、本実施形態による電圧検出装置10は、EEPROM13(不揮発性記憶部)を備るという簡易な構成により、適切に出力電流を検出することができる。
Further, the
As a result, the
また、本実施形態による電源装置1は、上記に記載の電圧検出装置10と、トランス30と、スイッチング回路20と、整流部40と、電源制御部51とを備える。
これにより、本実施形態による電源装置1は、上記に記載の電圧検出装置10と同様の効果を奏し、入力電圧の検出精度を向上させることができる。また、本実施形態による電源装置1は、入力電圧の検出精度を向上させることができるため、例えば、フィードフォワード制御を簡単に実行することができる。
Further, the power supply device 1 according to the present embodiment includes the
As a result, the power supply device 1 according to the present embodiment has the same effect as the
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、電圧検出部の一例として、ADC12を用いる例を説明したが、これに限定されるものではなく、他の方式の電圧検出部を用いてもよい。例えば、ADC12の代わりに、検出タイミングにより所定の閾値電圧と比較するコンパレータを用いるようにしてもよい。
The present invention is not limited to the above embodiment, and can be modified without departing from the spirit of the present invention.
For example, in the above embodiment, an example in which the
また、上記の実施形態において、電源装置1は、整流部40として、同期整流回路を用いる例を説明したが、これに限定されるものではなく、例えば、整流部40として、ダイオードを備えた非同期整流回路を用いるようにしてもよい。
Further, in the above embodiment, the power supply device 1 has described an example in which a synchronous rectifier circuit is used as the
また、上記の実施形態において、電圧検出装置10は、電源装置1の入力電圧を検出する例を説明したが、これに限定されるものではなく、例えば、モータ制御装置などの他の装置の入力電圧を検出するようにしてもよい。
Further, in the above embodiment, the example in which the
また、上記の実施形態において、トランス30の一例として、センタータップ形式のトランスを用いる例を説明したが、これに限定されるものではなく、他の形式のトランスであってもよい。
Further, in the above embodiment, an example in which a center tap type transformer is used as an example of the
また、上記の実施形態において、制御部50は、電源回路としての制御を行う電源制御部51と、電圧検出を制御する検出制御部52との両方を備える例を説明したが、これに限定されるものではない、例えば、電源制御部51と、検出制御部52とのいずれか一方を、制御部50の外部に備えるようにしてもよい。
Further, in the above embodiment, an example in which the
また、上記の実施形態において、検出制御部52は、第1のスイッチ素子21と第2のスイッチ素子22との両方がオン状態になる期間の中間点のタイミングで、ADC12が電圧を検出するように検出タイミングを調整する例を説明したが、これに限定されるものではない。検出制御部52は、例えば、複数のスイッチ素子(Q1〜Q4)による影響を受けない所定の範囲内であれば、中間点のタイミングからずれた検出タイミングに調整するようにしてもよい。
Further, in the above embodiment, the
また、上記の実施形態において、電圧検出装置10は、平滑化回路11を備える例を説明したが、これに限定されるものではなく、平滑化回路11を備えない他の形態であってもよい。また、平滑化回路11は、上記の実施形態で説明したものに限定されるものではなく、他の方式の平滑化回路であってもよい。
Further, in the above embodiment, the example in which the
例えば、平滑化回路11は、抵抗(111、112)を優先して備え、コンデンサ113を備えないようにしてもよい。
また、上記の平滑化回路11において、コンデンサ113は、例えば、ノイズや電圧の振動が心配される場合には検出に影響のない範囲で、追加されてもよい。
For example, the smoothing circuit 11 may preferentially include resistors (111, 112) and may not include a
Further, in the smoothing circuit 11 described above, the
また、上記の実施形態において、スイッチング回路20がフルブリッジ回路である例を説明したが、これに限定されるものではなく、例えば、ハーフブリッジ回路や他の方式のスイッチング回路であってもよい。
また、上記の実施形態において、電源装置1は、フルブリッジ回路及びトランス30を用いた電源回路として説明したが、これに限定されるものではなく、他の方式の電源回路に適用してもよい。例えば、電源回路は、絶縁方式・非絶縁方式に限定されるものでなく、他の方式であってもよい。
Further, in the above embodiment, the example in which the
Further, in the above embodiment, the power supply device 1 has been described as a power supply circuit using a full bridge circuit and a
1 電源装置
2 直流電源
3 チョークコイル
4 平滑コンデンサ
10 電圧検出装置
11 平滑化回路
12 ADC
13 EEPROM
20 スイッチング回路
21 第1のスイッチ素子
22 第2のスイッチ素子
30 トランス
31 一次側コイル
32、32A、32B 二次側コイル
40 整流部
41、42、Q1、Q2、Q3、Q4 スイッチ素子
50 制御部
51 電源制御部
52 検出制御部
111、112 抵抗
113 コンデンサ
1
13 EEPROM
20
Claims (7)
前記トランスの前記二次側コイルの一端から出力される電圧を入力電圧として検出する電圧検出部と、
前記スイッチング回路の前記複数のスイッチ素子のうちの、前記第1の電源線と前記第2の電源線との間に前記一次側コイルを導通させるスイッチ素子がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記入力電圧を検出するように、前記電圧検出部の検出タイミングを調整する検出制御部と
を備えることを特徴とする電圧検出装置。 It has a transformer having a primary coil and a secondary coil, and a plurality of switch elements connected between a first power supply line and a second power supply line, and is connected to the primary coil of the transformer. Voltage detection that detects the input voltage of a power supply device including a switching circuit, a rectifying unit that rectifies an AC signal output from the secondary coil of the transformer, and a power supply control unit that controls switching of the switching circuit. It ’s a device,
A voltage detection unit that detects the voltage output from one end of the secondary coil of the transformer as an input voltage, and
Of the plurality of switch elements of the switching circuit, the timing of the midpoint of the period during which the switch element that conducts the primary coil between the first power supply line and the second power supply line is turned on. A voltage detection device comprising a detection control unit that adjusts the detection timing of the voltage detection unit so that the voltage detection unit detects the input voltage.
ことを特徴とする請求項1に記載の電圧検出装置。 The claim is characterized in that the detection control unit adjusts the detection timing within a predetermined range that is not affected by the switching of the plurality of switch elements during the period in which the switch elements are turned on. Item 1. The voltage detection device according to item 1.
前記電圧検出部は、前記平滑化回路が平滑化した電圧を、前記入力電圧として検出する
ことを特徴とする請求項1又は請求項2に記載の電圧検出装置。 A smoothing circuit for smoothing the voltage output from one end of the secondary coil of the transformer is provided.
The voltage detection device according to claim 1 or 2, wherein the voltage detection unit detects a voltage smoothed by the smoothing circuit as the input voltage.
前記検出制御部は、前記フルブリッジ回路の前記4つのスイッチ素子のうちの、前記第1の電源線に接続された第1のスイッチ素子と、前記第2の電源線に接続された第2のスイッチ素子との両方がオン状態になる期間の中間点のタイミングで、前記電圧検出部が前記入力電圧を検出するように、前記電圧検出部の検出タイミングを調整する
ことを特徴とする請求項1から請求項3のいずれか一項に記載の電圧検出装置。 The switching circuit is a full bridge circuit having four switch elements.
The detection control unit includes a first switch element connected to the first power supply line and a second switch element connected to the second power supply line among the four switch elements of the full bridge circuit. The first aspect of the present invention is that the detection timing of the voltage detection unit is adjusted so that the voltage detection unit detects the input voltage at the timing of the midpoint of the period in which both the switch element and the switch element are on. The voltage detection device according to any one of claims 3.
前記検出制御部は、前記位相シフト制御による前記両方がオン状態になる期間の変化に応じて、前記検出タイミングを変更する
ことを特徴とする請求項4に記載の電圧検出装置。 The power supply control unit controls the phase shift of the four switch elements.
The voltage detection device according to claim 4, wherein the detection control unit changes the detection timing according to a change in the period during which both of them are turned on by the phase shift control.
前記検出制御部は、前記不揮発性記憶部が記憶する前記遅延時間情報に基づいて、前記検出タイミングを調整する
ことを特徴とする請求項1から請求項5のいずれか一項に記載の電圧検出装置。 A non-volatile storage unit that stores the adjustment value of the detection timing as delay time information from a predetermined reference timing in switching of the plurality of switch elements is provided.
The voltage detection according to any one of claims 1 to 5, wherein the detection control unit adjusts the detection timing based on the delay time information stored in the non-volatile storage unit. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020006379A JP7424840B2 (en) | 2020-01-17 | 2020-01-17 | Voltage detection device and power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020006379A JP7424840B2 (en) | 2020-01-17 | 2020-01-17 | Voltage detection device and power supply device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021114845A true JP2021114845A (en) | 2021-08-05 |
JP7424840B2 JP7424840B2 (en) | 2024-01-30 |
Family
ID=77077741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020006379A Active JP7424840B2 (en) | 2020-01-17 | 2020-01-17 | Voltage detection device and power supply device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7424840B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068349A (en) | 2005-08-31 | 2007-03-15 | Tdk Corp | Switching power supply |
JP2009254047A (en) | 2008-04-02 | 2009-10-29 | Panasonic Corp | Dc-dc converter |
JP5480919B2 (en) | 2012-01-17 | 2014-04-23 | 株式会社日本自動車部品総合研究所 | Power converter |
JPWO2018168328A1 (en) | 2017-03-14 | 2020-01-16 | 日本電産株式会社 | Power semiconductor switching device damage prediction device and damage prediction method, AC-DC converter, DC-DC converter |
-
2020
- 2020-01-17 JP JP2020006379A patent/JP7424840B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7424840B2 (en) | 2024-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8320144B2 (en) | Power factor correction circuit for reducing distortion of input current | |
US9602012B2 (en) | Apparatus and method for controlling switching power supply | |
US9431909B2 (en) | Synchronous rectifier controller for a switched mode power supply | |
JP6336784B2 (en) | Control circuit for digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station | |
US9647528B2 (en) | Switch control circuit and resonant converter including the same | |
EP3758209A1 (en) | Semiconductor device | |
JP4807142B2 (en) | DC / DC converter | |
US7006363B2 (en) | DC-DC converter circuit having correction circuit for outputting voltage level inversely proportional to input voltage | |
US7075801B2 (en) | Dc converter | |
JP6201825B2 (en) | Power converter | |
US20150229201A1 (en) | Switch control circuit and resonant converter including the same | |
US9178445B2 (en) | Power conversion apparatus | |
JP6640036B2 (en) | Power supply control device, semiconductor integrated circuit, and resonant converter | |
WO2015079573A1 (en) | Power-supply device, inspection device, and optimization method for power-supply device | |
JP7424840B2 (en) | Voltage detection device and power supply device | |
JP7422549B2 (en) | Current detection device and power supply device | |
JP2016059182A (en) | Switching power supply unit | |
JPH10229674A (en) | Dc-dc converter | |
JP5954256B2 (en) | Control method | |
JP6810150B2 (en) | Switching power supply and semiconductor device | |
JP6791744B2 (en) | Switching power supply | |
JP6673622B2 (en) | Power supply circuit | |
US11342857B2 (en) | Synchronous rectification controller and isolated synchronous rectification type dc/dc converter | |
JP7040151B2 (en) | Switching circuit | |
JP4294567B2 (en) | Switching power supply device with overvoltage protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7424840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |