JP2021085777A - クロック再生回路を備えた波形観測装置及びクロック再生方法 - Google Patents

クロック再生回路を備えた波形観測装置及びクロック再生方法 Download PDF

Info

Publication number
JP2021085777A
JP2021085777A JP2019215368A JP2019215368A JP2021085777A JP 2021085777 A JP2021085777 A JP 2021085777A JP 2019215368 A JP2019215368 A JP 2019215368A JP 2019215368 A JP2019215368 A JP 2019215368A JP 2021085777 A JP2021085777 A JP 2021085777A
Authority
JP
Japan
Prior art keywords
signal
measured
identification information
clock
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019215368A
Other languages
English (en)
Other versions
JP7010916B2 (ja
Inventor
桂輔 岸田
Keisuke Kishida
桂輔 岸田
創 吉野
So Yoshino
創 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2019215368A priority Critical patent/JP7010916B2/ja
Publication of JP2021085777A publication Critical patent/JP2021085777A/ja
Application granted granted Critical
Publication of JP7010916B2 publication Critical patent/JP7010916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】被測定信号の種類に応じてクロック再生回路のループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成することができるクロック再生回路を備えた波形観測装置及びクロック再生方法を提供する。【解決手段】被測定信号の種類を識別するための識別情報を取得する識別情報取得部22を有し、入力されるトリガ信号に基づいたタイミングで被測定信号の波形を観測するサンプリングオシロスコープ20と、被測定信号から再生クロック信号を生成し、生成した再生クロック信号をトリガ信号としてサンプリングオシロスコープ20に出力するクロック再生回路30と、を備え、クロック再生回路30は、識別情報取得部22により取得された識別情報に応じて、ループフィルタ34のループ帯域幅が所要の一定の帯域幅になるように制御するループ帯域幅制御部36を含む。【選択図】図1

Description

本発明は、クロック再生回路を備えた波形観測装置及びクロック再生方法に関する。
次世代5Gモバイル通信やクラウド通信サービスの普及により、データ通信トラフィックの更なる増大が予想されている。これに伴い、そのインフラとなるデータセンタなどでは、サーバやネットワーク機器の光インタフェース化が進んでおり、光トランシーバなどの光モジュールの需要が急増している。また、PAM4信号などの多値変調信号を用いて伝送容量を拡張することが検討されている。PAM4信号は、0(00),1(01),2(10),3(11)の4値のPAM4シンボルからなり、例えば2つの信号源から出力されたNRZ信号をそれぞれMSB(Most Significant Bit)とLSB(Least Significant Bit)として足し合わせることで生成される。
光トランシーバなどの光モジュールから出力されるNRZ信号やPAM4信号などの被測定信号の品質を評価する際には、サンプリングオシロスコープによるアイパターン解析が行われる。サンプリングオシロスコープは、被測定信号に同期したトリガ信号に基づいたタイミングで被測定信号のデータを取得する。このトリガ信号は、外部の信号源から被測定信号と独立に発生させる場合もあるが、クロック再生回路を用いて被測定信号から再生することも可能である(例えば、特許文献1参照)。
クロック再生回路の基本構成は、位相同期(Phase Locked Loop:PLL)回路からなっている。図7に示すように、クロック再生回路70は、入力電圧に応じた周波数の出力信号を出力する電圧制御発振器(Voltage Controlled Oscillator:VCO)71と、VCO71の出力信号を周波数変換する分周器72と、分周器72の出力と被測定信号との位相差に応じた信号を出力する位相比較器(Phase Detector:PD)73と、PD73の出力を所定のループ帯域幅で通過させてVCO71に入力するループフィルタ74と、を有する。
サンプリングオシロスコープで、様々な被測定信号に対してIEEEなどの規格に準拠した測定を行うとき、ループフィルタ74のループ帯域幅を、例えば4MHzや10MHzなどの一定の帯域幅に設定することが求められる。VCO71の出力は、ループ帯域幅に収まる被測定信号のジッタの周波数に追従するため、ループ帯域幅が適切に設定されないと、規格に沿った再生クロック信号を生成できなくなり、ひいては、サンプリングオシロスコープでのアイパターン解析結果の信頼性が低下することにつながる。
特許第5290213号公報
しかしながら、特許文献1に開示されたような従来のクロック再生回路からトリガ信号が入力されるサンプリングオシロスコープでは、入力される被測定信号によってはクロック再生回路のループ帯域幅が所要の値から変化してしまい、様々な被測定信号に対して規格の要求に沿った測定ができなかったり、一定の条件で測定できなかったりするなどの問題があった。
本発明は、このような従来の課題を解決するためになされたものであって、被測定信号の種類に応じてクロック再生回路のループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成することができるクロック再生回路を備えた波形観測装置及びクロック再生方法を提供することを目的とする。
上記課題を解決するために、本発明に係る波形観測装置は、被試験対象から出力される被測定信号を2分岐する信号分岐部と、前記被測定信号の種類を識別するための識別情報を取得する識別情報取得部を有し、前記信号分岐部により分岐された一方の被測定信号の波形を、入力されるトリガ信号に基づいたタイミングで観測するサンプリングオシロスコープと、前記信号分岐部により分岐された他方の被測定信号から再生クロック信号を生成し、生成した前記再生クロック信号を前記トリガ信号として前記サンプリングオシロスコープに出力するクロック再生回路と、を備え、前記クロック再生回路は、入力される信号の電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号と、前記信号分岐部により分岐された他方の被測定信号との位相差に応じた出力信号を出力する位相比較器と、前記位相比較器の出力信号を可変のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、前記識別情報取得部により取得された識別情報に応じて、前記可変のループ帯域幅が所要の一定の帯域幅になるように制御することにより、前記電圧制御発振器から前記トリガ信号を出力させるループ帯域幅制御部と、を含む構成である。
この構成により、本発明に係る波形観測装置は、クロック再生回路が、被測定信号の種類を識別するための識別情報をサンプリングオシロスコープから取得するようになっている。これにより、本発明に係る波形観測装置は、被測定信号の種類に応じてクロック再生回路のループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成し、生成したトリガ信号をサンプリングオシロスコープに出力することができる。このため、本発明に係る波形観測装置は、被試験対象の開発段階や生産段階などで様々な被測定信号を被試験対象から出力させる必要がある場合に、規格が要求する一定のループ帯域幅で被測定信号に対して一定の品質の測定を行うことができる。
また、本発明に係る波形観測装置においては、前記ループフィルタは、可変抵抗及び可変コンデンサを含み、前記ループ帯域幅制御部は、前記所要の一定の帯域幅と、前記識別情報と、前記可変抵抗の抵抗値及び前記可変コンデンサの容量値との対応関係を示す補正テーブルを有しており、前記補正テーブルに基づいて前記可変抵抗の抵抗値と前記可変コンデンサの容量値を制御する構成であってもよい。
この構成により、本発明に係る波形観測装置は、補正テーブルに基づいて、ループフィルタの定数、すなわち、可変抵抗及び可変コンデンサの抵抗値及び容量値を自動的に切り替えることができる。これにより、本発明に係る波形観測装置は、ループ帯域幅に関する煩雑な設定作業や、それに伴う設定ミスを解消して、ループフィルタのループ帯域幅を所要の一定の帯域幅に制御することができる。また、本発明に係る波形観測装置は、今後策定される規格に対しても、補正テーブルにおけるループフィルタの定数を更新することで対応できるなどの拡張性を有している。
また、本発明に係る波形観測装置においては、前記識別情報は、前記被測定信号の、伝送方式、パターン長、及びボーレートの情報を含んでいてもよい。
この構成により、本発明に係る波形観測装置は、被測定信号の、伝送方式、パターン長、及びボーレートに応じて、ループフィルタのループ帯域幅を所要の一定の帯域幅に制御することができる。
また、本発明に係る波形観測装置においては、前記伝送方式はNRZ方式又はPAM4方式であってもよい。
この構成により、本発明に係る波形観測装置は、被測定信号がNRZ方式又はPAM4方式にいずれの伝送方式に従ったものであっても、ループフィルタのループ帯域幅を所要の一定の帯域幅に制御することができる。
また、本発明に係るクロック再生方法は、被試験対象から出力される被測定信号を2分岐する信号分岐ステップと、前記被測定信号の種類を識別するための識別情報を取得する識別情報取得ステップと、前記信号分岐ステップにより分岐された一方の被測定信号の波形を、入力されるトリガ信号に基づいたタイミングで観測する波形観測ステップと、前記信号分岐ステップにより分岐された他方の被測定信号から再生クロック信号を生成し、生成した前記再生クロック信号を前記トリガ信号として前記波形観測ステップに出力するクロック再生ステップと、を含み、前記クロック再生ステップは、前記識別情報取得ステップにより取得された識別情報に応じて、ループフィルタの可変のループ帯域幅が所要の一定の帯域幅になるように制御するループ帯域幅制御ステップと、電圧制御発振器の出力信号と、前記信号分岐ステップにより分岐された他方の被測定信号との位相差に応じた出力信号を出力する位相比較ステップと、前記位相比較ステップの出力信号を、ループ帯域幅制御ステップにより制御されたループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタステップと、前記ループフィルタステップにより入力される信号の電圧に応じた周波数の前記トリガ信号を出力する電圧制御発振ステップと、を含む構成である。
この構成により、本発明に係るクロック再生方法は、クロック再生ステップが、被測定信号の種類を識別するための識別情報を識別情報取得ステップから取得するようになっている。これにより、本発明に係るクロック再生方法は、被測定信号の種類に応じてループフィルタのループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成し、生成したトリガ信号を波形観測ステップに出力することができる。このため、本発明に係るクロック再生方法は、被試験対象の開発段階や生産段階などで様々な被測定信号を被試験対象から出力させる必要がある場合に、規格が要求する一定のループ帯域幅で被測定信号に対して一定の品質の測定を行うことができる。
本発明は、被測定信号の種類に応じてクロック再生回路のループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成することができるクロック再生回路を備えた波形観測装置及びクロック再生方法を提供するものである。
本発明の実施形態に係る波形観測装置の構成を示すブロック図である。 本発明の実施形態に係る波形観測装置が備える信号処理部の構成を示すブロック図である。 本発明の実施形態に係る波形観測装置が備えるFIRフィルタの構成図である。 本発明の実施形態に係る波形観測装置が備えるループフィルタの回路図である。 本発明の実施形態に係る波形観測装置が備える補正テーブルの例を示す表である。 本発明の実施形態に係る波形観測装置を用いるクロック再生方法の処理を示すフローチャートである。 従来のクロック再生回路の構成を示すブロック図である。
以下、本発明に係るクロック再生回路を備えた波形観測装置及びクロック再生方法の実施形態について、図面を用いて説明する。
図1に示すように、本発明の実施形態に係る波形観測装置100は、被試験対象(Device Under Test:DUT)200から出力される被測定信号の波形を観測するものであって、信号分岐部10と、サンプリングオシロスコープ20と、クロック再生回路30と、表示部40と、操作部50と、制御部60と、を備える。
DUT200が対応する伝送規格の例としては、Ethernet(登録商標)、eCPRI/RoE、CPRI、SDH/SONET、OTN、InfiniBand、Fibre Channelなどが挙げられる。DUT200としては、被測定信号としての電気信号又は光信号を出力するが、クロック信号は出力しないものを想定している。被測定信号は、DUT200自身が発生させる場合や、パルスパターン発生器(Pulse Pattern Generator:PPG)などの外部信号源からDUT200に入力された電気信号/光信号がDUT200により光信号/電気信号に変換されて出力される場合などがある。被測定信号の種類としては、例えば、NRZ方式の場合にはPRBSパターンなどが挙げられる。また、PAM4方式の場合には、PRBSパターンやSSPRQパターンなどが挙げられる。
また、光信号を出力するDUT200としては、例えば、光トランシーバが挙げられる。電気信号を出力するDUT200としては、例えば、PPG、光モジュールの中で使われているDSP(Digital Signal Processor)などが挙げられる。光トランシーバは、電気信号と光信号を相互に変換するためのモジュールであり、例えば、電界吸収型変調器集積レーザ(Electro-absorption Modulator integrated Laser diode:EML)を備えたTOSA(Transmitter Optical Sub-Assembly)や、フォトダイオード(Photodiode)を備えたROSA(Receiver Optical Sub-Assembly)などの光送受信デバイスが搭載されている。
信号分岐部10は、DUT200から出力される被測定信号を2分岐するものであり、例えば、入力された被測定信号が電気信号である場合に被測定信号を2分岐するディバイダと、入力された被測定信号が光信号である場合に被測定信号を2分岐する光カプラと、を含む。なお、信号分岐部10は、クロック再生回路30に設けられていてもよい。
サンプリングオシロスコープ20は、例えばシーケンシャル・サンプリングを行うものであり、信号分岐部10により分岐された一方の被測定信号の波形を、入力されるトリガ信号に基づいたタイミングで観測するものである。サンプリングオシロスコープ20は、O/Eコンバータ21と、識別情報取得部22と、信号処理部23と、波形表示制御部24と、を含む。O/Eコンバータ21は、信号分岐部10により分岐された被測定信号が光信号である場合に、被測定信号を電気信号に変換した後に信号処理部23に出力するようになっている。
識別情報取得部22は、ユーザによる操作部50を介した手動設定若しくは自動検知により、信号分岐部10により分岐された被測定信号の種類を識別するための識別情報を取得するようになっている。例えば、識別情報取得部22は、被測定信号の波形観測を行い、その観測結果に基づいて識別情報を自動検知により取得することができる。この識別情報は、例えば、伝送方式、パターン長、及びボーレート(Baud rate)の情報を含む。ここで、伝送方式とは、例えばNRZ方式やPAM4方式を指す。
信号処理部23は、被試験信号の主に高周波成分の減衰を補償する信号処理を行うようになっており、図2に示すように、サンプリング部23aと、振幅特性テーブル23bと、逆特性算出部23cと、逆フーリエ変換部23dと、インパルス応答切出部23eと、周波数特性補償部23fと、を含む。
サンプリング部23aは、信号分岐部10により分岐された被測定信号を、クロック再生回路30から入力されるトリガ信号に基づいたタイミングでサンプリングしてディジタル信号に変換するようになっている。ここで、サンプリング部23aは、識別情報取得部22により取得された識別情報に基づいて、入力された被測定信号の時系列を把握してディジタル信号を生成している。
逆特性算出部23cは、信号分岐部10により分岐された被測定信号の識別情報に応じた振幅特性を入力データとし、この入力データの振幅特性の逆特性から伝達関数の逆特性を算出するようになっている。例えば、逆特性算出部23cは、振幅特性テーブル23bに記憶された振幅特性のデータを識別情報に応じて読み込むようになっている。ここで、振幅特性テーブル23bに記憶された振幅特性のデータは、識別情報で識別される様々な種類の被測定信号をあらかじめ測定することによって得られた実測値とすることができる。あるいは、信号処理部23が、被測定信号の振幅特性を測定する機能を備え、測定した振幅特性を逆特性算出部23cに入力する構成になっていてもよい。
逆フーリエ変換部23dは、逆特性算出部23cにより入力データの振幅特性の逆特性から算出された伝達関数の逆特性を逆フーリエ変換してインパルス応答を算出するようになっている。
インパルス応答切出部23eは、逆フーリエ変換部23dにより算出されたインパルス応答のピークを基準として所望のタップ数分のポイントを切り出すようになっている。上記インパルス応答を切り出した値は、被試験信号の周波数特性を補償するための有限インパルス応答(Finite impulse response:FIR)フィルタのタップ係数となる。
周波数特性補償部23fは、図3に示すFIRフィルタ25を含み、インパルス応答切出部23eより得られたタップ係数をFIRフィルタ25に設定することにより、サンプリング部23aから出力されたディジタル信号の周波数特性を補償するようになっている。
図3に示すように、周波数特性補償部23fが備えるFIRフィルタ25は、N個の遅延器25aと、N+1個の乗算器25bと、N個の加算器25cとを備えている。図3において、FIRフィルタ25への入力信号である被測定信号x(n)に対するFIRフィルタ25の出力信号、すなわち、周波数特性補償部23fの出力信号y(n)は、下記の式(1)で表される。なお、nは時刻、h,h,...,hはタップ係数、N+1はタップ数を表している。
Figure 2021085777
図1に示す波形表示制御部24は、信号処理部23により信号処理された被測定信号の信号波形を、ユーザが所望する表示形態(例えば、アイパターン表示)で表示部40に表示制御するようになっている。
クロック再生回路30は、信号分岐部10により分岐された他方の被測定信号から再生クロック信号を生成し、生成した再生クロック信号をトリガ信号としてサンプリングオシロスコープ20に出力するものであり、O/Eコンバータ31と、VCO32と、PD33と、ループフィルタ34と、分周器35と、ループ帯域幅制御部36と、を含む。本実施形態においては、クロック再生回路30は、例えば25.5Gbaud〜28.2GbaudのNRZ信号又はPAM4信号のクロック再生に対応している。
O/Eコンバータ31は、信号分岐部10により分岐された被測定信号が光信号である場合に、被測定信号を電気信号に変換した後にPD33に出力するようになっている。VCO32は、ループフィルタ34から入力される信号の電圧に応じた周波数の出力信号を出力するものであり、具体的にはループフィルタ34の出力信号の電圧にほぼ比例した周波数の信号を出力するようになっている。PD33は、例えば排他的論理和(XOR)回路で構成されており、VCO32の出力信号と、信号分岐部10により分岐された他方の被測定信号との位相差に比例した幅の誤差信号パルスを出力信号として出力するようになっている。
ループフィルタ34は、例えばラグ・リードフィルタからなり、PD33の出力信号を可変のループ帯域幅で通過させてVCO32に入力するようになっている。PD33の出力信号は、ループフィルタ34により積分(平滑化)され、VCO32の制御電圧となる。図4に示すように、ループフィルタ34を構成するラグ・リードフィルタは、例えば、可変抵抗34aと、可変コンデンサ34b,34cとを含む。ループフィルタ34のループ帯域幅は、可変抵抗34aの抵抗値Rと可変コンデンサ34b,34cの容量値C1,C2で決定される。
可変抵抗34aとしては、例えば、外部からのアナログDC制御電圧で抵抗値が変化する可変アッテネータを用いることができる。可変コンデンサ34b,34cとしては、例えば、外部からのアナログDC制御電圧で容量が変化する可変キャパシタや可変容量ダイオードを用いることができる。
分周器35は、VCO32から出力された再生クロック信号を所定の周波数変換比(分周比N)で周波数変換して、PD33に出力するようになっている。ここで、Nは1以上の実数である。
ループ帯域幅制御部36は、ループフィルタ34のループ帯域幅の所要の一定の帯域幅と、識別情報と、可変抵抗34aの抵抗値R及び可変コンデンサ34b,34cの容量値C1,C2との対応関係を示す補正テーブル36aを有している。ループ帯域幅制御部36は、識別情報取得部22により取得された識別情報に応じて、補正テーブル36aに基づいて可変抵抗34aの抵抗値Rと可変コンデンサ34b,34cの容量値C1,C2を制御することにより、可変のループ帯域幅を所要の一定の帯域幅にするようになっている。これにより、被測定信号に応じた適切なトリガ信号がVCO32から出力されることとなる。
図5は、補正テーブル36aの一例を示している。例えば、識別情報取得部22により取得される識別情報と、操作部50により指定されるループ帯域幅の所要の一定の帯域幅の情報として、伝送方式:PAM4、パターン長:9、ボーレート:53.125Gbaud、ループ帯域幅:4MHzの情報が与えられると、ループ帯域幅制御部36は、抵抗値Rを1Ω、容量値C1を10nF、容量値C2を47nFとする制御を行う。このようにして、ループ帯域幅制御部36は、識別情報取得部22により取得された識別情報に応じて、ループ帯域幅が所要の一定の帯域幅になるようにループフィルタ34を制御することができる。
表示部40は、例えばLCDやCRTなどの表示機器で構成され、波形表示制御部24から出力された被測定信号の信号波形などの各種表示内容を表示するようになっている。さらに、表示部40は、制御部60から出力される制御信号に応じて、測定条件などを設定するためのボタン、ソフトキー、プルダウンメニュー、テキストボックスなどの操作対象の表示を行うようになっている。
操作部50は、ユーザによる操作入力を受け付けるためのものであり、例えば表示部40に設けられたタッチパネルで構成される。あるいは、操作部50は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部50は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。操作部50への操作入力は、制御部60により検知されるようになっている。例えば、操作部50により、被測定信号の種類を識別するための識別情報や、ループ帯域幅の所要の一定の帯域幅をユーザが任意に指定することなどが可能である。
制御部60は、例えばCPU、ROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、波形観測装置100を構成する上記各部の動作を制御する。また、制御部60は、ROM等に記憶された所定のプログラムをRAMに移して実行することにより、ループ帯域幅制御部36、識別情報取得部22、信号処理部23、及び波形表示制御部24の少なくとも一部をソフトウェア的に構成することが可能である。なお、ループ帯域幅制御部36、識別情報取得部22、信号処理部23、及び波形表示制御部24の少なくとも一部は、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することも可能である。あるいは、ループ帯域幅制御部36、識別情報取得部22、信号処理部23、及び波形表示制御部24の少なくとも一部は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
以下、本実施形態の波形観測装置100を用いるクロック再生方法について、図6のフローチャートを参照しながらその処理の一例を説明する。
まず、信号分岐部10は、DUT200から出力される被測定信号を2分岐する(信号分岐ステップS1)。
次に、制御部60は、クロック再生回路30にて初期の再生クロック信号をロックさせるための既知の初期定数をループフィルタ34に設定する(ステップS2)。これにより、クロック再生回路30は、初期定数による自走周波数にて再生クロック信号を生成する。
次に、識別情報取得部22は、被測定信号の波形観測を行った結果に基づいて、ステップS1により分岐された一方の被測定信号の種類を識別するための識別情報を取得する(識別情報取得ステップS3)。あるいは、ステップS3において識別情報取得部22は、ユーザにより操作部50を介して手動設定された識別情報を取得する。
次に、ループ帯域幅制御部36は、ステップS3により取得された識別情報に応じて、ループフィルタ34の可変のループ帯域幅が所要の一定の帯域幅になるように制御する(ループ帯域幅制御ステップS4)。
次に、PD33は、VCO32の出力信号と、ステップS1により分岐された他方の被測定信号との位相差に応じた出力信号を出力する(位相比較ステップS5)。
次に、ループフィルタ34は、ステップS5の出力信号を、ステップS4により制御されたループ帯域幅で通過させてVCO32に入力する(ループフィルタステップS6)。
次に、VCO32は、ステップS6により入力される信号の電圧に応じた周波数の再生クロック信号をトリガ信号として出力する(電圧制御発振ステップS7)。
次に、サンプリングオシロスコープ20は、ステップS1により分岐された一方の被測定信号の波形を、ステップS7により入力されるトリガ信号に基づいたタイミングで観測する(波形観測ステップS8)。
なお、上記のステップS4〜S7は、ステップS1により分岐された他方の被測定信号から再生クロック信号を生成し、生成した再生クロック信号をトリガ信号として波形観測ステップS7に出力するクロック再生ステップを構成する。
以上説明したように、本実施形態に係る波形観測装置100は、クロック再生回路30が、被測定信号の種類を識別するための識別情報(伝送方式、パターン長、及びボーレート)をサンプリングオシロスコープ20から取得するようになっている。この構成により、波形観測装置100は、被測定信号の種類に応じてクロック再生回路30のループ帯域幅を所要の一定の帯域幅に制御して、被測定信号から適切なトリガ信号を生成し、生成したトリガ信号をサンプリングオシロスコープ20に出力することができる。このため、波形観測装置100は、DUT200の開発段階や生産段階などで様々な被測定信号をDUT200から出力させる必要がある場合に、規格が要求する一定のループ帯域幅で被測定信号に対して一定の品質の測定を行うことができる。
また、本実施形態に係る波形観測装置100は、補正テーブル36aに基づいて、ループフィルタ34の定数、すなわち、可変抵抗34a及び可変コンデンサ34b,34cの抵抗値R及び容量値C1,C2を自動的に切り替えることができる。この構成により、波形観測装置100は、ループ帯域幅に関する煩雑な設定作業や、それに伴う設定ミスを解消して、ループフィルタ34のループ帯域幅を所要の一定の帯域幅に制御することができる。また、波形観測装置100は、今後策定される規格に対しても、補正テーブル36aにおけるループフィルタ34の定数を更新することで対応できるなどの拡張性を有している。
また、本実施形態に係る波形観測装置100は、被測定信号の、伝送方式、パターン長、及びボーレートに応じて、ループフィルタ34のループ帯域幅を所要の一定の帯域幅に制御することができる。
また、本実施形態に係る波形観測装置100は、被測定信号がNRZ方式又はPAM4方式にいずれの伝送方式に従ったものであっても、ループフィルタ34のループ帯域幅を所要の一定の帯域幅に制御することができる。
10 信号分岐部
20 サンプリングオシロスコープ
22 識別情報取得部
30 クロック再生回路
32 VCO
33 PD
34 ループフィルタ
34a 可変抵抗
34b,34c 可変コンデンサ
35 分周器
36 ループ帯域幅制御部
36a 補正テーブル
100 波形観測装置
200 DUT

Claims (5)

  1. 被試験対象(200)から出力される被測定信号を2分岐する信号分岐部(10)と、
    前記被測定信号の種類を識別するための識別情報を取得する識別情報取得部(22)を有し、前記信号分岐部により分岐された一方の被測定信号の波形を、入力されるトリガ信号に基づいたタイミングで観測するサンプリングオシロスコープ(20)と、
    前記信号分岐部により分岐された他方の被測定信号から再生クロック信号を生成し、生成した前記再生クロック信号を前記トリガ信号として前記サンプリングオシロスコープに出力するクロック再生回路(30)と、を備え、
    前記クロック再生回路は、
    入力される信号の電圧に応じた周波数の出力信号を出力する電圧制御発振器(32)と、
    前記電圧制御発振器の出力信号と、前記信号分岐部により分岐された他方の被測定信号との位相差に応じた出力信号を出力する位相比較器(33)と、
    前記位相比較器の出力信号を可変のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ(34)と、
    前記識別情報取得部により取得された識別情報に応じて、前記可変のループ帯域幅が所要の一定の帯域幅になるように制御することにより、前記電圧制御発振器から前記トリガ信号を出力させるループ帯域幅制御部(36)と、を含むことを特徴とする波形観測装置。
  2. 前記ループフィルタは、可変抵抗(34a)及び可変コンデンサ(34b,34c)を含み、
    前記ループ帯域幅制御部は、前記所要の一定の帯域幅と、前記識別情報と、前記可変抵抗の抵抗値及び前記可変コンデンサの容量値との対応関係を示す補正テーブル(36a)を有しており、前記補正テーブルに基づいて前記可変抵抗の抵抗値と前記可変コンデンサの容量値を制御することを特徴とする請求項1に記載の波形観測装置。
  3. 前記識別情報は、前記被測定信号の、伝送方式、パターン長、及びボーレートの情報を含むことを特徴とする請求項1又は請求項2に記載の波形観測装置。
  4. 前記伝送方式はNRZ方式又はPAM4方式であることを特徴とする請求項3に記載の波形観測装置。
  5. 被試験対象(200)から出力される被測定信号を2分岐する信号分岐ステップ(S1)と、
    前記被測定信号の種類を識別するための識別情報を取得する識別情報取得ステップ(S3)と、
    前記信号分岐ステップにより分岐された一方の被測定信号の波形を、入力されるトリガ信号に基づいたタイミングで観測する波形観測ステップ(S8)と、
    前記信号分岐ステップにより分岐された他方の被測定信号から再生クロック信号を生成し、生成した前記再生クロック信号を前記トリガ信号として前記波形観測ステップに出力するクロック再生ステップ(S4〜S7)と、を含み、
    前記クロック再生ステップは、
    前記識別情報取得ステップにより取得された識別情報に応じて、ループフィルタ(34)の可変のループ帯域幅が所要の一定の帯域幅になるように制御するループ帯域幅制御ステップ(S4)と、
    電圧制御発振器(32)の出力信号と、前記信号分岐ステップにより分岐された他方の被測定信号との位相差に応じた出力信号を出力する位相比較ステップ(S5)と、
    前記位相比較ステップの出力信号を、ループ帯域幅制御ステップにより制御されたループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタステップ(S6)と、
    前記ループフィルタステップにより入力される信号の電圧に応じた周波数の前記トリガ信号を出力する電圧制御発振ステップ(S7)と、を含むことを特徴とするクロック再生方法。
JP2019215368A 2019-11-28 2019-11-28 クロック再生回路を備えた波形観測装置及びクロック再生方法 Active JP7010916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019215368A JP7010916B2 (ja) 2019-11-28 2019-11-28 クロック再生回路を備えた波形観測装置及びクロック再生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019215368A JP7010916B2 (ja) 2019-11-28 2019-11-28 クロック再生回路を備えた波形観測装置及びクロック再生方法

Publications (2)

Publication Number Publication Date
JP2021085777A true JP2021085777A (ja) 2021-06-03
JP7010916B2 JP7010916B2 (ja) 2022-02-10

Family

ID=76087371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019215368A Active JP7010916B2 (ja) 2019-11-28 2019-11-28 クロック再生回路を備えた波形観測装置及びクロック再生方法

Country Status (1)

Country Link
JP (1) JP7010916B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682484A (ja) * 1992-01-16 1994-03-22 Sony Tektronix Corp 等価時間サンプリング装置
JP2011146791A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2018137681A (ja) * 2017-02-23 2018-08-30 アンリツ株式会社 トリガ回路及びトリガ発生方法とサンプリングオシロスコープ及びサンプリング方法
JP2019128246A (ja) * 2018-01-24 2019-08-01 アンリツ株式会社 トリガ生成回路及びトリガ生成方法とサンプリングオシロスコープ及びサンプリング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682484A (ja) * 1992-01-16 1994-03-22 Sony Tektronix Corp 等価時間サンプリング装置
JP2011146791A (ja) * 2010-01-12 2011-07-28 Anritsu Corp 誤り率測定装置及び方法
JP2018137681A (ja) * 2017-02-23 2018-08-30 アンリツ株式会社 トリガ回路及びトリガ発生方法とサンプリングオシロスコープ及びサンプリング方法
JP2019128246A (ja) * 2018-01-24 2019-08-01 アンリツ株式会社 トリガ生成回路及びトリガ生成方法とサンプリングオシロスコープ及びサンプリング方法

Also Published As

Publication number Publication date
JP7010916B2 (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
US20190383873A1 (en) Integrated communication link testing
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US20030048500A1 (en) Method and apparatus for testing network integrity
CN107846250B (zh) 用于监控以及控制光通信系统的性能的方法、装置及可读介质
WO2006004057A1 (ja) パルスパターンジェネレータ及びそれを用いる通信機器評価システム
CN104780131B (zh) 一种色度色散测量方法、装置及数字相干接收机
CN109889274A (zh) 新型连续变量量子密钥分发系统及其相位估计与补偿方法
JP2020112553A (ja) 試験測定装置及び波形合成方法
JP6636508B2 (ja) 組込み受信位相雑音インジケータを有するデジタル受信コイル
JP7010916B2 (ja) クロック再生回路を備えた波形観測装置及びクロック再生方法
US2753526A (en) Transmission line distortion correction
JP2005513860A (ja) 色分散の補正
CA2287642C (en) A process and device to measure the signal quality of a digital information transmission system
JP6959314B2 (ja) クロック再生回路を備えた波形観測装置及びクロック再生方法
JP3900266B2 (ja) 多機能測定システム及び波形測定方法
EP1500218B1 (en) Chromatic dispersion measurement and compensation
JP5170939B2 (ja) 試験装置、及び試験方法
JP6890625B2 (ja) 誤り測定器及びそれを用いた応答時間の測定方法
JP5475484B2 (ja) 波形観測装置及び方法
US10989758B2 (en) System and method for temporal signal measurement of device under test (DUT) and method of forming system
JP4426739B2 (ja) 光モジュールおよびその製造方法
CN114268564A (zh) 用于测试抖动容忍度的系统和方法
JP3710433B2 (ja) ジッタ測定装置およびジッタ測定方法
JP3751611B2 (ja) ジッタ測定装置
JP7260605B2 (ja) 波形観測装置及び透過特性取得方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220113

R150 Certificate of patent or registration of utility model

Ref document number: 7010916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150