JP2021078055A - Impedance converter circuit and impedance converter - Google Patents
Impedance converter circuit and impedance converter Download PDFInfo
- Publication number
- JP2021078055A JP2021078055A JP2019204923A JP2019204923A JP2021078055A JP 2021078055 A JP2021078055 A JP 2021078055A JP 2019204923 A JP2019204923 A JP 2019204923A JP 2019204923 A JP2019204923 A JP 2019204923A JP 2021078055 A JP2021078055 A JP 2021078055A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- branch
- impedance
- line
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、インピーダンス変換回路及びインピーダンス変換器に関する。 The present invention relates to an impedance conversion circuit and an impedance converter.
特性インピーダンスZ0のマイクロストリップ線路に、インピーダンスの整合を保ったまま、特性インピーダンスZ0の4つの伝送線路を接続可能にする電力分配器が知られている(例えば、特許文献1参照)。 A power distributor that enables connection of four transmission lines having characteristic impedance Z 0 to a microstrip line having characteristic impedance Z 0 while maintaining impedance matching is known (see, for example, Patent Document 1).
しかしながら、入出力間の特性インピーダンスのインピーダンス変換比を大きくしようとすると、回路面積が増大する場合がある。 However, if an attempt is made to increase the impedance conversion ratio of the characteristic impedance between the input and output, the circuit area may increase.
本開示は、回路面積の縮小が可能なインピーダンス変換回路及びインピーダンス変換器を提供する。 The present disclosure provides an impedance conversion circuit and an impedance converter capable of reducing the circuit area.
本開示は、
第1配線層と、グランドに接続される第2配線層とが積層する伝送線路を備え、
前記第1配線層は、本線と、前記本線に分岐部で接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換回路を提供する。
This disclosure is
A transmission line in which a first wiring layer and a second wiring layer connected to the ground are laminated is provided.
The first wiring layer has a main line and a branch line connected to the main line at a branch portion.
The second wiring layer provides an impedance conversion circuit having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
また、本開示は、
第1端子と、
第2端子と、
第3端子と、
第1配線層と、グランドに接続される第2配線層とが積層する伝送線路とを備え、
前記第1配線層は、前記第1端子に接続される本線と、前記本線に分岐部で接続され且つ前記第2端子及び前記第3端子に接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換器を提供する。
In addition, this disclosure is
1st terminal and
2nd terminal and
With the 3rd terminal
A transmission line in which a first wiring layer and a second wiring layer connected to the ground are laminated is provided.
The first wiring layer has a main line connected to the first terminal and a branch line connected to the main line at a branch portion and connected to the second terminal and the third terminal.
The second wiring layer provides an impedance converter having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
本開示の技術によれば、回路面積の縮小が可能なインピーダンス変換回路及びインピーダンス変換器を提供できる。 According to the technique of the present disclosure, it is possible to provide an impedance conversion circuit and an impedance converter capable of reducing the circuit area.
以下、本開示の技術について図面を参照して説明する。なお、以下の説明において、X軸方向、Y軸方向、Z軸方向は、それぞれ、X軸に平行な方向、Y軸に平行な方向、Z軸に平行な方向を表す。X軸方向とY軸方向とZ軸方向は、互いに直交する。XY平面、YZ平面、ZX平面は、それぞれ、X軸方向及びY軸方向に平行な仮想平面、Y軸方向及びZ軸方向に平行な仮想平面、Z軸方向及びX軸方向に平行な仮想平面を表す。 Hereinafter, the technique of the present disclosure will be described with reference to the drawings. In the following description, the X-axis direction, the Y-axis direction, and the Z-axis direction represent a direction parallel to the X-axis, a direction parallel to the Y-axis, and a direction parallel to the Z-axis, respectively. The X-axis direction, the Y-axis direction, and the Z-axis direction are orthogonal to each other. The XY plane, YZ plane, and ZX plane are a virtual plane parallel to the X-axis direction and the Y-axis direction, a virtual plane parallel to the Y-axis direction and the Z-axis direction, and a virtual plane parallel to the Z-axis direction and the X-axis direction, respectively. Represents.
図1は、インピーダンス変換器の構成例を示す図である。図1に示すインピーダンス変換器200は、マイクロストリップライン等の伝送線路30を用いて、異なる特性インピーダンスの間でインピーダンスマッチングを行うことで、インピーダンス変換器200を通過する高周波信号の減衰を抑制する。インピーダンス変換器200は、複数のコネクタ21,22,23と、複数のコネクタ21,22,23を相互に接続するインピーダンス変換回路100とを備える。
FIG. 1 is a diagram showing a configuration example of an impedance converter. The
第1コネクタ21は、インピーダンス変換器の第1端子の一例であり、例えば、増幅器11等の第1外部デバイスが接続される。第1コネクタ21は、インピーダンス変換回路100の第1ポートに接続される。第2コネクタ22は、インピーダンス変換器の第2端子の一例であり、例えば、増幅器12等の第2外部デバイスが接続される。第2コネクタ22は、インピーダンス変換回路100の第2ポートに接続される。第3コネクタ23は、インピーダンス変換器の第3端子の一例であり、例えば、増幅器13等の第3外部デバイスが接続される。第3コネクタ23は、インピーダンス変換回路100の第3ポートに接続される。
The
インピーダンス変換回路100は、複数のコネクタ21,22,23の間に接続される伝送線路30を有する。伝送線路30は、第1コネクタ21が接続される第1ポートと、第2コネクタ22が接続される第2ポートと、第3コネクタ23が接続される第3ポートとを有する。
The
インピーダンス変換器200は、第1コネクタ21から入力される信号を、第2コネクタ22から出力される信号と第3コネクタ23から出力される信号とに分配する分配器として使用可能な部品である。インピーダンス変換器200が分配器として使用される場合、例えば、第1コネクタ21には増幅器11の出力部が接続され、第2コネクタ22には増幅器12の入力部が接続され、第3コネクタ23には増幅器13の入力部が接続される。
The
あるいは、インピーダンス変換器200は、第2コネクタ22から入力される信号と第3コネクタ23から入力される信号とを合成し、合成した信号を第1コネクタ21から出力する合成器として使用可能な部品である。インピーダンス変換器200が合成器として使用される場合、例えば、第1コネクタ21には増幅器11の入力部が接続され、第2コネクタ22には増幅器12の出力部が接続され、第3コネクタ23には増幅器13の出力部が接続される。
Alternatively, the
図2は、1:2のインピーダンス変換比でインピーダンス変換するインピーダンス変換回路の一例を示す平面図である。図2に示すインピーダンス変換回路100Aは、分岐部34を有する伝送線路30を備える。インピーダンス変換回路100Aは、第1ポート31側の50Ωのインピーダンスと第2ポート32及び第3ポート33側の100Ωのインピーダンスとの間でインピーダンスマッチングを行う。
FIG. 2 is a plan view showing an example of an impedance conversion circuit that performs impedance conversion with an impedance conversion ratio of 1: 2. The
しかしながら、1:2を超えるインピーダンス変換比でインピーダンス変換を行いたい場合、インピーダンス変換回路の回路面積が増大する場合がある。例えば図3,4のように、第1ポート31側の50Ωのインピーダンスと第2ポート32及び第3ポート33側の200Ωのインピーダンスとの間で1:4のインピーダンス変換比でインピーダンス変換を行いたい場合がある。図3のインピーダンス変換回路100Bでは、1:4のインピーダンス変換比の実現のために、第1ポート31と分岐部34との間の伝送線路の電気長をλ/4に長くしているので、回路規模が増大する。図4のインピーダンス変換回路100Cでは、1:4のインピーダンス変換比の実現のため、分岐部34と第2ポート32との間および分岐部34と第3ポート33との間の各伝送線路の電気長をλ/4に長くしているので、回路規模が増大する。
However, when impedance conversion is desired to be performed with an impedance conversion ratio exceeding 1: 2, the circuit area of the impedance conversion circuit may increase. For example, as shown in FIGS. 3 and 4, we want to perform impedance conversion with an impedance conversion ratio of 1: 4 between the impedance of 50Ω on the
本開示は、1:2を超えるインピーダンス変換比でインピーダンス変換を行う場合でも、インピーダンス変換回路の回路面積を縮小可能な技術を提供する。 The present disclosure provides a technique capable of reducing the circuit area of an impedance conversion circuit even when impedance conversion is performed with an impedance conversion ratio exceeding 1: 2.
<第1構成例>
図5は、本開示の技術に係るインピーダンス変換回路の第1の構成例の平面図である。図5に示すインピーダンス変換回路101は、第1ポート41側のインピーダンスと第2ポート42及び第3ポート43側のインピーダンスとの間で1:2を超えるインピーダンス変換比でインピーダンスマッチングを行うことが可能な構成を備える。インピーダンス変換回路101は、分配回路又は合成回路として使用可能な回路である。
<First configuration example>
FIG. 5 is a plan view of a first configuration example of the impedance conversion circuit according to the technique of the present disclosure. The
インピーダンス変換回路101は、伝送線路91を備える。伝送線路91は、ポート41〜43に接続される第1配線層40と、グランド62に接続される第2配線層50とを有する。
The
図6は、インピーダンス変換回路の第1の構成例の断面図である。第1配線層40及び第2配線層50は、誘電体を主成分とする基板60に形成された導体であり、基板60の誘電体部分を挟んで積層している。第1配線層40は、基板60の厚さ方向(Z軸方向)で第2配線層50と対向して配置されている。
FIG. 6 is a cross-sectional view of a first configuration example of the impedance conversion circuit. The
図5において、第1配線層40は、第1ポート41に一端が接続される本線45と、本線45の他端に分岐部44で各々の一端が接続される分岐線46,47とを有する。分岐線46の他端は、第2ポート42が接続され、分岐線47の他端は、第3ポート43が接続される。第2配線層50は、本線45にビア61を介して各々の一端が接続される配線部51,53と、分岐線46,47に対向する配線部52,54とを有する。配線部52,54は、グランド62に接続される。配線部51,53は、本線45に接続される第1配線の一例であり、配線部52,54は、分岐線46,47に対向する第2配線の一例である。ビア61は、基板60にZ軸方向に形成されている。
In FIG. 5, the
配線部52,54が分岐線46,47に対向することで、配線部52,54と分岐線46,47とを結合させることができる。また、配線部52,54がZ軸方向で分岐線46,47に対向することで、Z軸方向からの平面視で、分岐線46,47の少なくとも一部が配線部52,54と重複するので、インピーダンス変換回路101のXY平面における回路面積を縮小できる。また、配線部52,54が分岐部44に対向することで、配線部52,54と分岐線46,47との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。
Since the
また、図1のインピーダンス変換回路100を、回路面積の縮小が可能なインピーダンス変換回路101に置換することで、1:2を超えるインピーダンス変換比でインピーダンス変換するインピーダンス変換器200の小型化が可能となる。
Further, by replacing the
次に、インピーダンス変換回路101の構成について、より詳細に説明する。
Next, the configuration of the
図5において、第1配線層40は、第1ポート41に一端が接続される本線45と、本線45の他端に分岐部44で一端が接続される第1分岐線46と、本線45の他端に分岐部44で一端が接続される第2分岐線47とを有する。
In FIG. 5, the
本線45は、第1ポート41と分岐部44との間に接続される配線部であり、第1ポート41から分岐部44までX軸方向に延伸する。なお、本線45は、折れ曲がり形状を有する導体部でもよい。
The
第1分岐線46は、本線45の端部に分岐部44で接続される導体部である。第1分岐線46は、分岐部44に接続される配線部であり、分岐部44と第2ポート42との間に接続される。第1分岐線46は、分岐部44から正のY軸方向に延伸してから、第2ポート42まで正のX軸方向に延伸するL字状の配線部である。なお、第1分岐線46は、他の折れ曲がり形状や直線状などの他の形態を有する導体部でもよい。
The
第2分岐線47は、本線45の端部に分岐部44で接続される導体部である。第2分岐線47は、分岐部44に接続される配線部であり、分岐部44と第3ポート43との間に接続される。第2分岐線47は、分岐部44から負のY軸方向に延伸してから、第3ポート43まで正のX軸方向に延伸するL字状の配線部である。なお、第2分岐線47は、他の折れ曲がり形状や直線状などの他の形態を有する導体部でもよい。
The
第2配線層50は、本線45の中間部にビア61を介して接続される接続部55と、接続部55に一端が接続される第1配線部51と、接続部55に一端が接続される第2配線部53とを有する。また、第2配線層50は、グランド62に接続される接地部56と、第1配線部51の他端と接地部56との間に接続される第3配線部52と、第2配線部53の他端と接地部56との間に接続される第4配線部54とを有する。
The
第1配線部51は、接続部55から正のY軸方向に延伸してから、第3配線部52の端部まで正のX軸方向に延伸するL字状の導体部である。第2配線部53は、接続部55から負のY軸方向に延伸してから、第4配線部54の端部まで正のX軸方向に延伸するL字状の導体部である。なお、第1配線部51及び第2配線部53は、他の折れ曲がり形状や直線状などの他の形態を有する導体部でもよい。
The
第3配線部52は、接地部56から第1配線部51の端部まで正のY軸方向に延伸する直線状の導体部である。第4配線部54は、接地部56から第2配線部53の端部まで負のY軸方向に延伸する直線状の導体部である。なお、第3配線部52及び第4配線部54は、折れ曲がり形状を有する導体部でもよい。
The
第1分岐線46の少なくとも一部が第3配線部52と対向することで、第3配線部52と第1分岐線46との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。第2分岐線47の少なくとも一部が第4配線部54と対向することで、第4配線部54と第2分岐線47との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。接地部56が分岐部44に対向することで、接地部56から延びる配線部52,54と分岐部44から延びる分岐線46,47との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。
Since at least a part of the
図7は、図5に示すインピーダンス変換回路101の回路図である。第1ポート41からの入力電流Iinは、第1配線層40に流れる第1電流I46,I47と、ビア61を介して第2配線層50に流れる第2電流I52,I54に分かれる。電流I46は、第1配線層40の分岐部44を経由して第1分岐線46に流れる電流を表し、電流I47は、第1配線層40の分岐部44を経由して第2分岐線47に流れる電流を表す。電流I52は、ビア61及び第1配線部51を経由して第3配線部52に流れる電流を表し、電流I54は、ビア61及び第2配線部53を経由して第4配線部54に流れる電流を表す。
FIG. 7 is a circuit diagram of the
図7に示すように、インピーダンス変換回路101は、電流I46が流れているときに、電流I46とは逆向きの電流I52が流れるように形成されている。これにより、第1ポート41と第2ポート42との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。また、図7に示すように、インピーダンス変換回路101は、電流I47が流れているときに、電流I47とは逆向きの電流I54が流れるように形成されている。これにより、第1ポート41と第3ポート43との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。なぜなら、第1分岐線46と第3配線部52との結合回路、及び、第2分岐線47と第4配線部54との結合回路が、図9に示すようなトランスフォーマの形態に形成されているからである。
As shown in FIG. 7, the
図9は、トランスフォーマの回路図である。伝送線路TL1と伝送線路TL2が結合している場合、入力側の電圧をVin、出力側の電圧をVoutとすると、
Vin−0=Vout−Vin
という関係が成立するので、
Vout=2Vin
という関係が得られる。そして、入力側のインピーダンスをRS、出力側のインピーダンスをRL、インピーダンスRSに流れる電流をI、伝送線路TL1に流れる電流をI1、伝送線路TL2に流れる電流をI2とすると、
RL=Vout/I1
=2Vin/0.5I
=4Vin/I
=4RS
という関係式が得られる。つまり、図9に示すトランスフォーマによれば、理論上、入力側と出力側のインピーダンスの比は、1:4になるので、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。
FIG. 9 is a circuit diagram of the transformer. If the transmission line TL1 and the transmission line TL2 is attached, voltage V in of the input side, the voltage of the output side is V out,
Because the relationship is established
V out = 2V in
The relationship is obtained. Then, RS of the input-side impedance, the impedance of the output side RL, I 1 the current flowing in the current flowing through the impedance RS I, the transmission line TL1, the current flowing through the transmission line TL2 When I 2,
RL = V out / I 1
= 2V in / 0.5I
= 4V in / I
= 4RS
The relational expression is obtained. That is, according to the transformer shown in FIG. 9, theoretically, the impedance ratio between the input side and the output side is 1: 4, so that impedance conversion can be performed with an impedance conversion ratio exceeding 1: 2.
また、図9に示すトランスフォーマにおいて、Vout,Vin,I1,I2との関係は、下記の行列式のように、インピーダンスマトリックスによって表すことができる。 Further, in the transformer shown in FIG. 9, V out, V in, the relationship between I 1, I 2, as a matrix formula can be represented by an impedance matrix.
Z11とZ22は、伝送線路単体でのシングルエンドインピーダンス、Z12とZ21は、伝送線路間のカップリングモードインピーダンスを表す。2つの伝送線路が完全対称の場合、Z11=Z22、Z12=Z21が成立する。また、シングルエンドインピーダンスとカップリングモードインピーダンスとの差(Z11−Z12)は、オッドモードインピーダンスZoといい、オッドモードインピーダンスZoの2倍は、差動インピーダンスという。また、シングルエンドインピーダンスとカップリングモードインピーダンスとの和(Z11+Z12)は、イーブンモードインピーダンスZeといい、イーブンモードインピーダンスZeの0.5倍は、コモンモードインピーダンスという。 Z 11 and Z 22 represent the single-ended impedance of the transmission line alone, and Z 12 and Z 21 represent the coupling mode impedance between the transmission lines. When the two transmission lines are completely symmetrical, Z 11 = Z 22 and Z 12 = Z 21 are established. The difference between the single-ended impedance and the coupling mode impedance (Z 11- Z 12 ) is called the odd mode impedance Z o , and twice the odd mode impedance Z o is called the differential impedance. Further, the sum of the single-ended impedance and coupling mode impedance (Z 11 + Z 12) is referred to as the even mode impedance Z e, 0.5 times of the even mode impedance Z e, that the common mode impedance.
なお、図7に示すように、第1分岐線46と第3配線部52との結合回路において、点Aと点Bとの間に一定の長さの伝送線路(本線45及び第1配線部51)が存在するため、点Aと点Bとの間に位相差が生じ得る。このため、点Aの位相と点Bの位相とが図8のトランスフォーマと同様に揃うように、各伝送線路の長さや特性インピーダンスを調整することが好ましい。この点、第2分岐線47と第4配線部54との結合回路においても同様である。
As shown in FIG. 7, in the coupling circuit between the
図8は、インピーダンス変換回路101によって得られるインピーダンス変換比のシミュレーション結果を例示する図である。各伝送線路の長さや特性インピーダンスを調整した結果、入力インピーダンスZinと出力インピーダンスZoutとの比(インピーダンス変換比)は、1:6になっている。したがって、例えば、入力インピーダンスZinが50Ωの第1ポート41と、出力インピーダンスZoutが300Ωの第2ポート42及び第3ポート43との間で、適正なインピーダンスマッチングを行うことができる。また、図10に示すように、各伝送線路の長さや特性インピーダンスを調整した結果、点Aにおける電圧Vin(A)の位相と点Bにおける電圧Vin(A)の位相とが、ほぼ揃っている。
FIG. 8 is a diagram illustrating a simulation result of an impedance conversion ratio obtained by the
なお、図8,10のシミュレーション時の設定条件は、周波数が10GHzの場合を示す。また、各伝送線路の長さ及び特性インピーダンスの設定値は、以下の通りである。 The setting conditions at the time of simulation in FIGS. 8 and 10 show the case where the frequency is 10 GHz. The set values of the length and characteristic impedance of each transmission line are as follows.
第1分岐線46と第3配線部52との結合回路(完全対称):
イーブンモードインピーダンスZe=300Ω
オッドモードインピーダンスZo=30Ω
電気長=15°
第2分岐線47と第4配線部54との結合回路(完全対称):
イーブンモードインピーダンスZe=300Ω
オッドモードインピーダンスZo=30Ω
電気長=15°
本線45:
特性インピーダンス=100Ω
電気長:10°
第1配線部51及び第2配線部53:
特性インピーダンス=100Ω
電気長:30°
Coupling circuit between the
Even mode impedance Z e = 300Ω
Odd mode impedance Z o = 30Ω
Electric length = 15 °
Coupling circuit between the
Even mode impedance Z e = 300Ω
Odd mode impedance Z o = 30Ω
Electric length = 15 °
Main line 45:
Characteristic impedance = 100Ω
Electric length: 10 °
Characteristic impedance = 100Ω
Electric length: 30 °
<第2の構成例>
図11は、本開示の技術に係るインピーダンス変換回路の第2の構成例の平面図である。図11に示すインピーダンス変換回路102は、第1ポート71側のインピーダンスと第2ポート72及び第3ポート73側のインピーダンスとの間で1:2を超えるインピーダンス変換比でインピーダンスマッチングを行うことが可能な構成を備える。インピーダンス変換回路102は、分配回路又は合成回路として使用可能な回路である。
<Second configuration example>
FIG. 11 is a plan view of a second configuration example of the impedance conversion circuit according to the technique of the present disclosure. The
インピーダンス変換回路102は、伝送線路92を備える。伝送線路92は、ポート71〜73に接続される第1配線層70と、グランド62に接続される第2配線層80とを有する。第1配線層70と第2配線層80との積層関係は、第1の構成例と同じである(図6参照)。
The
図11において、第1配線層70は、第1ポート71に一端が接続される本線75と、本線75の他端に分岐部74で各々の一端が直接又は間接的に接続される分岐線76,77,78とを有する。分岐線76の他端は、第2ポート72が接続され、分岐線77の他端は、第3ポート73が接続される。第2配線層80は、分岐部74にビア61を介して一端が接続される配線部81と、分岐線78に対向する配線部82とを有する。配線部82は、グランド62に接続される。配線部81は、分岐部74に接続される第1配線の一例であり、配線部82は、分岐線78に対向する第2配線の一例である。ビア61は、基板60にZ軸方向に形成されている。
In FIG. 11, the
配線部82が分岐線78に対向することで、配線部82と分岐線78とを結合させることができる。また、配線部82がZ軸方向で分岐線78に対向することで、Z軸方向からの平面視で、分岐線78の少なくとも一部が配線部82と重複するので、インピーダンス変換回路102のXY平面における回路面積を縮小できる。また、分岐線78が分岐部84に対向することで、配線部82と分岐線78との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。
When the
また、図1のインピーダンス変換回路100を、回路面積の縮小が可能なインピーダンス変換回路102に置換することで、1:2を超えるインピーダンス変換比でインピーダンス変換するインピーダンス変換器200の小型化が可能となる。
Further, by replacing the
次に、インピーダンス変換回路102の構成について、より詳細に説明する。
Next, the configuration of the
図11において、第1配線層70は、第1ポート71に一端が接続される本線75と、本線75の他端に分岐部74で一端が接続される第1分岐線76と、本線75の他端に分岐部74で一端が接続される第2分岐線77とを有する。さらに、第1配線層70は、第1分岐線76と第2分岐線77との間に接続される第3分岐線78とを有する。
In FIG. 11, the
本線75は、第1ポート71と分岐部74との間に接続される配線部であり、第1ポート71から分岐部74までX軸方向に延伸する。なお、本線75は、折れ曲がり形状を有する導体部でもよい。
The
第1分岐線76は、本線75の端部に分岐部74で接続される導体部である。第1分岐線76は、分岐部74に接続される配線部であり、分岐部74と第2ポート72との間に接続される。第1分岐線76は、分岐部74から正のY軸方向に延伸してから、第2ポート72まで正のX軸方向に延伸するL字状の配線部である。なお、第1分岐線76は、他の折れ曲がり形状や直線状などの他の形態を有する導体部でもよい。
The
第2分岐線77は、本線75の端部に分岐部74で接続される導体部である。第2分岐線77は、分岐部74に接続される配線部であり、分岐部74と第3ポート73との間に接続される。第2分岐線77は、分岐部74から負のY軸方向に延伸してから、第3ポート73まで正のX軸方向に延伸するL字状の配線部である。なお、第2分岐線77は、他の折れ曲がり形状や直線状などの他の形態を有する導体部でもよい。
The
第3分岐線78は、第1分岐線76の中間部と第2分岐線77の中間部との間に接続される導体部であり、Y軸方向に延伸する。なお、第3分岐線78は、折れ曲がり形状を有する導体部でもよい。
The
第2配線層80は、分岐部74にビア61を介して一端が接続される接続部83と、接続部83に一端が接続される配線部81と、配線部81の他端に分岐部84で接続される配線部82とを有する。
The
配線部81は、接続部83から配線部82の中間部までX軸方向に延伸する。なお、配線部81は、折れ曲がり形状を有する導体部でもよい。
The
配線部82は、配線部82の中間部に位置する分岐部84で配線部81の端部に接続される導体部であり、Y軸方向に延伸する。配線部82は、グランド62に接続される第1接地部85とグランド62に接続される第2接地部86との間に接続される。配線部82は、分岐部84と第1接地部85との間に接続される第1配線部分82Aと、分岐部84と第2接地部86との間に接続される第2配線部分82Bとを有する。第1配線部分82Aは、第3分岐線78の第1分岐線部分78AとZ軸方向で対向し、第2配線部分82Bは、第3分岐線78の第2分岐線部分78BとZ軸方向で対向する。なお、配線部82は、折れ曲がり形状を有する導体部でもよい。
The
第3分岐線78の少なくとも一部が配線部82と対向することで、配線部82と第3分岐線78との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。分岐部84が第3分岐線78に対向することで、分岐部84から延びる第1配線部分82A及び第2配線部分82Bと、第3分岐線78との結合度が増すので、寸法誤差等によるインピーダンス変換比のずれが生じ難く、インピーダンス変換比の調整が容易になる。
Since at least a part of the
図12は、図11に示すインピーダンス変換回路102の回路図である。第1ポート71からの入力電流Iinは、第1配線層70に流れる第1電流I78A,I78Bと、ビア61を介して第2配線層80に流れる第2電流I82A,I82Bに分かれる。電流I78Aは、第1配線層40の第1分岐線76を経由して第1分岐線部分78Aに流れる電流を表し、電流I78Bは、第1配線層40の第2分岐線77を経由して第2分岐線部分78Bに流れる電流を表す。電流I82Aは、ビア61及び配線部81を経由して第1配線部分82Aに流れる電流を表し、電流I82Bは、ビア61及び配線部81を経由して第2配線部分82Bに流れる電流を表す。
FIG. 12 is a circuit diagram of the
図12に示すように、インピーダンス変換回路102は、電流I78Aが流れているときに、電流I78Aとは逆向きの電流I82Aが流れるように形成されている。これにより、第1ポート71と第2ポート72との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。また、図12に示すように、インピーダンス変換回路102は、電流I78Bが流れているときに、電流I78Bとは逆向きの電流I82Bが流れるように形成されている。これにより、第1ポート71と第3ポート73との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。なぜなら、第1分岐線部分78Aと第1配線部分82Aとの結合回路、及び、第2分岐線部分78Bと第2配線部分82Bとの結合回路が、図9に示すようなトランスフォーマの形態に形成されているからである。
As shown in FIG. 12, the
図13は、インピーダンス変換回路102によって得られるインピーダンス変換比のシミュレーション結果を例示する図である。各伝送線路の長さや特性インピーダンスを調整した結果、入力インピーダンスZinと出力インピーダンスZoutとの比(インピーダンス変換比)は、約1:4になっている。したがって、例えば、入力インピーダンスZinが50Ωの第1ポート71と、出力インピーダンスZoutが200Ωの第2ポート72及び第3ポート73との間で、適正なインピーダンスマッチングを行うことができる。
FIG. 13 is a diagram illustrating a simulation result of an impedance conversion ratio obtained by the
なお、図13のシミュレーション時の設定条件は、周波数が10GHzの場合を示す。また、各伝送線路の長さ及び特性インピーダンスの設定値は、以下の通りである。 The setting condition at the time of simulation in FIG. 13 shows the case where the frequency is 10 GHz. The set values of the length and characteristic impedance of each transmission line are as follows.
第1分岐線部分78Aと第1配線部分82Aとの結合回路(完全対称):
イーブンモードインピーダンスZe=300Ω
オッドモードインピーダンスZo=30Ω
電気長=15°
第2分岐線部分78Bと第2配線部分82Bとの結合回路(完全対称):
イーブンモードインピーダンスZe=300Ω
オッドモードインピーダンスZo=30Ω
電気長=15°
配線部81:
特性インピーダンス=100Ω
電気長:10°
第1分岐線76及び第2分岐線77:
特性インピーダンス=100Ω
電気長:30°
Coupling circuit (perfect symmetry) between the first
Even mode impedance Z e = 300Ω
Odd mode impedance Z o = 30Ω
Electric length = 15 °
Coupling circuit between the second
Even mode impedance Z e = 300Ω
Odd mode impedance Z o = 30Ω
Electric length = 15 °
Wiring part 81:
Characteristic impedance = 100Ω
Electric length: 10 °
Characteristic impedance = 100Ω
Electric length: 30 °
<第3の構成例>
図14は、本開示の技術に係るインピーダンス変換回路の第3の構成例の平面図である。図14に示すインピーダンス変換回路103は、第1ポート141側のインピーダンスと第2ポート142及び第3ポート143側のインピーダンスとの間で1:2を超えるインピーダンス変換比でインピーダンスマッチングを行うことが可能な構成を備える。インピーダンス変換回路103は、分配回路又は合成回路として使用可能な回路である。
<Third configuration example>
FIG. 14 is a plan view of a third configuration example of the impedance conversion circuit according to the technique of the present disclosure. The
インピーダンス変換回路103は、伝送線路93を備える。伝送線路93は、ポート141〜143及びグランド62に接続される配線層140を有する。配線層140は、図15に示すように、誘電体を主成分とする基板60に形成された単層の導体である。配線層140は、基板60に形成された不図示のグランドプレーンと対向するように配置されてもよい。
The
図14において、配線層140は、第1ポート41に一端が接続される本線145と、本線145の他端に分岐部144で各々の一端が接続される分岐線146,147とを有する。さらに、配線層140は、本線145の中間部に分岐部155で各々の一端が接続される分岐線148,149を有する。分岐線148は、分岐線146と同層で対向するように、分岐部155とグランド62との間を接続する導体であり、分岐線149は、分岐線147と同層で対向するように、分岐部155とグランド62との間を接続する導体である。
In FIG. 14, the
インピーダンス変換回路103は、電流I146が分岐線146に流れているときに、電流I146とは逆向きの電流I148が分岐線148に流れるように形成されている。これにより、上記のインピーダンス変換回路と同様に、第1ポート141と第2ポート142との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。また、インピーダンス変換回路103は、電流I147が分岐線147に流れているときに、電流I147とは逆向きの電流I149が分岐線149に流れるように形成されている。これにより、上記のインピーダンス変換回路と同様に、第1ポート141と第3ポート143との間において、1:2を超えるインピーダンス変換比でインピーダンス変換することが可能となる。
以上、インピーダンス変換回路及びインピーダンス変換器を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。 Although the impedance conversion circuit and the impedance converter have been described above by the embodiment, the present invention is not limited to the above embodiment. Various modifications and improvements, such as combinations and substitutions with some or all of the other embodiments, are possible within the scope of the present invention.
例えば、直流電流がグランド62に流れるのを抑制するため、接地部とグランド62との間にはキャパシタが挿入されてもよい。
For example, a capacitor may be inserted between the ground portion and the
以上の実施形態に関し、更に以下の付記を開示する。
(付記1)
第1配線層と、グランドに接続される第2配線層とを有する伝送線路を備え、
前記第1配線層は、本線と、前記本線に分岐部で接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換回路。
(付記2)
前記第2配線がグランドに接続される、付記1に記載のインピーダンス変換回路。
(付記3)
前記分岐線に第1電流が流れているとき、前記第2配線に前記第1電流とは逆向きの第2電流が流れる、付記1又は2に記載のインピーダンス変換回路。
(付記4)
前記第1配線は、前記本線に接続され、
前記第2配線は、前記分岐部に対向する、付記1から3のいずれか一項に記載のインピーダンス変換回路。
(付記5)
前記第1配線は、前記本線に接続される接続部と、前記接続部に接続される第1配線部と、前記接続部に接続される第2配線部とを有し、
前記第2配線は、グランドに接続される接地部と、前記第1配線部と前記接地部との間に接続される第3配線部と、前記第2配線部と前記接地部との間に接続される第4配線部とを有する、付記4に記載のインピーダンス変換回路。
(付記6)
前記接地部は、前記分岐部に対向する、付記5に記載のインピーダンス変換回路。
(付記7)
前記第1配線は、前記分岐部に接続され、
前記分岐線は、前記分岐部に接続される第1分岐線と、前記接続部に接続される第2分岐線と、前記第1分岐線と前記第2分岐線との間に接続される第3分岐線とを有し、
前記第2配線は、前記第3分岐線に対向する、付記1から3のいずれか一項に記載のインピーダンス変換回路。
(付記8)
前記第2配線は、グランドに接続される第1接地部と、グランドに接続される第2接地部との間に接続される、付記7に記載のインピーダンス変換回路。
(付記9)
前記第1配線は、前記分岐部に接続される接続部と、前記第2配線の中間部との間に接続される、付記8に記載のインピーダンス変換回路。
(付記10)
前記第1配線は、前記本線又は前記分岐部にビアを介して接続される、付記1から9のいずれか一項に記載のインピーダンス変換回路。
(付記11)
第1端子と、
第2端子と、
第3端子と、
第1配線層と、グランドに接続される第2配線層とを有する伝送線路を備え、
前記第1配線層は、前記第1端子に接続される本線と、前記本線に分岐部で接続され且つ前記第2端子及び前記第3端子に接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換器。
Regarding the above embodiments, the following additional notes will be further disclosed.
(Appendix 1)
A transmission line having a first wiring layer and a second wiring layer connected to the ground is provided.
The first wiring layer has a main line and a branch line connected to the main line at a branch portion.
The second wiring layer is an impedance conversion circuit having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
(Appendix 2)
The impedance conversion circuit according to Appendix 1, wherein the second wiring is connected to the ground.
(Appendix 3)
The impedance conversion circuit according to
(Appendix 4)
The first wiring is connected to the main line and
The impedance conversion circuit according to any one of Appendix 1 to 3, wherein the second wiring faces the branch portion.
(Appendix 5)
The first wiring has a connection portion connected to the main line, a first wiring portion connected to the connection portion, and a second wiring portion connected to the connection portion.
The second wiring is between a grounding portion connected to the ground, a third wiring portion connected between the first wiring portion and the grounding portion, and the second wiring portion and the grounding portion. The impedance conversion circuit according to Appendix 4, which has a fourth wiring portion to be connected.
(Appendix 6)
The impedance conversion circuit according to Appendix 5, wherein the grounding portion faces the branching portion.
(Appendix 7)
The first wiring is connected to the branch portion and is connected to the branch portion.
The branch line is a first branch line connected to the branch portion, a second branch line connected to the connection portion, and a second branch line connected between the first branch line and the second branch line. Has 3 branch lines
The impedance conversion circuit according to any one of Appendix 1 to 3, wherein the second wiring faces the third branch line.
(Appendix 8)
The impedance conversion circuit according to Appendix 7, wherein the second wiring is connected between a first grounding portion connected to the ground and a second grounding portion connected to the ground.
(Appendix 9)
The impedance conversion circuit according to
(Appendix 10)
The impedance conversion circuit according to any one of Appendix 1 to 9, wherein the first wiring is connected to the main line or the branch portion via a via.
(Appendix 11)
1st terminal and
2nd terminal and
With the 3rd terminal
A transmission line having a first wiring layer and a second wiring layer connected to the ground is provided.
The first wiring layer has a main line connected to the first terminal and a branch line connected to the main line at a branch portion and connected to the second terminal and the third terminal.
The second wiring layer is an impedance converter having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
21,22,23 コネクタ
30 伝送線路
40,70 第1配線層
41〜43,71〜73 ポート
44,74 分岐部
45,75 本線
46,47 分岐線
50,80 第2配線層
51 第1配線部
52 第3配線部
53 第2配線部
54 第4配線部
55 接続部
56 接地部
60 基板
61 ビア
62 グランド
76 第1分岐線
77 第2分岐線
78 第3分岐線
85 第1接地部
86 第2接地部
91,92,93 伝送線路
100,100A,100B,101,102,103 インピーダンス変換回路
200 インピーダンス変換器
21,22,23
Claims (10)
前記第1配線層は、本線と、前記本線に分岐部で接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換回路。 A transmission line in which a first wiring layer and a second wiring layer connected to the ground are laminated is provided.
The first wiring layer has a main line and a branch line connected to the main line at a branch portion.
The second wiring layer is an impedance conversion circuit having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
前記第2配線は、前記分岐部に対向する、請求項1から3のいずれか一項に記載のインピーダンス変換回路。 The first wiring is connected to the main line and
The impedance conversion circuit according to any one of claims 1 to 3, wherein the second wiring faces the branch portion.
前記第2配線は、グランドに接続される接地部と、前記第1配線部と前記接地部との間に接続される第3配線部と、前記第2配線部と前記接地部との間に接続される第4配線部とを有する、請求項4に記載のインピーダンス変換回路。 The first wiring has a connection portion connected to the main line, a first wiring portion connected to the connection portion, and a second wiring portion connected to the connection portion.
The second wiring is between a grounding portion connected to the ground, a third wiring portion connected between the first wiring portion and the grounding portion, and the second wiring portion and the grounding portion. The impedance conversion circuit according to claim 4, further comprising a fourth wiring portion to be connected.
前記分岐線は、前記分岐部に接続される第1分岐線と、前記分岐部に接続される第2分岐線と、前記第1分岐線と前記第2分岐線との間に接続される第3分岐線とを有し、
前記第2配線は、前記第3分岐線に対向する、請求項1から3のいずれか一項に記載のインピーダンス変換回路。 The first wiring is connected to the branch portion and is connected to the branch portion.
The branch line is a first branch line connected to the branch portion, a second branch line connected to the branch portion, and a second branch line connected between the first branch line and the second branch line. Has 3 branch lines
The impedance conversion circuit according to any one of claims 1 to 3, wherein the second wiring faces the third branch line.
第2端子と、
第3端子と、
第1配線層と、グランドに接続される第2配線層とが積層する伝送線路とを備え、
前記第1配線層は、前記第1端子に接続される本線と、前記本線に分岐部で接続され且つ前記第2端子及び前記第3端子に接続される分岐線とを有し、
前記第2配線層は、前記本線又は前記分岐部に接続される第1配線と、前記分岐線に対向する第2配線とを有する、インピーダンス変換器。 1st terminal and
2nd terminal and
With the 3rd terminal
A transmission line in which a first wiring layer and a second wiring layer connected to the ground are laminated is provided.
The first wiring layer has a main line connected to the first terminal and a branch line connected to the main line at a branch portion and connected to the second terminal and the third terminal.
The second wiring layer is an impedance converter having a first wiring connected to the main line or the branch portion and a second wiring facing the branch line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019204923A JP7342640B2 (en) | 2019-11-12 | 2019-11-12 | Impedance conversion circuit and impedance converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019204923A JP7342640B2 (en) | 2019-11-12 | 2019-11-12 | Impedance conversion circuit and impedance converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021078055A true JP2021078055A (en) | 2021-05-20 |
JP7342640B2 JP7342640B2 (en) | 2023-09-12 |
Family
ID=75898528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019204923A Active JP7342640B2 (en) | 2019-11-12 | 2019-11-12 | Impedance conversion circuit and impedance converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7342640B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002135014A (en) | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | Branch circuit, high-pass filter, and branching filter |
JP5708327B2 (en) | 2011-07-13 | 2015-04-30 | 株式会社村田製作所 | Antenna device and communication terminal device |
-
2019
- 2019-11-12 JP JP2019204923A patent/JP7342640B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7342640B2 (en) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972639B2 (en) | Bi-level coupler | |
US4882553A (en) | Microwave balun | |
KR20140124155A (en) | Flat type rf crossover structure with characteristic of wideband | |
TWI415560B (en) | Structure and method for reducing em radiation, and electric object and manufacture method thereof | |
JPWO2016047540A1 (en) | Transmission lines and electronic equipment | |
US8598964B2 (en) | Balun with intermediate non-terminated conductor | |
JP5696819B2 (en) | Transmission line and electronic equipment | |
US20060284698A1 (en) | Low-loss microstrip transmission line structure and a method for its implementation | |
US6778037B1 (en) | Means for handling high-frequency energy | |
JP2017135465A (en) | Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
TWI492543B (en) | Monolithic power splitter for differenital signal | |
KR101590907B1 (en) | Directional Coupler by using New Tight coupling Method | |
KR101529749B1 (en) | Broadband balun | |
JP7342640B2 (en) | Impedance conversion circuit and impedance converter | |
JP6109350B2 (en) | Compensation network and communication connector using the compensation network | |
JP2018148550A (en) | High frequency differential signal transmission line and signal transmission system comprising the same | |
US11462812B2 (en) | Hybrid coupler | |
JP3959545B2 (en) | Transmission line and semiconductor device | |
JP6649195B2 (en) | Differential signal transmission device | |
US6433650B1 (en) | Electrical transmission arrangement | |
EP3451443A1 (en) | A hybrid coupler | |
WO2023238376A1 (en) | Impedance converter | |
US8487716B1 (en) | Single-ended phase-shift network | |
JP2016152617A (en) | Transmission channel and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7342640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |