JP2017135465A - Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element - Google Patents

Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element Download PDF

Info

Publication number
JP2017135465A
JP2017135465A JP2016011715A JP2016011715A JP2017135465A JP 2017135465 A JP2017135465 A JP 2017135465A JP 2016011715 A JP2016011715 A JP 2016011715A JP 2016011715 A JP2016011715 A JP 2016011715A JP 2017135465 A JP2017135465 A JP 2017135465A
Authority
JP
Japan
Prior art keywords
conductor
strip conductor
microstrip line
ground
ground pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016011715A
Other languages
Japanese (ja)
Inventor
亮平 細野
Ryohei Hosono
亮平 細野
官 寧
Yasushi Kan
寧 官
祐介 中谷
Yusuke Nakatani
祐介 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2016011715A priority Critical patent/JP2017135465A/en
Publication of JP2017135465A publication Critical patent/JP2017135465A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a single-ended microstrip line and a differential microstrip line having a smaller transmission loss than before while easily reducing the manufacturing cost as compared with the prior art.SOLUTION: In a single-ended microstrip line 1, a bridge conductor 14 connected to a first ground pad 13a and a second ground pad 13b is formed on a surface of a dielectric substrate 11, and the bridge conductor 14 is short-circuited to a ground conductor 15 through a through-via 11a.SELECTED DRAWING: Figure 1

Description

本発明は、シングルエンド信号の不平衡伝送を行うシングルエンド型マイクロストリップ線路、及び、差動信号の平衡伝送を行う差動型マイクロストリップ線路に関する。また、本発明は、これらのマイクロストリップ線路を備えた平衡不平衡変換素子に関する。   The present invention relates to a single-ended microstrip line that performs unbalanced transmission of a single-ended signal and a differential microstrip line that performs balanced transmission of a differential signal. The present invention also relates to a balance-unbalance conversion element including these microstrip lines.

無線通信の大容量化を図るために、使用する周波数帯域の広帯域化及び高周波化が進んでいる。近年では、マイクロ波帯(0.3GHz以上30GHz以下)のみならず、ミリ波帯(30GHz以上300GHz以下)が無線通信に使用されるようになっている。このような高周波信号を低損失で伝送するために、(1)誘電体基板、(2)その誘電体基板の表面に形成された1本又は2本ストリップ導体、及び(3)その誘電体基板の裏面に形成された接地導体を備えたマイクロストリップ線路が広く用いられている。   In order to increase the capacity of wireless communication, the frequency band to be used has been widened and increased in frequency. In recent years, not only the microwave band (0.3 GHz or more and 30 GHz or less) but also the millimeter wave band (30 GHz or more and 300 GHz or less) has been used for wireless communication. In order to transmit such high-frequency signals with low loss, (1) a dielectric substrate, (2) one or two strip conductors formed on the surface of the dielectric substrate, and (3) the dielectric substrate A microstrip line having a grounding conductor formed on the back surface of the substrate is widely used.

ストリップ導体が1本のマイクロストリップ線路は、シングルエンド信号の不平衡伝送に用いられる。本明細書においては、これを「シングルエンド型マイクロストリップ線路」と呼ぶ。一方、ストリップ導体が2本のマイクロストリップ線路は、差動信号の平衡伝送に用いられる。本明細書においては、これを「差動型マイクロストリップ線路」と呼ぶ。   A microstrip line with one strip conductor is used for unbalanced transmission of a single-ended signal. In the present specification, this is called a “single-end type microstrip line”. On the other hand, a microstrip line with two strip conductors is used for balanced transmission of differential signals. In the present specification, this is called a “differential microstrip line”.

シングルエンド型マイクロストリップ線路と差動型マイクロストリップ線路との接続には、平衡不平衡変換素子が用いられる。平衡不平衡変換素子は、(1)誘電体基板、(2)その誘電体基板の表面に形成された、(2−1)シングルエンド型マイクロストリップ線路として機能する第1のストリップ導体、(2−2)差動型マイクロストリップ線路として機能する第2,第3ストリップ導体、及び(2−3)第1ストリップ導体と第2,第3ストリップ導体との間に介在する分配器、並びに、(3)その誘電体基板の裏面に形成された接地導体により構成される。分配器としては、ウィルキンソン型、分布結合型、ブランチライン型、ラットレース型などの分配器が用いられる。   For connection between the single-ended microstrip line and the differential microstrip line, a balance-unbalance conversion element is used. The balance-unbalance conversion element includes (1) a dielectric substrate, (2) a first strip conductor formed on the surface of the dielectric substrate, and (2-1) a first strip conductor functioning as a single-ended microstrip line, (2 -2) Second and third strip conductors functioning as differential microstrip lines; (2-3) A distributor interposed between the first strip conductor and the second and third strip conductors; 3) It is constituted by a ground conductor formed on the back surface of the dielectric substrate. As the distributor, a Wilkinson type, distributed coupling type, branch line type, rat race type, or the like is used.

特許文献1には、ラットレース型分配器を構成するリング線路の一部を、誘電体基板の表面に形成された導体線路と誘電体基板の内層に形成された導体線路とからなる分布結合線路に置き換え、リング線路の電気長を短縮した平衡不平衡変換素子が開示されている。   In Patent Document 1, a part of a ring line constituting a rat race type distributor is a distributed coupled line comprising a conductor line formed on the surface of a dielectric substrate and a conductor line formed on the inner layer of the dielectric substrate. A balanced / unbalanced conversion element in which the electrical length of the ring line is shortened is disclosed.

特開2014−216914号(公開日:2014年11月17日)JP 2014-216914 A (publication date: November 17, 2014)

ところで、マイクロストリップ線路とICとの接続には、マイクロストリップ線路を構成する誘電体基板の表面に形成された電極パッドが用いられる。従来のシングルエンド型マイクロストリップ線路5における典型的な電極パッドの構成を図12の(a)に示し、従来の差動型マイクロストリップ線路6における典型的な電極パッドの構成を図12の(b)に示す。   By the way, an electrode pad formed on the surface of a dielectric substrate constituting the microstrip line is used to connect the microstrip line and the IC. A typical electrode pad configuration in the conventional single-ended microstrip line 5 is shown in FIG. 12A, and a typical electrode pad configuration in the conventional differential microstrip line 6 is shown in FIG. ).

従来のシングルエンド型マイクロストリップ線路5においては、誘電体基板51の表面に形成された1本のストリップ導体52の端部52aを信号パッド(ICの信号端子を接続するための電極パッド)として用いる。また、ストリップ導体52の端部52a近傍においてストリップ導体52の第1側辺52b1に対向する導体片を第1グランドパッド(ICのグランド端子を接続するための電極パッド)53aとして用いる。また、ストリップ導体52の端部52a近傍においてストリップ導体52の第2側辺52b2に対向する導体片を第2グランドパッド53bとして用いる。これら2つのグランドパッド53a〜53bは、それぞれ、誘電体基板51を貫通するスルービア51a〜51bによって、誘電体基板51の裏面に形成された不図示の接地導体に短絡されている。これら2つのグランドパッド53a〜53bの電位を、それぞれ、接地電位に維持するためである。なお、平衡不平衡変換素子を構成するシングルエンド型マイクロストリップ線路においても、分配器側と反対側の端部において、同様の接続構造が採用される。   In the conventional single-ended microstrip line 5, the end 52a of one strip conductor 52 formed on the surface of the dielectric substrate 51 is used as a signal pad (electrode pad for connecting an IC signal terminal). . Also, a conductor piece facing the first side 52b1 of the strip conductor 52 in the vicinity of the end 52a of the strip conductor 52 is used as a first ground pad (electrode pad for connecting the ground terminal of the IC) 53a. Further, a conductor piece facing the second side 52b2 of the strip conductor 52 in the vicinity of the end 52a of the strip conductor 52 is used as the second ground pad 53b. These two ground pads 53 a to 53 b are short-circuited to a ground conductor (not shown) formed on the back surface of the dielectric substrate 51 by through vias 51 a to 51 b penetrating the dielectric substrate 51, respectively. This is for maintaining the potentials of these two ground pads 53a to 53b at the ground potential. In the single-ended microstrip line constituting the balun, the same connection structure is employed at the end opposite to the distributor side.

また、従来の差動型マイクロストリップ線路6においては、誘電体基板61の表面に形成された2本のストリップ導体621,622の端部621a,622aを信号パッドとして用いる。また、ストリップ導体621の端部621a近傍においてストリップ導体621の第2側辺621b2に対向する導体片を第1グランドパッド63aとして用いる。また、ストリップ導体622の端部622a近傍においてストリップ導体622の第2側辺622b2に対向する導体片を第2グランドパッド63bとして用いる。更に、ストリップ導体621の端部621aとストリップ導体622の端部622aとの間に挟まれ、ストリップ導体621の第1側辺621b1及びストリップ導体622の第1側辺622b1に対向する導体片を第3グランドパッド63cとして用いる。これら3つのグランドパッド63a〜63cは、それぞれ、誘電体基板61を貫通するスルービア61a〜61cによって、誘電体基板61の裏面に形成された不図示の接地導体に短絡されている。これら3つのグランドパッド63a〜63cを、それぞれ、接地電位に維持するためである。なお、平衡不平衡変換素子を構成する差動型マイクロストリップ線路においても、分配器側と反対側の端部において、同様の接続構造が採用される。   In the conventional differential microstrip line 6, the end portions 621 a and 622 a of the two strip conductors 621 and 622 formed on the surface of the dielectric substrate 61 are used as signal pads. Further, a conductor piece facing the second side 621b2 of the strip conductor 621 in the vicinity of the end 621a of the strip conductor 621 is used as the first ground pad 63a. Further, a conductor piece facing the second side 622b2 of the strip conductor 622 in the vicinity of the end 622a of the strip conductor 622 is used as the second ground pad 63b. Further, a conductor piece sandwiched between the end portion 621a of the strip conductor 621 and the end portion 622a of the strip conductor 622 and facing the first side 621b1 of the strip conductor 621 and the first side 622b1 of the strip conductor 622 Used as 3 ground pads 63c. These three ground pads 63a to 63c are short-circuited to ground conductors (not shown) formed on the back surface of the dielectric substrate 61 by through vias 61a to 61c penetrating the dielectric substrate 61, respectively. This is for maintaining these three ground pads 63a to 63c at the ground potential. In the differential microstrip line constituting the balance-unbalance conversion element, the same connection structure is adopted at the end opposite to the distributor side.

シングルエンド型マイクロストリップ線路5において図12の(a)に示す接続構造を採用する場合には、誘電体基板51に少なくとも2つのスルービア51a〜51bを形成する必要があり、このことが、製造コストの削減を阻害する要因となっていた。スルービア51a〜51bを形成するためには、誘電体基板51に貫通孔を穿孔する工程や、貫通孔の孔璧にスパッタリング及び/又はメッキにより金属薄膜を成膜する工程など、コストの掛る工程を実施する必要があるためである。また、図12の(a)に示す接続構造には、伝送損失を最小化するうえで最適化の余地が残されていた。   When the connection structure shown in FIG. 12A is adopted in the single-ended microstrip line 5, it is necessary to form at least two through vias 51a to 51b in the dielectric substrate 51, which is a manufacturing cost. It was a factor that hindered the reduction. In order to form the through vias 51a to 51b, costly processes such as a process of drilling a through hole in the dielectric substrate 51 and a process of forming a metal thin film on the wall of the through hole by sputtering and / or plating are performed. This is because it is necessary to implement. Further, the connection structure shown in FIG. 12A leaves room for optimization in order to minimize transmission loss.

差動型マイクロストリップ線路6において図12の(b)に示す接続構造を採用する場合にも、誘電体基板61に少なくとも3つのスルービア61a〜61cを形成する必要があり、このことが、製造コストの削減を阻害する要因となっていた。また、図12の(b)に示す接続構造には、伝送損失を最小化するうえで最適化の余地が残されていた。   Even in the case of adopting the connection structure shown in FIG. 12B in the differential microstrip line 6, it is necessary to form at least three through vias 61a to 61c in the dielectric substrate 61, which is a manufacturing cost. It was a factor that hindered the reduction. Also, the connection structure shown in FIG. 12B leaves room for optimization in order to minimize transmission loss.

図12の(a)に示すシングルエンド型マイクロストリップ線路と図12の(b)に示す差動型マイクロストストリップ線路とを含んだ平衡不平衡変換素子においても、同様の問題が存在することが明らかであろう。   A similar problem may exist in the balanced / unbalanced conversion element including the single-ended microstrip line shown in FIG. 12A and the differential microstrip line shown in FIG. It will be clear.

本発明は、上記の問題に鑑みてなされたものであり、その目的は、従来よりも製造コストを低下させることが容易でありながら、従来よりも伝送損失の小さいシングルエンド型マイクロストリップ線路及び差動型マイクロストリップ線路を実現することにある。また、従来よりも製造コストを低下させることが容易でありながら、従来よりも変換損失の小さい平衡不平衡変換素子を実現することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a single-ended type microstrip line having a transmission loss smaller than that of the conventional one and a difference in the manufacturing cost while being easier to reduce the manufacturing cost than the conventional one. This is to realize a dynamic microstrip line. Another object of the present invention is to realize a balanced / unbalanced conversion element having a conversion loss smaller than that of the prior art, although the manufacturing cost can be easily reduced as compared with the prior art.

上記の課題を解決するために、本発明に係るシングルエンド型マイクロストリップ線路は、誘電体基板、前記誘電体基板の表面に形成された、(1)ストリップ導体、(2)前記ストリップ導体の端部近傍において前記ストリップ導体の第1側辺に対向する第1グランドパッド、及び、(3)前記ストリップ導体の前記端部近傍において前記ストリップ導体の第2側辺に対向する第2グランドパッド、並びに、前記誘電体基板の裏面に形成されたグランド導体、を備えており、前記誘電体基板の前記表面には、前記第1グランドパッド及び前記第2グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、スルービアを介して前記グランド導体に短絡されている、ことを特徴とする。   In order to solve the above-described problems, a single-ended microstrip line according to the present invention includes a dielectric substrate, (1) a strip conductor formed on the surface of the dielectric substrate, and (2) an end of the strip conductor. A first ground pad that opposes the first side of the strip conductor in the vicinity of the portion; and (3) a second ground pad that opposes the second side of the strip conductor in the vicinity of the end of the strip conductor; A ground conductor formed on the back surface of the dielectric substrate, and a bridge conductor connected to the first ground pad and the second ground pad is formed on the front surface of the dielectric substrate. The bridge conductor is short-circuited to the ground conductor through a through via.

上記の構成によれば、第1グランドパッドと第2グランドパッドとがブリッジ導体により短絡されているため、第1グランドパッド及び第2グランドパッドを1個のスルービアによって接地導体と短絡することが可能である。このため、第1グランドパッド及び第2グランドパッドを接地導体と短絡するために2個以上のスルービアを要する従来のシングルエンド型マイクロストリップ線路(図12の(a)参照)と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来のシングルエンドマイクロストリップ線路と比べて、伝送損失を小さく抑えることが可能である。   According to the above configuration, since the first ground pad and the second ground pad are short-circuited by the bridge conductor, the first ground pad and the second ground pad can be short-circuited to the ground conductor by one through via. It is. For this reason, the manufacturing cost is lower than that of a conventional single-ended microstrip line (see FIG. 12A) that requires two or more through vias to short-circuit the first ground pad and the second ground pad with the ground conductor. Can be kept low. Further, according to numerical experiments conducted by the inventors, it is possible to reduce transmission loss as compared with a conventional single-ended microstrip line.

本発明に係るシングルエンド型マイクロストリップ線路において、前記ブリッジ導体は、1個のスルービアを介して前記グランド導体に接続されており、前記第1グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第2グランドパッドと前記グランド導体とを短絡させる短絡路は、前記1個のスルービアを含む短絡路のみである、ことが好ましい。   In the single-ended microstrip line according to the present invention, the bridge conductor is connected to the ground conductor through one through via, and a short circuit that short-circuits the first ground pad and the ground conductor; The short circuit that short-circuits the second ground pad and the ground conductor is preferably only the short circuit including the one through via.

上記の構成によれば、従来よりも製造コストを低く抑えたシングルエンドマイクロストリップ線路を実現することができる。   According to said structure, the single end microstrip line | wire which suppressed the manufacturing cost lower than before can be implement | achieved.

上記の課題を解決するために、本発明に係る差動型マイクロストリップ線路は、誘電体基板、前記誘電体基板の表面に形成された、(1)第1ストリップ導体及び第2ストリップ導体からなるストリップ導体対であって、前記第1ストリップ導体及び前記第2ストリップ導体の端部近傍において前記第1ストリップ導体及び前記第2ストリップ導体の第1側辺が互いに対向するストリップ導体対、(2)前記第1ストリップ導体の前記端部近傍において前記第1ストリップ導体の第2側辺に対向する第1グランドパッド、(3)前記第2ストリップ導体の前記端部近傍において前記第2ストリップ導体の第2側辺に対向する第2グランドパッド、及び、(4)前記第1ストリップ導体及び前記第2ストリップ導体の前記端部近傍において前記第1ストリップ導体及び前記第2ストリップ導体の前記第1側辺に対向する第3グランドパッド、並びに、前記誘電体基板の裏面に形成されたグランド導体、を備えており、前記誘電体基板の前記表面には、前記第1グランドパッド、前記第2グランドパッド、及び前記第3グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、前記誘電体基板を貫通するスルービアを介して前記グランド導体に短絡されている、ことを特徴とする。   In order to solve the above problems, a differential microstrip line according to the present invention comprises (1) a first strip conductor and a second strip conductor formed on a dielectric substrate and the surface of the dielectric substrate. A pair of strip conductors, wherein the first side edges of the first strip conductor and the second strip conductor are opposed to each other in the vicinity of the end portions of the first strip conductor and the second strip conductor; (2) A first ground pad facing the second side of the first strip conductor in the vicinity of the end of the first strip conductor; and (3) a second ground conductor of the second strip conductor in the vicinity of the end of the second strip conductor. A second ground pad facing two side edges; and (4) the first strip conductor and the end portion of the second strip conductor in the vicinity of the end portion. A third ground pad facing the first side of the first strip conductor and the second strip conductor, and a ground conductor formed on the back surface of the dielectric substrate, and the surface of the dielectric substrate. Are formed with a bridge conductor connected to the first ground pad, the second ground pad, and the third ground pad, and the bridge conductor is connected to the first via the through via that penetrates the dielectric substrate. It is short-circuited to the ground conductor.

上記の構成によれば、第1グランドパッドと第2グランドパッドと第3グランドパッドとがブリッジ導体により短絡されているため、第1グランドパッド、第2グランドパッド、及び第3グランドパッドを2個以下のスルービアによって接地導体と短絡することが可能である。このため、第1グランドパッド、第2グランドパッド、及び第3グランドパッドを接地導体と短絡するために3個以上のスルービアを要する従来の差動型マイクロストリップ線路(図12の(b)参照)と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来の差動型マイクロストリップ線路と比べて、伝送損失を小さく抑えることが可能である。   According to the above configuration, since the first ground pad, the second ground pad, and the third ground pad are short-circuited by the bridge conductor, two first ground pads, second ground pads, and third ground pads are provided. It is possible to short-circuit with the ground conductor by the following through via. Therefore, a conventional differential microstrip line that requires three or more through vias to short-circuit the first ground pad, the second ground pad, and the third ground pad with the ground conductor (see FIG. 12B). Compared with, it is possible to keep the manufacturing cost low. Further, according to numerical experiments conducted by the inventors, it is possible to suppress transmission loss as compared with a conventional differential microstrip line.

本発明に係る差動型マイクロストリップ線路において、前記ブリッジ導体は、2個以下のスルービアを介して前記グランド導体に接続されており、前記第1グランドパッドと前記グランド導体とを短絡させる短絡路、第2グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第3グランドパッドと前記グランド導体とを短絡させる短絡路は、前記2個以下のスルービアを含む短絡路のみである、ことが好ましい。   In the differential microstrip line according to the present invention, the bridge conductor is connected to the ground conductor through two or less through vias, and a short circuit that short-circuits the first ground pad and the ground conductor, The short circuit that short-circuits the second ground pad and the ground conductor and the short circuit that short-circuits the third ground pad and the ground conductor are preferably only short circuits including the two or less through vias. .

上記の構成によれば、従来よりも製造コストを低く抑えたシングルエンドマイクロストリップ線路を実現することができる。   According to said structure, the single end microstrip line | wire which suppressed the manufacturing cost lower than before can be implement | achieved.

上記の課題を解決するために、本発明に係る平衡不平衡変換素子は、上述したシングルエンド型マイクロストリップ線路と、分配器と、前記分配器を介して前記シングルエンド型マイクロストリップ線路に接続された、上述した差動型マイクロストリップ線路と、を備えている、ことを特徴とする。   In order to solve the above-described problems, a balanced-unbalanced conversion element according to the present invention is connected to the single-ended microstrip line via the single-ended microstrip line, the distributor, and the distributor. In addition, the above-described differential microstrip line is provided.

上記の構成によれば、従来の平衡不平衡変換素子と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来の平衡不平衡変換素子と比べて、変換損失を小さく抑えることが可能である。   According to said structure, compared with the conventional balance-unbalance conversion element, it is possible to hold down manufacturing cost low. Further, according to a numerical experiment conducted by the inventors, it is possible to suppress the conversion loss to be smaller than that of a conventional balanced / unbalanced converting element.

本発明に係る平衡不平衡変換素子において、前記分配器は、第1接続点において前記シングルエンド型マイクロストリップ線路の前記ストリップに接続され、第2接続点において前記差動型マイクロストリップ線路の前記第1ストリップ導体に接続され、第3接続点において前記差動型マイクロストリップ線路の前記第2ストリップ導体に接続されたリング線路を備えており、前記分配器において、前記第2接続点から前記第1接続点に至る経路の電気長L21及び前記第3接続点から前記第1接続点に至る経路の電気長L31は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値|L31−L21|がλ/2+nλ(nは、0以上の任意の整数)に一致するように設定されており、前記差動型マイクロストリップ線路において、前記第2ストリップ導体に折り返し部を設けることによって、前記第1ストリップ導体の長さと前記第2ストリップ導体の長さとを一致させる、ことが好ましい。   In the balanced-unbalanced conversion element according to the present invention, the distributor is connected to the strip of the single-ended microstrip line at a first connection point, and the first of the differential microstrip line at a second connection point. A ring line connected to the first strip conductor and connected to the second strip conductor of the differential microstrip line at a third connection point; and in the distributor, from the second connection point to the first connection point. The electrical length L21 of the path to the connection point and the electrical length L31 of the path from the third connection point to the first connection point are the absolute values of the differences, where λ is the wavelength of the signal to be balanced / unbalanced. | L31−L21 | is set to coincide with λ / 2 + nλ (where n is an arbitrary integer equal to or greater than 0), and the differential microstrip line includes Te, by providing the folded portion to the second strip conductor, to match the length of the length of the first strip conductor and the second strip conductor, it is preferable.

上記の構成によれば、シングルエンド信号から差動信号への変換、及び、差動信号からシングルエンド信号への変換を、第1ストリップ導体及び第2ストリップ導体の配置に要する領域を徒に拡大することなく、精度よく実現することができる。   According to said structure, the area | region required for arrangement | positioning of a 1st strip conductor and a 2nd strip conductor is expanded easily for the conversion from a single end signal to a differential signal, and the conversion from a differential signal to a single end signal. Without having to do so.

本発明に係る平衡不平衡変換素子において、前記分配器は、(1)前記第1接続点を含む第1直線部、(2)前記第1直線部の終端点を始端点とし、前記第1直線部の延伸方向と直交する方向に延伸する第2直線部であって、前記第2接続点を含む第2直線部、(3)前記第2直線部の終端点を始端点とし、前記第1直線部の延伸方向と反対方向に延伸する第3直線部であって、前記第3接続点を含む第3直線部、及び(4)前記第3直線部の終端点を始端点とし、前記第2直線部の延伸方向と反対方向に延伸する第4直線部からなるリング線路を備えている、ことが好ましい。   In the balanced / unbalanced conversion element according to the present invention, the distributor includes (1) a first straight line portion including the first connection point, and (2) a terminal point of the first straight line portion as a start point. A second straight portion extending in a direction orthogonal to the extending direction of the straight portion, the second straight portion including the second connection point, and (3) a terminal point of the second straight portion as a start point, A third straight line portion extending in a direction opposite to the extending direction of the one straight line portion, the third straight line portion including the third connection point, and (4) a termination point of the third straight line portion as a start point, It is preferable that a ring line including a fourth linear portion extending in a direction opposite to the extending direction of the second linear portion is provided.

上記の構成によれば、シングルエンド信号から差動信号への変換、及び、差動信号からシングルエンド信号への変換を、簡単な構成で実現することができる。   According to the above configuration, conversion from a single-end signal to a differential signal and conversion from a differential signal to a single-end signal can be realized with a simple configuration.

本発明に係る不平衡平衡変換素子において、前記分配器は、前記第2直線部から前記リング線路の内側に向かって突出した第1スタブと、前記第4直線部から前記リング線路の内側に向かって突出した第2スタブとを更に備えている、ことが好ましい。   In the unbalanced / balanced conversion element according to the present invention, the distributor includes a first stub projecting from the second straight line portion toward the inside of the ring line, and a fourth straight line portion toward the inside of the ring line. And a second stub projecting out.

上記の構成によれば、変換損失を更に小さく抑えることが可能である。   According to the above configuration, the conversion loss can be further reduced.

本発明によれば、従来よりも製造コストを低下させることが容易でありながら、従来よりも伝送損失の小さいシングルエンド型マイクロストリップ線路及び差動型マイクロストリップ線路を実現する。また、本発明によれば、従来よりも製造コストを低下させることが容易でありながら、従来よりも変換損失の小さい平衡不平衡変換素子を実現する。   According to the present invention, it is possible to realize a single-ended microstrip line and a differential microstrip line that are easier to reduce the manufacturing cost than the conventional one and have a smaller transmission loss than the conventional one. Further, according to the present invention, it is possible to realize a balanced / unbalanced conversion element having a conversion loss smaller than that of the prior art, while it is easier to reduce the manufacturing cost than the conventional one.

(a)は、本発明の一実施形態に係るシングルエンド型マイクロストリップ線路の平面図である。(b)は、同シングルエンド型マイクロストリップ線路の断面図である。(A) is a top view of the single end type microstrip line concerning one embodiment of the present invention. FIG. 2B is a sectional view of the single-ended microstrip line. (a)は、本発明の一実施形態に係る差動型マイクロストリップ線路の平面図である。(b)は、同差動型マイクロストリップ線路の断面図である。FIG. 3A is a plan view of a differential microstrip line according to an embodiment of the present invention. (B) is sectional drawing of the differential type microstrip line. 図1に示すシングルエンド型マイクロストリップ線路と図2に示す差動型マイクロストリップ線路とを備えた平衡不平衡変換素子の平面図である。FIG. 3 is a plan view of a balanced / unbalanced conversion element including the single-ended microstrip line shown in FIG. 1 and the differential microstrip line shown in FIG. 2. (a)は、図3に示す平衡不平衡変換素子の拡大平面図であり、(b)は、第1の比較例に係る平衡不平衡変換素子の拡大平面図であり、(c)は、第2の比較例に係る平衡不平衡変換素子の拡大平面図である。(A) is an enlarged plan view of the balance-unbalance conversion element shown in FIG. 3, (b) is an enlarged plan view of the balance-unbalance conversion element according to the first comparative example, and (c) is It is an enlarged plan view of the balance-unbalance conversion element according to the second comparative example. 図4に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。It is a graph which shows the frequency dependence of the conversion loss of each balance-unbalance conversion element shown in FIG. (a)は、図3に示す平衡不平衡変換素子の拡大平面図であり、(b)は、第1の変形例に係る平衡不平衡変換素子の拡大平面図である。(A) is an enlarged plan view of the balance-unbalance conversion element shown in FIG. 3, and (b) is an enlarged plan view of the balance-unbalance conversion element according to the first modification. 図6に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。It is a graph which shows the frequency dependence of the conversion loss of each balance-unbalance conversion element shown in FIG. (a)は、図3に示す平衡不平衡変換素子の拡大平面図であり、(b)は、第2の変形例に係る平衡不平衡変換素子の拡大平面図である。(A) is an enlarged plan view of the balance-unbalance conversion element shown in FIG. 3, and (b) is an enlarged plan view of the balance-unbalance conversion element according to the second modification. 図8に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。It is a graph which shows the frequency dependence of the conversion loss of each balance-unbalance conversion element shown in FIG. (a)は、図3に示す平衡不平衡変換素子の拡大平面図であり、(b)は、第3の変形例に係る平衡不平衡変換素子の拡大平面図である。(A) is an enlarged plan view of the balance-unbalance conversion element shown in FIG. 3, and (b) is an enlarged plan view of the balance-unbalance conversion element according to the third modification. 図10に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。It is a graph which shows the frequency dependence of the conversion loss of each balance-unbalance conversion element shown in FIG. (a)は、従来のシングルエンド型マイクロストリップ線路の平面図であり、(b)は、従来の差動型マイクロストリップ線路の平面図である。(A) is a plan view of a conventional single-ended microstrip line, and (b) is a plan view of a conventional differential microstrip line.

〔シングルエンド型マイクロストリップ線路の構成〕
本発明の一実施形態に係るシングルエンド型マイクロストリップ線路1について、図1を参照して説明する。図1において、(a)は、シングルエンド型マイクロストリップ線路1の平面図であり、(b)は、シングルエンド型マイクロストリップ線路1の断面図(AA’断面)である。
[Configuration of single-ended microstrip line]
A single-ended microstrip line 1 according to an embodiment of the present invention will be described with reference to FIG. 1A is a plan view of a single-ended microstrip line 1 and FIG. 1B is a cross-sectional view (AA ′ cross-section) of the single-ended microstrip line 1.

シングルエンド型マイクロストリップ線路1は、図1に示すように、誘電体基板11、ストリップ導体12、第1グランドパッド13a、第2グランドパッド13b、ブリッジ導体14、及びグランド導体15を備えている。ストリップ導体12、第1グランドパッド13a、第2グランドパッド13b、及びブリッジ導体14は、誘電体基板11の表面に形成されており、グランド導体15は、誘電体基板11の裏面に形成されている。なお、「表面」及び「裏面」という呼称は、誘電体基板11の2つの主面を区別するための便宜的な呼称に過ぎず、シングルエンド型マイクロストリップ線路1の配置方法や実装方法に関して、何ら制限を加えるものではない。   As shown in FIG. 1, the single-ended microstrip line 1 includes a dielectric substrate 11, a strip conductor 12, a first ground pad 13 a, a second ground pad 13 b, a bridge conductor 14, and a ground conductor 15. The strip conductor 12, the first ground pad 13a, the second ground pad 13b, and the bridge conductor 14 are formed on the surface of the dielectric substrate 11, and the ground conductor 15 is formed on the back surface of the dielectric substrate 11. . The names “front surface” and “back surface” are merely convenient names for distinguishing the two main surfaces of the dielectric substrate 11, and regarding the arrangement method and mounting method of the single-ended microstrip line 1, There are no restrictions.

誘電体基板11は、表面及び裏面が長方形の板状部材であり、誘電体により構成されている。本実施形態においては、厚さ50μmの液晶ポリマー基板(誘電率2.9、誘電正接0.003)を誘電体基板11として用いている。   The dielectric substrate 11 is a plate-like member whose front and back surfaces are rectangular and is made of a dielectric material. In this embodiment, a liquid crystal polymer substrate (dielectric constant 2.9, dielectric loss tangent 0.003) having a thickness of 50 μm is used as the dielectric substrate 11.

ストリップ導体12は、線状又は帯状の導体パターンであり、誘電体基板11の表面の長辺と平行に配置される。ストリップ導体12の端部12aは、ICの信号端子を接続するための電極パッドとして機能する。   The strip conductor 12 is a linear or strip-like conductor pattern, and is arranged in parallel with the long side of the surface of the dielectric substrate 11. The end 12a of the strip conductor 12 functions as an electrode pad for connecting a signal terminal of the IC.

第1グランドパッド13aは、ICのグランド端子を接続するための電極パッドである。第1グランドパッド13aは、ストリップ導体12の端部12a近傍においてストリップ導体12の第1側辺12b1に対向するように配置される。本実施形態においては、長辺がストリップ導体12の第1側辺12b1に対向するように配置された長方形状の導体片を第1グランドパッド13aとして用いる。   The first ground pad 13a is an electrode pad for connecting the ground terminal of the IC. The first ground pad 13 a is disposed in the vicinity of the end 12 a of the strip conductor 12 so as to face the first side 12 b 1 of the strip conductor 12. In the present embodiment, a rectangular conductor piece arranged so that the long side faces the first side 12b1 of the strip conductor 12 is used as the first ground pad 13a.

第2グランドパッド13bは、第1グランドパッド13aと同様、ICのグランド端子を接続するための電極パッドである。第2グランドパッド13bは、ストリップ導体12の端部12a近傍においてストリップ導体12の第2側辺12b2に対向するように配置される。本実施形態においては、長辺がストリップ導体12の第2側辺12b2に対向するように配置された長方形状の導体片を第2グランドパッド13bとして用いる。   Similar to the first ground pad 13a, the second ground pad 13b is an electrode pad for connecting the ground terminal of the IC. The second ground pad 13 b is disposed in the vicinity of the end 12 a of the strip conductor 12 so as to face the second side 12 b 2 of the strip conductor 12. In the present embodiment, a rectangular conductor piece arranged so that the long side faces the second side 12b2 of the strip conductor 12 is used as the second ground pad 13b.

ブリッジ導体14は、第1グランドパッド13aと第2グランドパッド13bとを短絡する(直流的に導通させる)ための導体である。本実施形態においては、長辺がストリップ導体12の端辺12cに対向し、かつ、当該長辺の両端に、それぞれ、第1グランドパッド13aの短辺と第2グランドパッド13bの短辺とが接続された長方形状の導体片をブリッジ導体14として用いる。本実施形態において、ブリッジ導体14は、第1グランドパッド13a及び第2グランドパッド13bと共に、ひとつの導体パターンとして一体成形されている。   The bridge conductor 14 is a conductor for short-circuiting (directly conducting) the first ground pad 13a and the second ground pad 13b. In the present embodiment, the long side faces the end side 12c of the strip conductor 12, and the short side of the first ground pad 13a and the short side of the second ground pad 13b are respectively provided at both ends of the long side. The connected rectangular conductor piece is used as the bridge conductor 14. In the present embodiment, the bridge conductor 14 is integrally formed as one conductor pattern together with the first ground pad 13a and the second ground pad 13b.

グランド導体15は、誘電体基板11の裏面において、少なくともストリップ導体12に対向する領域、及び、ブリッジ導体14に対向する領域を覆う面状導体である。本実施形態においては、誘電体基板11の裏面全体を覆う面状導体をグランド導体15として用いる。   The ground conductor 15 is a planar conductor that covers at least a region facing the strip conductor 12 and a region facing the bridge conductor 14 on the back surface of the dielectric substrate 11. In the present embodiment, a planar conductor that covers the entire back surface of the dielectric substrate 11 is used as the ground conductor 15.

以上のように、本実施形態に係るシングルエンド型マイクロストリップ線路1においては、第1グランドパッド13aと第2グランドパッド13bとをブリッジ導体14を介して短絡する構成が採用されている。このため、ブリッジ導体14とグランド導体15とを1個のスルービアを介して短絡するだけで、第1グランドパッド13a及び第2グランドパッド13bの両方をグランド導体15と同電位に保つことができる。このため、第1グランドパッド53a及び第2グランドパッド53bの両方をグランド導体と同電位に保つために、2個以上のスルービア51a〜51bを要する従来のシングルエンド型マイクロストリップ線路5(図12の(a)参照)と比べて、製造コストを低く抑えることが可能である。   As described above, in the single-ended microstrip line 1 according to the present embodiment, a configuration in which the first ground pad 13a and the second ground pad 13b are short-circuited via the bridge conductor 14 is employed. Therefore, both the first ground pad 13a and the second ground pad 13b can be kept at the same potential as the ground conductor 15 only by short-circuiting the bridge conductor 14 and the ground conductor 15 through one through via. For this reason, in order to keep both the first ground pad 53a and the second ground pad 53b at the same potential as the ground conductor, the conventional single-ended microstrip line 5 that requires two or more through vias 51a to 51b (see FIG. 12). Compared to (a), the manufacturing cost can be kept low.

実際、図1に示すシングルエンド型マイクロストリップ線路1では、誘電体基板11においてブリッジ導体14とグランド導体15とに挟まれた領域に1個のスルービア11aを設け、このスルービア11aによってブリッジ導体14とグランド導体15とを短絡している。このため、図1に示すシングルエンド型マイクロストリップ線路1は、図12の(a)に示す従来のシングルエンド型マイクロストリップ線路5よりも安価に製造することが可能である。なお、スルービア11aは、例えば、図1の(b)に示すように、誘電体基板11を貫通する貫通孔の孔壁にスパッタリング法及び/又はメッキ法を用いて金属薄膜等の導体薄膜を成膜することにより形成することができる。誘電体基板11を貫通する貫通孔の孔内に金属等の導体を充填することにより形成しても構わない。   Actually, in the single-ended microstrip line 1 shown in FIG. 1, one through via 11a is provided in a region sandwiched between the bridge conductor 14 and the ground conductor 15 in the dielectric substrate 11, and the bridge conductor 14 is connected to the through via 11a. The ground conductor 15 is short-circuited. Therefore, the single-ended microstrip line 1 shown in FIG. 1 can be manufactured at a lower cost than the conventional single-ended microstrip line 5 shown in FIG. For example, as shown in FIG. 1B, the through via 11a is formed by forming a conductive thin film such as a metal thin film on the hole wall of the through hole penetrating the dielectric substrate 11 using a sputtering method and / or a plating method. It can be formed by forming a film. You may form by filling conductors, such as a metal, in the hole of the through-hole which penetrates the dielectric substrate 11. FIG.

なお、従来よりも製造コストを低く抑えるという観点では、スルービアの個数は1個であることが好ましいが、本発明は、これに限定されない。すなわち、スルービアの個数が2個以上である場合、従来よりも製造コストを低く抑えるという上述した効果を得ることはできないが、伝送損失を低く抑えるという後述する効果を得ることはできる。   Although the number of through vias is preferably one from the viewpoint of keeping the manufacturing cost lower than before, the present invention is not limited to this. That is, when the number of through vias is two or more, the above-described effect of suppressing the manufacturing cost as compared with the conventional one cannot be obtained, but the effect described later of suppressing the transmission loss can be obtained.

〔差動型マイクロストリップ線路の構成〕
本発明の一実施形態に係る差動型マイクロストリップ線路2について、図2を参照して説明する。図2において、(a)は、差動型マイクロストリップ線路2の平面図であり、(b)は、差動型マイクロストリップ線路2の断面図である。
[Configuration of differential microstrip line]
A differential microstrip line 2 according to an embodiment of the present invention will be described with reference to FIG. 2A is a plan view of the differential microstrip line 2, and FIG. 2B is a cross-sectional view of the differential microstrip line 2.

差動型マイクロストリップ線路2は、図2に示すように、誘電体基板21、ストリップ導体対22、第1グランドパッド23a、第2グランドパッド23b、第3グランドパッド23c、ブリッジ導体24、及びグランド導体25を備えている。ストリップ導体対22、第1グランドパッド23a、第2グランドパッド23b、第3グランドパッド23c、及びブリッジ導体24は、誘電体基板21の表面に形成されており、グランド導体25は、誘電体基板21の裏面に形成されている。なお、「表面」及び「裏面」という呼称は、誘電体基板21の2つの主面を区別するための便宜的な呼称に過ぎず、差動型マイクロストリップ線路2の配置方法や実装方法に関して、何ら制限を加えるものではない。   As shown in FIG. 2, the differential microstrip line 2 includes a dielectric substrate 21, a strip conductor pair 22, a first ground pad 23a, a second ground pad 23b, a third ground pad 23c, a bridge conductor 24, and a ground. A conductor 25 is provided. The strip conductor pair 22, the first ground pad 23a, the second ground pad 23b, the third ground pad 23c, and the bridge conductor 24 are formed on the surface of the dielectric substrate 21, and the ground conductor 25 is the dielectric substrate 21. It is formed on the back surface. Note that the names “front surface” and “back surface” are merely convenient names for distinguishing the two main surfaces of the dielectric substrate 21, and regarding the arrangement method and mounting method of the differential microstrip line 2, There are no restrictions.

誘電体基板21は、表面及び裏面が長方形の板状部材であり、誘電体により構成されている。本実施形態においては、誘電体基板11と同様に、厚さ50μmの液晶ポリマー基板(誘電率2.9、誘電正接0.003)を誘電体基板21として用いている。   The dielectric substrate 21 is a plate-like member whose front and back surfaces are rectangular and is made of a dielectric material. In this embodiment, like the dielectric substrate 11, a liquid crystal polymer substrate (dielectric constant 2.9, dielectric loss tangent 0.003) having a thickness of 50 μm is used as the dielectric substrate 21.

ストリップ導体対22は、対になった第1ストリップ導体221及び第2ストリップ導体222から構成される。第1ストリップ導体221及び第2ストリップ導体222は、それぞれ、線状又は帯状の導体パターンである。第1ストリップ導体221及び第2ストリップ導体222は、誘電体基板21の表面の長辺と平行になるように配置され、第1ストリップ導体221の第1側辺221b1と第2ストリップ導体222の第1側辺222b1とが互いに対向する。第1ストリップ導体221の端部221a及び第2ストリップ導体222の端部222aは、それぞれ、ICの信号端子を接続するための電極パッドとして機能する。第1ストリップ導体221及び第2ストリップ導体222を、電極パッドとして機能する第1区間I1、第1区間I1に隣接する第2区間I2、第2区間I2に隣接する第3区間I3に分けると、第1ストリップ導体221と第2ストリップ導体222との間隔は、第1区間I1において一定(ICの信号端子の間隔と等しい間隔)であり、第2区間I2において第1区間I1から遠ざかるに従って次第に狭くなり、第3区間I3において一定(第1区間I1における間隔よりも狭い、伝送損失を最小化するべく最適化された間隔)である。   The strip conductor pair 22 includes a first strip conductor 221 and a second strip conductor 222 that form a pair. The first strip conductor 221 and the second strip conductor 222 are each a linear or strip-shaped conductor pattern. The first strip conductor 221 and the second strip conductor 222 are arranged so as to be parallel to the long side of the surface of the dielectric substrate 21, and the first side 221 b 1 of the first strip conductor 221 and the second strip conductor 222. The first side 222b1 faces each other. The end portion 221a of the first strip conductor 221 and the end portion 222a of the second strip conductor 222 each function as an electrode pad for connecting a signal terminal of the IC. When the first strip conductor 221 and the second strip conductor 222 are divided into a first section I1 functioning as an electrode pad, a second section I2 adjacent to the first section I1, and a third section I3 adjacent to the second section I2, The distance between the first strip conductor 221 and the second strip conductor 222 is constant in the first section I1 (same as the distance between the IC signal terminals), and gradually decreases in the second section I2 as the distance from the first section I1 increases. Thus, it is constant in the third section I3 (interval optimized to minimize transmission loss, which is narrower than the interval in the first section I1).

第1グランドパッド23aは、ICのグランド端子を接続するための電極パッドである。第1グランドパッド23aは、第1ストリップ導体221の端部221a近傍において第1ストリップ導体221の第2側辺221b2に対向するように配置される。本実施形態においては、長辺が第1ストリップ導体221の第2側辺221b2に対向するように配置された長方形状の導体片を第1グランドパッド23aとして用いる。   The first ground pad 23a is an electrode pad for connecting an IC ground terminal. The first ground pad 23 a is disposed in the vicinity of the end 221 a of the first strip conductor 221 so as to face the second side 221 b 2 of the first strip conductor 221. In the present embodiment, a rectangular conductor piece arranged so that its long side faces the second side 221b2 of the first strip conductor 221 is used as the first ground pad 23a.

第2グランドパッド23bは、第1グランドパッド23aと同様、ICのグランド端子を接続するための電極パッドである。第2グランドパッド23bは、第2ストリップ導体222の端部222a近傍において第2ストリップ導体222の第2側辺222b2に対向するように配置される。本実施形態においては、長辺が第2ストリップ導体222の第2側辺222b2に対向するように配置された長方形状の導体片を第2グランドパッド23bとして用いる。   Similar to the first ground pad 23a, the second ground pad 23b is an electrode pad for connecting the ground terminal of the IC. The second ground pad 23 b is disposed in the vicinity of the end 222 a of the second strip conductor 222 so as to face the second side 222 b 2 of the second strip conductor 222. In the present embodiment, a rectangular conductor piece arranged so that its long side faces the second side 222b2 of the second strip conductor 222 is used as the second ground pad 23b.

第3グランドパッド23cは、第1グランドパッド23a及び第2グランドパッド23bと同様、ICのグランド端子を接続するための電極パッドである。第3グランドパッド23は、第1ストリップ導体221の端部221aと第2ストリップ導体222の端部222aとの近傍において、第1ストリップ導体221の第1側辺221b1と第2ストリップ導体222の第1側辺222b1とに対向するように配置される。本実施形態においては、一方の長辺が第1ストリップ導体221の第1側辺221b1と対向し、他方の長辺が第2ストリップ導体222の第1側辺222b1に対向するように配置された長方形状の導体片を第3グランドパッド23cとして用いる。   The third ground pad 23c is an electrode pad for connecting the ground terminal of the IC, like the first ground pad 23a and the second ground pad 23b. The third ground pad 23 is located in the vicinity of the end 221 a of the first strip conductor 221 and the end 222 a of the second strip conductor 222, and the first side 221 b 1 of the first strip conductor 221 and the second strip conductor 222. It arrange | positions so that 1 side 222b1 may be opposed. In the present embodiment, one long side is arranged to face the first side 221b1 of the first strip conductor 221, and the other long side is arranged to face the first side 222b1 of the second strip conductor 222. A rectangular conductor piece is used as the third ground pad 23c.

ブリッジ導体24は、第1グランドパッド23aと第2グランドパッド23bと第3グランドパッド23cを短絡する(直流的に導通させる)ための導体である。本実施形態においては、1つの長辺がストリップ導体221の端辺221cとストリップ導体222の端辺222cとに対向し、かつ、当該長辺の両端に、それぞれ、第1グランドパッド23aの短辺と第2グランドパッド23bの短辺とが接続され、かつ、当該長辺の中央に第3グランドパッド23cの短辺が接続された長方形状の導体片をブリッジ導体24として用いる。本実施形態において、ブリッジ導体24は、第1グランドパッド23a、第2グランドパッド23b及び第3グランドパッド23cと共に、ひとつの導体パターンとして一体成形されている。   The bridge conductor 24 is a conductor for short-circuiting (directly conducting) the first ground pad 23a, the second ground pad 23b, and the third ground pad 23c. In the present embodiment, one long side opposes the end side 221c of the strip conductor 221 and the end side 222c of the strip conductor 222, and both ends of the long side are short sides of the first ground pad 23a. A rectangular conductor piece in which the short side of the third ground pad 23c is connected to the center of the long side is used as the bridge conductor 24. In the present embodiment, the bridge conductor 24 is integrally formed as one conductor pattern together with the first ground pad 23a, the second ground pad 23b, and the third ground pad 23c.

グランド導体25は、誘電体基板21の裏面において、少なくともストリップ導体対22に対向する領域、及び、ブリッジ導体24に対向する領域を覆う面状導体である。本実施形態においては、誘電体基板21の裏面全体を覆う面状導体をグランド導体25として用いる。   The ground conductor 25 is a planar conductor that covers at least a region facing the strip conductor pair 22 and a region facing the bridge conductor 24 on the back surface of the dielectric substrate 21. In the present embodiment, a planar conductor that covers the entire back surface of the dielectric substrate 21 is used as the ground conductor 25.

以上のように、本実施形態に係る差動型マイクロストリップ線路2においては、第1グランドパッド23a、第2グランドパッド23b、及び第3グランドパッド23cを、ブリッジ導体24を介して短絡する構成が採用されている。このため、ブリッジ導体24とグランド導体25とを1個又は2個のスルービアを介して短絡するだけで、第1グランドパッド23a、第2グランドパッド23b、及び第3グランドパッド23cをグランド導体25と同電位に保つことができる。このため、第1グランドパッド63a、第2グランドパッド63b、及び第3グランドパッド63cをグランド導体と同電位に保つために、3個以上のスルービア61a〜61cを要する従来の差動型マイクロストリップ線路6(図12の(b)参照)と比べて、製造コストを低く抑えることが可能である。   As described above, in the differential microstrip line 2 according to the present embodiment, the first ground pad 23a, the second ground pad 23b, and the third ground pad 23c are short-circuited via the bridge conductor 24. It has been adopted. Therefore, the first ground pad 23a, the second ground pad 23b, and the third ground pad 23c are connected to the ground conductor 25 only by short-circuiting the bridge conductor 24 and the ground conductor 25 through one or two through vias. The same potential can be maintained. Therefore, in order to keep the first ground pad 63a, the second ground pad 63b, and the third ground pad 63c at the same potential as the ground conductor, a conventional differential microstrip line that requires three or more through vias 61a to 61c. Compared to 6 (see FIG. 12B), the manufacturing cost can be kept low.

実際、図2に示す差動型マイクロストリップ線路2では、誘電体基板21においてブリッジ導体24とグランド導体25とに挟まれた領域に1個のスルービア21aを設け、この1個のスルービア21aによってブリッジ導体24とグランド導体25とを短絡している。このため、この差動型マイクロストリップ線路2の製造コストは、図12の(b)に示す従来の差動型マイクロストリップ線路6よりも安価に製造することが可能である。なお、このスルービア21aの形成方法は、図1に示すシングルエンド型マイクロストリップ線路1におけるスルービア11aの形成方法と同様である。   Actually, in the differential microstrip line 2 shown in FIG. 2, one through via 21a is provided in a region sandwiched between the bridge conductor 24 and the ground conductor 25 in the dielectric substrate 21, and the bridge is formed by the one through via 21a. The conductor 24 and the ground conductor 25 are short-circuited. Therefore, the manufacturing cost of the differential microstrip line 2 can be manufactured at a lower cost than the conventional differential microstrip line 6 shown in FIG. The through via 21a is formed in the same manner as the through via 11a in the single-ended microstrip line 1 shown in FIG.

なお、従来よりも製造コストを低く抑えるという観点では、スルービアの個数は1個又は2個であることが好ましいが、本発明は、これに限定されない。すなわち、スルービアの個数が3個以上である場合、従来よりも製造コストを低く抑えるという上述した効果を得ることはできないが、伝送損失を低く抑えるという後述する効果を得ることはできる。   Although the number of through vias is preferably one or two from the viewpoint of keeping the manufacturing cost lower than before, the present invention is not limited to this. That is, when the number of through vias is three or more, the above-described effect of reducing the manufacturing cost as compared with the conventional case cannot be obtained, but the effect described later of suppressing the transmission loss can be obtained.

〔平衡不平衡変換素子の構成〕
本発明の一実施形態に係る平衡不平衡変換素子3について、図3を参照して説明する。図3は、平衡不平衡変換素子3の平面図である。
[Configuration of balanced / unbalanced conversion element]
A balanced-unbalanced conversion element 3 according to an embodiment of the present invention will be described with reference to FIG. FIG. 3 is a plan view of the balance-unbalance conversion element 3.

平衡不平衡変換素子3は、シングルエンド型マイクロストリップ線路1とスルービアを3つ有する差動型マイクロストリップ線路2とを、分配器33を介して接続したものである。平衡不平衡変換素子3においては、シングルエンド型マイクロストリップ線路1を構成する誘電体基板11及び差動型マイクロストリップ線路2を構成する誘電体基板21として、共通の誘電体基板31を用いている。また、シングルエンド型マイクロストリップ線路1を構成するグランド導体15及び差動型マイクロストリップ線路2を構成するグランド導体25として、共通のグランド導体(不図示)を用いている。   The balance-unbalance conversion element 3 is obtained by connecting a single-ended microstrip line 1 and a differential microstrip line 2 having three through vias via a distributor 33. In the balance-unbalance conversion element 3, a common dielectric substrate 31 is used as the dielectric substrate 11 constituting the single-ended microstrip line 1 and the dielectric substrate 21 constituting the differential microstrip line 2. . A common ground conductor (not shown) is used as the ground conductor 15 constituting the single-ended microstrip line 1 and the ground conductor 25 constituting the differential microstrip line 2.

なお、差動型マイクロストリップ線路2においては、第1ストリップ導体221の電気長と第2ストリップ導体222の電気長とを一致させる構成が採用されている。これは、差動型マイクロストリップ線路2に入力された差動信号を、正相信号と逆相信号との位相差を保ったまま分配器33に入力するためである。また、差動型マイクロストリップ線路2においては、第2ストリップ導体222に折り返し部222dを設ける構成が採用されている。これは、第2ストリップ導体222の配置に要する領域を徒に拡大することなく、第1ストリップ導体221の電気長と第2ストリップ導体222の電気長とを一致させるためである。   The differential microstrip line 2 employs a configuration in which the electrical length of the first strip conductor 221 and the electrical length of the second strip conductor 222 are matched. This is because the differential signal input to the differential microstrip line 2 is input to the distributor 33 while maintaining the phase difference between the positive phase signal and the negative phase signal. Further, the differential microstrip line 2 employs a configuration in which the second strip conductor 222 is provided with a folded portion 222d. This is because the electrical length of the first strip conductor 221 and the electrical length of the second strip conductor 222 are made to coincide with each other without expanding the area required for the arrangement of the second strip conductor 222.

分配器33は、シングルエンド型マイクロストリップ線路1を構成するグランド導体15及び差動型マイクロストリップ線路2を構成するグランド導体25と同様、誘電体基板11の表面に形成された導体パターンにより構成されている。本実施形態においては、分配器33として、リング線路33aを含むラットレース型分配器を用いる。   The distributor 33 is configured by a conductor pattern formed on the surface of the dielectric substrate 11 as well as the ground conductor 15 constituting the single-ended microstrip line 1 and the ground conductor 25 constituting the differential microstrip line 2. ing. In the present embodiment, a rat race type distributor including a ring line 33 a is used as the distributor 33.

リング線路33aは、誘電体基板31の上面に形成された4つの直線部33a1〜33a4からなる。第1直線部33a1は、線状又は帯状の導体パターンであり、その中間に設けられた接続点P1において、シングルエンド型マイクロストリップ線路1のストリップ導体12に接続されている。第2直線部33a2は、第1直線部33a1の終端点を始端点とし、第1直線部33a1の延伸方向と直交する方向に延伸する線状又は帯状の導体パターンであり、その中間に設けられた接続点P2において、差動型マイクロストリップ線路2の第1ストリップ導体221に接続されている。第3直線部33a3は、第2直線部33a2の終端点を始端点とし、第1直線部33a1の延伸方向と反対方向に延伸する線状又は帯状の導体パターンであり、その中間に設けられた接続点P3において、差動型マイクロストリップ線路2の第2ストリップ導体222に接続されている。第4直線部33a4は、第3直線部33a3の終端点を始端点とし、第1直線部33a1の始端点を終端点とし、第2直線部33a2の延伸方向と反対方向に延伸する線状又は帯状の導体パターンである。   The ring line 33a includes four linear portions 33a1 to 33a4 formed on the upper surface of the dielectric substrate 31. The first straight portion 33a1 is a linear or strip-shaped conductor pattern, and is connected to the strip conductor 12 of the single-ended microstrip line 1 at a connection point P1 provided in the middle thereof. The second straight portion 33a2 is a linear or strip-like conductor pattern that starts from the end point of the first straight portion 33a1 and extends in a direction orthogonal to the extending direction of the first straight portion 33a1, and is provided in the middle thereof. The connection point P2 is connected to the first strip conductor 221 of the differential microstrip line 2. The third straight portion 33a3 is a linear or strip-like conductor pattern that starts from the end point of the second straight portion 33a2 and extends in a direction opposite to the extending direction of the first straight portion 33a1, and is provided in the middle thereof. The connection point P3 is connected to the second strip conductor 222 of the differential microstrip line 2. The fourth straight line portion 33a4 is a linear shape extending from the end point of the third straight line portion 33a3 as a start point and starting from the start point of the first straight line portion 33a1 and extending in a direction opposite to the extending direction of the second straight line portion 33a2. It is a strip-shaped conductor pattern.

リング線路33aにおいて、接続点P2から接続点P1に至る経路の電気長L21、及び、接続点P3から接続点P1に至る経路の電気長L31は、平衡不平衡変換の対象となる信号の波長λとして、その差の絶対値|L31−L21|がλ/2+nλ(nは、0以上の任意の整数)に一致するように設定される。特に本実施形態においては、その差L31−L21がλ/2に一致するように設定されている。これにより、接続点P2及び接続点P3から入力された逆位相の信号は、同位相の信号として接続点P1から出力される(差動信号からシングルエンド信号への変換)。逆に、接続点P1から入力された信号は、逆位相の信号として接続点P2及び接続点P3から出力される(シングルエンド信号から差動信号への変換)。   In the ring line 33a, the electrical length L21 of the path from the connection point P2 to the connection point P1 and the electrical length L31 of the path from the connection point P3 to the connection point P1 are the wavelength λ of the signal to be balanced / unbalanced conversion. The absolute value | L31−L21 | of the difference is set to coincide with λ / 2 + nλ (n is an arbitrary integer equal to or greater than 0). In particular, in the present embodiment, the difference L31-L21 is set to coincide with λ / 2. As a result, signals having opposite phases input from the connection point P2 and the connection point P3 are output from the connection point P1 as signals having the same phase (conversion from a differential signal to a single-ended signal). Conversely, a signal input from the connection point P1 is output from the connection point P2 and the connection point P3 as a signal having an opposite phase (conversion from a single end signal to a differential signal).

また、リング線路33aにおいて、接続点P1を経て接続点P2から接続点P3に至る経路の電気長L213=L21+L31、及び、接続点P1を経ずに接続点P2から接続点P3に至る経路の電気長L23は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値|L213−L23|がλ/2+nλ(nは、0以上の任意の整数)に一致するように設定される。特に本実施形態においては、その差L213−L23がλ/2に一致するように設定されている。これにより、接続点P2から入力された信号が接続点P3から出力されるという問題、及び、接続点P3から入力された信号が接続点P2から出力されるという問題の発生を回避することができる。前者の問題を回避することができるのは、接続点P2から信号が入力されたとき、接続点P1を経て接続点P3に至る信号成分と接続点P1を経ずに接続点P3に至る信号成分とが互いに逆位相となり打ち消し合うからである。また、後者の問題を回避することができるのは、接続点P3から信号が入力されたとき、接続点P1を経て接続点P2に至る信号成分と接続点P1を経ずに接続点P2に至る信号成分とが互いに逆位相となり打ち消し合うからである。   In the ring line 33a, the electrical length L213 = L21 + L31 of the path from the connection point P2 to the connection point P3 via the connection point P1, and the electrical path of the path from the connection point P2 to the connection point P3 without passing through the connection point P1. The length L23 is set so that the wavelength of the signal to be balanced / unbalanced conversion is λ, and the absolute value | L213−L23 | of the difference coincides with λ / 2 + nλ (n is an arbitrary integer of 0 or more). Is done. In particular, in the present embodiment, the difference L213-L23 is set to coincide with λ / 2. Thereby, it is possible to avoid the problem that the signal input from the connection point P2 is output from the connection point P3 and the problem that the signal input from the connection point P3 is output from the connection point P2. . The former problem can be avoided when a signal is input from the connection point P2 and a signal component that reaches the connection point P3 via the connection point P1 and a signal component that reaches the connection point P3 without passing through the connection point P1. This is because they are opposite to each other and cancel each other. Further, the latter problem can be avoided when a signal is input from the connection point P3 and reaches the connection point P2 without passing through the connection point P1 via the connection point P1 and the signal component reaching the connection point P2. This is because the signal components have opposite phases and cancel each other.

分配器33は、更に、第1スタブ33b及び第2スタブ33cを含んでいる。第1スタブ33bは、第2直線部33a2からリング線路33aの内側に向かって突出した帯状導体であり、第2スタブ33cは、第4直線部33a4からリング線路33aの内側に向かって突出した帯状導体である。第1スタブ33b及び第2スタブ33cは、分配器33において生じた反射波を打ち消す反射波を生じる。   The distributor 33 further includes a first stub 33b and a second stub 33c. The first stub 33b is a strip-like conductor protruding from the second straight portion 33a2 toward the inside of the ring line 33a, and the second stub 33c is a strip-like shape protruding from the fourth straight portion 33a4 toward the inside of the ring line 33a. It is a conductor. The first stub 33 b and the second stub 33 c generate a reflected wave that cancels the reflected wave generated in the distributor 33.

以上のように、本実施形態に係る平衡不平衡変換素子3においては、図1に示すシングルエンド型マイクロストリップ線路1と図2に示す差動型マイクロストリップ線路2とが用いられているため、従来の平衡不平衡変換素子と比べて、製造コストを低く抑えることが可能である。また、後述するように従来の平衡不平衡変換素子と比べて、変換損失を小さく抑えることが可能である。   As described above, the balanced / unbalanced conversion element 3 according to the present embodiment uses the single-ended microstrip line 1 shown in FIG. 1 and the differential microstrip line 2 shown in FIG. Compared with the conventional balance-unbalance conversion element, the manufacturing cost can be kept low. Further, as will be described later, it is possible to suppress the conversion loss as compared with the conventional balance-unbalance conversion element.

〔シングルエンド型マイクロストリップ線路におけるブリッジ導体の効果〕
シングルエンド型マイクロストリップ線路1におけるブリッジ導体14の効果について、図4及び図5を参照して補足する。
[Effect of bridge conductor in single-ended microstrip line]
The effect of the bridge conductor 14 in the single-ended microstrip line 1 will be supplemented with reference to FIGS. 4 and 5.

図4において、(a)は、本実施形態に係る平衡不平衡変換素子3(ブリッジ導体あり、スルービアあり)の拡大平面図であり、(b)は、第1の比較例に係る平衡不平衡変換素子(ブリッジ導体あり、スルービアなし)の拡大平面図であり、(c)は、第2の比較例に係る平衡不平衡変換素子(ブリッジ導体なし、スルービアなし)の拡大平面図である。   4A is an enlarged plan view of the balanced / unbalanced conversion element 3 (with a bridge conductor and with a through via) according to the present embodiment, and FIG. 4B is a balanced unbalanced according to the first comparative example. It is an enlarged plan view of a conversion element (with a bridge conductor and no through via), and (c) is an enlarged plan view of a balanced / unbalanced conversion element (without a bridge conductor and no through via) according to a second comparative example.

ここで、第1の比較例に係る平衡不平衡変換素子は、図4の(a)に示す本実施形態に係る平衡不平衡変換素子3において、シングルエンド型マイクロストリップ線路1を図4の(b)に示す形態に変更したもの、すなわち、シングルエンド型マイクロストリップ線路1のブリッジ導体14及びスルービア11aを省略したものである。また、第2の比較例に係るシングルエンド型マイクロストリップ線路は、図4の(a)に示す本実施形態に係る平衡不平衡変換素子3において、シングルエンド型マイクロストリップ線路1を図4の(b)に示す形態に変更したもの、すなわち、シングルエンド型マイクロストリップ線路1のスルービア11aを省略したものである。   Here, the balance-unbalance conversion element according to the first comparative example is the same as the balance-unbalance conversion element 3 according to this embodiment shown in FIG. The configuration shown in b) is changed, that is, the bridge conductor 14 and the through via 11a of the single-ended microstrip line 1 are omitted. Further, the single-ended microstrip line according to the second comparative example is different from the balanced-unbalanced conversion element 3 according to the present embodiment shown in FIG. The configuration shown in b) is changed, that is, the through via 11a of the single-ended microstrip line 1 is omitted.

図5は、本実施形態に係る平衡不平衡変換素子3(図4の(a)参照)、第1の比較例に係る平衡不平衡変換素子(図4の(b)参照)、及び、第2の比較例に係る平衡不平衡変換素子(図4の(c)参照)について、変換損失の周波数依存性を示すグラフである。なお、変換損失は、|S12×S13+S21×S31|/2√2により定義される量であり、差動モード利得とも呼ばれる。ここで、S12は、差動型マイクロストリップ線路2の第1ストリップ導体221から分配器33に入力される信号のなかで、分配器33からシングルエンド型マイクロストリップ線路1のストリップ導体12に出力される成分が占める割合を表すSパラメータである。S13は、差動型マイクロストリップ線路2の第2ストリップ導体222から分配器33に入力された信号のなかで、分配器33からシングルエンド型マイクロストリップ線路1のストリップ導体12に出力される成分が占める割合を表すSパラメータである。S21は、シングルエンド型マイクロストリップ線路1のストリップ導体12から分配器33に入力された信号のなかで、分配器33から差動型マイクロストリップ線路2の第1ストリップ導体221に出力される成分が占める割合を表すSパラメータである。S31は、シングルエンド型マイクロストリップ線路1のストリップ導体12から分配器33に入力された信号のなかで、分配器33から差動型マイクロストリップ線路2の第2ストリップ導体222に出力される成分の割合を示すSパラメータである。   FIG. 5 shows a balance-unbalance conversion element 3 according to the present embodiment (see FIG. 4A), a balance-unbalance conversion element according to the first comparative example (see FIG. 4B), and It is a graph which shows the frequency dependence of conversion loss about the balance unbalance conversion element (refer (c) of Drawing 4) concerning the comparative example of 2. The conversion loss is an amount defined by | S12 × S13 + S21 × S31 | / 2√2, and is also referred to as a differential mode gain. Here, S12 is output from the distributor 33 to the strip conductor 12 of the single-ended microstrip line 1 among the signals input from the first strip conductor 221 of the differential microstrip line 2 to the distributor 33. This is an S parameter that represents the proportion of the component. S13 is a signal input from the second strip conductor 222 of the differential microstrip line 2 to the distributor 33, and the component output from the distributor 33 to the strip conductor 12 of the single-ended microstrip line 1 This is an S parameter representing the proportion of the occupancy. In S21, a component output from the distributor 33 to the first strip conductor 221 of the differential microstrip line 2 among the signals input to the distributor 33 from the strip conductor 12 of the single-ended microstrip line 1 This is an S parameter representing the proportion of the occupancy. S31 is a component of the signal output from the distributor 33 to the second strip conductor 222 of the differential microstrip line 2 among the signals input from the strip conductor 12 of the single-ended microstrip line 1 to the distributor 33. This is an S parameter indicating the ratio.

図5のグラフから、本実施形態に係る平衡不平衡変換素子3の変換損失は、図示したすべての周波数(50GHz以上70GHz以下)において、第1の比較例に係る平衡不平衡変換素子の変換損失、及び、第2の比較例に係る平衡不平衡変換素子の変換損失よりも小さいことがわかる。このことは、ブリッジ導体14とスルービア11aとを備えたシングルエンド型マイクロストリップ線路1の伝送損失が、シングルエンド型マイクロストリップ線路1からスルービア11aを省略した比較例やシングルエンド型マイクロストリップ線路1からスルービア11a及びブリッジ導体14を省略した比較例の伝送損失よりも小さくなることを意味する。   From the graph of FIG. 5, the conversion loss of the balanced / unbalanced conversion element 3 according to this embodiment is the conversion loss of the balanced / unbalanced conversion element according to the first comparative example at all illustrated frequencies (50 GHz to 70 GHz). And it turns out that it is smaller than the conversion loss of the balance-unbalance conversion element which concerns on a 2nd comparative example. This is because the transmission loss of the single-ended microstrip line 1 including the bridge conductor 14 and the through via 11a is from the comparative example in which the through via 11a is omitted from the single-ended microstrip line 1 and the single-ended microstrip line 1. This means that the transmission loss is smaller than that of the comparative example in which the through via 11a and the bridge conductor 14 are omitted.

また、図5のグラフから、第1の比較例に係る平衡不平衡変換素子の変換損失は、図示したすべての周波数において、第2の比較例に係る平衡不平衡変換素子の変換損失よりも小さいことがわかる。このことは、伝送損失を小さくするという効果が、ブリッジ導体14のみから得られる効果ではなく、ブリッジ導体14とスルービア11aとを組み合わせることによりはじめて得られる効果であることを意味する。   Further, from the graph of FIG. 5, the conversion loss of the balanced / unbalanced conversion element according to the first comparative example is smaller than the conversion loss of the balanced / unbalanced conversion element according to the second comparative example at all illustrated frequencies. I understand that. This means that the effect of reducing the transmission loss is not an effect obtained only from the bridge conductor 14, but an effect obtained only by combining the bridge conductor 14 and the through via 11a.

〔シングルエンド型マイクロストリップ線路におけるスルービアの個数〕
シングルエンド型マイクロストリップ線路1におけるスルービアの個数について、図6及び図7を参照して説明する。
[Number of through vias in single-ended microstrip lines]
The number of through vias in the single-ended microstrip line 1 will be described with reference to FIGS.

図6において、(a)は、本実施形態に係る平衡不平衡変換素子3の拡大平面図であり、(b)は、第1の変形例に係る平衡不平衡変換素子3の拡大断面図である。   6A is an enlarged plan view of the balanced / unbalanced conversion element 3 according to the present embodiment, and FIG. 6B is an enlarged sectional view of the balanced / unbalanced conversion element 3 according to the first modification. is there.

ここで、第1の変形例に係る平衡不平衡変換素子3は、図6の(a)に示す本実施形態に係る平衡不平衡変換素子3において、シングルエンド型マイクロストリップ線路1を図6の(b)に示す形態に変更したもの、すなわち、スルービアの個数を1個から2個へと変更したものである。   Here, the balanced-unbalanced conversion element 3 according to the first modification is the same as the balanced-unbalanced conversion element 3 according to this embodiment shown in FIG. The configuration shown in (b) is changed, that is, the number of through vias is changed from one to two.

図7は、本実施形態に係る平衡不平衡変換素子3(図6の(a)参照)、及び、第1の変形例に係る平衡不平衡変換素子3(図6の(b)参照)について、変換損失の周波数依存性を示すグラフである。   FIG. 7 shows the balance-unbalance conversion element 3 (see FIG. 6A) according to the present embodiment and the balance-unbalance conversion element 3 according to the first modification (see FIG. 6B). It is a graph which shows the frequency dependence of conversion loss.

図7に示すグラフを参照する限り、本実施形態に係る平衡不平衡変換素子3(スルービア1個)の変換損失と第1の変形例に係る平衡不平衡変換素子3(スルービア2個)の変換損失との間に有意な差異は認められない。このことから、シングルエンド型マイクロストリップ線路1の伝送損失は、スルービアの個数に依らないことが理解される。したがって、本実施形態に係るシングルエンド型マイクロストリップ線路1においては、伝送損失の有意な増加を招くことなく、スルービアの個数を減らし得る。   As long as the graph shown in FIG. 7 is referred to, the conversion loss of the balanced / unbalanced conversion element 3 (one through via) according to the present embodiment and the conversion of the balanced / unbalanced conversion element 3 (two through vias) according to the first modified example. There is no significant difference between the loss. From this, it is understood that the transmission loss of the single-ended microstrip line 1 does not depend on the number of through vias. Therefore, in the single-ended microstrip line 1 according to the present embodiment, the number of through vias can be reduced without causing a significant increase in transmission loss.

〔差動型マイクロストリップ線路におけるスルービアの個数〕
差動型マイクロストリップ線路2におけるスルービアの個数について、図8及び図9を参照して説明する。
[Number of through vias in differential microstrip line]
The number of through vias in the differential microstrip line 2 will be described with reference to FIGS.

図8において、(a)は、本実施形態に係る平衡不平衡変換素子3の拡大平面図であり、(b)は、第2の変形例に係る平衡不平衡変換素子3の拡大断面図である。   8A is an enlarged plan view of the balanced / unbalanced conversion element 3 according to the present embodiment, and FIG. 8B is an enlarged sectional view of the balanced / unbalanced conversion element 3 according to the second modification. is there.

ここで、第2の変形例に係る平衡不平衡変換素子3は、図8の(a)に示す本実施形態に係る平衡不平衡変換素子3において、差動型マイクロストリップ線路2を図8の(b)に示す形態に変更したもの、すなわち、スルービアの個数を3個(スルービア21a〜21c)から6個(スルービア21a〜21f)へと変更したものである。   Here, the balanced / unbalanced conversion element 3 according to the second modification is the same as the balanced / unbalanced conversion element 3 according to the present embodiment shown in FIG. The configuration shown in (b) is changed, that is, the number of through vias is changed from three (through vias 21a to 21c) to six (through vias 21a to 21f).

図9は、本実施形態に係る平衡不平衡変換素子3(図8の(a)参照)、及び、第2の変形例に係る平衡不平衡変換素子3(図8の(b)参照)について、変換損失の周波数依存性を示すグラフである。   FIG. 9 shows the balance-unbalance conversion element 3 (see FIG. 8A) according to the present embodiment and the balance-unbalance conversion element 3 according to the second modification (see FIG. 8B). It is a graph which shows the frequency dependence of conversion loss.

図9に示すグラフを参照する限り、本実施形態に係る平衡不平衡変換素子3(スルービア3個)の変換損失と第2の変形例に係る平衡不平衡変換素子3(スルービア6個)の変換損失との間に有意な差は認められない。このことから、差動型マイクロストリップ線路2の伝送損失は、スルービアの個数に依らないことが理解される。したがって、本実施形態の差動型マイクロストリップ線路2においては、伝送損失の有意な増加を招くことなく、スルービアの個数を減らし得る。   As long as the graph shown in FIG. 9 is referred to, the conversion loss of the balanced / unbalanced conversion element 3 (three through vias) according to the present embodiment and the conversion of the balanced / unbalanced conversion element 3 (six through vias) according to the second modification example There is no significant difference between the loss. From this, it is understood that the transmission loss of the differential microstrip line 2 does not depend on the number of through vias. Therefore, in the differential microstrip line 2 of the present embodiment, the number of through vias can be reduced without causing a significant increase in transmission loss.

〔差動型マイクロストリップ線路におけるストリップ導体の折り曲げ〕
差動型マイクロストリップ線路2におけるストリップ導体222の折り曲げについて、図10及び図11を参照して説明する。
[Bending of strip conductor in differential microstrip line]
The bending of the strip conductor 222 in the differential microstrip line 2 will be described with reference to FIGS.

図10において、(a)は、本実施形態に係る平衡不平衡変換素子3の拡大平面図であり、(b)は、第3の変形例に係る平衡不平衡変換素子3の拡大断面図である。   10A is an enlarged plan view of the balanced / unbalanced conversion element 3 according to the present embodiment, and FIG. 10B is an enlarged sectional view of the balanced / unbalanced conversion element 3 according to the third modification. is there.

図8の(a)に示すように、本実施形態に係る平衡不平衡変換素子3においては、差動型マイクロストリップ線路2の第2ストリップ導体222に折り返し部222dを設けることによって、第2ストリップ導体222の電気長を差動型マイクロストリップ線路2の第1ストリップ導体221の電気長と一致させる構成が採用されている。一方、図8の(b)に示すように、第3の変形例に係る平衡不平衡変換素子3においては、折り返し部222dを省略することによって、第2ストリップ導体222の電気長を差動型マイクロストリップ線路2の第1ストリップ導体221の電気長よりも短くする構成が採用されている。   As shown in FIG. 8A, in the balanced / unbalanced conversion element 3 according to the present embodiment, the second strip conductor 222 of the differential microstrip line 2 is provided with a folded portion 222d, whereby the second strip. A configuration is adopted in which the electrical length of the conductor 222 matches the electrical length of the first strip conductor 221 of the differential microstrip line 2. On the other hand, as shown in FIG. 8B, in the balanced / unbalanced conversion element 3 according to the third modification, the electric length of the second strip conductor 222 is changed to the differential type by omitting the folded portion 222d. A configuration is adopted in which the electrical length of the first strip conductor 221 of the microstrip line 2 is made shorter.

図11は、本実施形態に係る平衡不平衡変換素子3(図10の(a)参照)、及び、第3の変形例に係る平衡不平衡変換素子3(図10の(b)参照)について、シングルエンド型マイクロストリップ線路1を構成するストリップ導体12の端部12aに信号を入力したときに、差動型マイクロストリップ線路2を構成する第1ストリップ導体221及び第2ストリップ導体222の端部221a,222aから出力される信号の位相差の周波数依存性を示すグラフである。   FIG. 11 shows the balance-unbalance conversion element 3 (see FIG. 10A) according to the present embodiment and the balance-unbalance conversion element 3 according to the third modification (see FIG. 10B). The end portions of the first strip conductor 221 and the second strip conductor 222 constituting the differential microstrip line 2 when a signal is inputted to the end portion 12a of the strip conductor 12 constituting the single-end type microstrip line 1. It is a graph which shows the frequency dependence of the phase difference of the signal output from 221a, 222a.

図11が示すグラフから、本実施形態に係る平衡不平衡変換素子3においては、上記の位相差が図示した帯域(50GHz以上70GHz以下)において180°±10°の範囲に収まるのに対して、第3の変形例に係る平衡不平衡変換素子3においては、上記の位相差が図示した帯域において180°±10°の範囲に収まらないことが分かる。すなわち、本実施形態に係る平衡不平衡変換素子3においては、シングルエンド信号を正しく差動信号に変換することができるのに対して、第3の変形例に係る平衡不平衡変換素子3においては、シングルエンド信号を正しく差動信号に変換することができないことが分かる。   From the graph shown in FIG. 11, in the balanced / unbalanced conversion element 3 according to the present embodiment, the above phase difference falls within the range of 180 ° ± 10 ° in the illustrated band (from 50 GHz to 70 GHz). In the balanced / unbalanced conversion element 3 according to the third modification, it can be seen that the above phase difference does not fall within the range of 180 ° ± 10 ° in the illustrated band. That is, in the balanced / unbalanced conversion element 3 according to the present embodiment, a single-ended signal can be correctly converted into a differential signal, whereas in the balanced / unbalanced conversion element 3 according to the third modification, It can be seen that the single-ended signal cannot be correctly converted into the differential signal.

なお、差動型マイクロストリップ線路2において、第1ストリップ導体221の電気長と第2ストリップ導体222の電気長とを一致させる構成を採用することが好ましいのは、分配器33において、接続点P2から接続点P1に至る経路の電気長と導体接続点P3から接続点P1に至る経路の電気長との差をλ/2+nλとする構成が採用されている場合である(図3参照)。何故なら、この場合、第1ストリップ導体221の端部221aから接続点P1に至る経路の電気長と第2ストリップ導体222の端部222aから接続点P1に至る経路の電気長との差がλ/2+nλとなり、接続点P1から入力信号が第1ストリップ導体221の端部221a及び第2ストリップ導体222の端部222aにおいて正しく逆相化されるからである。すなわち、第1ストリップ導体221及び第2ストリップ導体222の電気長は、第1ストリップ導体221の端部221aから接続点P1に至る経路の電気長と第2ストリップ導体222の端部222aから接続点P1に至る経路の電気長との差がλ/2+nλとなるように決めればよい。   In the differential microstrip line 2, it is preferable to adopt a configuration in which the electrical length of the first strip conductor 221 and the electrical length of the second strip conductor 222 are the same in the distributor 33. This is a case where a configuration is adopted in which the difference between the electrical length of the path from the conductor connection point P1 to the electrical length of the path from the conductor connection point P3 to the connection point P1 is λ / 2 + nλ (see FIG. 3). This is because in this case, the difference between the electrical length of the path from the end 221a of the first strip conductor 221 to the connection point P1 and the electrical length of the path from the end 222a of the second strip conductor 222 to the connection point P1 is λ. This is because / 2 + nλ, and the input signal from the connection point P1 is correctly reversed in phase at the end 221a of the first strip conductor 221 and the end 222a of the second strip conductor 222. That is, the electrical lengths of the first strip conductor 221 and the second strip conductor 222 are the electrical length of the path from the end 221a of the first strip conductor 221 to the connection point P1, and the connection point from the end 222a of the second strip conductor 222. What is necessary is just to determine so that the difference with the electrical length of the path | route which reaches to P1 may be set to (lambda) / 2 + n (lambda).

〔付記事項〕
本発明は上述した各実施形態(実施例)に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
[Additional Notes]
The present invention is not limited to the above-described embodiments (examples), and various modifications are possible within the scope shown in the claims, and technical means disclosed in different embodiments are appropriately combined. The obtained embodiment is also included in the technical scope of the present invention.

本発明は、シングルエンド信号の不平衡伝送を行うシングルエンド型マイクロストリップ線路と差動信号の平衡伝送を行う差動型マイクロストリップ線路とが用いられる技術分野で、好適に利用することができる。   The present invention can be suitably used in a technical field in which a single-ended microstrip line that performs unbalanced transmission of a single-ended signal and a differential microstrip line that performs balanced transmission of a differential signal are used.

1、5 シングルエンド型マイクロストリップ線路
2、6 差動型マイクロストリップ線路
3 平衡不平衡変換素子
11、21、31 誘電体基板
11a、21a、51a、61a スルービア
12、221、222 ストリップ導体
13a、23a、53a、63a 第1グランドパッド
13b、23b、53b、63b 第2グランドパッド
14、24 ブリッジ導体
15、25 グランド導体
22 ストリップ導体対
23、23c、63c 第3グランドパッド
33 分配器
33a リング線路
33b 第1スタブ
33c 第2スタブ
221 第1ストリップ導体
222 第2ストリップ導体
1, 5 Single-ended microstrip line 2, 6 Differential microstrip line 3 Balance-unbalance conversion element 11, 21, 31 Dielectric substrate 11a, 21a, 51a, 61a Through via 12, 221, 222 Strip conductor 13a, 23a , 53a, 63a First ground pad 13b, 23b, 53b, 63b Second ground pad 14, 24 Bridge conductor 15, 25 Ground conductor 22 Strip conductor pair 23, 23c, 63c Third ground pad 33 Distributor 33a Ring line 33b First 1 stub 33c 2nd stub 221 1st strip conductor 222 2nd strip conductor

Claims (8)

誘電体基板、
前記誘電体基板の表面に形成された、(1)ストリップ導体、(2)前記ストリップ導体の端部近傍において前記ストリップ導体の第1側辺に対向する第1グランドパッド、及び、(3)前記ストリップ導体の前記端部近傍において前記ストリップ導体の第2側辺に対向する第2グランドパッド、並びに、
前記誘電体基板の裏面に形成されたグランド導体、を備えており、
前記誘電体基板の前記表面には、前記第1グランドパッド及び前記第2グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、スルービアを介して前記グランド導体に短絡されている、
ことを特徴とするシングルエンド型マイクロストリップ線路。
Dielectric substrate,
(1) a strip conductor formed on the surface of the dielectric substrate; (2) a first ground pad facing the first side of the strip conductor in the vicinity of an end of the strip conductor; and (3) the above A second ground pad facing the second side of the strip conductor in the vicinity of the end of the strip conductor; and
A ground conductor formed on the back surface of the dielectric substrate,
A bridge conductor connected to the first ground pad and the second ground pad is formed on the surface of the dielectric substrate, and the bridge conductor is short-circuited to the ground conductor via a through via. ,
A single-ended microstrip line characterized by that.
前記ブリッジ導体は、1個のスルービアを介して前記グランド導体に接続されており、
前記第1グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第2グランドパッドと前記グランド導体とを短絡させる短絡路は、前記1個のスルービアを含む短絡路のみである、
ことを特徴とする請求項1に記載のシングルエンド型マイクロストリップ線路。
The bridge conductor is connected to the ground conductor through one through via,
The short circuit that short-circuits the first ground pad and the ground conductor and the short circuit that short-circuits the second ground pad and the ground conductor are only short circuits including the one through via.
The single-ended microstrip line according to claim 1.
誘電体基板、
前記誘電体基板の表面に形成された、(1)第1ストリップ導体及び第2ストリップ導体からなるストリップ導体対であって、前記第1ストリップ導体及び前記第2ストリップ導体の端部近傍において前記第1ストリップ導体及び前記第2ストリップ導体の第1側辺が互いに対向するストリップ導体対、(2)前記第1ストリップ導体の前記端部近傍において前記第1ストリップ導体の第2側辺に対向する第1グランドパッド、(3)前記第2ストリップ導体の前記端部近傍において前記第2ストリップ導体の第2側辺に対向する第2グランドパッド、及び、(4)前記第1ストリップ導体及び前記第2ストリップ導体の前記端部近傍において前記第1ストリップ導体及び前記第2ストリップ導体の前記第1側辺に対向する第3グランドパッド、並びに、
前記誘電体基板の裏面に形成されたグランド導体、を備えており、
前記誘電体基板の前記表面には、前記第1グランドパッド、前記第2グランドパッド、及び前記第3グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、前記誘電体基板を貫通するスルービアを介して前記グランド導体に短絡されている、
ことを特徴とする差動型マイクロストリップ線路。
Dielectric substrate,
(1) A strip conductor pair formed on the surface of the dielectric substrate, the strip conductor pair including a first strip conductor and a second strip conductor, in the vicinity of the end portions of the first strip conductor and the second strip conductor. A pair of strip conductors in which the first side of the first strip conductor and the second strip conductor face each other; and (2) a second side of the first strip conductor that opposes the second side in the vicinity of the end of the first strip conductor. 1 ground pad, (3) a second ground pad facing the second side of the second strip conductor in the vicinity of the end of the second strip conductor, and (4) the first strip conductor and the second In the vicinity of the end of the strip conductor, a third ground pad facing the first side of the first strip conductor and the second strip conductor. , As well as,
A ground conductor formed on the back surface of the dielectric substrate,
A bridge conductor connected to the first ground pad, the second ground pad, and the third ground pad is formed on the surface of the dielectric substrate, and the bridge conductor is connected to the dielectric substrate. Shorted to the ground conductor through a through via that penetrates,
A differential microstrip line characterized by that.
前記ブリッジ導体は、2個以下のスルービアを介して前記グランド導体に接続されており、
前記第1グランドパッドと前記グランド導体とを短絡させる短絡路、第2グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第3グランドパッドと前記グランド導体とを短絡させる短絡路は、前記2個以下のスルービアを含む短絡路のみである、
ことを特徴とする請求項3に記載の差動型マイクロストリップ線路。
The bridge conductor is connected to the ground conductor through two or less through vias,
The short circuit that short-circuits the first ground pad and the ground conductor, the short circuit that short-circuits the second ground pad and the ground conductor, and the short circuit that short-circuits the third ground pad and the ground conductor, It is only a short circuit including two or less through vias.
The differential microstrip line according to claim 3.
請求項1又は2に記載のシングルエンド型マイクロストリップ線路と、分配器と、前記分配器を介して前記シングルエンド型マイクロストリップ線路に接続された、請求項3又は4に記載の差動型マイクロストリップ線路と備えた平衡不平衡変換素子。   The differential type microstrip according to claim 3 or 4 connected to the single end type microstrip line via the single end type microstrip line according to claim 1 or 2, a distributor, and the distributor. Balance-unbalance conversion element with stripline. 前記分配器は、第1接続点において前記シングルエンド型マイクロストリップ線路の前記ストリップに接続され、第2接続点において前記差動型マイクロストリップ線路の前記第1ストリップ導体に接続され、第3接続点において前記差動型マイクロストリップ線路の前記第2ストリップ導体に接続されたリング線路を備えており、
前記分配器において、前記第2接続点から前記第1接続点に至る経路の電気長L21及び前記第3接続点から前記第1接続点に至る経路の電気長L31は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値|L31−L21|がλ/2+nλ(nは、0以上の任意の整数)に一致するように設定されており、
前記差動型マイクロストリップ線路において、前記第2ストリップ導体に折り返し部を設けることによって、前記第1ストリップ導体の長さと前記第2ストリップ導体の長さとを一致させた、
ことを特徴とする請求項5に記載の平衡不平衡変換素子。
The distributor is connected to the strip of the single-ended microstrip line at a first connection point, is connected to the first strip conductor of the differential microstrip line at a second connection point, and is connected to a third connection point. And a ring line connected to the second strip conductor of the differential microstrip line,
In the distributor, the electrical length L21 of the path from the second connection point to the first connection point and the electrical length L31 of the path from the third connection point to the first connection point are objects of balance-unbalance conversion. Is set so that the absolute value of the difference | L31−L21 | coincides with λ / 2 + nλ (where n is an arbitrary integer equal to or greater than 0).
In the differential microstrip line, by providing a folded portion in the second strip conductor, the length of the first strip conductor and the length of the second strip conductor are matched.
The balance-unbalance conversion element according to claim 5, wherein
前記分配器は、(1)前記第1接続点を含む第1直線部、(2)前記第1直線部の終端点を始端点とし、前記第1直線部の延伸方向と直交する方向に延伸する第2直線部であって、前記第2接続点を含む第2直線部、(3)前記第2直線部の終端点を始端点とし、前記第1直線部の延伸方向と反対方向に延伸する第3直線部であって、前記第3接続点を含む第3直線部、及び(4)前記第3直線部の終端点を始端点とし、前記第2直線部の延伸方向と反対方向に延伸する第4直線部からなるリング線路を備えている、
ことを特徴とする請求項6に記載の平衡不平衡変換素子。
The distributor includes (1) a first straight line portion including the first connection point, and (2) a terminal point of the first straight line portion as a start point, and extending in a direction perpendicular to the extending direction of the first straight line portion. A second straight line portion including the second connection point, and (3) extending in a direction opposite to the extending direction of the first straight line portion, with the end point of the second straight line portion being a start point. A third straight line portion including the third connection point, and (4) an end point of the third straight line portion as a start point, and in a direction opposite to the extending direction of the second straight line portion. It has a ring line consisting of a fourth straight part that extends,
The balanced-unbalanced conversion element according to claim 6.
前記分配器は、前記第2直線部から前記リング線路の内側に向かって突出した第1スタブと、前記第4直線部から前記リング線路の内側に向かって突出した第2スタブとを更に備えている、
ことを特徴とする請求項7に記載の平衡不平衡変換素子。
The distributor further includes a first stub protruding from the second straight line portion toward the inside of the ring line, and a second stub protruding from the fourth straight line portion toward the inside of the ring line. Yes,
The balance-unbalance conversion element according to claim 7, wherein
JP2016011715A 2016-01-25 2016-01-25 Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element Pending JP2017135465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016011715A JP2017135465A (en) 2016-01-25 2016-01-25 Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011715A JP2017135465A (en) 2016-01-25 2016-01-25 Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element

Publications (1)

Publication Number Publication Date
JP2017135465A true JP2017135465A (en) 2017-08-03

Family

ID=59503758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011715A Pending JP2017135465A (en) 2016-01-25 2016-01-25 Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element

Country Status (1)

Country Link
JP (1) JP2017135465A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157409A (en) * 2017-03-17 2018-10-04 株式会社フジクラ Connection structure and circuit board
CN113131963A (en) * 2019-12-31 2021-07-16 深圳市大富科技股份有限公司 Compensation circuit and communication circuit
JP2021518092A (en) * 2018-03-06 2021-07-29 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. Antenna element and display device including it
JP2021518070A (en) * 2018-03-06 2021-07-29 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. Antenna element and display device including it

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157409A (en) * 2017-03-17 2018-10-04 株式会社フジクラ Connection structure and circuit board
JP2021518092A (en) * 2018-03-06 2021-07-29 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. Antenna element and display device including it
JP2021518070A (en) * 2018-03-06 2021-07-29 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. Antenna element and display device including it
JP7002086B2 (en) 2018-03-06 2022-02-10 東友ファインケム株式会社 Antenna element and display device including it
JP7061775B2 (en) 2018-03-06 2022-05-02 東友ファインケム株式会社 Antenna element and display device including it
US11431095B2 (en) 2018-03-06 2022-08-30 Dongwoo Fine-Chem Co., Ltd. Antenna device and display device comprising the same
US11600911B2 (en) 2018-03-06 2023-03-07 Dongwoo Fine-Chem Co., Ltd. Antenna device and display device including the same
CN113131963A (en) * 2019-12-31 2021-07-16 深圳市大富科技股份有限公司 Compensation circuit and communication circuit

Similar Documents

Publication Publication Date Title
EP2899803B1 (en) Circuit comprising balun and impedance transforming elements
JP3464383B2 (en) Power distribution circuit and power amplifier
JP2017135465A (en) Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
KR20070089579A (en) Multi-stage microstrip branch line coupler using stub
WO2019064510A1 (en) High frequency filter
US9666929B2 (en) Balun for converting between multiple differential signal pairs and a single ended signal
US7541887B2 (en) Balun
US7667556B2 (en) Integrated power combiner/splitter
US9692387B2 (en) Balun transformer
CN110729544A (en) Compact multi-line Marchand plane balun device
CN107039719B (en) A kind of multimode dual-passband balance filter of laminate substrate integrated wave guide structure
JP3660973B2 (en) Power distribution synthesizer
JP3771221B2 (en) Cross T branch circuit
JP2005101946A (en) Power divider/combiner
JP6772754B2 (en) Merchant Balun
JP6282367B2 (en) Unbalanced balance converter
JP2017135466A (en) Microstrip line and balanced unbalance conversion element
JP2008060915A (en) Hybrid circuit
CN111342817A (en) Impedance control unit, balun unit, electronic device, and doherty amplifier
JPH03117906A (en) Balanced high frequency mixer with balance and unbalance transformers
JP2014216914A (en) Unbalanced-balanced transducer
JP4464291B2 (en) High frequency circuit
JP6419878B2 (en) Circuit board
JP2012039449A (en) High frequency circuit