JP2021076439A - 半導体装置 - Google Patents

Abstract

【課題】外部の容量を接続せずに、アナログ回路部の性能を評価することができるようにする。【解決手段】半導体装置は、アナログ回路部（１０１）と、前記アナログ回路部の電源端子とは独立した電源端子と前記電源端子に接続されるデカップリング容量を有するデジタル回路部（１０２）と、前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続するスイッチ（１０５）と、前記デジタル回路部の電源端子に電源電圧が供給されず、前記スイッチが前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続した状態で、前記デジタル回路部の電源端子の電圧を測定する電圧測定部（１０４）とを有する。【選択図】図１

Description

本発明は、半導体装置に関する。

アナログ回路部とデジタル回路部とを持つ半導体装置が知られている。アナログ回路部とデジタル回路部の電源は、分離されている構成を取ることが多い。アナログ回路部とデジタル回路部では、それぞれ、機能と性能を評価する際のテストの内容が異なる。アナログ回路部においては、性能を評価するためにより高度なテストの工程が求められる。

例として、アナログ回路としてレーザー駆動向けパルス幅変調（ＰＷＭ）回路を挙げる。レーザー駆動向けＰＷＭ回路は、電子写真を利用した画像形成装置に用いられる。この画像形成装置は、以下の構成を備える。感光体の感光面を一様に帯電する帯電装置、帯電された感光面に記録情報に応じた静電潜像をレーザー光の走査にて形成する潜像形成装置、レーザー光を走査するレーザー走査装置、静電潜像を現像する現像装置、現像された潜像を記録紙に転写する転写装置である。画像形成装置は、感光面を移動させながら画像形成処理を行っている。レーザー走査装置は、レーザー走査線上の基準位置に設置されたセンサーでレーザー走査のタイミングを検知し、タイミング基準で画像データに応じたレーザー駆動用ＰＷＭ信号を生成することで潜像形成を行っている。この時、レーザー分解能が画像形成装置の画像解像度を決める。ＰＷＭ回路では、レーザー分解能が所望通りに出ていることを確認するためのテストが必要となる。

ＰＷＭ出力の精度を評価する際に、電源装置で用いられているＰＷＭ回路の平滑容量を利用して、高精度なＰＷＭ信号をＤＣ電圧に変換し、その電圧値を測ることでＰＷＭ分解能を測る技術が知られている（特許文献１参照）。

特許第６２７２４４２号公報

ＰＷＭ回路のような出力の精度が求められるアナログ回路の場合、アナログ回路部の性能を評価する上で、内蔵あるいは外付けの大きな容量（例としてｎＦ単位）が必要となる。アナログ回路の評価のために内部に大きな容量を持つためには、大きなチップ面積が必要となり、コストが増大する。また、外部容量を用いる場合、量産テスト時にはテスト用の基板を用いるため問題ないが、チップが製品に実装された後には、評価とキャリブレーションを行うことができない。

本発明の目的は、外部の容量を接続せずに、アナログ回路部の性能を評価することができるようにすることである。

本発明の半導体装置は、アナログ回路部と、前記アナログ回路部の電源端子とは独立した電源端子と前記電源端子に接続されるデカップリング容量を有するデジタル回路部と、前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続するスイッチと、前記デジタル回路部の電源端子に電源電圧が供給されず、前記スイッチが前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続した状態で、前記デジタル回路部の電源端子の電圧を測定する電圧測定部とを有する。

本発明によれば、外部の容量を接続せずに、アナログ回路部の性能を評価することができる。

半導体装置の構成例を示す図である。 半導体装置における出力波形例を示す図である。 ＰＷＭ生成部の構成例を示す図である。 ＰＷＭ生成部の出力波形例を示す図である。 半導体装置の構成例と入力波形例を示す図である。

（第１の実施形態）
図１（ａ）は、第１の実施形態による半導体装置１００の構成例を示すブロック図である。半導体装置１００は、アナログ回路部１０１と、デジタル回路部１０２と、テスト制御部１０３と、電源電圧測定部１０４と、スイッチ１０５とを有する。テスト制御部１０３と電源電圧測定部１０４は、ＢＩＳＴ（built-in self test）部である。

アナログ回路部１０１は、アナログ回路の性能を評価する必要がある。テスト制御部１０３は、アナログ回路部１０１の性能評価時に、アナログ回路部１０１を制御する。電源電圧測定部１０４は、デジタル回路部１０２の電源電圧を測定する。スイッチ１０５は、アナログ回路部１０１の入力または出力をデジタル回路部１０２の電源端子に接続する。デジタル回路部１０２は、デカップリング容量１０６を有する。デカップリング容量１０６は、デジタル回路部１０２の電源端子に接続される。

アナログ回路部１０１とデジタル回路部１０２は、それぞれ、独立した電源端子を有する。テスト制御部１０３と電源電圧測定部１０４は、デジタル回路部１０２の電源端子と異なる電源端子で駆動されている。テスト制御部１０３と電源電圧測定部１０４は、アナログ回路部１０１の電源端子と同じ電源端子で駆動されていてもよい。

まず、テスト動作時以外の通常動作時の動作について説明する。通常動作時には、アナログ回路部１０１の出力のスイッチは、オフである。アナログ回路部１０１とデジタル回路部１０２は、それぞれ、独立した電源端子で回路動作を行う。

次に、テスト動作時のアナログ回路部１０１の性能を評価する際の動作を説明する。アナログ回路部１０１のテストを行う際には、デジタル回路部１０２の電源をオフ状態にした状態にして、アナログ回路部１０１の電源と、テスト制御部１０３と、電源電圧測定部１０４の電源をオンさせる。スイッチ１０５は、アナログ回路部１０１の入力端子または出力端子をデジタル回路部１０２の電源端子に接続する。デジタル回路部１０２は、電源端子に電源電圧が供給されず、電源端子がオープンになっている状態である。デジタル回路部１０２に接続されているデカップリング容量１０６は、アナログ回路部１０１の入力端子または出力端子に接続された状態となる。テスト制御部１０３は、アナログ回路部１０１に対してテストパターンを出力する。

アナログ回路部１０１の評価を行う際には、電源電圧測定部１０４は、アナログ回路部１０１の入力または出力に接続されたデカップリング容量１０６を介して得られた電圧信号を用いることで、性能を評価する。電源電圧測定部１０４は、デジタル回路部１０２の電源端子に電源電圧が供給されず、スイッチ１０５がアナログ回路部１０１の入力端子または出力端子をデジタル回路部１０２の電源端子に接続した状態で、デジタル回路部１０２の電源端子の電圧を測定する。デジタル回路部１０２の電源端子は、アナログ回路部１０１の入力端子または出力端子に接続されている。電源電圧測定部１０４は、通常動作時には、デジタル回路部１０２の電源電圧を監視する目的で用いることができる。アナログ回路部１０１の評価を行う際には、デジタル回路部１０２の電源はオフされている状態である。そのため、電源電圧測定部１０４は、電源電圧監視の目的に用いられることはないため、アナログ回路部１０１の評価時に、アナログ回路部１０１の入力または出力に接続されたデジタル回路部１０２の電源端子の電圧を測定することができる。また、電源電圧測定部１０４は、半導体装置１００内ではなく、半導体装置１００の外部に設けてもよい。

（第２の実施形態）
図１（ｂ）は、第２の実施形態による半導体装置１００の構成例を示すブロック図である。図１（ｂ）の半導体装置１００は、図１（ａ）の半導体装置１００に対して、アナログ回路部１０１の代わりに、レーザー駆動用のパルス幅変調出力回路部（ＰＷＭ出力回路部）２０１を設けたものである。ＰＷＭ出力回路部２０１は、アナログ回路部１０１の一例である。ＰＷＭ出力回路部２０１は、出力するパルス幅変調信号のパルスのデューティ比を制御し、出力するパルス幅変調信号のパルスのデューティ比の精度（レーザー分解能）が重要なアナログ性能となる。そこで、ＰＷＭ出力回路部２０１のテストと評価時には、電源電圧測定部１０４は、ＰＷＭ出力回路部２０１が出力するパルス幅変調信号のパルスのデューティ比の精度を評価する必要がある。

高い精度を出せるＰＷＭ出力回路部２０１の場合、ＰＷＭ出力回路部２０１が出力するパルス幅変調信号のパルスのデューティ比の調整精度は、１ＧＨｚ以上の高速な周波数となる。一般的な半導体装置のテスト装置を用いる場合、１ＧＨｚを超えるような信号を精度よく取り込むことは非常に難しく、実現できても高コストとなる。

スイッチ１０５は、ＰＷＭ出力回路部２０１の出力端子をデジタル回路部１０２の電源端子に接続する。デカップリング容量１０６は、パルス幅変調信号を平滑化したアナログ直流電圧（アナログＤＣ電圧）を保持する。電源電圧測定部１０４は、デカップリング容量１０６が保持するアナログ直流電圧を測定する。

容量値が大きいデカップリング容量１０６は、高い精度のパルス幅変調信号のパルスを平滑化し、アナログ直流電圧に変換する。電源電圧測定部１０４は、アナログ直流電圧を測定することにより、パルスのデューティ比の精度を測定する。

デカップリング容量１０６の容量値Ｃａは、以下の式によって決まる。ここで、ＢＷは観測する信号の周波数帯である。Ｒはデカップリング容量１０６と電源電圧測定部１０４間に存在するインピーダンスである。Ｃａはデカップリング容量１０６の容量値である。
ＢＷ＝１／（２πＲＣａ）

上記の式で、デカップリング容量１０６において測定可能なパルス幅変調信号の周波数と精度が決まる。よって、ある分解能精度を持つ信号を測定したい場合は、この式で定義した容量値Ｃａ以上のデカップリング容量１０６を用いればよい。デカップリング容量１０６は、容量値がばらついたとしても、上記の式の基準値以上の容量値を用意できれば、測定される直流電圧のレベルには変化はない。デカップリング容量１０６の容量値が変わることによって、パルス幅変調信号が直流電圧に収束する時間が変化する。

一般的に、デジタル回路部１０２に搭載されるデカップリング容量１０６は、容量値の精度が低く、高精度の測定には向かない。しかし、直流電圧の測定を行うようなテストにおいては、デカップリング容量１０６の容量値のばらつきがパルス幅変調信号のデューティ比の測定精度に影響を与えない。

図２は、テスト動作時において、パルス幅変調信号のパルスのデューティ比を変化させた際のアナログ直流電圧（アナログＤＣ電圧）の変化を表す図である。デカップリング容量１０６は、パルス幅変調信号のパルスをアナログ直流電圧に変換する。電源電圧測定部１０４は、上記のデューティ比ごとに、上記のアナログ直流電圧を測定する。パルスのデューティ比に対するアナログ直流電圧が、ある一定の許容範囲内に収まったときに、電源電圧測定部１０４がテストをパスしたと判定することで、半導体装置１００の良品判別をすることができる。傾きは、パルス幅変調信号のパルスのデューティ比に対するアナログ直流電圧の傾きである。パルス幅変調信号の階調と分解能に応じて、図２のように、パルス幅変調信号の階調ごとの傾きは変化するが、リニアリティを測定する上では、傾きの角度は影響を与えない。

デジタル回路部１０２の電源電圧は、低い電圧に設定されることが多く、耐電圧が低いプロセスが用いられる。そのため、デジタル回路部１０２に印加されるパルス幅変調信号は、この耐電圧以下の電圧に制限される。

図３は、図１（ｂ）のＰＷＭ出力回路部２０１の構成例を示す図である。ＰＷＭ出力回路部２０１は、ＰＷＭ生成部１１００と、データ生成部１５００と、制御部１２００と、発振器１０４０とを有する。ＰＷＭ生成部１１００は、遅延回路１１０２と、８個のフリップフロップ回路１１０１と、論理和（ＯＲ）回路１１０３とを有する。ＰＷＭ出力回路部２０１は、電源電圧測定部１０４が測定した傾きのリニアリティ誤差をＰＷＭ生成部１１００によって補正する。

図４は、パルス幅変調信号のパルスのデューティ比を変化させた際のアナログ直流電圧の変化を表す図である。ＰＷＭ出力回路部２０１は、デューティ比の指令値を入力し、パルス幅変調信号のパルスをデカップリング容量１０６に出力する。ＰＷＭ出力回路部２０１が出力するパルス幅変調信号のパルスのデューティ比が変化すると、デカップリング容量１０６のアナログ直流電圧は、例えば、図４のように変化する。パルス幅変調信号のパルスのデューティ比に対するアナログ直流電圧の傾きのリニアリティがずれている場合、図４のように、ある特定のデューティ比の指令値において、アナログ直流電圧が理想の直線からずれる。この時の理想の直線は、半導体装置１００間のばらつきによらず、ある一定の傾きと切片を持った固定の直線を用いることができる。デカップリング容量１０６の容量値がばらついたとしても、アナログ直流電圧が収束する電圧は変化しないため、電源電圧測定部１０４が測定するアナログ直流電圧は変わらない。理想の直線は、デューティ比が最も小さい時のアナログ直流電圧と、デューティ比が最も大きい時のアナログ直流電圧を結ぶ直線にすることができる。電源電圧測定部１０４は、パルス幅変調信号のパルスのデューティごとに、デカップリング容量１０６のアナログ直流電圧を測定し、アナログ直流電圧に対して理想の直線からのずれをデューティ比ごとに求める。

次に、図３のＰＷＭ出力回路部２０１の動作について説明する。ＰＷＭ生成部１１００は、発振器１０４０から生成される多相のクロック信号ＯＵＴＣＬＫ［７：０］の組み合わせによって、パルス幅変調信号ＰＷＭ＿ＯＵＴを生成し、高精度のパルス幅変調信号ＰＷＭ＿ＯＵＴを得ることができる。発振器１０４０は、８相のクロック信号ＯＵＴＣＬＫ［７：０］を生成する。制御部１２００は、遅延制御信号を遅延回路１１０２に出力する。データ生成部１５００は、８ビットのデータＰＤＡＴＡ［７：０］を遅延回路１１０２に出力する。遅延回路１１０２は、遅延制御信号を基に、８ビットのデータＰＤＡＴＡ［７：０］を遅延させ、遅延させた８ビットのデータＰＤＡＴＡ＿Ｄ［７：０］の各ビットを８個のフリップフロップ回路１１０１に出力する。これにより、データＰＤＡＴＡ［７：０］の遅延が補正される。８個のフリップフロップ回路１１０１は、８相のクロック信号ＯＵＴＣＬＫ［７：０］に同期して、８ビットのデータＰＤＡＴＡ＿Ｄ［７：０］をＯＲ回路１１０３に出力する。ＯＲ回路１１０３は、８個のフリップフロップ回路１１０１の出力データの論理和を、パルス幅変調信号ＰＷＭ＿ＯＵＴとして出力する。

パルス幅変調信号ＰＷＭ＿ＯＵＴのデューティ比に対するアナログ直流電圧のリニアリティの誤差は、多相クロック信号の遅延差と、ＯＲ回路１１０３の入力ごとの遅延差によって決まる。デューティ比ごとの理想の直線からのズレのデータから、どこの入力の遅延がずれているかということがわかる。遅延回路１１０２は、その入力データに対して、そのずれ量に応じた遅延を行う。これにより、パルス幅変調信号ＰＷＭ＿ＯＵＴのデューティ比に対するアナログ直流電圧の傾きを理想の直線に近づけることができる。遅延回路１１０２の遅延補正係数は、以下の式によって求められる。

遅延補正係数＝パルス幅変調の周期×理想の直線からのずれ／デューティ比が１００％の時のアナログ直流電圧×パルス幅変調の階調数

ＰＷＭ出力回路部２０１は、デューティ比に対するアナログ直流電圧が一定の範囲内に収まっていない場合に、出力するパルス幅変調信号の遅延を調整する。

（第３の実施形態）
図５（ａ）は、第３の実施形態による半導体装置１００の構成例を示すブロック図である。図５（ａ）の半導体装置１００は、図１（ａ）の半導体装置１００に対して、アナログ回路部１０１の代わりに、アナログデジタル変換回路部（ＡＤＣ回路部）３０１を設けたものである。ＡＤＣ回路部３０１は、アナログ回路部１０１の一例である。

ＡＤＣ回路部３０１は、回路に必要な性能として、リニアリティ（ＩＮＬ・ＤＮＬ）などの性能がある。ＩＮＬは、積分非直線性誤差（Integral Non-Linearity）である。ＤＮＬは、微分非直線性誤差（Differential Non-Linearity）である。これらの性能を評価する際に、ＡＤＣ回路部３０１の入力に高精度の入力信号を与えて、その際のＡＤＣ回路部３０１の出力を観測する必要がある。この時、ノイズなどの影響により入力信号の精度が十分に得られない場合、ＡＤＣ回路部３０１の入力は直流の入力を与え、そのＡＤＣ回路部３０１の出力を平均化することで、入力の精度を担保する必要がある。

そこで、図５（ａ）のように、スイッチ１０５は、ＡＤＣ回路部３０１の入力端子をデジタル回路部１０２のデカップリング容量１０６に接続することで、ノイズ除去のフィルタとして、デカップリング容量１０６を利用する。ここで、容量値の精度が期待できないデカップリング容量１０６を用いたとしても、ある既定値以上の容量値が確保できるのであれば、ノイズ除去のフィルタとしては問題なく使用できる。

図５（ｂ）は、ＡＤＣ回路部３０１の出力デジタルコードとアナログ直流電圧（アナログＤＣ電圧）との関係を示す図である。ＡＤＣ回路部３０１は、アナログ直流電圧を入力し、そのアナログ直流電圧をデジタルコードに変換する。スイッチ１０５は、ＡＤＣ回路部３０１の入力端子をデジタル回路部１０２の電源端子に接続する。デカップリング容量１０６は、上記のアナログ直流電圧のノイズを低減したアナログ直流電圧を保持する。電源電圧測定部１０４は、デカップリング容量１０６が保持するアナログ直流電圧を測定する。

図５（ｂ）は、ＡＤＣ回路部３０１のＩＮＬの測定方法を示す。ＡＤＣ回路部３０１の入力端子には、ある出力デジタルコードに応じた入力アナログ直流電圧を、デジタルコードごとに印加していく。この時、ＡＤＣ回路部３０１の入力アナログ直流電圧のノイズは極力小さくする必要があり、ＡＤＣ回路部３０１の入力端子にデカップリング容量１０６を接続することで、デカップリング容量１０６をノイズフィルタとして使用する。図５（ｂ）のように、各出力デジタルコードに対応して印加されたアナログ直流電圧の期間を等しくして、その入力アナログ直流電圧ごとの出力デジタルコードのヒストグラムを取ることで、ＡＤＣ回路部３０１のＩＮＬを得ることができる。

また、半導体装置１００は、ＡＤＣ回路部３０１のオフセット値の補正を行うことができる。まず、ＡＤＣ回路部３０１のオフセット値の補正時に、ＡＤＣ回路部３０１の入力レンジの上限と下限となるアナログ直流電圧をＡＤＣ回路部３０１に順に印加する。ＩＮＬの測定方法と同じように、アナログ直流電圧印加時に、スイッチ１０５は、ＡＤＣ回路部３０１の入力端子をデカップリング容量１０６に接続する。電源電圧測定部１０４は、上記の入力レンジの上限のアナログ直流電圧と、上記の入力レンジの下限のアナログ直流電圧を測定する。上限のアナログ直流電圧を印加した時のＡＤＣ回路部３０１の出力デジタルコードと、下限のアナログ直流電圧を印加した時のＡＤＣ回路部３０１の出力デジタルコードとの中間の値を得ることで、ＡＤＣ回路部３０１が持つオフセット値を測定することができる。このオフセット値のコードと理想のオフセット値（ＡＤＣ回路部３０１のフルレンジ／２）のずれ量をＡＤＣ回路部３０１の出力コードに加算することで、ＡＤＣ回路部３０１のオフセット値の補正を行うことができる。

第１〜第３の実施形態によれば、半導体装置１００は、デジタル回路部１０２のデカップリング容量１０６を用いることにより、アナログ回路部１０１のテスト工程においてアナログ特性を評価する。そのため、半導体装置１００は、アナログ回路部１０１の入力端子または出力端子に大きな容量を持つ外付け部品などの外部回路を接続する必要がなくなる。また、半導体装置１００が製品に実装された後でも、半導体装置１００は、アナログ回路部１０１のアナログ特性の評価とキャリブレーションを行うことが可能になる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 半導体装置、１０１ アナログ回路部、１０２ デジタル回路部、１０３ テスト制御部、１０４ 電源電圧測定部、１０５ スイッチ、１０６ デカップリング容量

Claims (6)

1. アナログ回路部と、
   前記アナログ回路部の電源端子とは独立した電源端子と前記電源端子に接続されるデカップリング容量を有するデジタル回路部と、
   前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続するスイッチと、
   前記デジタル回路部の電源端子に電源電圧が供給されず、前記スイッチが前記アナログ回路部の入力端子または出力端子を前記デジタル回路部の電源端子に接続した状態で、前記デジタル回路部の電源端子の電圧を測定する電圧測定部と
   を有することを特徴とする半導体装置。
2. 前記アナログ回路部を制御する制御部をさらに有することを特徴とする請求項１に記載の半導体装置。
3. 前記アナログ回路部は、出力するパルス幅変調信号のパルスのデューティ比を制御するパルス幅変調出力回路部であり、
   前記スイッチは、前記パルス幅変調出力回路部の出力端子を前記デジタル回路部の電源端子に接続し、
   前記デカップリング容量は、前記パルス幅変調信号を平滑化したアナログ直流電圧を保持し、
   前記電圧測定部は、前記アナログ直流電圧を測定することを特徴とする請求項１または２に記載の半導体装置。
4. 前記電圧測定部は、前記デューティ比ごとに、前記アナログ直流電圧を測定することを特徴とする請求項３に記載の半導体装置。
5. 前記パルス幅変調出力回路部は、前記デューティ比に対する前記アナログ直流電圧が一定の範囲内に収まっていない場合に、出力するパルス幅変調信号の遅延を調整することを特徴とする請求項４に記載の半導体装置。
6. 前記アナログ回路部は、アナログ直流電圧を入力し、前記アナログ直流電圧をデジタルコードに変換するアナログデジタル変換回路部であり、
   前記スイッチは、前記アナログデジタル変換回路部の入力端子を前記デジタル回路部の電源端子に接続し、
   前記デカップリング容量は、前記アナログ直流電圧のノイズを低減したアナログ直流電圧を保持し、
   前記電圧測定部は、前記デカップリング容量が保持するアナログ直流電圧を測定することを特徴とする請求項１または２に記載の半導体装置。

Images