JP2021052287A - 放射線撮像装置及び放射線撮像システム - Google Patents

Abstract

【課題】画素アレイと周辺回路との間のコンタクト数を低減しつつ、画質の低下を抑制するための技術を提供する。【解決手段】放射線撮像システムの動作は、コンピュータによって制御され、放射線撮像装置の動作は、コンピュータによる制御の下で、制御回路によって制御される。放射線撮像システムの動作は、放射線の照射開始を待機している間に行われる一連の動作である待機シーケンスと、放射線画像を取得するための一連の動作である放射線画像取得シーケンスと、オフセット画像を取得するための一連の動作であるオフセット画像シーケンスと、を含む。放射線は、放射線の照射の有無を示す。Ｖｇ１〜５は、駆動回路から各駆動線Ｖｇ１〜５に供給される駆動信号のレべルを示す。Ｓｉｇ１〜２は、各信号線Ｓｉｇ１〜２を通じて信号が読み出されているか否かと、読出し対象の変換素子とを示す。【選択図】図４

Description

本発明は、放射線撮像装置及び放射線撮像システムに関する。

放射線によって形成される光学像を電気的に撮像する放射線撮像装置は、画素アレイの周囲に配される周辺回路として、画素アレイを駆動するための駆動回路と、画素アレイから電気信号を読み出すための読出し回路とを有する。特許文献１に記載された放射線撮像装置は、変換素子やスイッチ素子の接続を変えることによって、１本の信号線で２画素列分の変換素子の信号を読み出す。これによって、読出し回路の構成が簡略化される。

特開２０１８−１０１９０９号公報

変換素子は、放射線が照射されていない間にも暗電流が流れてしまう。そのため、放射線撮像装置では、リセット動作（スイッチ素子のオン動作）を行い、定期的に暗電流をリセットしている。特許文献１に記載された放射線撮像装置では、リセット動作から読み出し動作までの蓄積時間が偶数画素列と奇数画素列で異なってしまうため、画像に縦シマ状の模様が入る恐れがある。本発明は、画素アレイと周辺回路との間のコンタクト数を低減しつつ、画質の低下を抑制するための技術を提供することを目的とする。

上記課題に鑑みて、放射線を電気信号に変換する複数の変換素子と、前記複数の変換素子で得られた電気信号を読み出すための信号線と、前記複数の変換素子と前記信号線との間に接続されている複数のスイッチ素子と、前記複数のスイッチ素子の制御端子に接続されている複数の駆動線と、前記複数の駆動線のそれぞれに、スイッチ素子をオンにするためのオン信号又はスイッチ素子をオフにするためのオフ信号を供給する駆動回路と、を備え、前記複数の変換素子は、第１変換素子と第２変換素子と第３変換素子とを含み、前記複数の駆動線は、第１駆動線と第２駆動線とを含み、前記第１変換素子と前記信号線との間は、前記第１駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、前記第２変換素子と前記信号線との間は、前記第２駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、前記第３変換素子と前記信号線との間は、前記第１駆動線に接続されたスイッチ素子及び前記第２駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、前記駆動回路は、前記第１駆動線にオン信号を供給し前記第２駆動線にオフ信号を供給することによって、前記第１変換素子で得られた第１電気信号を前記信号線に読み出し、前記第１電気信号を読み出した後に、前記第１駆動線にオフ信号を供給し前記第２駆動線にオン信号を供給することによって、前記第２変換素子で得られた第２電気信号を前記信号線に読み出し、前記第２電気信号を読み出した後であって、前記複数の駆動線のうち前記第１駆動線及び前記第２駆動線以外の駆動線にオン信号を供給する前に、前記第１駆動線と前記第２駆動線とにオン信号を供給することによって、前記第３変換素子で得られた第３電気信号を前記信号線に読み出すように構成されることを特徴とする放射線撮像装置が提供される。

上記手段により、画素アレイと周辺回路との間のコンタクト数を低減しつつ、画質の低下を抑制できる。

本発明の実施形態の放射線撮像システムの構成例を説明する図。 本発明の実施形態の放射線撮像装置の構成例を説明する図。 本発明の実施形態の画素の断面構造例を説明する図。 本発明の実施形態の放射線撮像システムの動作例を説明する図。 本発明の実施形態の駆動回路の構成例を説明する図。 本発明の実施形態の駆動回路の動作例を説明する図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

＜第１実施形態＞
図１は、本発明の第１実施形態の放射線撮像システム１００の構成例を示す。放射線撮像システム１００は、放射線で形成される光学像を電気的に撮像し、電気的な放射線画像を得るように構成されている。放射線は、典型的にはＸ線であるが、α線、β線、γ線などであってもよい。放射線撮像システム１００は、例えば、放射線撮像装置１１０、コンピュータ１２０、曝射制御装置１３０及び放射線源１４０を備える。

放射線源１４０は、曝射制御装置１３０からの曝射指令（放射指令）に従って放射線の照射を開始する。放射線源１４０から照射された放射線は、被写体１５０を通って放射線撮像装置１１０に入射する。放射線源１４０はまた、曝射制御装置１３０からの停止指令に従って放射線の照射を停止する。

放射線撮像装置１１０は、放射線検出パネル１１１と、制御回路１１２とを含む。放射線検出パネル１１１は、放射線撮像装置１１０に入射した放射線に応じた放射線画像データを生成し、コンピュータ１２０へ送信する。放射線画像データとは、放射線画像を表すデータである。制御回路１１２は、放射線検出パネル１１１の動作を制御する。例えば、制御回路１１２は、放射線検出パネル１１１から得られる信号に基づいて、放射線源１４０からの放射線の照射を停止させるための停止信号を生成する。停止信号は、曝射制御装置１３０に供給される。曝射制御装置１３０は、停止信号に応答して、放射線源１４０に対して停止指令を送る。制御回路１１２は、例えば、ＦＰＧＡ（Field Programmable Gate Array）などのＰＬＤ（Programmable Logic Device）又はＡＳＩＣ（Application Specific Integrated Circuit）のような専用回路で構成されてもよい。これに代えて、制御回路１１２は、プロセッサのような汎用処理回路とメモリのような記憶回路との組み合わせによって構成されてもよい。この場合に、記憶回路に格納されたプログラムを汎用処理回路が実行することによって、制御回路１１２の機能が実現されてもよい。

コンピュータ１２０は、放射線撮像装置１１０および曝射制御装置１３０を制御する制御部と、放射線撮像装置１１０から放射線画像データを受信する受信部と、放射線撮像装置１１０によって得られた信号（放射線画像データ）を処理する信号処理部とを有する。制御部、受信部及び信号処理部はそれぞれ、制御回路１１２と同様に、専用回路によって構成されてもよいし、汎用処理回路と記憶回路との組み合わせによって構成されてもよい。一例において、曝射制御装置１３０は、曝射スイッチを有し、ユーザによって曝射スイッチがオンされると、曝射指令を放射線源１４０に送るとともに、放射線の照射開始を示す開始通知をコンピュータ１２０に送る。開始通知を受けたコンピュータ１２０は、開始通知に応答して、放射線の照射開始を放射線撮像装置１１０の制御回路１１２に通知する。

図２は、放射線検出パネル１１１の構成例を示す。放射線検出パネル１１１は、例えば、画素アレイ２００、駆動回路２１０、読出し回路２２０、バッファ回路２３０及びＡＤ変換器２４０を備える。駆動回路２１０及び読出し回路２２０は、画素アレイ２００の周辺回路として機能する。画素アレイ２００は、例えば、アレイ状に配された複数の画素２０１と、複数の駆動線Ｖｇ１〜Ｖｇ５と、複数の信号線Ｓｉｇ１〜Ｓｉｇ２と、バイアス線Ｂｓとによって構成される。図２では、説明のために、画素アレイ２００は、４行×４列の画素２０１で構成されている。しかし、実際には、より多くの画素２０１が配されうる。一例において、放射線検出パネル１１１は、１７インチの寸法を有し、約３０００行×約３０００列の画素２０１を有する。各画素２０１は、変換素子とスイッチ素子とによって構成される。

画素アレイ２００は、複数の変換素子Ｃ１１〜Ｃ４４と、複数のスイッチ素子Ｓ１１〜Ｓ４４とを含む。以下の説明において、変換素子Ｃ１１〜Ｃ４４を総称して変換素子Ｃと表す。変換素子Ｃに関する説明は、変換素子Ｃ１１〜Ｃ４４のそれぞれに当てはまる。同様に、スイッチ素子Ｓ１１〜Ｓ４４、駆動線Ｖｇ１〜Ｖｇ５及び信号線Ｓｉｇ１〜Ｓｉｇ２を総称して、それぞれスイッチ素子Ｓ、駆動線Ｖｇ及び信号線Ｓｉｇと表す。画素アレイ２００の各行を図面の上側から順に１行目から４行目と呼び、画素アレイ２００の各列を図面の左側から順に１列目から４列目と呼ぶ。各画素２０１は、１つの変換素子Ｃと１つのスイッチ素子Ｓとの組み合わせによって構成される。例えば、１行目かつ２列目にある画素２０１は、変換素子Ｃ１２とスイッチ素子Ｓ１２との組み合わせによって構成される。

各画素２０１において、変換素子Ｃは入射した放射線を電気信号（例えば、電荷）に変換し、スイッチ素子Ｓは、変換素子Ｃと、この変換素子Ｃに対応する信号線Ｓｉｇとの間に接続されている。例えば、複数の変換素子Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２と信号線Ｓｉｇ１との間にスイッチ素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２が接続されている。スイッチ素子Ｓがオンになると、変換素子Ｃと信号線Ｓｉｇとの間が導通状態となり、変換素子Ｃで得られた電気信号（例えば、変換素子Ｃに蓄積された電荷）が信号線Ｓｉｇに転送される。変換素子Ｃは、例えば、ガラス基板等の絶縁性基板上に配置されアモルファスシリコンを主材料とするＭＩＳ型フォトダイオードであってもよい。これに代えて、変換素子Ｃは、ＰＩＮ型フォトダイオードであってもよい。変換素子Ｃは、放射線を直接に電荷に変換する直接型として構成されてもよいし、放射線を光に変換した後に、この光を検出する間接型として構成されてもよい。間接型では、シンチレータが複数の画素２０１によって共有されてもよい。

スイッチ素子Ｓは、例えば、制御端子（ゲート）と２つの主端子（ソース、ドレイン）とを有する薄膜トランジスタ（ＴＦＴ）などのトランジスタで構成される。変換素子Ｃは、２つの主電極を有し、変換素子Ｃの一方の主電極は、スイッチ素子Ｓの２つの主端子のうちの一方に接続され、変換素子の他方の主電極は、共通のバイアス線Ｂｓを介してバイアス電源Ｖｓに接続されている。バイアス電源Ｖｓは、バイアス電圧を生成する。

１行目かつ偶数列目の画素２０１のスイッチ素子Ｓの制御端子は駆動線Ｖｇ１に接続され、１行目かつ奇数列目の画素２０１のスイッチ素子Ｓの制御端子は駆動線Ｖｇ２に接続されている。２行目かつ偶数列目の画素２０１のスイッチ素子Ｓの制御端子は駆動線Ｖｇ２に接続され、２行目かつ奇数列目の画素２０１のスイッチ素子Ｓの制御端子は駆動線Ｖｇ３に接続されている。３行目、４行目についても同様である。また、１列目の画素２０１のスイッチ素子Ｓの一方の主端子は同じ画素２０１の変換素子Ｃに接続され、他方の主端子は２列目の画素２０１の変換素子Ｃに接続されている。すなわち、１列目の画素２０１のスイッチ素子Ｓは、２列目の画素２０１のスイッチ素子Ｓを介して信号線Ｓｉｇに接続されている。２列目の画素２０１のスイッチ素子Ｓの一方の主端子は同じ画素２０１の変換素子Ｃに接続され、他方の主端子は信号線Ｓｉｇに接続されている。すなわち、２列目の画素２０１のスイッチ素子Ｓは、同じ画素の変換素子Ｃと信号線Ｓｉｇとの間に接続されている。３列目、４列目についても同様である。

例えば、変換素子Ｃ１２と信号線Ｓｉｇ１との間にスイッチ素子Ｓ１２が接続されている。変換素子Ｃ１１と信号線Ｓｉｇ１との間にスイッチ素子Ｓ１１、Ｓ１２が直列に接続されている。スイッチ素子Ｓ１１は、スイッチ素子Ｓ１２を介して信号線Ｓｉｇ１に接続されている。変換素子Ｃ２２と信号線Ｓｉｇ１との間にスイッチ素子Ｓ２２が接続されている。変換素子Ｃ１２と変換素子Ｃ２２とは、信号線Ｓｉｇ１が延びる方向に沿って並んでいる。変換素子Ｃ１１と変換素子Ｃ１２とは、駆動線Ｖｇ１が延びる方向に沿って並んでいる。

このような接続形態では、信号線Ｓｉｇの本数が画素アレイ２００の列数の半分で済む。また、駆動線Ｖｇの本数は、画素アレイ２００の行数よりも１本多いだけである。そのため、画素行ごとに駆動線を有し、画素列ごとに信号線を有する放射線検出パネルと比較して、画素アレイ２００と周辺回路（駆動回路２１０と読出し回路２２０）との間のコンタクト数（駆動線Ｖｇと信号線Ｓｉｇとの合計本数）が低減される。その結果、周辺回路の構成が簡略化される。

３つの変換素子Ｃ１１、Ｃ１２、Ｃ２２に着目して、これらと信号線Ｓｉｇ１との間が導通状態になるための条件を説明する。変換素子Ｃ１２と信号線Ｓｉｇ１との間は、駆動線Ｖｇ１に接続されたスイッチ素子Ｓ１２がオンの場合に導通状態であり、駆動線Ｖｇ１に接続されたスイッチ素子Ｓ１２がオフの場合に非導通状態である。変換素子Ｃ２２と信号線Ｓｉｇ１との間は、駆動線Ｖｇ２に接続されたスイッチ素子Ｓ２２がオンの場合に導通状態であり、駆動線Ｖｇ２に接続されたスイッチ素子Ｓ１２がオフの場合に非導通状態である。変換素子Ｃ１１と信号線Ｓｉｇ１との間は、駆動線Ｖｇ１に接続されたスイッチ素子Ｓ１２及び駆動線Ｖｇ２に接続されたスイッチ素子Ｓ１１がオンの場合に導通状態であり、これらの少なくとも一方がオフの場合に非導通状態である。

駆動回路２１０は、制御回路１１２から供給される制御信号に従って、駆動線Ｖｇを通じて各画素２０１のスイッチ素子Ｓの制御端子に駆動信号を供給する。制御信号は、スイッチ素子Ｓをオンにするためのオン信号（以下の説明ではハイレベルの電圧）と、スイッチ素子Ｓをオフにするためのオフ信号（以下の説明ではローレベルの電圧）とを含む。駆動回路２１０は、例えばシフトレジスタを含み、このシフトレジスタは、制御回路１１２から供給される制御信号（例えば、クロック信号）に従ってシフト動作を行う。駆動回路２１０の動作例については後述する。

読出し回路２２０は、変換素子Ｃで得られ、信号線Ｓｉｇに現れた電気信号を増幅して読み出す。読出し回路２２０は、１本の信号線Ｓｉｇごとに１つの増幅回路２２１を含む。図２の例では画素アレイ２００が２本の信号線Ｓｉｇを有するので、読出し回路２２０は２つの増幅回路２２１を含む。各列増幅部ＣＡは、例えば、積分増幅器２２２、可変増幅器２２３、スイッチ素子２２４、容量２２５及びバッファ回路２２６を含む。スイッチ素子２２４及び容量２２５はサンプルホールド回路を構成する。積分増幅器２２２は、例えば、演算増幅器と、この演算増幅器の反転入力端子と出力端子との間に並列に接続された積分容量及びリセットスイッチとを含む。演算増幅器の非反転入力端子には、基準電源Ｖｒｅｆから基準電圧が供給される。制御回路１１２から供給される制御信号ＲＣ（リセットパルス）に応じてリセットスイッチがオンになると、積分容量がリセットされるとともに信号線Ｓｉｇの電位が基準電位にリセットされる。

可変増幅器２２３は、積分増幅器２２２からの信号を、設定された増幅率で増幅する。サンプルホールド回路は、可変増幅器２２３からの信号をサンプルホールドする。サンプルホールド回路を構成するスイッチ素子２２４のオンオフは、制御回路１１２から供給される制御信号ＳＨによって制御される。バッファ回路２２６は、サンプルホールド回路からの信号をバッファリング（インピーダンス変換）して出力する。

読出し回路２２０はまた、複数の増幅回路２２１からの信号を所定の順序で選択して出力するマルチプレクサ２２７を含む。マルチプレクサ２２７は、例えば、シフトレジスタを含み、このシフトレジスタは、制御回路１１２から供給される制御信号（例えば、クロック信号）に従ってシフト動作を行う。このシフト動作によって、複数の増幅回路２２１からの１つの信号が選択される。

バッファ回路２３０は、マルチプレクサ２２７から出力される信号をバッファリング（インピーダンス変換）する。ＡＤ変換器２４０は、バッファ回路２３０から出力されるアナログ信号をデジタル信号に変換する。ＡＤ変換器２４０の出力、即ち、放射線画像データは、コンピュータ１２０に送信される。

図３は、１つの画素２０１の断面構造の一例を模式的に示す。画素２０１は、ガラス基板等の絶縁性基板３０１の上に形成される。画素２０１は、絶縁性基板３０１の上に、導電層３０２、絶縁層３０３、半導体層３０４、不純物半導体層３０５及び導電層３０６を有する。導電層３０２は、スイッチ素子Ｓを構成するトランジスタ（例えばＴＦＴ）のゲートを構成する。絶縁層３０３は、導電層３０２を覆うように配置される。半導体層３０４は、導電層３０２のうちゲートを構成する部分の上に絶縁層３０３を介して配置されている。不純物半導体層３０５は、スイッチ素子Ｓを構成するトランジスタの２つの主端子（ソース、ドレイン）を構成するように半導体層３０４の上に配置されている。導電層３０６は、スイッチ素子Ｓを構成するトランジスタの２つの主端子（ソース、ドレイン）にそれぞれ接続された配線パターンを構成している。導電層３０６の一部は信号線Ｓｉｇを構成し、他の一部は変換素子Ｃとのスイッチ素子Ｓとを接続するための配線パターンを構成している。

画素２０１は、絶縁層３０３及び導電層３０６を覆う層間絶縁膜３０７を更に有する。層間絶縁膜３０７には、導電層３０６（スイッチ素子Ｓ）と接続するためのコンタクトプラグ３０８が設けられている。画素２０１は、層間絶縁膜３０７の上に、導電層３０９、絶縁層３１０、半導体層３１１、不純物半導体層３１２、導電層３１３、保護層３１４、接着層３１５及びシンチレータ層３１６をこの順に更に有する。これらの層によって、間接型の変換素子Ｃが構成される。導電層３０９及び導電層３１３は、変換素子Ｃを構成する光電変換素子の下部電極及び上部電極をそれぞれ構成する。導電層３１３は、例えば、透明材料で構成される。導電層３０９、絶縁層３１０、半導体層３１１、不純物半導体層３１２及び導電層３１３は、光電変換素子としてのＭＩＳ型センサを構成している。不純物半導体層３１２は、例えば、ｎ型の不純物半導体層で形成される。シンチレータ層３１６は、例えば、ガドリニウム系の材料、または、ＣｓＩ（ヨウ化セシウム）の材料で構成され、放射線を光に変換する。

上述の例にかえて、変換素子Ｃは、入射した放射線を直接に電気信号（電荷）に変換する直接型の変換素子として構成されてもよい。直接型の変換素子Ｃとして、例えば、アモルファスセレン、ガリウム砒素、ガリウムリン、ヨウ化鉛、ヨウ化水銀、ＣｄＴｅ、ＣｄＺｎＴｅ等を主材料とする変換素子がある。変換素子Ｃは、ＭＩＳ型に限定されず、例えば、ｐｎ型やＰＩＮ型のフォトダイオードでもよい。

図３に示された例では、画素アレイ２００が形成された面に対する正投影（平面視）において、複数の信号線Ｓｉｇのそれぞれが変換素子Ｃの一部と重なっている。このような構成は、各画素２０１の変換素子Ｃの面積を大きく点で有利であるが、一方で、信号線Ｓｉｇと変換素子Ｃとの間の容量結合が大きくなるという点で不利である。変換素子Ｃに放射線が入射し、変換素子Ｃに電荷が蓄積されて導電層３０９（下部電極）の電位が変化した場合に、信号線Ｓｉｇと変換素子Ｃとの間の容量結合によって信号線Ｓｉｇの電位も変化する。

図４を参照しながら放射線撮像システム１００の動作例を説明する。放射線撮像システム１００の動作は、コンピュータ１２０によって制御される。放射線撮像装置１１０の動作は、コンピュータ１２０による制御の下で、制御回路１１２によって制御される。図４に示される動作は、例えば、放射線撮像システム１００のユーザが指示することによって開始される。

図４の「動作」は、放射線撮像システム１００の動作を示す。放射線撮像システム１００の動作は、待機シーケンス、放射線画像取得シーケンス及びオフセット画像取得シーケンスを含む。待機シーケンスは、放射線の照射開始を待機している間に行われる一連の動作である。放射線画像取得シーケンスは、放射線画像を取得するための一連の動作である。オフセット画像取得シーケンスは、オフセット画像を取得するための一連の動作である。オフセット画像とは、放射線撮像装置１１０に放射線が照射されていない状態で各画素２０１から得られた信号によって形成される画像のことである。図４の「放射線」は、放射線の照射の有無を示す。ローレベルは放射線が照射されていないことを示し、ハイレベルは放射線が照射されていることを示す。図４の「Ｖｇ１」〜「Ｖｇ５」は、駆動回路２１０から各駆動線Ｖｇ１〜Ｖｇ５に供給される駆動信号のレベルを示す。ローレベル（オフ信号）の駆動信号が供給された駆動線Ｖｇに接続されたスイッチ素子Ｓはオフであり、ハイレベル（オン信号）の駆動信号が供給された駆動線Ｖｇに接続されたスイッチ素子Ｓはオンである。図４の「Ｓｉｇ１」、「Ｓｉｇ２」は、各信号線Ｓｉｇ１、Ｓｉｇ２を通じて信号が読み出されているか否かと、読出し対象の変換素子Ｃとを示す。ローレベルは信号が読み出されていないことを示し、ハイレベルは信号が読み出されていることを示す。また、ハイレベルの場合に、読出し対象の変換素子Ｃの符号を示す。

待機シーケンス中に、放射線撮像装置１１０は、リセット動作を繰り返す。リセット動作とは、各画素２０１の変換素子Ｃに蓄積されている暗電荷をリセットする動作のことである。暗電荷とは、変換素子Ｃに放射線が入射していないのにもかかわらず発生する電荷のことである。１行目の画素２０１から最終行（４行目）の画素２０１まで順に変換素子Ｃのリセットを行うことを１回のリセット動作と呼ぶ。放射線撮像装置１１０は、このリセット動作を繰り返し行う。リセット動作の実行中に、制御回路１１２は、積分増幅器２２２のリセットスイッチにアクティブレベルのリセットパルスを供給する。これによって、信号線Ｓｉｇが基準電位にリセットされる。１回のリセット動作で、駆動回路２１０は、１行目の画素２０１をリセットするために、駆動線Ｖｇ１、Ｖｇ２にオン信号を供給する。これによって、変換素子Ｃ１１と信号線Ｓｉｇ１との間が導通状態になるととともに、変換素子Ｃ１２と信号線Ｓｉｇ１との間が導通状態になる。変換素子Ｃ１３、Ｃ１４についても同様である。続いて、駆動回路２１０は、２行目の画素２０１をリセットするために、駆動線Ｖｇ２、Ｖｇ３にオン信号を供給する。以下同様にして、駆動回路２１０は、４行目の画素２０１までリセットする。

制御回路１１２は、例えば、曝射制御装置１３０からコンピュータ１２０を介して供給される開始通知に基づいて、放射線源１４０からの放射線の照射が開始されることを認識し、待機シーケンスから放射線画像取得シーケンスに移行する。これに代えて、放射線撮像装置１１０は、画素アレイ２００のバイアス線Ｂｓ又は信号線Ｓｉｇ等を流れる電流を検出する検出回路を有してもよく、この検出回路の出力に基づいて放射線源１４０からの放射線の照射の開始を認識してもよい。

放射線画像取得シーケンスは、蓄積動作と読出し動作とを含む。蓄積動作で、駆動回路２１０は、所定の時間、各駆動線Ｖｇ１〜Ｖｇ５にオフ信号を供給する。これによって、各変換素子Ｃに入射した放射線に応じた電荷が変換素子Ｃに蓄積される。続いて、読出し動作で、制御回路１１２は、各変換素子Ｃに蓄積された電荷（電気信号）を読み出す。

従来技術で、読出し動作は２回の部分読出し動作に分けて行われていた。具体的に、制御回路１１２は、１回目の部分読出し動作で偶数画素列の変換素子Ｃから電荷を読み出す。制御回路１１２は、偶数画素列の読み出し動作終了後、２回目の部分読出し動作で奇数画素列の変換素子Ｃから電荷を読み出す。そのため、偶数画素列と奇数画素列との間で、リセットしてからの経過時間が、１回の部分読み出し分の所要時間だけ異なる。その結果、暗電流の蓄積時間差により、画像に縦シマ模様が発生してしまう。本実施形態では、偶数画素列の読み出しと奇数画素列の読み出しとを交互に行うことによって、暗電流の蓄積時間差を低減し、それによって画質の低下を抑制する。

以下、読出し動作について詳細に説明する。以下では、信号線Ｓｉｇ１を通じて読み出される電荷について主に説明するが信号線Ｓｉｇ２を通じて読み出される電荷についても同様である。まず、駆動回路２１０は、駆動線Ｖｇ１のみにオン信号を供給する。これにより、スイッチ素子Ｓ１２がオンとなり、変換素子Ｃ１２と信号線Ｓｉｇ１との間が導通状態になるので、変換素子Ｃ１２で得られた電荷が信号線Ｓｉｇ１に読み出される。一方、駆動線Ｖｇ２にオフ信号が供給されているで、スイッチ素子Ｓ１１はオフのままであり、変換素子Ｃ１１と信号線Ｓｉｇ１との間は非導通状態である。したがって、変換素子Ｃ１１で得られた電荷はこの時点で信号線Ｓｉｇ１に読み出されない。

変換素子Ｃ１２で得られた電荷が読み出された後に、駆動回路２１０は、駆動線Ｖｇ２のみにオン信号を供給する。これにより、スイッチ素子Ｓ２２がオンとなり、変換素子Ｃ２２と信号線Ｓｉｇ１との間が導通状態になるので、変換素子Ｃ２２で得られた電荷が信号線Ｓｉｇ１に読み出される。また、スイッチ素子Ｓ１１もオンとなるので、変換素子Ｃ１１と変換素子Ｃ１２との間がスイッチ素子Ｓ１１を通じて導通状態になる。そのため、変換素子Ｃ１１で得られた電荷の一部が変換素子Ｃ１２に転送される。一方、駆動線Ｖｇ１にオフ信号が供給されているので、スイッチ素子Ｓ１２はオフであり、変換素子Ｃ１１と信号線Ｓｉｇ１との間は非導通状態である。したがって、変換素子Ｃ１１で得られた電荷はこの時点で信号線Ｓｉｇ１に読み出されない。

変換素子Ｃ２２で得られた電荷が読み出された後に、駆動回路２１０は、駆動線Ｖｇ１と駆動線Ｖｇ２との両方にオン信号を供給する。これにより、スイッチ素子Ｓ１１及びスイッチ素子Ｓ１２がオンとなり、変換素子Ｃ１１と信号線Ｓｉｇ１との間が導通状態になるので、変換素子Ｃ１１で得られた電荷が信号線Ｓｉｇ１に読み出される。また、駆動線Ｖｇ２にオン信号が供給されているため、スイッチ素子Ｓ２２もオンとなり、変換素子Ｃ２２と信号線Ｓｉｇ１との間が導通状態になる。しかし、変換素子Ｃ２２で得られた電荷は既に読み出し終わっているため、変換素子Ｃ２２で得られた電荷はこの時点で信号線Ｓｉｇ１に読み出されない。以降、駆動回路２１０は、すべての変換素子Ｃで得られた電荷が読み出されるまで同様にして駆動線Ｖｇにオン信号又はオフ信号を供給する。

以下、駆動回路２１０の読出し動作を一般的に説明する。複数の駆動線Ｖｇの本数をｋとする。また、画素アレイ２００の一方の側からｉ番目（１≦ｉ≦ｋ）にある駆動線Ｖｇを駆動線Ｖｇ（ｉ）と呼ぶ。まず、駆動回路２１０は、駆動線Ｖｇ（１）にオン信号を供給し、この駆動線以外の駆動線にオフ信号を供給する。続いて、駆動回路２１０は、駆動線Ｖｇ（ｉ＋１）にオン信号を供給し、その後に駆動線Ｖｇ（ｉ）と駆動線Ｖｇ（ｉ＋１）とにオン信号を供給する動作を、ｉ＝１からｉ＝ｋ−２まで順に行う。この反復において、駆動回路２１０は、駆動線Ｖｇ（ｉ＋１）にオン信号を供給している間に、他の駆動線にオフ信号を供給し、駆動線Ｖｇ（ｉ）及び駆動線Ｖｇ（ｉ＋１）にオン信号を供給している間に、他の駆動線にオフ信号を供給する。最後に、駆動回路２１０は、駆動線Ｖｇ（ｋ−１）と駆動線Ｖｇ（ｋ）とにオン信号を供給し、他の駆動線以外の駆動線にオフ信号を供給する。

このような動作方法において、駆動回路２１０は、例えば変換素子Ｃ２２から電荷を読み出した後であって、駆動線Ｖｔ１及び駆動線Ｖｇ２以外の駆動線にオン信号を供給する前に、駆動線Ｖｇ１と駆動線Ｖｇ２とにオン信号を供給する。これによって、駆動回路２１０は、変換素子Ｃ１１で得られた電荷を信号線Ｓｉｇ１に読み出す。言い換えると、駆動回路２１０は、３行目の画素行に含まれる変換素子Ｃで得られた電荷を信号線Ｓｉｇ１に読み出す前に、１行目の画素行に含まれるすべての変換素子Ｃで得られた電荷を信号線Ｓｉｇ１に読み出し終わる。一般に、駆動回路２１０は、ｉ＋２行目の画素行に含まれる変換素子Ｃで得られた電荷を信号線Ｓｉｇ１に読み出す前に、ｉ行目までの画素行に含まれるすべての変換素子Ｃで得られた電荷を信号線Ｓｉｇ１に読み出し終わる（ただし、１≦ｉ≦画素行の総数）。これによって、偶数画素列と奇数画素列との間でのリセットからの経過時間の差が低下する。それによって、従来技術と比較して、画質の低下を抑制できる。

変換素子Ｃ１２からの電荷は１つのスイッチ素子Ｓ１２を介して読み出されるのに対して、変換素子Ｃ１１からの電荷は、２つの素子Ｓ１１、Ｓ１２を介して読み出される。そのため、駆動回路２１０は、変換素子Ｃ１１から電荷を読み出すために駆動線Ｖｇ１と駆動線Ｖｇ２とにオン信号を供給する時間を、変換素子Ｃ１２から電荷を読み出すために駆動線Ｖｇ１にオン信号を供給する時間よりも長くしてもよい。

図５及び図６を参照して、駆動回路２１０の具体的な構成例及び駆動例について説明する。駆動回路２１０は、複数のゲートドライバ５００を有する。複数のゲートドライバ５００のそれぞれは、３つの出力イネーブル端子５０１〜５０３、データ入力端子５０４、シフトクロック端子５０５、データ出力端子５０６、を有する。データ入力端子５０４は、シフトレジスタの動作を開始するためのスタート信号を受信する端子である。データ出力端子５０６は、次のゲートドライバ５００にデータを引き継ぐためにデータを出力する端子である。また、シフトクロック端子５０５は、データ入力端子５０４から入力された信号を取り込み、駆動線を順次走査するためのクロック信号である。

このようなゲートドライバ５００は、ＲＧＢの３色を使用する液晶テレビなどにも使用されるため、３系統の出力イネーブル端子５０１〜５０３を有する。それぞれのゲートドライバ５００の出力イネーブル端子５０１、５０２及び５０３に、制御回路１１２から制御信号ＸＯＥ１＿ＩＮ、ＸＯＥ２＿ＩＮ及びＸＯＥ３＿ＩＮが供給される。図５のゲートドライバ５００は、駆動線Ｖｇ１〜Ｖｇ５へ信号を供給する５ｃｈの端子を有する。出力イネーブル端子５０１〜５０３は、駆動線Ｖｇに対して３ｃｈ周期に対応する。具体的に、出力イネーブル端子５０１（ＸＯＥ１）は、駆動線Ｖｇ１とＶｇ４とに対応する。出力イネーブル端子５０２（ＸＯＥ２）は、駆動線Ｖｇ２とＶｇ５とに対応する。出力イネーブル端子５０３（ＸＯＥ３）は、駆動線Ｖｇ３に対応する。

図５の上から１番目のゲートドライバ５００は、制御回路１１２からの制御信号ＸＯＥ１＿ＩＮを出力イネーブル端子５０１（ＸＯＥ１）へ入力する。また、このゲートドライバ５００は、制御信号ＸＯＥ２＿ＩＮを出力イネーブル端子５０２（ＸＯＥ２）へ入力し、制御信号ＸＯＥ３＿ＩＮを出力イネーブル端子５０３（ＸＯＥ３）へ入力する。図５の上から２番目のゲートドライバ５００は、制御回路１１２からの制御信号ＸＯＥ１＿ＩＮを出力イネーブル端子５０２（ＸＯＥ２）へ入力する。また、このゲートドライバ５００は、制御信号ＸＯＥ２＿ＩＮを出力イネーブル端子５０３（ＸＯＥ３）へ入力し、制御信号ＸＯＥ３＿ＩＮを出力イネーブル端子５０１（ＸＯＥ１）へ入力する。

ゲートドライバ５００を複数使用する場合に、ゲートドライバ５００間で制御信号ＸＯＥ１＿ＩＮ〜ＸＯＥ３＿ＩＮの連続性を保つように、図５の上から１番目のゲートドライバと２番目のゲートドライバとで出力イネーブル端子５０１〜５０３の接続を変更する。駆動線Ｖｇ５は、出力イネーブル端子５０２（ＸＯＥ２）に対応しているが、駆動線Ｖｇ６は、出力イネーブル端子５０１（ＸＯＥ１）に対応している。しかし、ゲートドライバ５００を走査する際、制御信号は、ＸＯＥ１＿ＩＮ、ＸＯＥ２＿ＩＮ、ＸＯＥ３＿ＩＮ、ＸＯＥ１＿ＩＮ、・・・の順に出力し続けないと途中で動作を切り替えなくてはいけなくなる。そのため、図５の上から２番目のゲートドライバ５００は、出力イネーブル端子５０１（ＸＯＥ１）に制御信号ＸＯＥ３＿ＩＮを接続している。

次に、図６を用いて、駆動動作の説明をする。図５の上から１番目のゲートドライバ５００に、制御回路１１２からデータ入力端子５０４にＤＡＴＡ＿ＩＮ信号を入力し、さらにシフトクロック端子５０５にシフトクロック信号ＣＰＶを２回入力する。この動作により、１番目のゲートドライバ５００のＶｇ１及びＶｇ２が選択される。この状態で、出力イネーブル信号ＸＯＥ１＿ＩＮを入力することにより、駆動線Ｖｇ１にオン信号が供給される。次に、出力イネーブル信号ＸＯＥ２＿ＩＮを入力することにより、駆動線Ｖｇ２にオン信号が供給される。さらに、出力イネーブル信号ＸＯＥ１＿ＩＮとＸＯＥ２＿ＩＮを同時にオンすることにより、駆動線Ｖｇ１とＶｇ２とに同時にオン信号が供給される。

次に、シフトクロック信号ＣＰＶを１回入力すると、今度は、１番目のゲートドライバ５００のＶｇ２及びＶｇ３が選択される。この状態で、出力イネーブル信号ＸＯＥ３＿ＩＮを入力することにより、駆動線Ｖｇ３にオン信号が供給される。次に、出力イネーブル信号ＸＯＥ２＿ＩＮとＸＯＥ３＿ＩＮを同時にオンすることにより、駆動線Ｖｇ２とＶｇ３とに同時にオン信号が供給される。このようにシフトクロック信号ＣＰＶを１回入力し、出力イネーブル信号ＸＯＥ１＿ＩＮ〜ＸＯＥ３＿ＩＮを交互に入力することにより、ｎ行目の駆動線のオン、そして、ｎ行目とｎ−１行目との同時オンを実現することができる。それによって、図４の駆動を実現できる。

放射線撮像装置１１０は、放射線画像取得シーケンスによって得られた各変換素子Ｃの電荷をマルチプレクサ２２７、バッファ回路２３０及びＡＤ変換器２４０を通してデジタル信号としてコンピュータ１２０に送信する。各画素２０１のデータを合成することによって、放射線画像が得られる。

次にオフセット画像取得シーケンスについて説明する。放射線画像取得シーケンスは、リセット動作と、蓄積動作と読出し動作とを含む。制御回路１１２はまず待機シーケンスと同じリセット動作を１回行う。これによって、画素アレイ２００の状態が放射線画像取得シーケンスの開始前と同様の状態になる。その後、制御回路１１２は、放射線画像取得シーケンスと同じ蓄積動作及び読出し動作を行うことによって、オフセット画像を取得する。オフセット画像も放射線画像と同様に放射線撮像装置１１０からコンピュータ１２０へ送信される。放射線画像からオフセット画像を減算することによって、放射線の照射中に変換素子Ｃで発生した暗電荷によるオフセット成分が放射線画像から除去される。

上述の読出し動作において、各画素２０１の感度が変化する場合がある。例えば、駆動線Ｖｇ２にオン信号が供給されると、スイッチ素子Ｓ１１、Ｓ２２がオンになる。この場合に、変換素子Ｃ１１で得られた電荷の一部が変換素子Ｃ１２に転送されるので、スイッチ素子Ｓ１２のソース・ドレイン間容量により、信号線Ｓｉｇ１の電位が変化する。その結果として、信号線Ｓｉｇ１で読み出される信号量は、変換素子Ｃ２２で得られた信号量よりも多くなる。

また、例えば変換素子Ｃ１１で得られた電荷は、２つのスイッチ素子Ｓ１１、Ｓ１２を通じて信号線Ｓｉｇ１に転送される。そのため、変換素子Ｃ１１で得られた電荷の一部が転送されずに残ってしまい、変換素子Ｃ１１を含む画素２０１の感度が低下する可能性がある。

上述のような画素２０１の感度の変化を低減するために、放射線撮像装置１１０は、被写体が無い状態で撮影した画像で、被写体がある状態で撮影した画像を除算し、ゲイン補正を掛けることで補正してもよい。これにかえて、放射線撮像装置１１０は、駆動線Ｖｇを１行だけオンにした状態で駆動した場合の信号と駆動線Ｖｇを２行だけオンにした状態で駆動した場合の信号との感度比を予め算出しておき、この感度比を用いて画素値を補正してもよい。さらに、奇数列の画素２０１の変換素子Ｃと偶数列の画素２０１の変換素子Ｃとが互いに異なる開口率を有してもよい。または、奇数列の画素２０１のスイッチ素子Ｓと偶数列の画素２０１のスイッチ素子とが互いに異なるオン抵抗を有してもよい。

読出し回路２２０を画素アレイ２００のどの位置に接続するかにより、画素アレイ２００内の信号線Ｓｉｇの長さが変わる。信号線Ｓｉｇは、配線長により熱雑音を発生するため、短いほど低ノイズとなる。関心領域となる画素アレイ２００の中央部の信号線Ｓｉｇの長さを短く配置することによって、関心領域のランダムノイズを低減してもよい。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００ 放射線撮像システム、１１０ 放射線撮像装置、１１２ 制御回路、２００ 画素アレイ、２０１ 画素、２１０ 駆動回路、２２０ 読出し回路

Claims (9)

1. 放射線を電気信号に変換する複数の変換素子と、
   前記複数の変換素子で得られた電気信号を読み出すための信号線と、
   前記複数の変換素子と前記信号線との間に接続されている複数のスイッチ素子と、
   前記複数のスイッチ素子の制御端子に接続されている複数の駆動線と、
   前記複数の駆動線のそれぞれに、スイッチ素子をオンにするためのオン信号又はスイッチ素子をオフにするためのオフ信号を供給する駆動回路と、
   を備え、
   前記複数の変換素子は、第１変換素子と第２変換素子と第３変換素子とを含み、
   前記複数の駆動線は、第１駆動線と第２駆動線とを含み、
   前記第１変換素子と前記信号線との間は、前記第１駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、
   前記第２変換素子と前記信号線との間は、前記第２駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、
   前記第３変換素子と前記信号線との間は、前記第１駆動線に接続されたスイッチ素子及び前記第２駆動線に接続されたスイッチ素子がオンの場合に導通状態であり、
   前記駆動回路は、
   前記第１駆動線にオン信号を供給し前記第２駆動線にオフ信号を供給することによって、前記第１変換素子で得られた第１電気信号を前記信号線に読み出し、
   前記第１電気信号を読み出した後に、前記第１駆動線にオフ信号を供給し前記第２駆動線にオン信号を供給することによって、前記第２変換素子で得られた第２電気信号を前記信号線に読み出し、
   前記第２電気信号を読み出した後であって、前記複数の駆動線のうち前記第１駆動線及び前記第２駆動線以外の駆動線にオン信号を供給する前に、前記第１駆動線と前記第２駆動線とにオン信号を供給することによって、前記第３変換素子で得られた第３電気信号を前記信号線に読み出すように構成される
   ことを特徴とする放射線撮像装置。
2. 前記駆動回路は、前記複数の駆動線の本数をｋとして、
   （ｉ＋１）番目の駆動線にオン信号を供給し、その後にｉ番目の駆動線と（ｉ＋１）番目の駆動線とにオン信号を供給する動作を、ｉ＝１からｉ＝ｋ−２まで順に行うように構成される
   ことを特徴とする請求項１記載の放射線撮像装置。
3. 前記第３電気信号を読み出すために前記第１駆動線と前記第２駆動線とにオン信号を供給する時間は、前記第１電気信号を読み出すために前記第１駆動線にオン信号を供給する時間よりも長いことを特徴とする請求項１又は２に記載の放射線撮像装置。
4. 前記駆動回路は、３つの出力イネーブル端子をそれぞれが有する複数のゲートドライバを有することを特徴とする請求項１乃至３の何れか１項に記載の放射線撮像装置。
5. 前記第３変換素子と前記信号線との間は、前記第１駆動線に接続されたスイッチ素子と前記第２駆動線に接続されたスイッチ素子との少なくとも一方がオフの場合に非導通状態であることを特徴とする請求項１乃至４の何れか１項に記載の放射線撮像装置。
6. 前記複数のスイッチ素子は、前記第１変換素子と前記信号線との間に接続されている第１スイッチ素子と、前記第３変換素子と前記信号線との間に接続されている第２スイッチ素子とを含み、
   前記第１スイッチ素子の制御端子は前記第１駆動線に接続されており、
   前記第２スイッチ素子の制御端子は前記第２駆動線に接続されている
   ことを特徴とする請求項１乃至５の何れか１項に記載の放射線撮像装置。
7. 前記第２スイッチ素子は、前記第１スイッチ素子を介して前記信号線に接続されていることを特徴とする請求項６に記載の放射線撮像装置。
8. 前記第１変換素子と前記第３変換素子とは、前記第１駆動線が延びる方向に沿って並んでおり、
   前記第１変換素子と前記第２変換素子とは、前記信号線が延びる方向に沿って並んでいる
   ことを特徴とする請求項１乃至７の何れか１項に記載の放射線撮像装置。
9. 請求項１乃至８の何れか１項に記載の放射線撮像装置と、
   前記放射線撮像装置によって得られた信号を処理する信号処理手段と
   を備えることを特徴とする放射線撮像システム。

Images