JP2021052069A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2021052069A
JP2021052069A JP2019173470A JP2019173470A JP2021052069A JP 2021052069 A JP2021052069 A JP 2021052069A JP 2019173470 A JP2019173470 A JP 2019173470A JP 2019173470 A JP2019173470 A JP 2019173470A JP 2021052069 A JP2021052069 A JP 2021052069A
Authority
JP
Japan
Prior art keywords
film
substrate
sam
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019173470A
Other languages
English (en)
Inventor
進一 池
Chinichi Ike
進一 池
秀司 東雲
Shuji Shinonome
秀司 東雲
河野 有美子
Yumiko Kono
有美子 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019173470A priority Critical patent/JP2021052069A/ja
Priority to PCT/JP2020/035096 priority patent/WO2021060109A1/ja
Publication of JP2021052069A publication Critical patent/JP2021052069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】高密度な自己組織化単分子膜を所望の領域に選択的に形成できる技術を提供する。【解決手段】基板上へ対象膜を形成する成膜方法であって、第1領域の表面に形成された第1材料の層と、第2領域の表面に形成された前記第1材料とは異なる第2材料の層と、を有する前記基板を準備する工程と、前記基板にアンモニアを含むガスを供給する工程と、前記基板に、自己組織化膜の原料ガスを供給し、前記第1材料の層の上に自己組織化膜を形成する工程と、を含む、成膜方法が提供される。【選択図】図2

Description

本開示は、成膜方法に関する。
特許文献1には、フォトリソグラフィ技術を用いずに、基板の特定の領域に選択的に対象膜を形成する技術が開示されている。具体的には、対象膜の形成を阻害する自己組織化単分子膜(Self-Assembled Monolayer:SAM)を基板の一部の領域に形成し、基板の残りの領域に対象膜を形成する技術が開示されている。
特表2007−501902号公報
本開示は、高密度な自己組織化単分子膜を所望の領域に選択的に形成できる技術を提供する。
本開示の一の態様によれば、基板上へ対象膜を形成する成膜方法であって、第1領域の表面に形成された第1材料の層と、第2領域の表面に形成された前記第1材料とは異なる第2材料の層と、を有する前記基板を準備する工程と、前記基板にアンモニアを含むガスを供給する工程と、前記基板に、自己組織化膜の原料ガスを供給し、前記第1材料の層の上に自己組織化膜を形成する工程と、を含む、成膜方法が提供される。
一の側面によれば、高密度な自己組織化単分子膜を所望の領域に選択的に形成できる。
第1実施形態に係る成膜方法を示すフローチャートである。 図1に示す各工程での基板の状態の一例を示す断面図である。 一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。 成膜装置およびSAM形成装置として用いることができる処理装置の一例を示す断面図である。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く場合がある。以下では図中における上下の方向又は関係を用いて説明するが、普遍的な上下の方向又は関係を表すものではない。
図1は、実施形態に係る成膜方法を示すフローチャートである。図2は、図1に示す各工程での基板の状態の一例を示す断面図である。図2(A)〜図2(D)は、それぞれ、図1に示す工程S101〜S102及びS104〜S105に対応する基板10の状態を示す。
成膜方法は、図2(A)に示すように基板10を準備する工程S101を含む。準備することは、例えば、成膜装置の処理容器(チャンバ)の内部に基板10を搬入することを含む。基板10は、絶縁膜11、a−Si膜12、酸化膜12A、及び下地基板15を含む。
絶縁膜11及びa−Si膜12は、下地基板15の一方の面(図2(A)における上面)に設けられており、a−Si膜12の一方の面(図2(A)における上面)には酸化膜12Aが設けられている。図2(A)では、基板10の表面に絶縁膜11及び酸化膜12Aが露出している。
基板10は、第1領域A1及び第2領域A2を有する。ここでは、一例として、第1領域A1及び第2領域A2は平面視で隣り合っている。絶縁膜11は第1領域A1内で下地基板15の上面に設けられ、a−Si膜12は第2領域A2内で下地基板15の上面に設けられる。酸化膜12Aは、第2領域A2内でa−Si膜12の上面に設けられる。
第1領域A1の数は、図2(A)では1つであるが、複数でもよい。例えば2つの第1領域A1が第2領域A2を挟むように配置されてもよい。同様に、第2領域A2の数は、図2(A)では1つであるが、複数でもよい。例えば2つの第2領域A2が第1領域A1を挟むように配置されてもよい。
なお、図2(A)では第1領域A1及び第2領域A2のみが存在するが、第3領域がさらに存在してもよい。第3領域は、第1領域A1の導電膜11及び第2領域A2の絶縁膜12とは異なる材料の層が露出する領域である。第3領域は、第1領域A1と第2領域A2との間に配置されてもよいし、第1領域A1及び第2領域A2の外に配置されてもよい。
絶縁膜11は、第1材料の層の一例である。第1材料は、一例として、ケイ素又は炭素を含む絶縁材料である。ケイ素又を含む第1材料は、具体的には、例えば酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、酸炭化珪素、又は酸炭窒化ケイ素等である。以下、酸化ケイ素を、酸素とケイ素との組成比に関係なくSiOとも表記する。同様に、窒化ケイ素をSiNとも表記し、酸窒化ケイ素をSiONとも表記し、炭化ケイ素をSiCとも表記し、酸炭化珪素をSiOCとも表記し、酸炭窒化ケイ素をSiOCNとも表記する。
また、炭素を含む第1材料の層は、例えばカーボン膜であり、SoC(Spin on Carbon)膜、又は、下地基板15の表面に塗布されたカーボン膜等である。本実施形態では、第1材料はSiOであり、絶縁膜11はSiO膜である。
a−Si(アモルファスシリコン)膜12は、第2材料の層の一例である。a−Si膜12の表面には、酸化膜12Aが設けられている。酸化膜12Aは、一例として自然酸化によって形成されたアモルファスシリコンの酸化物である。アモルファスシリコンの酸化物は、周期的な規則構造を持たない。以下ではアモルファスシリコンの酸化物をアモルファスSiOと記す。
なお、ここでは第2材料の層がa−Si膜である形態について説明するが、第2材料の層は、例えば、シリコン層又はポリシリコン層であってもよい。シリコン層とポリシリコン層の表面にも自然酸化膜が形成される。
下地基板15は、例えばシリコンウェハ等の半導体基板である。基板10は、下地基板15と絶縁膜11との間に、下地基板15及び絶縁膜11とは異なる材料で形成される下地膜をさらに含んでいてもよい。同様に、基板10は、下地基板15とa−Si膜12との間に、下地基板15及びa−Si膜12とは異なる材料で形成される下地膜をさらに有していてもよい。
このような下地膜は、例えば、SiN層等であってもよい。SiN層等は、例えば、エッチングをストップさせるエッチストップレイヤであってもよい。
成膜方法は、酸化膜12A(図2(A)参照)としてのアモルファスSiOを除去することにより、図2(B)に示すように基板10を作製する工程S102を含む。アモルファスSiOを除去するには、例えば、次のような処理を行えばよい。
フッ化水素(HF)ガス、アンモニア(NH)ガス、及び、これらのガスを希釈する不活性ガスを含む処理ガスを基板10の表面に供給して、アモルファスSiOをHFガス及びNHガスと反応させることにより、ケイフッ化アンモニウム(ヘキサフルオロケイ酸アンモニウム)の膜を生成する。そして、基板10を支持するサセプタを加熱して、a−Si膜12上のケイフッ化アンモニウムの膜を昇華させることで除去する。これにより、酸化膜12AとしてのアモルファスSiOを除去することができる。
ここでは、このような酸化膜12Aの除去処理をCOR(Chemical Oxide Removal)処理と称す。COR処理は、プラズマを用いない化学的なプロセスとして行ってもよいし、プラズマを用いてもよい。また、HFガスの代わりに、Fガス、NFガス、CHFガス、SFガス、又はClFガス等をNHガスとともに用いてもよいし、これらのうちの2種類以上の混合ガスをNHガスとともに用いてもよい。なお、不活性ガスとしては窒素(N)、アルゴン(Ar)、ヘリウム(He)、キセノン(Xe)等のうちのいずれか1つ又は複数の含むガスを用いればよい。
シラン系のSAMは、ヒドロキシ基(OH基)に吸着する性質を有する。本実施形態では、絶縁膜11としてのSiOの表面のOH基にSAMが選択的に吸着する状態を作るために、OH基を有する酸化膜12A(アモルファスSiO)を除去している。
なお、COR処理では、絶縁膜11としてのSiOの表面をOH基で終端するとともに、酸化膜12Aが除去されたa−Si膜12の表面を水素で終端できるプロセス条件にしてもよい。
SiOの表面をOH基で終端すれば、SAMがより吸着しやすい状況になり、a−Si膜12をH終端すれば、SAMがより吸着しにくい状況になり、絶縁膜11へのSAMの吸着の選択性をより高めることができるからである。
以上のような工程S102により、酸化膜12AとしてのアモルファスSiOはa−Si膜12の表面から除去される。このため、図2(B)に示すように、絶縁膜11、a−Si膜12、及び下地基板15を含む基板10が得られる。基板10の第2領域A2の表面には、a−Si膜12が露出する。
なお、COR処理で処理容器内に供給されるNHガスはケイフッ化アンモニウムの生成に用いられるため、工程S102が終了した段階において、処理容器内にはNHガスは殆ど存在しない状態である。
また、酸化膜12Aを除去する処理は、COR処理に限られず、例えば、オクタフルオロシクロブタン(C)のプラズマを利用したドライエッチング処理によって、酸化膜12Aを除去する処理であってもよい。
また、酸化膜12Aを除去する処理は、ウェットプロセスであってもよい。例えば、希フッ酸の溶液に基板10を浸漬させることによって、基板10から酸化膜12Aを除去してもよい。
成膜方法は、基板10の表面にアンモニア(NH)を含むガスを供給する工程S103を含む。後の工程S104でSAM13(図2(C)参照)を形成する前に、プロセス雰囲気中にNHガスを添加するためである。
NHガスをプロセス雰囲気中に添加すると、シラン系SAMの反応基とNHガスとの反応によってシラン系SAMが反応活性な状態になり、絶縁膜11の表面への吸着反応が速やかに行われ、吸着飽和までに要する時間を短縮でき、高密度なSAM13(図2(C)参照)を比較的短時間で形成できるからである。また、シラン系SAMが反応活性な状態に変化することで、ウェハ内で均一なSAM13の形成を実現することができる。なお、吸着飽和とは、絶縁膜11の表面の略すべてのOH基にSAMが吸着することである。
また、シラン系のSAMは、水分と激しく反応するので、水分を排除したプロセス雰囲気に制御するという観点から、アンモニア(NH)を含むガスを供給する工程S103を設けている。なお、工程S103では基板10の状態には特に変化はなく、図2(B)に示す状態のままである。
成膜方法は、図2(C)に示すように、SAM13を形成する工程S104を含む。
SAM13を形成するための有機化合物は、SAMの原料の一例であり、シラン系SAMであれば、フルオロカーボン系(CFx)あるいはアルキル系(CHx)のいずれの官能基を有する構造であってもよく、例えば、基板と結合する反応基は、クロロシラン(R-SiH[3-x]Cl[x])、メトキシシラン(R-SiH[3-x](OCH3)[x])、エトキシシラン(R-SiH[3-x](OCH2CH3)[x])でよい。
例えば、ガス状態のシラン系の有機化合物及びアルゴン(Ar)の流量をそれぞれ50sccm〜500sccm及び1000sccm〜6000sccmに設定して成膜装置の処理容器内の圧力を1torr〜100torr(約133.32Pa〜約13332.2Pa)に設定し、基板10が100℃〜250℃になるようにサセプタを加熱する。工程S104は、工程S103と同一の処理容器で行えばよい。
このようなプロセス条件で工程S104を行うことにより、シラン系の有機化合物の選択性を利用して、絶縁膜11の上にSAMが吸着し、図2(C)に示すようにSAM13を形成することができる。
工程S104でSAM13を形成する際には、1つ前の工程S103によって処理容器内のプロセス雰囲気中にNHガスが添加されているため、ガス状態のシラン系の有機化合物が反応活性な状態になる。
このような状態で絶縁膜11の表面にSAMが速やかに吸着することにより、比較的短時間で吸着飽和の状態になり、高密度でウェハ内で均一なSAM13を比較的短時間で形成することができる。吸着飽和の状態は、絶縁膜11の表面の略すべてのOH基にSAMが吸着し、SAM13の形成が完了した状態である。
上述のようなシラン系の有機化合物は、OH基に吸着しやすい化合物である。よって、SAMは、絶縁膜11の表面に吸着し、OH基が存在しないa−Si膜12の表面には吸着しない。この結果、処理容器内にシラン系のガス状の有機化合物を流しながら成膜を行うと、絶縁膜11の表面にSAM13が形成される。
このため、工程S104により、絶縁膜11の表面にSAM13が形成され、図2(C)に示すように、第1領域A1に絶縁膜11及びSAM13、第2領域A2にa−Si膜12が形成された基板10が得られる。図2(C)では、基板10の表面にSAM13及びa−Si膜12が露出している。
図2(C)に示すSAM13は、高配向性分子層になっている。高密度に形成された分子間のファンデルワールス力により、SAM13の分子が高い配向性と安定性を持つ状態になっている。SAM13は、後述する対象膜14(図2(D)参照)の第1領域A1への形成を阻害する。
成膜方法は、図2(D)に示すように、SAM13を用いて第2領域A2に選択的に対象膜14を形成する工程S105を含む。対象膜14は、SAM13とは異なる材料、例えば金属、金属化合物又は半導体で形成される。SAM13は対象膜14の形成を阻害するので、対象膜14は第2領域A2に選択的に形成される。なお、第1領域A1及び第2領域A2に加えて第3領域が存在する場合、第3領域には対象膜14が形成されてもよいし、形成されなくてもよい。
対象膜14は、例えばCVD(Chemical Vapor Deposition)法又はALD(Atomic Layer Deposition)法で形成される。対象膜14は、例えば絶縁材料で形成される。第2領域A2に元々存在するa−Si膜12に、さらに絶縁膜である対象膜14を積層できる。
対象膜14は、例えば、ケイ素を含む絶縁材料で形成される。ケイ素を含む絶縁材料は、例えば酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸窒化ケイ素(SiON)、又は炭化ケイ素(SiC)等である。
以上説明したように、本実施形態によれば、a−Si膜12の表面に存在する酸化膜12Aを除去してから、SAM13を形成するためのシラン系のガス状の有機化合物を反応活性な状態に変化させるNHガスをプロセス雰囲気に添加した状態で、SAM13を形成する。
シラン系のガス状の有機化合物は、NHガスとの反応によって反応活性な状態になるので、絶縁膜11としてのSiOの表面にSAMが速やかに吸着する。また、このときに、シラン系のガス状の有機化合物は、OH基が存在しないa−Si膜12の表面には吸着しない。このようにして、高密度なSAM13を絶縁膜11の表面の第1領域A1に選択的に形成することができる。
したがって、高密度なSAM13を第1領域A1に選択的に形成できる成膜方法を提供することができる。第1領域A1は所望の領域の一例である。
また、シラン系SAMが反応活性な状態に変化することで、ウェハ内で均一なSAM13の形成を実現することができる。このため、高密度で均一なSAM13を第1領域A1に選択的に形成することができる。
また、工程S102で酸化膜12Aを除去する際に、絶縁膜11としてのSiOの表面がOH基で終端され、a−Si膜12の表面が水素で終端されている状況が得られれば、絶縁膜11へのSAMの吸着速度がさらに速くなるとともに、a−Si膜12にSAMが吸着しないことによってSAMが絶縁膜11に吸着する選択性がさらに高まる。
このような場合には、より高密度なSAM13をより短い時間で形成することが可能である。
したがって、本実施形態に係る成膜方法によれば、スループットをより向上することができ、生産性のより高い半導体製造プロセスを実現することができる。
また、上述のように高密度なSAM13を絶縁膜11の表面の第1領域A1に選択的に形成できるため、工程S105ではa−Si膜12の表面の第2領域A2に対象膜14を選択的に形成することができる。
なお、以上では、工程S103(NHガスの供給)を行ってから工程S104(SAM13の形成)を行う形態について説明したが、工程S103と工程S104を同時に行ってもよい。工程S103と工程S104を同時に行えば、工程S101からS105までの処理に要する時間を短縮することができ、スループットをより向上させることができる。
また、工程S103と工程S104とを繰り返し行ってもよい。すなわち、工程S104でSAM13を形成した後に、再びNHガスを供給してから、再度SAM13を形成してもよい。このように工程S103と工程S104とを繰り返すことにより、例えば、工程S104を1回行った状態ではSAM13の密度をまだ高くできる余地があるような場合に、最終的に得られるSAM13の密度をより高くすることができる。また、SAM13の均一性をさらに高くすることができる。この結果、より密度が高く、より均一性の高いSAM13を形成することができる。
また、以上では、工程S101とS103との間で、酸化膜12A(図2(A)参照)を除去する工程S102を行う形態について説明したが、工程S102を行わなくてもよい。例えば、工程S101において、予め酸化膜12Aを除去した基板10を準備してもよい。また、a−Si膜12の表面の酸化膜が問題にならない程度である場合に、工程S101からS103に直接的に進行してもよい。
また、以上では、工程S101から工程S105の処理をすべて同一の処理容器で行う形態について説明したが、工程S102の酸化膜12Aの除去処理と、工程S103のNHガスの供給処理及び工程S104のSAM13の形成処理と、工程S105の対象膜14の形成処理とは、成膜装置の異なる処理容器で行ってもよい。例えば、工程S102でプラズマによるドライエッチング、又は、ウェットエッチングを行う場合や、工程S105をSAM13とは別の処理容器で形成したい場合に有用である。
また、工程S103のNHガスの供給処理、工程S104のSAM13の形成処理、及び工程S105の対象膜14の形成処理を同一の処理容器で行い、工程S102の酸化膜12Aの除去処理を別の処理容器で行うようにしてもよい。例えば、工程S102でプラズマによるドライエッチング、又は、ウェットエッチングを行う場合に有用である。
また、工程S102の酸化膜12Aの除去処理、工程S103のNHガスの供給処理、及び工程S104のSAM13の形成処理を同一の処理容器で行い、工程S105の対象膜14の形成処理は別の処理容器で行うようにしてもよい。例えば、工程S105をSAM13とは別の処理容器で形成したい場合に有用である。
なお、工程S101の準備と、工程S102の除去処理とは、同一の処理容器で行うことになる。
<成膜システム>
次に、本開示の一実施形態に係る成膜方法を実施するためのシステムについて説明する。
本開示の一実施形態に係る成膜方法は、バッチ装置、枚葉装置、セミバッチ装置のいずれの形態であってもよい。ただし、上記それぞれのステップにおいて最適な温度が異なる場合があり、また、基板の表面が酸化して表面状態が変化したときに各ステップの実施に支障をきたす場合がある。そのような点を考慮すると、各ステップを最適な温度に設定しやすく、かつ全てのステップを真空中で行うことができるマルチチャンバータイプの枚葉式成膜システムが好適である。
以下、このようなマルチチャンバータイプの枚葉式成膜システムについて説明する。
図3は、一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。ここでは特に断らない限り、基板10に対して処理を行う場合について説明する。
図3に示すように、成膜システム100は、COR処理装置200、SAM形成装置300、対象膜成膜装置400、プラズマ処理装置500を有している。これら装置は、平面形状が七角形をなす真空搬送室101の4つの壁部にそれぞれゲートバルブGを介して接続されている。真空搬送室101内は、真空ポンプにより排気されて所定の真空度に保持される。すなわち、成膜システム100は、マルチチャンバータイプの真空処理システムであり、上述した成膜方法を、真空を破ることなく連続して行えるものである。
COR処理装置200は、基板10(図2(A)参照)に対するCOR処理を行う処理装置である。COR処理をプラズマを用いて行う場合には、COR処理装置200がプラズマ生成用の高周波電源を有していればよい。
SAM形成装置300は、基板10(図2(C)参照)のSAM13を形成するために、SAM13を形成するためのシラン系の有機化合物のガスを供給して、SAM13を選択的に形成する装置である。
対象膜成膜装置400は、基板10(図2(D)参照)の対象膜14としての酸化ケイ素(SiO)膜等をCVD又はALDにより成膜する装置である。
プラズマ処理装置500は、酸化膜12Aをプラズマによるドライエッチングで除去する処理、又は、SAM13をエッチング除去する処理を行うためのものである。
真空搬送室101の他の3つの壁部には3つのロードロック室102がゲートバルブG1を介して接続されている。ロードロック室102を挟んで真空搬送室101の反対側には大気搬送室103が設けられている。3つのロードロック室102は、ゲートバルブG2を介して大気搬送室103に接続されている。ロードロック室102は、大気搬送室103と真空搬送室101との間で基板10を搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室103のロードロック室102の取り付け壁部とは反対側の壁部には基板10を収容するキャリア(FOUP等)Cを取り付ける3つのキャリア取り付けポート105を有している。また、大気搬送室103の側壁には、基板10のアライメントを行うアライメントチャンバ104が設けられている。大気搬送室103内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室101内には、第1の搬送機構106が設けられている。第1の搬送機構106は、COR処理装置200、SAM形成装置300、対象膜成膜装置400、プラズマ処理装置500、ロードロック室102に対して基板10を搬送する。第1の搬送機構106は、独立に移動可能な2つの搬送アーム107a,107bを有している。
大気搬送室103内には、第2の搬送機構108が設けられている。第2の搬送機構108は、キャリアC、ロードロック室102、アライメントチャンバ104に対して基板10を搬送するようになっている。
成膜システム100は、全体制御部110を有している。全体制御部110は、CPU(コンピュータ)を有する主制御部と、入力装置(キーボード、マウス等)と、出力装置(プリンタ等)と、表示装置(ディスプレイ等)と、記憶装置(記憶媒体)とを有している。主制御部は、COR処理装置200、SAM形成装置300、対象膜成膜装置400、プラズマ処理装置500、真空搬送室101、およびロードロック室102の各構成部等を制御する。全体制御部110の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム100に、実施形態の成膜方法を行うための動作を実行させる。なお、各装置に下位の制御部を設け、全体制御部110を上位の制御部として構成してもよい。
以上のように構成される成膜システムにおいては、第2の搬送機構108により大気搬送室103に接続されたキャリアCから基板10を取り出し、アライメントチャンバ104を経由した後に、いずれかのロードロック室102内に搬入する。そして、ロードロック室102内を真空排気した後、第1の搬送機構106により、基板10を、COR処理装置200、SAM形成装置300、対象膜成膜装置400、およびプラズマ処理装置500に搬送して、実施形態の成膜処理を行う。その後、必要に応じて、プラズマ処理装置500によりSAM13等のエッチング除去を行う。
以上の処理が終了した後、第1の搬送機構106により基板10をいずれかのロードロック室102に搬送し、第2の搬送機構108によりロードロック室102内の基板10をキャリアCに戻す。
以上のような処理を、複数の基板10について同時並行的に行って、所定枚数の基板10の選択的成膜処理が完了する。
これらの各処理を独立した枚葉装置で行うので、各処理に最適な温度に設定しやすく、また、一連の処理を真空を破ることなく行えるので、処理の過程での酸化を抑制することができる。
<成膜処理およびSAM形成装置の例>
次に、COR処理装置200、対象膜成膜装置400のような成膜装置、およびSAM形成装置300の一例について説明する。
図4は、成膜装置およびSAM形成装置として用いることができる処理装置の一例を示す断面図である。
COR処理装置200、対象膜成膜装置400のような成膜装置、およびSAM形成装置300は、同様の構成を有する装置とすることができ、例えば図4に示すような処理装置600として構成することができる。
処理装置600は、気密に構成された略円筒状の処理容器(チャンバ)601を有しており、その中には基板10を水平に支持するためのサセプタ602が、処理容器601の底壁中央に設けられた円筒状の支持部材603により支持されて配置されている。サセプタ602にはヒーター605が埋め込まれており、このヒーター605はヒーター電源606から給電されることにより基板10を所定の温度に加熱する。なお、サセプタ602には、基板10を支持して昇降させるための複数のウエハ昇降ピン(図示せず)がサセプタ602の表面に対して突没可能に設けられている。
処理容器601の天壁には、成膜またはSAM形成のための処理ガスを処理容器601内にシャワー状に導入するためのシャワーヘッド610がサセプタ602と対向するように設けられている。シャワーヘッド610は、後述するガス供給機構630から供給されたガスを処理容器601内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口611が形成されている。また、シャワーヘッド610の内部にはガス拡散空間612が形成されており、シャワーヘッド610の底面にはガス拡散空間612に連通した多数のガス吐出孔613が形成されている。
処理容器601の底壁には、下方に向けて突出する排気室621が設けられている。排気室621の側面には排気配管622が接続されており、この排気配管622には真空ポンプや圧力制御バルブ等を有する排気装置623が接続されている。そして、この排気装置623を作動させることにより処理容器601内を所定の減圧(真空)状態とすることが可能となっている。
処理容器601の側壁には、真空搬送室101との間で基板10を搬入出するための搬入出口627が設けられており、搬入出口627はゲートバルブGにより開閉されるようになっている。
ガス供給機構630は、対象膜14の成膜、またはSAM13等の形成に必要なガスの供給源と、各供給源からガスを供給する個別配管、個別配管に設けられた開閉バルブおよびガスの流量制御を行うマスフローコントローラのような流量制御器等を有し、さらに、個別配管からのガスをガス導入口611を介してシャワーヘッド610に導くガス供給配管635を有している。
ガス供給機構630は、処理装置600が対象膜14として酸化ケイ素(SiO)のALD成膜を行う場合、有機化合物原料ガスと反応ガスをシャワーヘッド610に供給する。さらに、ガス供給機構630は、処理装置600がSAMの形成を行う場合、SAMを形成するための化合物の蒸気を処理容器601内に供給する。また、ガス供給機構630は、パージガスや伝熱ガスとしてNガスやArガス等の不活性ガスも供給できるように構成されている。
このように構成される処理装置600においては、ゲートバルブGを開にして搬入出口627から基板10を処理容器601内に搬入し、サセプタ602上に載置する。サセプタ602はヒーター605により所定温度に加熱されており、処理容器601内に不活性ガスが導入されることによりウエハが加熱される。そして、排気装置623の真空ポンプにより処理容器601内を排気して、処理容器601内の圧力を所定圧力に調整する。
次いで、処理装置600が対象膜14として酸化ケイ素(SiO)のALD成膜を行う場合、ガス供給機構630から、有機化合物原料ガスと反応ガスを、処理容器601内のパージを挟んで交互に処理容器601内に供給する。さらに、処理装置600がSAMの形成を行う場合、ガス供給機構630から、SAMを形成するための有機化合物の蒸気を処理容器601内に供給する。
以上、本開示に係る成膜方法の実施形態について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
10 基板
11 絶縁膜
12 a−Si膜
12A 酸化膜
13 SAM
14 対象膜
15 下地基板

Claims (10)

  1. 基板上へ対象膜を形成する成膜方法であって、
    第1領域の表面に形成された第1材料の層と、第2領域の表面に形成された前記第1材料とは異なる第2材料の層と、を有する前記基板を準備する工程と、
    前記基板にアンモニアを含むガスを供給する工程と、
    前記基板に、自己組織化膜の原料ガスを供給し、前記第1材料の層の上に自己組織化膜を形成する工程と、
    を含む、成膜方法。
  2. 前記基板にアンモニアを含むガスを供給する工程の前に、前記第2材料の層上の前記第2材料の酸化層を除去する工程を含む、請求項1に記載の成膜方法。
  3. 前記自己組織化膜を形成する工程を、前記アンモニアを含むガスを供給する工程の後に行う、請求項1又は2に記載の成膜方法。
  4. 前記アンモニアを含むガスを供給する工程と、前記自己組織化膜を形成する工程とを繰り返し行う、請求項1乃至3のいずれか一項に記載の成膜方法。
  5. 前記酸化層を除去する工程は、前記酸化層を除去するとともに、前記第1材料の層の表面をヒドロキシ基で終端する工程である、請求項1乃至4のいずれか一項に記載の成膜方法。
  6. 前記酸化層を除去する工程は、前記酸化層を除去するとともに、前記第2材料の層の表面を水素で終端する工程である、請求項1乃至4のいずれか一項に記載の成膜方法。
  7. 前記第1材料は、ケイ素又は炭素を含む絶縁材料である、請求項1乃至6のいずれか一項に記載の成膜方法。
  8. 前記第2材料の層は、アモルファスシリコン層、シリコン層、又はポリシリコン層である、請求項1乃至7のいずれか一項に記載の成膜方法。
  9. 前記自己組織化膜の原料は、シラン系の自己組織化膜の原料である、請求項1乃至8のいずれか一項に記載の成膜方法。
  10. 前記第2材料の層の表面に前記対象膜を形成する工程をさらに含む、請求項1乃至9のいずれか一項に記載の成膜方法。
JP2019173470A 2019-09-24 2019-09-24 成膜方法 Pending JP2021052069A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019173470A JP2021052069A (ja) 2019-09-24 2019-09-24 成膜方法
PCT/JP2020/035096 WO2021060109A1 (ja) 2019-09-24 2020-09-16 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173470A JP2021052069A (ja) 2019-09-24 2019-09-24 成膜方法

Publications (1)

Publication Number Publication Date
JP2021052069A true JP2021052069A (ja) 2021-04-01

Family

ID=75158047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173470A Pending JP2021052069A (ja) 2019-09-24 2019-09-24 成膜方法

Country Status (2)

Country Link
JP (1) JP2021052069A (ja)
WO (1) WO2021060109A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
WO2016138284A1 (en) * 2015-02-26 2016-09-01 Applied Materials, Inc. Methods for selective dielectric deposition using self-assembled monolayers
US10847363B2 (en) * 2017-11-20 2020-11-24 Tokyo Electron Limited Method of selective deposition for forming fully self-aligned vias

Also Published As

Publication number Publication date
WO2021060109A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
US10304676B2 (en) Method and apparatus for forming nitride film
TWI496232B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及記錄媒體
US8753984B2 (en) Method and apparatus for forming silicon nitride film
US7351668B2 (en) Film formation method and apparatus for semiconductor process
KR101503725B1 (ko) 성막 방법 및 성막 장치
JP4480516B2 (ja) バリア膜の形成方法
TWI808199B (zh) 選擇性地形成膜之方法及系統
CN110581067A (zh) 蚀刻方法及蚀刻装置
US9741556B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102571409B1 (ko) 성막 방법
JP2021127508A (ja) 成膜方法
WO2020189288A1 (ja) 成膜方法および成膜装置
WO2017199570A1 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2021060111A1 (ja) 成膜方法
TW202118894A (zh) 基板處理裝置、電漿生成裝置、半導體裝置之製造方法及程式
WO2020184284A1 (ja) 成膜方法および成膜装置
JP7109397B2 (ja) 成膜方法
WO2021060109A1 (ja) 成膜方法
US20190292662A1 (en) Film-forming method and film-forming apparatus
WO2019012797A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2021060110A1 (ja) 成膜方法
JP4415005B2 (ja) 基板処理装置
TW202329243A (zh) 成膜方法,半導體裝置的製造方法,成膜裝置及程式