JP2021044909A - 電源装置、制御方法、及びプログラム - Google Patents

Abstract

【課題】平滑コンデンサに流れる電流量の抑制と騒音の発生の抑制とを両立する。【解決手段】電源装置１は出力部１３と入力部１１と整流回路１５とスイッチング回路１７とコントローラ１９とを備える。出力部１３はモータＭを接続する。入力部１１は交流入力Ｖｉｎを入力する。整流回路１５は、平滑コンデンサＳＣを有し、交流入力Ｖｉｎを整流出力Ｖｏｕｔに変換する。スイッチング回路１７は、入力インピーダンスが低いオン状態と、入力インピーダンスがオン状態よりも高いオフ状態と、を切り替える。コントローラ１９は、スイッチング回路１７をオン状態とオフ状態との間で切り替える制御を実行する際に、整流出力Ｖｏｕｔが極小値となる期間に対して、変調デューティ比ＤＲが最大値となる期間を遅延させる複数の遅延時間のうちいずれかを設定する。【選択図】図８

Description

本発明は、交流入力を所定の出力に変換して負荷に出力する電源装置、当該電源装置の制御方法、当該制御方法をコンピュータに実行させるプログラムに関する。

従来、交流入力を直流出力に変換して出力する電源装置が知られている。この電源装置は、所定の周期にてオン状態とオフ状態とが切り替わるスイッチング素子を含んでおり、スイッチング素子がオン状態（又はオフ状態）である期間の上記の所定の周期に対する割合（デューティ比と呼ばれる）を調整することで、当該電源装置により駆動する負荷に供給する直流出力の電力を調整できる。また、交流入力を直流出力に変換する電源装置には、直流出力を一定の電圧に保持するためのコンデンサ（平滑コンデンサと呼ばれる）が備わっている（例えば、特許文献１）。

特開平１１−１７９５５９号公報

上記の電源装置においては、平滑コンデンサが放電と充電とを周期的に繰り返すことで、直流出力の電圧（の平均値）を一定とできる。その一方、平滑コンデンサが放電と充電とを繰り返すことは、平滑コンデンサには電源装置の作動中に常に電流が流れていることを意味している。この結果、平滑コンデンサは電源装置を使用する毎に劣化し、当該平滑コンデンサの劣化が電源装置の寿命を短縮させる要因となっていた。

上記の平滑コンデンサの劣化を抑制することを目的として、平滑コンデンサの周期的な放電と充電の変動と、デューティ比を時間的に変調させた変調デューティ比の変動のタイミングとを調整することが検討されている。具体的には、平滑コンデンサへの入力電流が発生してから平滑コンデンサの電圧が極大となるまでの期間内に、変調デューティ比が最大値となる期間の少なくとも一部が含まれていれば、平滑コンデンサに流れる電流量を抑制し、平滑コンデンサの劣化を抑制できる。

その一方で、特にモータなどの電力供給により機械的な動作をする装置を電源装置の負荷とした場合、平滑コンデンサへの入力電流が発生する期間と変調デューティ比が最大値となる期間との間に時間差があると、動作中の負荷から騒音が発生することがある。例えば、負荷を動作させる条件等によっては、この騒音の発生が好ましくない場合がある。

本発明は、平滑コンデンサに流れる電流量の抑制と、動作中の負荷からの騒音の発生の抑制と、を両立することを目的とする。

本願の例示的な一実施形態の電源装置は、出力部と、入力部と、整流回路と、スイッチング回路と、コントローラと、を備える。出力部は、モータを接続する。入力部は、電圧が正と負の間で所定の周期にて変動する交流入力を入力する。整流回路は、入力部から入力した交流入力を、電圧が正又は負のいずれかとなる整流出力に変換する回路であって、整流出力を平滑化する平滑コンデンサを有する。スイッチング回路は、平滑コンデンサを入力として接続し、出力部を出力として接続し、平滑コンデンサからみた入力インピーダンスが低いオン状態と、入力インピーダンスがオン状態のときよりも高いオフ状態と、を所定の周期よりも短いスイッチング周期にて切り替える。

コントローラは、オン状態を維持する期間のスイッチング周期に対する割合であるデューティ比を整流出力の変動に従って変調させた変調デューティ比を出力しつつ、当該変調デューティ比に従ってスイッチング回路をオン状態とオフ状態との間で切り替える制御を実行する際に、整流出力が極小値となる期間に対して、変調デューティ比が最大値となる期間を遅延させる複数の遅延時間のうちいずれかを設定する。

本願の例示的な一実施形態の電源装置においては、整流出力が極小値となる期間に対して変調デューティ比が最大値となる期間を遅延させる複数の遅延時間のうちいずれかを適宜設定して、平滑コンデンサに流れる電流量の抑制と、動作中のモータからの騒音の発生の抑制とを両立できる。

図１は、実施の形態１に係る駆動装置の構成を示す図である。 図２は、電源装置の詳細構成を示す図である。 図３は、交流入力の電圧波形の一例を示す図である。 図４は、全波整流を模式的に示す図である。 図５は、整流出力の電圧波形の一例を示す図である。 図６は、コントローラの機能ブロック構成を示す図である。 図７は、スイッチング回路の各スイッチング素子の動作を表すタイムチャートの一例を示す図である。 図８は、駆動装置の制御方法を示すフローチャートである。 図９は、遅延時間の算出工程を示すフローチャートである。 図１０Ａは、第１遅延時間を有する変調デューティ比の変動の一例を示す図である。 図１０Ｂは、第２遅延時間を有する変調デューティ比の変動の一例を示す図である。 図１１は、複数の遅延時間を整流出力の変動の周期毎に切り替えるときの変調デューティ比の変動と平滑コンデンサの電圧の変動との関係の一例を示す図である。

以下、図面を参照しながら、本発明の実施形態について説明する。なお、本発明の範囲は、以下の実施形態に限定されず、本発明の技術的思想の範囲内で任意に変更可能である。

以下の説明において、「スイッチング素子のオン」とは、スイッチング素子の両端間を電気的に接続するか、又は、低インピーダンス状態とすることを意味する。一方、「スイッチング素子のオフ」とは、スイッチング素子の両端間を電気的に切断するか、又は、高インピーダンス状態とすることを意味する。

（実施の形態１）
［１−１．駆動装置の構成］
図１は、実施の形態１に係る駆動装置１００の構成を示す図である。実施の形態１に係る駆動装置１００は、冷蔵庫のコンプレッサを駆動対象とする。その他、駆動装置１００は、例えば、空調機のコンプレッサ、掃除機の吸引装置、電動工具の駆動装置、車両の駆動装置、などのモータにより駆動される装置を駆動対象とできる。
駆動装置１００は、電源装置１と、モータＭと、を備える。電源装置１は、交流電力を所定の電気出力（高周波出力）に変換してモータＭに出力する。

モータＭは、上記の駆動対象の駆動力を与える。本実施形態において、モータＭは、同期モータ、誘導モータなどの三相ブラシレスモータである。本実施形態のモータＭは、Ｗ相巻線とＵ相巻線との間に配置されたＵ相のロータ検出素子と、Ｕ相巻線とＶ相巻線の間に配置されたＶ相のロータ検出素子と、Ｖ相巻線とＷ相巻線との間に配置されたＷ相のロータ検出素子と、を有する（いずれも、図示せず）。ロータ検出素子は、ロータが有する磁界を検出して信号を出力する。これらロータ検出素子から出力される信号に基づいて、モータＭのロータがどの位置に存在するかを検知できる。ロータ検出素子は、例えば、ホール素子である。

詳細は後述するが、本実施形態の駆動装置１００において、電源装置１は、駆動対象の使用条件に従って複数の動作モードを設定できる。具体的には、電源装置１は、駆動対象から大きな騒音が発生することを抑制するための動作モードと、平滑コンデンサＳＣの劣化を抑制するための動作モードと、を設定できる。

［１−２．電源装置の全体構成］
以下、図１及び図２を用いて、実施の形態１に係る電源装置１の全体構成を説明する。図２は、電源装置の詳細構成を示す図である。電源装置１は、入力部１１と、出力部１３と、整流回路１５と、スイッチング回路１７と、コントローラ１９と、測定部２１と、を備える。
入力部１１は、交流電源ＰＳを整流回路１５に接続する接続端子である。本実施形態において、交流電源ＰＳは、２つの極を有する単相の交流電源である。交流電源ＰＳは、図３に示すように、電圧が正と負の間で所定の周波数にて正弦波状に変動する交流入力Ｖ_ｉｎを出力する。交流電源ＰＳが商用の電源の場合には、上記の所定の周波数は、例えば、５０Ｈｚ又は６０Ｈｚである。図３は、交流入力の電圧波形の一例を示す図である。

入力部１１に接続される交流電源ＰＳは、例えば、一般に供給される家庭用又は商用の交流電源、インバータ電源、交流発電機などである。なお、入力部１１は、変圧器（図示せず）を介して交流電源ＰＳを接続してもよい。この場合、入力部１１は、交流電源ＰＳから出力される電圧よりも低い又は高い交流入力Ｖ_ｉｎを入力する。

出力部１３は、駆動装置１００にて駆動するモータＭを、スイッチング回路１７に接続する接続端子である。本実施形態において、モータＭは三相モータであるので、出力部１３は、図２に示すように、モータＭの各相を接続する３つの端子により構成される。

整流回路１５は、入力部１１から入力した交流入力Ｖ_ｉｎを整流し、平滑化する回路である。具体的には、整流回路１５は、整流部１５１と、平滑コンデンサＳＣと、を有する。整流部１５１は、入力部１１から入力した交流入力Ｖ_ｉｎを、電圧が正又は負のいずれかとなる整流出力Ｖ_ｏｕｔに変換する回路である。後述するように、整流部１５１は、主に整流素子から構成される。

整流部１５１は、図４に示すような、交流入力Ｖ_ｉｎの正側の電圧を通過させる一方、負側の電圧を正側の電圧に反転して通過させる全波整流回路である。これにより、整流部１５１は、交流入力Ｖ_ｉｎの交流周期（所定の周期）の全域に亘り、正の電圧を有する整流出力Ｖ_ｏｕｔを出力する。図４は、全波整流を模式的に示す図である。

平滑コンデンサＳＣは、整流出力Ｖ_ｏｕｔを「平滑化」するコンデンサである。具体的には、平滑コンデンサＳＣは、例えば、図４に示すような交流入力Ｖ_ｉｎを電圧の正側に整流した電圧出力を、図５に示すような、平均電圧Ｖ_ａｖｅを有し、当該平均電圧Ｖ_ａｖｅの近傍で周期的に変動する整流出力Ｖ_ｏｕｔとする。平均電圧Ｖ_ａｖｅの近傍で周期的に変動する電圧は、「リプル電圧」と呼ばれることもある。なお、平滑コンデンサＳＣの電圧は、整流出力Ｖ_ｏｕｔに対応する。図５は、整流出力の電圧波形の一例を示す図である。

上記の「リプル電圧」は、主に、平滑コンデンサＳＣの充電と放電とが繰り返されることにより生じ、その変動幅は、特に平滑コンデンサＳＣが有する時定数により決まる。従って、平滑コンデンサＳＣとしては、例えば、電解コンデンサなどの容量の大きな（時定数の大きい）コンデンサを用いる。これにより、「リプル電圧」の変動幅を減少し、平均電圧Ｖ_ａｖｅにて電圧がほぼ一定した整流出力Ｖ_ｏｕｔを出力できる。

また、リプル電圧の変動周期は、整流出力Ｖ_ｏｕｔが交流入力Ｖ_ｉｎを全波整流して出力される場合には、交流入力Ｖ_ｉｎの周期の半分である。一方、整流出力Ｖ_ｏｕｔが交流入力Ｖ_ｉｎを半波整流して出力される場合には、リプル電圧の変動周期は、交流入力Ｖ_ｉｎの周期と同じである。

スイッチング回路１７の入力は、平滑コンデンサＳＣに並列接続される。スイッチング回路１７は、主に、コントローラ１９によりオンとオフが制御されるスイッチング素子により構成される回路である。スイッチング素子のオンとオフとを制御することで、スイッチング回路１７は、平滑コンデンサＳＣからみた入力インピーダンスが低いオン状態と、当該入力インピーダンスがオン状態のときよりも高いオフ状態と、を切り替える。

上記の入力インピーダンスは、スイッチング回路１７と、スイッチング回路１７の出力を接続する出力部１３と、出力部１３に接続されたモータＭと、を含めた平滑コンデンサＳＣからのインピーダンスとして定義する。

スイッチング回路１７は、交流入力Ｖ_ｉｎの交流周期よりも短いスイッチング周期にてオン状態とオフ状態を切り替える。後述するように、本実施形態のスイッチング回路１７は、オン状態とオフ状態の切り替えパターンを適宜調整されることにより、任意の周波数と任意の大きさの電力とを有する交流出力をモータＭに出力するインバータである。

他の実施形態において、スイッチング回路１７は、例えば、昇圧チョッパ方式のコンバータ、降圧チョッパ方式のコンバータ、ＬＬＣコンバータ、疑似共振フライバックコンバータ、などであってもよい。これらのスイッチング回路１７では、これらの回路に含まれるスイッチング素子のオンとオフのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御の周波数により、スイッチング回路１７への入力電力を調整できる。

コントローラ１９は、電源装置１を制御するコンピュータシステムである。具体的には、コントローラ１９は、スイッチング回路１７のオン状態とオフ状態の切り替えを制御する。コントローラ１９は、例えば、ＣＰＵ、ＲＡＭ、ＲＯＭなどの記憶素子、Ａ／Ｄインターフェース、Ｄ／Ａインターフェース、ＰＷＭ信号発生回路、電位測定回路及び／又は電流測定回路、を含むシステムである。この場合、このシステムの記憶素子などに記憶された、コントローラ１９により実行可能なプログラムが、コントローラ１９にて行われる電源装置１の制御を実現してもよい。

その他、コントローラ１９は、上記のシステムを１つのチップ上に形成したＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの、１チップで構成されるシステムであってもよい。

測定部２１は、平滑コンデンサＳＣと並列接続され、整流出力Ｖ_ｏｕｔの電圧を測定する。測定部２１は、例えば、平滑コンデンサＳＣの電圧を分圧する複数の抵抗素子を直列接続した回路として構成される。この場合、コントローラ１９は、コントローラ１９に備わるＡ／Ｄ変換器に、直列接続された複数の抵抗素子の何れかの間を接続する。これにより、コントローラ１９は、整流出力Ｖ_ｏｕｔの電圧、すなわち平滑コンデンサＳＣの電圧をモニターできる。

［１−３．整流部の具体的構成］
以下、電源装置１の整流部１５１、スイッチング回路１７、コントローラ１９の具体的な構成について説明する。まず、図２を用いて、整流回路１５に含まれる整流部１５１の具体的構成を説明する。整流部１５１は、４つの整流素子Ｄ１〜Ｄ４と、インダクタ素子Ｌと、を有する。

４つの整流素子Ｄ１〜Ｄ４は、ブリッジ回路を形成している。具体的には、整流素子Ｄ１は、アノード側を、インダクタ素子Ｌを介して、入力部１１の第１入力端子Ｉ１に接続し、カソード側を平滑コンデンサＳＣの一端に接続する。整流素子Ｄ２は、カソード側を、インダクタ素子Ｌを介して第１入力端子Ｉ１に接続し、アノード側を平滑コンデンサＳＣの他端に接続する。平滑コンデンサＳＣの他端は、整流素子Ｄ１のカソード側が接続する一端とは反対側である。整流素子Ｄ３は、アノード側を第２入力端子Ｉ２に接続し、カソード側を平滑コンデンサＳＣの一端に接続する。整流素子Ｄ４は、カソード側を第２入力端子Ｉ２に接続し、アノード側を平滑コンデンサＳＣの他端に接続する。

４つの整流素子Ｄ１〜Ｄ４により構成されるブリッジ回路において、交流入力Ｖ_ｉｎの電圧が正で、かつその絶対値が平滑コンデンサＳＣの電圧を超えるとき、整流素子Ｄ１と整流素子Ｄ４が導通状態となり、整流素子Ｄ２とＤ３が非導通状態となる。本実施形態において、交流入力Ｖ_ｉｎの電圧は、第１入力端子Ｉ１の電位が第２入力端子Ｉ２の電位よりも高い場合を正とする。

その結果、平滑コンデンサＳＣの電圧は、正の電圧となる。すなわち、平滑コンデンサＳＣの上記の一端側が正の電位、他端側が負の電位（０電位）となる。

一方、交流入力Ｖ_ｉｎの電圧が負で、かつその絶対値が平滑コンデンサＳＣの電圧を超えるとき、整流素子Ｄ２と整流素子Ｄ３が導通状態となり、整流素子Ｄ１と整流素子Ｄ４が非導通状態となる。その結果、平滑コンデンサＳＣの一端側が正の電位、他端側が負の電位（０電位）となる。すなわち、平滑コンデンサＳＣの電圧は、正の電圧となる。

整流素子Ｄ１〜Ｄ４としては、例えば、ＰＮダイオード、ショットキーダイオードなどのダイオードを使用できる。

インダクタ素子Ｌは、例えば、コイルなどのインダクタンス成分を有する素子である。インダクタ素子Ｌは、一端を第１入力端子Ｉ１に接続し、他端を整流素子Ｄ１のアノード側、または、整流素子Ｄ２のカソード側を接続する。このインダクタ素子Ｌは、平滑コンデンサＳＣとともにパッシブ型の力率改善回路を形成し、交流電源ＰＳからの入力電流における高調波の発生を抑制する。

なお、上記の例では、インダクタ素子Ｌは、第１入力端子Ｉ１〜整流素子Ｄ１、Ｄ２間に設けられているが、これに限られない。例えば、インダクタ素子Ｌを、第２入力端子Ｉ２〜整流素子Ｄ３、Ｄ４間に設けてもよいし、その両方に設置してもよい。また、これら整流素子が、インダクタ素子Ｌに対し、入力部１１側となるように配置してもよい。

［１−４．スイッチング回路の具体的構成］
次に、図２を用いて、スイッチング回路１７の具体的構成を説明する。本実施形態において、スイッチング回路１７は、整流出力Ｖ_ｏｕｔを所定の交流出力に変換してモータＭに出力するインバータ回路である。具体的には、スイッチング回路１７は、６つのスイッチング素子ＳＷ１〜ＳＷ６と、各スイッチング素子ＳＷ１〜ＳＷ６に対応して６つの整流素子Ｄ５〜Ｄ１０と、を有する。

スイッチング素子ＳＷ１は、一端を平滑コンデンサＳＣの一端に接続し、他端を出力部１３のＵ端子に接続する。スイッチング素子ＳＷ１の制御極（ゲート極）は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ１は、コントローラ１９の制御により、平滑コンデンサＳＣの一端とＵ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ１に対応する整流素子Ｄ５は、アノード側の一端をＵ端子に接続し、カソード側の他端を平滑コンデンサＳＣの一端に接続する。

スイッチング素子ＳＷ２は、一端を平滑コンデンサＳＣの一端に接続し、他端を出力部１３のＶ端子に接続する。スイッチング素子ＳＷ２の制御極は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ２は、コントローラ１９の制御により、平滑コンデンサＳＣの一端とＶ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ２に対応する整流素子Ｄ６は、アノード側の一端をＶ端子に接続し、カソード側の他端を平滑コンデンサＳＣの一端に接続する。

スイッチング素子ＳＷ３は、一端を平滑コンデンサＳＣの一端に接続し、他端を出力部１３のＷ端子に接続する。スイッチング素子ＳＷ３の制御極は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ３は、コントローラ１９の制御により、平滑コンデンサＳＣの一端とＷ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ３に対応する整流素子Ｄ７は、アノード側の一端をＷ端子に接続し、カソード側の他端を平滑コンデンサＳＣの一端に接続する。

スイッチング素子ＳＷ４は、一端を出力部１３のＵ端子に接続し、他端を平滑コンデンサＳＣの他端に接続する。スイッチング素子ＳＷ４の制御極は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ４は、コントローラ１９の制御により、平滑コンデンサＳＣの他端とＵ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ４に対応する整流素子Ｄ８は、アノード側の一端を平滑コンデンサＳＣの他端に接続し、カソード側の他端をＵ端子に接続する。

スイッチング素子ＳＷ５は、一端を出力部１３のＶ端子に接続し、他端を平滑コンデンサＳＣの他端に接続する。スイッチング素子ＳＷ５の制御極は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ５は、コントローラ１９の制御により、平滑コンデンサＳＣの他端とＶ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ５に対応する整流素子Ｄ９は、アノード側の一端を平滑コンデンサＳＣの他端に接続し、カソード側の他端をＶ端子に接続する。

スイッチング素子ＳＷ６は、一端を出力部１３のＷ端子に接続し、他端を平滑コンデンサＳＣの他端に接続する。スイッチング素子ＳＷ６の制御極は、コントローラ１９に接続される。これにより、スイッチング素子ＳＷ６は、コントローラ１９の制御により、平滑コンデンサＳＣの他端とＷ端子との間を接続するか、又は、切断する。
スイッチング素子ＳＷ６に対応する整流素子Ｄ１０は、アノード側の一端を平滑コンデンサＳＣの他端に接続し、カソード側の他端をＷ端子に接続する。

スイッチング回路１７においてはオン状態とオフ状態とが高速に切り替えられるため、スイッチング回路１７に含まれるスイッチング素子ＳＷ１〜ＳＷ６は、高速なスイッチング動作が可能な素子であることが好ましい。

従って、本実施形態において、スイッチング素子ＳＷ１〜ＳＷ６は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。その他、例えば、ＭＯＳＦＥＴ以外の電界効果トランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタなどのスイッチング特性を有する半導体素子を使用できる。また、スイッチング素子ＳＷ１〜ＳＷ６として、これら半導体素子を複数組み合わせた構成を用いてもよい。

整流素子Ｄ５〜Ｄ１０は、例えば、ＰＮダイオード、ショットキーダイオードなどのダイオードである。その他、整流素子Ｄ５〜Ｄ１０は、対応するスイッチング素子ＳＷ１〜ＳＷ６の内部に形成された整流素子であってもよい。スイッチング素子ＳＷ１〜ＳＷ６の内部に形成された整流素子は、本体ダイオード、寄生ダイオードなどと呼ばれる。

これにより、スイッチング回路１７において整流素子Ｄ５〜Ｄ１０をスイッチング素子ＳＷ１〜ＳＷ６とは個別の部品とする必要がなくなる。その結果、スイッチング回路１７の部品点数を減少できる。

上記の構成を有するスイッチング回路１７に対して、コントローラ１９は、各スイッチング素子ＳＷ１〜ＳＷ６の制御極に各スイッチング素子ＳＷ１〜ＳＷ６のオン信号とオフ信号とを印加することにより、各スイッチング素子ＳＷ１〜ＳＷ６のオンとオフを切り替える。上記のオン信号は、例えば、正電圧信号である。一方、上記のオフ信号は、例えば、ゼロ電圧信号である。

［１−５．コントローラの具体的構成］
以下、図６を用いて、スイッチング回路１７を制御するコントローラ１９の機能ブロック構成を説明する。図６は、コントローラの機能ブロック構成を示す図である。なお、以下に説明する各機能ブロックの機能の一部又は全部は、コントローラ１９の記憶装置に記憶されているプログラムにより実現されてもよいし、ハードウェアにより実現されてもよい。
また、コントローラ１９は、単独のハードウェアとして実現されてもよいし、複数のハードウェアとして実現されてもよい。例えば、コントローラ１９は、変調デューティ比算出部１９５とスイッチング信号出力部１９７を含むシステムと、パラメータ取得部１９１と遅延時間設定部１９３を含むシステムと、により構成されていてもよい。この場合、遅延時間設定部１９３が含まれるシステムを、例えば、遅延回路を含むハードウェアとしてもよい。

図６に示すように、コントローラ１９は、パラメータ取得部１９１と、遅延時間設定部１９３と、変調デューティ比算出部１９５と、スイッチング信号出力部１９７と、を機能ブロックとして有する。パラメータ取得部１９１は、整流出力が極小値となる期間に対して、変調デューティ比ＤＲが最大値となる期間を遅延させる遅延時間を決定するための遅延決定パラメータを取得する。

本実施形態において、パラメータ取得部１９１は、モータＭの動作条件を、遅延決定パラメータとして取得する。具体的には、モータＭの動作条件は、モータＭを通常運転又は低電力運転する第１条件と、モータＭを通常よりも大電力で運転する第２条件と、を含む。パラメータ取得部１９１は、例えば、駆動対象である冷蔵庫において「通常運転」又は「低電力運転」が設定されている場合には第１条件を遅延決定パラメータとして取得し、「大電力運転」が設定されている場合には第２条件を遅延決定パラメータとして取得する。これにより、パラメータ取得部１９１は、モータＭの動作条件に従って最適な遅延時間を設定できる。

遅延時間設定部１９３は、変調デューティ比ＤＲの変動の整流出力の変動に対する上記の遅延時間を設定する。具体的には、遅延時間設定部１９３は、パラメータ取得部１９１にて取得された遅延決定パラメータに基づいて、遅延時間を設定する。本実施形態では、遅延時間設定部１９３は、遅延決定パラメータに基づいて、第１遅延時間ｔ_１’と、第１遅延時間ｔ_１’よりも短い第２遅延時間ｔ_２’のいずれかを遅延時間として設定する。なお、この第１遅延時間ｔ_１’と第２遅延時間ｔ_２’は、コントローラ１９の記憶装置などに予め記憶されている。遅延時間設定部１９３が、第１遅延時間ｔ_１’と第２遅延時間ｔ_２’のいずれかを遅延時間として設定する方式とすることで、スイッチング回路１７の制御をしやすくできる。

第１遅延時間ｔ_１’は、平滑コンデンサＳＣへ入力する入力電流が発生してから平滑コンデンサＳＣの電圧が極大となるまでの期間内に、変調デューティ比ＤＲの変調幅が最大値となる期間の少なくとも一部を含むよう設定される。第１遅延時間ｔ_１’は、例えば、整流出力Ｖ_ｏｕｔの変動周期の１０％程度、すなわち、交流入力Ｖ_ｉｎの周期の半分の時間の１０％程度に設定される。その一方、本実施形態において、第２遅延時間ｔ_２’は０と設定され、変調デューティ比ＤＲの変動と整流出力の変動との間に時間的なずれがない状態となる。

変調デューティ比算出部１９５は、スイッチング回路１７のスイッチング素子ＳＷ１〜ＳＷ３をＰＷＭ制御による高速スイッチング動作させる際の変調デューティ比ＤＲを算出する。変調デューティ比ＤＲは、スイッチング回路１７に含まれるスイッチング素子ＳＷ１〜ＳＷ６のうち、ＰＷＭ制御するスイッチング素子の制御極に入力するパルス信号（オン信号、オフ信号）のデューティ比を時間的に変動させたものである。本実施形態において、変調デューティ比ＤＲは、整流出力の変動に従って変調させたデューティ比である。

具体的には、変調デューティ比算出部１９５は、モータＭの回転速度指令値と、実際のモータＭの回転速度と、測定部２１にて測定された整流出力Ｖ_ｏｕｔの電圧値と、に基づいて、変調デューティ比ＤＲを算出する。変調デューティ比ＤＲの算出方法の詳細は、後ほど説明する。なお、変調デューティ比ＤＲの算出において、モータＭの回転速度指令値と、実際のモータＭの回転速度と、に代えて、モータＭへ供給する電力の指令値と、実際にモータＭに供給されている実電力と、を用いてもよい。

スイッチング信号出力部１９７は、スイッチング回路１７をオン状態とオフ状態との間で切り替える制御を実行する。具体的には、スイッチング信号出力部１９７は、後述するスイッチング動作をスイッチング回路１７にさせるために、スイッチング回路１７に含まれるスイッチング素子ＳＷ１〜ＳＷ６の制御極に、これらのスイッチング素子ＳＷ１〜ＳＷ６をオン状態とするオン信号、及び／又は、オフ状態とするオフ信号を出力する。

［１−６．実施の形態１に係る駆動装置の動作］
［１−６−１．スイッチング回路による基本的なスイッチング動作］
以下、実施の形態１に係る駆動装置の動作を説明する。まず、図７を用いて、駆動装置１００のモータＭを駆動するためのスイッチング回路１７によるスイッチング動作を説明する。図７は、スイッチング回路の各スイッチング素子の動作を表すタイムチャートの一例を示す図である。
以下では、モータＭのロータを１回転させる時間である１回転周期Ｔ内におけるスイッチング動作を、図７を用いて説明する。また、図７に示す動作例では、モータＭのＵ相のロータ検出素子がロータの通過を検出（図６では「Ｕ相」がオン）したタイミングを時間０とする。また、整流出力Ｖ_ｏｕｔの電圧は正であるとする。すなわち、平滑コンデンサＳＣのスイッチング素子ＳＷ１に接続された側の電位が、スイッチング素子ＳＷ４に接続された側の電位よりも高いとする。

本実施形態において、スイッチング回路１７の各スイッチング素子ＳＷ１〜ＳＷ６の切り替えのタイミングは、１２０度通電方式に基づいて決定される。具体的には、以下のように各スイッチング素子ＳＷ１〜ＳＷ６のスイッチング動作が実行される。
時間が０からＴ／６までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ１の制御極に、交流入力Ｖ_ｉｎの交流周期よりも短いスイッチング周期Ｔ_ｓｗにて高速にオン信号とオフ信号が切り替わる信号を入力する。このとき、スイッチング信号出力部１９７は、スイッチング素子ＳＷ１の制御極に入力するオン信号とオフ信号のスイッチング周期Ｔ_ｓｗにおける比率を、変調デューティ比算出部１９５にて算出された変調デューティ比ＤＲに従って調整する。

その一方、時間が０からＴ／６までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ５の制御極にオン信号を入力し、他のスイッチング素子ＳＷ２〜ＳＷ４、ＳＷ６の制御極にオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ１はＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ５はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ１がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ１、Ｕ相、Ｖ相、スイッチング素子ＳＷ５、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５からモータＭのＵ相とＶ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ１がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＵ相とＶ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ８〜Ｕ相〜Ｖ相〜スイッチング素子ＳＷ５の経路で還流電流が流れる。

その後、時間がＴ／６から２Ｔ／６（＝Ｔ／３）までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ１に対して上記ＰＷＭ制御を継続する。その一方、スイッチング素子ＳＷ６の制御極にはオン信号を入力し、他のスイッチング素子ＳＷ２〜ＳＷ５の制御極にはオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ１はＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ６はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ１がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ１、Ｕ相、Ｗ相、スイッチング素子ＳＷ６、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５からモータＭのＵ相とＷ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ１がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＵ相とＷ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ８〜Ｕ相〜Ｗ相〜スイッチング素子ＳＷ６の経路で還流電流が流れる。

その後、時間がＴ／３になったタイミングでＶ相のロータ検出素子がオンとなり、さらに、３Ｔ／６（＝Ｔ／２）までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ２の制御極に、交流入力Ｖ_ｉｎの交流周期よりも短いスイッチング周期Ｔ_ｓｗにて高速にオン信号とオフ信号が切り替わる信号を入力する。このとき、スイッチング信号出力部１９７は、スイッチング素子ＳＷ２の制御極に入力するオン信号とオフ信号のスイッチング周期Ｔ_ｓｗにおける比率を、変調デューティ比算出部１９５にて算出された変調デューティ比ＤＲに従って調整する。

一方、時間がＴ／３からＴ／２までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ６の制御極にオン信号を入力し、他のスイッチング素子ＳＷ１、ＳＷ３〜ＳＷ５の制御極にオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ２はＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ６はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ２がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ２、Ｖ相、Ｗ相、スイッチング素子ＳＷ６、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５からモータＭのＶ相とＷ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ２がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＶ相とＷ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ９〜Ｖ相〜Ｗ相〜スイッチング素子ＳＷ６の経路で還流電流が流れる。

さらにその後、時間がＴ／２から４Ｔ／６（＝２Ｔ／３）までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ２に対して上記ＰＷＭ制御を継続する。その一方、スイッチング素子ＳＷ４の制御極にはオン信号を入力し、他のスイッチング素子ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ６の制御極にはオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ２はＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ４はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ２がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ２、Ｖ相、Ｕ相、スイッチング素子ＳＷ４、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５からモータＭのＶ相とＵ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ２がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＶ相とＵ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ９〜Ｖ相〜Ｕ相〜スイッチング素子ＳＷ４の経路で還流電流が流れる。

時間が２Ｔ／３になったタイミングでＷ相のロータ検出素子がオンとなり、さらに、５Ｔ／６までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ３の制御極に、交流入力Ｖ_ｉｎの交流周期よりも短いスイッチング周期Ｔ_ｓｗにて高速にオン信号とオフ信号が切り替わる信号を入力する。このとき、スイッチング信号出力部１９７は、スイッチング素子ＳＷ３の制御極に入力するオン信号とオフ信号のスイッチング周期Ｔ_ｓｗにおける比率を、変調デューティ比算出部１９５にて算出された変調デューティ比ＤＲに従って調整する。

一方、時間が２Ｔ／３から５Ｔ／６までの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ４の制御極にオン信号を入力し、他のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６の制御極にオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ３はＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ４はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ３がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ３、Ｗ相、Ｕ相、スイッチング素子ＳＷ４、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５からモータＭのＷ相とＵ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ３がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＷ相とＵ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ１０〜Ｗ相〜Ｕ相〜スイッチング素子ＳＷ４の経路で還流電流が流れる。

その後、時間が５Ｔ／６からＴまでの間、スイッチング信号出力部１９７は、スイッチング素子ＳＷ３に対して上記ＰＷＭ制御を継続する。その一方、スイッチング素子ＳＷ５の制御極にはオン信号を入力し、他のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ４、ＳＷ６の制御極にはオフ信号を入力する。

この結果、当該時間範囲において、スイッチング素子ＳＷ３がＰＷＭ制御によりオンとオフとを高速に切り替えられる一方、スイッチング素子ＳＷ５はオンを維持し、他のスイッチング素子はオフを維持する。

このとき、スイッチング素子ＳＷ３がＰＷＭ制御によりオンとなると、平滑コンデンサＳＣの一端から、スイッチング素子ＳＷ３、Ｗ相、Ｖ相、スイッチング素子ＳＷ５、平滑コンデンサＳＣの他端までの間のインピーダンスが低くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが低くなり、整流回路１５から、モータＭのＷ相とＶ相との間に整流出力Ｖ_ｏｕｔが供給される。

一方、スイッチング素子ＳＷ３がＰＷＭ制御によりオフとなると、平滑コンデンサＳＣの一端とＵ相、Ｖ相、Ｗ相との間のインピーダンスが高くなる。その結果、平滑コンデンサＳＣからみた入力インピーダンスが高くなり、整流回路１５からＷ相とＶ相との間への整流出力Ｖ_ｏｕｔの供給が停止される。一方、整流素子Ｄ１０〜Ｗ相〜Ｖ相〜スイッチング素子ＳＷ５の経路で還流電流が流れる。

上記のようにスイッチング素子ＳＷ１〜ＳＷ６のオンとオフとを組み合わせることにより、スイッチング回路１７は、平滑コンデンサＳＣからみた入力インピーダンスが低い状態であるオン状態と、当該入力インピーダンスが高い状態であるオフ状態と、を切り替えることができる。

また、スイッチング回路１７における上記のスイッチング動作により、整流回路１５から整流出力Ｖ_ｏｕｔが出力されるモータＭの相（Ｕ相、Ｖ相、Ｗ相）が時間の経過とともに切り替わることで、モータＭのロータを回転させることができる。

上記にて説明した１２０度通電方式では、１つのスイッチング素子ＳＷ１〜ＳＷ３がＰＷＭ制御による高速なスイッチング動作をする期間は、いずれもＴ／３である。つまり、１２０度通電方式において、モータＭのいずれかの相に電力が供給される期間は、ロータの回転周期の１／３となる。以下、１つのスイッチング素子ＳＷ１〜ＳＷ３がＰＷＭ制御による高速スイッチング動作をしてモータＭに電力を供給する期間を、「電力供給期間Ｔ_ｐｓ」と呼ぶことにする。

スイッチング回路１７のスイッチング動作において、ＰＷＭ制御するスイッチング素子ＳＷ１〜ＳＷ３の変調デューティ比ＤＲを調整することにより、スイッチング周期Ｔ_ｓｗにおけるモータＭへの整流出力Ｖ_ｏｕｔの出力時間を調整できる。すなわち、電力供給期間Ｔ_ｐｓにおける整流出力Ｖ_ｏｕｔの出力時間の合計を調整して、電力供給期間Ｔ_ｐｓにおいて供給される電流及び電圧の平均値を調整できる。

［１−６−２．駆動装置の制御方法］
以下、図８を用いて、本実施形態に係る駆動装置１００の制御方法を説明する。図８は、駆動装置の制御方法を示すフローチャートである。
電源装置１がモータＭの制御を開始することで駆動装置１００の制御が開始されると、コントローラ１９は、ステップＳ１において、測定部２１にて測定された現在の平滑コンデンサＳＣの電圧値（整流出力Ｖ_ｏｕｔの電圧値）を入力する。

後述するように、平滑コンデンサＳＣの現在の電圧測定値は、変調デューティ比ＤＲを算出するために使用される。従って、コントローラ１９は、平滑コンデンサＳＣの電圧測定値を、当該電圧測定値を測定した時間に関連付けて、コントローラ１９の記憶装置に記憶する。

他の実施形態において、コントローラ１９は、平滑コンデンサＳＣの電圧測定値を、当該電圧測定値が測定を開始してから何番目に測定されたものかを示す番号と関連付けて記憶してもよい。

次に、コントローラ１９は、スイッチング回路１７に上記のスイッチング動作をさせるために、各スイッチング素子ＳＷ１〜ＳＷ６の制御極に入力するオン信号／オフ信号を決定する。そのため、コントローラ１９において、まず、ＰＷＭ制御のための変調デューティ比ＤＲが算出される。変調デューティ比ＤＲは、以下のステップＳ２〜Ｓ５を実行することで算出される。

最初に、ステップＳ２において、変調デューティ比ＤＲの変動の平滑コンデンサＳＣの電圧の変動に対する遅延時間が算出される。具体的には、図９に示すフローチャートに従って、遅延時間が算出される。図９は、遅延時間の算出工程を示すフローチャートである。
まず、ステップＳ２１において、パラメータ取得部１９１が、遅延時間を決定する遅延決定パラメータとして、モータＭの動作条件を取得する。パラメータ取得部１９１にて取得したモータＭの動作条件は、遅延時間設定部１９３に出力される。

次に、ステップＳ２２において、遅延時間設定部１９３が、パラメータ取得部１９１から入力したモータＭの動作条件（遅延決定パラメータ）に基づいて、遅延時間を算出する。本実施形態では、遅延時間設定部１９３は、モータＭの動作条件に基づいて、第１遅延時間ｔ_１’又は第２遅延時間ｔ_２’のいずれかを遅延時間として設定する。

パラメータ取得部１９１から取得したモータＭの動作条件が、モータＭを通常運転又は低電力運転する第１条件である場合（ステップＳ２２で「第１条件」）、ステップＳ２３において、遅延時間設定部１９３は、変調デューティ比ＤＲの変動の平滑コンデンサＳＣの電圧の変動に対する遅延時間を、第２遅延時間ｔ_２’に設定する。本実施形態においては、第２遅延時間ｔ_２’は０であるので、遅延時間設定部１９３は、変調デューティ比ＤＲの変動を、平滑コンデンサＳＣの電圧の変動に対して変動させないと設定する。

一方、パラメータ取得部１９１から取得したモータＭの動作条件が、モータＭを大電力運転する第２条件である場合（ステップＳ２２で「第２条件」）、ステップＳ２４において、遅延時間設定部１９３は、遅延時間を、第１遅延時間ｔ_１’に設定する。つまり、遅延時間設定部１９３は、変調デューティ比ＤＲの変動を、平滑コンデンサＳＣの電圧の変動に対して第１遅延時間ｔ_１’だけ遅延させると設定する。

図８のフローチャートに戻り、ステップＳ２１〜Ｓ２４を実行して遅延時間を設定後、ステップＳ３において、変調デューティ比算出部１９５は、変調デューティ比ＤＲを算出する前に、基本デューティ比ＤＲ_Ｂを算出する。
具体的には、変調デューティ比算出部１９５は、モータＭの回転速度の指令値と現在の実際のモータＭのロータの回転速度との差分に基づいて、基本デューティ比ＤＲ_Ｂを算出する。例えば、指令値の方が実際のロータの回転速度よりも大きい場合には、変調デューティ比算出部１９５は、現在設定されている基本デューティ比ＤＲ_Ｂを増加させて、新たな基本デューティ比ＤＲ_Ｂを算出する。一方、指令値の方が実際のロータの回転速度よりも小さい場合には、変調デューティ比算出部１９５は、現在設定されている基本デューティ比ＤＲ_Ｂを減少させて、新たな基本デューティ比ＤＲ_Ｂを算出する。

なお、モータＭのロータの回転速度は、例えば、ロータの出力回転軸に設けられたエンコーダ（図示せず）から入力した単位時間あたりのパルス数に基づいて測定できる。または、モータＭのロータ検出素子におけるオン又はオフの時間長さ、または、オンとオフの１周期の長さ、に基づいてロータの回転速度を測定することもできる。

上記のように算出される基本デューティ比ＤＲ_Ｂは、以下のような性質を持つ。第１に、本実施形態において、スイッチング回路１７は１２０度通電方式にてスイッチング動作をしているので、ＰＷＭ制御する各スイッチング素子ＳＷ１〜ＳＷ３の基本デューティ比ＤＲ_Ｂは、それぞれが異なる位相を有している。第２に、基本デューティ比ＤＲ_Ｂは、整流出力Ｖ_ｏｕｔとは独立して設定される。第３に、ＰＷＭ制御するスイッチング素子ＳＷ１〜ＳＷ３の基本デューティ比ＤＲ_Ｂの合計は、回転速度の指令値と実測値との差に基づいて変動する以外は、時間に対して独立な一定値となる。

他の実施形態として、変調デューティ比算出部１９５は、モータＭに出力する電力指令値と実際にモータＭに入力されている電力の実測値との差分に基づいて、基本デューティ比ＤＲ_Ｂを算出してもよい。例えば、変調デューティ比算出部１９５は、電力の指令値が実際のモータＭへの入力電力よりも大きい場合には、現在設定されている基本デューティ比ＤＲ_Ｂを増加させて、新たな基本デューティ比ＤＲ_Ｂを算出する。一方、電力の指令値が実際のモータＭへの入力電力よりも小さい場合には、現在設定されている基本デューティ比ＤＲ_Ｂを減少させて、新たな基本デューティ比ＤＲ_Ｂを算出する。

なお、モータＭへの入力電力は、例えば、整流回路１５からスイッチング回路１７へと流れる電流の検出機構（図示せず）を設けることにより得られる電流値と、測定部２１によって検知される平滑コンデンサＳＣの電圧とを乗算することによって算出できる。上記の電流の検出機構としては、例えば、スイッチング素子ＳＷ４〜ＳＷ６から平滑コンデンサＳＣの紙面下端に至る経路に、電流検出用の抵抗を設けることにより実現できる。スイッチング回路１７へと流れる電流は、当該抵抗の両端電圧の差の測定値に基づいて測定できる。

上記のようにして基本デューティ比ＤＲ_Ｂを算出後、ステップＳ４において、変調デューティ比算出部１９５は、ＰＷＭ制御する各スイッチング素子ＳＷ１〜ＳＷ３について、ステップＳ３にて算出した基本デューティ比ＤＲ_ＢとステップＳ２にて設定した遅延時間とに基づいて、平滑コンデンサＳＣの電圧変動に従って変調させた変調デューティ比ＤＲを算出する。

本実施形態においては、変調デューティ比算出部１９５は、ステップＳ１において測定した平滑コンデンサＳＣの電圧測定値を記憶領域から読み出し、当該電圧測定値の絶対値の逆数に基づいて基本デューティ比ＤＲ_Ｂを補正することで、変調デューティ比ＤＲを算出する。また、変調デューティ比算出部１９５は、基本デューティ比ＤＲ_Ｂを補正するために用いる電圧測定値を、ステップＳ２にて設定した遅延時間に基づいて決定する。

具体的には、変調デューティ比算出部１９５は、例えば、以下の数式を用いて、現在の時間ｔにおいて設定すべき変調デューティ比ＤＲ（ｔ）を算出する。
ＤＲ（ｔ）＝｛（Ａ＊Ｖ_ａｖｅ）／Ｖ（ｔ−ｔ’）｝＊ＤＲ_Ｂ（ｔ）＋（１−Ａ）＊ＤＲ_Ｂ（ｔ）

上記の数式において、Ａは１以下の正の定数、Ｖ_ａｖｅは平滑コンデンサＳＣの電圧の平均値である。Ｖ（ｔ−ｔ’）は時間ｔ’だけ過去の平滑コンデンサＳＣの電圧測定値、時間ｔ’はステップＳ２にて設定した遅延時間である。ＤＲ_Ｂ（ｔ）はステップＳ３にて算出した基本デューティ比ＤＲ_Ｂである。

また、変調デューティ比ＤＲ（ｔ）は、以下のように書き直すこともできる。
ＤＲ（ｔ）＝［｛（Ａ＊Ｖ_ａｖｅ）／Ｖ（ｔ−ｔ’）｝＋（１−Ａ）］＊ＤＲ_Ｂ（ｔ）

すなわち、変調デューティ比ＤＲ（ｔ）は、基本デューティ比ＤＲ_Ｂ（ｔ）を、平滑コンデンサＳＣの電圧測定値に従って変動する値である［｛（Ａ＊Ｖ_ａｖｅ）／Ｖ（ｔ−ｔ’）｝＋（１−Ａ）］倍したものである。従って、この［｛（Ａ＊Ｖ_ａｖｅ）／Ｖ（ｔ−ｔ’）｝＋（１−Ａ）］と表される値を、変調デューティ比ＤＲ（ｔ）の変調幅と呼ぶ。

上記の時間ｔにおける変調デューティ比ＤＲ（ｔ）を算出する数式に含まれる、１以下の正の定数Ａの値は、整流出力_Ｖｏｕｔに含まれるリプル電圧の大きさなどに応じて、適宜決定できる。また、平滑コンデンサＳＣの電圧の平均電圧Ｖ_ａｖｅは、例えば、平滑コンデンサＳＣの電圧測定値を平均することにより、算出できる。

上記のようにして変調デューティ比ＤＲを算出後、ステップＳ５において、スイッチング信号出力部１９７は、ステップＳ４にて算出され変調デューティ比算出部１９５から入力した変調デューティ比ＤＲに基づいて、ＰＷＭ制御するスイッチング素子のスイッチング周期Ｔ_ｓｗにおけるオンとオフの時間を算出する。

スイッチング信号出力部１９７は、例えば、ＰＷＭ制御するスイッチング素子をオンする時間をＴ_ｓｗ＊ＤＲ（Ｔ_ｓｗ：スイッチング周期、ＤＲ：変調デューティ比）と算出し、オフとする時間をＴ_ｓｗ＊（１−ＤＲ）と算出できる。

その後、ステップＳ６において、スイッチング信号出力部１９７は、上記にて説明し図７に示したタイミングチャートに従って、スイッチング回路１７のスイッチング素子ＳＷ１〜ＳＷ６の制御極に、オン信号及びオフ信号を出力する。
スイッチング信号出力部１９７は、図７のタイミングチャートに従って、スイッチング素子ＳＷ１〜ＳＷ３のいずれかの制御極に、オン信号をＴ_ｓｗ＊ＤＲの時間だけ出力し、オフ信号をＴ_ｓｗ＊（１−ＤＲ）の時間だけ出力することを、電力供給期間Ｔ_ｐｓ中に繰り返し実行する。これにより、スイッチング素子ＳＷ１〜ＳＷ３のいずれかが、図７のタイミングチャートに従って、電力供給期間Ｔ_ｐｓ中にＰＷＭ制御される。

一方、スイッチング信号出力部１９７は、ＰＷＭ制御されるスイッチング素子以外のスイッチング素子の制御極に対しては、図７のタイミングチャートに従って、オン信号又はオフ信号を出力する。

例えば、コントローラ１９が駆動装置１００の動作を停止させる指令を受信するか、又は、駆動装置１００の異常を検出して、駆動装置１００の制御を終了すると判定しない限り（ステップＳ７において「Ｎｏ」である限り）、上記のステップＳ１〜Ｓ６は繰り返し実行される。すなわち、駆動装置１００の制御を継続する。
一方、駆動装置１００の制御を終了すると判定した場合（ステップＳ７において「Ｙｅｓ」の場合）、コントローラ１９は、必要に応じ適切な終了シーケンス制御を行った後、駆動装置１００の制御を停止する。

上記のステップＳ１〜Ｓ６を繰り返し実行することにより、変調デューティ比ＤＲは、平滑コンデンサＳＣの電圧（整流出力Ｖ_ｏｕｔ）に対して、図１０Ａ及び図１０Ｂに示すように変動する。図１０Ａは、第１遅延時間を有する変調デューティ比の変動の一例を示す図である。図１０Ｂは、第２遅延時間を有する変調デューティ比の変動の一例を示す図である。

図１０Ａ及び図１０Ｂにおいて、整流出力Ｖ_ｏｕｔは太破線にて示す。一方、各時間において設定される変調デューティ比ＤＲは、白三角と太実線にて示す。図１０Ａ及び図１０Ｂにおいては、整流出力Ｖ_ｏｕｔの変動のほぼ１周期分の変調デューティ比ＤＲの変動を示しており、図１０Ａ及び図１０Ｂに示した変調デューティ比ＤＲの変動は、駆動装置１００の動作中に継続する。

図１０Ａ及び図１０Ｂに示すように、上記のようにして算出した変調デューティ比ＤＲは、整流出力Ｖ_ｏｕｔの周期的な電圧変動に対応するように、第１デューティ比ＤＲ１と、第１デューティ比ＤＲ１よりも大きい第２デューティ比ＤＲ２との間で周期的に変動している。第１デューティ比ＤＲ１と第２デューティ比ＤＲ２の大きさは、例えば、デューティ比を算出する上記の数式における定数Ａにより決定できる。また、第２デューティ比ＤＲ２を、電源装置１にて設定できる最大のデューティ比としてもよい。

ただし、上記の変調デューティ比ＤＲの変動は、整流出力Ｖ_ｏｕｔの電圧変動とは逆方向となっている。なぜなら、本実施形態において、変調デューティ比ＤＲは、平滑コンデンサＳＣの電圧測定値の逆数に基づいて算出されているからである。

また、遅延時間として第１遅延時間ｔ_１’が設定された場合、変調デューティ比ＤＲの周期的な変動は、図１０Ａに示すように、整流出力Ｖ_ｏｕｔの周期的な変動よりも所定の時間だけずれている。具体的には、変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミングｔ３は、整流出力Ｖ_ｏｕｔが極小値Ｖ_ｒｍｉｎとなるタイミングｔ１から第１遅延時間ｔ_１’だけ遅延している。また、変調デューティ比ＤＲが第１デューティ比ＤＲ１となるタイミングｔ４も、整流出力Ｖ_ｏｕｔが極大値Ｖ_ｒｍａｘとなるタイミングｔ２から第１遅延時間ｔ_１’だけ遅延している。

上記の変調デューティ比ＤＲの変動の整流出力Ｖ_ｏｕｔの変動に対する遅延幅（時間ｔ’）は、例えば、変調デューティ比ＤＲを算出する上記の数式におけるＶ（ｔ−ｔ’）により決定できる。すなわち、平滑コンデンサＳＣの電圧測定値のうち、どれだけ過去の電圧測定値を使用して変調デューティ比ＤＲを算出するかにより決定できる。

変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミングが、整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎとなるタイミングから第１遅延時間ｔ_１’だけずれることにより、図１０Ａに示すように、変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミング、すなわち、変調デューティ比ＤＲの変調幅が最大値となるタイミングが、整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎから極大値Ｖ_ｒｍａｘに上昇する期間内に含まれることとなる。

整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎから極大値Ｖ_ｒｍａｘに上昇する期間内に、変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミングを含めることにより、当該期間内において、変調デューティ比ＤＲが大きい状態を維持できる。

整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎから極大値Ｖ_ｒｍａｘに上昇する期間内においては、平滑コンデンサＳＣには、平滑コンデンサＳＣを充電するための入力電流が流れる。従って、変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミングが、整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎから極大値Ｖ_ｒｍａｘに上昇する期間内、すなわち、入力電流が発生してから平滑コンデンサＳＣの電圧が極大値Ｖ_ｒｍａｘとなるまでの期間内に含まれることにより、平滑コンデンサＳＣの充電期間中において、変調デューティ比ＤＲを大きくすることにより、整流回路１５からより多くの電力をモータＭに供給できる。

その一方、整流出力Ｖ_ｏｕｔの電圧が極小値Ｖ_ｒｍｉｎから極大値Ｖ_ｒｍａｘに上昇する期間以外の期間、特に、整流出力Ｖ_ｏｕｔの電圧が極大値Ｖ_ｒｍａｘから減少する期間において、変調デューティ比ＤＲは比較的小さい設定値とされている。
上記の期間における整流出力Ｖ_ｏｕｔの電圧の減少は、平滑コンデンサＳＣの放電によりモータＭへ電力が供給されていることを意味している。従って、整流出力Ｖ_ｏｕｔの電圧が減少する期間において変調デューティ比ＤＲを小さい設定値とすることにより、当該期間におけるモータＭへの電力供給量を抑制し、平滑コンデンサＳＣの放電量を抑制できる。また、平滑コンデンサＳＣの放電量を抑制することにより、平滑コンデンサＳＣの電圧を極大値Ｖ_ｒｍａｘにするための充電量も抑制できる。

このように、遅延時間を０でない第１遅延時間に設定して、平滑コンデンサＳＣの放電量と充電量とを抑制することにより、平滑コンデンサＳＣの電流の流出と流入を抑制して、平滑コンデンサＳＣの経時劣化を抑制できる。

その一方、遅延時間として第２遅延時間ｔ_２’が設定された場合、本実施形態において、変調デューティ比ＤＲの周期的な変動は、図１０Ｂに示すように、整流出力Ｖ_ｏｕｔの周期的な変動に対して遅延を生じない。なぜなら、本実施形態において、第２遅延時間ｔ_２’は０と設定されているからである。具体的には、変調デューティ比ＤＲが第２デューティ比ＤＲ２となるタイミングは、整流出力Ｖ_ｏｕｔが極小値Ｖ_ｒｍｉｎとなるタイミングｔ１と一致している。また、変調デューティ比ＤＲが第１デューティ比ＤＲ１となるタイミングは、整流出力Ｖ_ｏｕｔが極大値Ｖ_ｒｍａｘとなるタイミングｔ２と一致している。

このように、遅延時間を０又は小さい値（第２遅延時間ｔ_２’）とすることにより、モータＭ及び／又は駆動対象から発生する騒音を抑制できる。騒音を抑制できる効果は、以下の原理に基づく。

図２に示すような構成を有する電源装置１において、出力部１３に接続されたモータＭに出力される電圧は、整流部１５１から出力される整流出力Ｖ_ｏｕｔと、スイッチング回路１７にて設定されるデューティ比と、の積となる。そのため、図１０Ａに示すように、変調デューティ比ＤＲが整流出力Ｖ_ｏｕｔの変動に対して遅れて変動すると、整流出力Ｖ_ｏｕｔとデューティ比との積であるモータＭに出力される電圧が周期的に変動する。この電圧の周期的な変動により、モータＭ及び／又は駆動対象から騒音が発生する。
その一方で、遅延時間を０又は小さい値として、図１０Ｂに示すように、変調デューティ比ＤＲの変動を、整流出力Ｖ_ｏｕｔの逆数の変動に一致させるか、又は、整流出力Ｖ_ｏｕｔの逆数の変動からわずかに遅れる変動とすることで、モータＭに出力される電圧の変動を抑制できる。この結果、モータＭ及び／又は駆動対象から発生する騒音を抑制できる。

また、上記にて説明したように、実施の形態１に係る電源装置１では、コントローラ１９が、変調デューティ比ＤＲに従ってスイッチング回路１７をオン状態とオフ状態との間で切り替える制御を実行する際に、整流出力Ｖ_ｏｕｔが極小値となる期間に対して、変調デューティ比ＤＲが最大値となる期間を遅延させる２つの遅延時間（第１遅延時間ｔ_１’、第２遅延時間ｔ_２’）のうちいずれかを設定可能である。
これにより、実施の形態１に係る電源装置１は、遅延時間として第１遅延時間ｔ_１’を設定して平滑コンデンサＳＣに流れる電流量を抑制することと、遅延時間として第２遅延時間ｔ_２’を設定して動作中のモータＭからの騒音の発生を抑制することと、を両立できる。

さらに、実施の形態１に係る電源装置１では、モータＭの動作条件がモータＭを通常電力又は低電力で動作させる第１条件のときに、遅延時間として第２遅延時間ｔ_２’を設定し、モータＭの動作条件がモータＭを大電力で動作させる第２条件のときに、遅延時間として第１遅延時間ｔ_１’を設定している。
これにより、モータＭを大電力させるために平滑コンデンサＳＣに大きな電流が流れる可能性がある場合に遅延時間として第１遅延時間ｔ_１’を設定して平滑コンデンサＳＣに流れる電流量を抑制しつつ、それ以外の平滑コンデンサＳＣに大きな電流が流れる可能性が高くない場合に遅延時間として第２遅延時間ｔ_２’を設定して動作中のモータＭからの騒音の発生を抑制できる。

［１−７．変形例］
上記の実施の形態１では、整流出力Ｖ_ｏｕｔが極小値となる期間に対する変調デューティ比ＤＲが最大値となる期間の遅延時間を決定する遅延決定パラメータは、モータＭの動作条件であった。これに限られず、駆動装置１００で用いられる他のパラメータを、遅延決定パラメータとして使用できる。
また、遅延決定パラメータとして、駆動装置１００で用いられる複数種類のパラメータを使用できる。この場合、複数種類のパラメータから特に重要視する１つのパラメータを選択して遅延決定パラメータとしてもよいし、複数種類のパラメータを組み合わせて遅延決定パラメータとしてもよい。

複数種類のパラメータを組み合わせる場合には、例えば、各パラメータについて重み値を定義し、当該重み値の合計値に基づいて遅延時間を算出できる。なお、この重み値は、各パラメータが所定の条件を満たすときに０でない値となり、条件を満たさない場合には０となるものとする。各パラメータが所定の条件を満たすときの重み値は、当該パラメータの重要度等に応じてその大小を決定できる。例えば、この重み値の合計値が所定の閾値以上であれば第１遅延時間ｔ_１’を設定し、閾値より小さければ第２遅延時間ｔ_２’を設定できる。

以下、モータＭの消費電力以外の駆動装置１００で用いられる他のパラメータを遅延決定パラメータとして用いた場合の変形例を説明する。上記で説明したように、以下に示す変形例は、適宜組み合わせることができる。

［１−７−１．変形例１］
変形例１では、例えば、モータＭへ供給する電力を指示する電力の指令値を、遅延決定パラメータとして使用できる。この場合、パラメータ取得部１９１は、例えば、モータＭへの供給電力を指令する外部信号、又は、コントローラ１９内部の電力の指令値を、遅延決定パラメータとして取得できる。モータＭへの供給電力を指令する外部信号は、例えば、駆動対象で設定された動作条件（大電力運転、低電力運転）である。

この場合、遅延時間設定部１９３は、例えば、モータＭへ供給する電力を指示する電力の指令値が閾値以上の場合には実施の形態で説明した第１遅延時間ｔ_１’を遅延時間に設定し、この指令値が閾値よりも小さい場合には実施の形態で説明した第２遅延時間ｔ_２’を遅延時間に設定できる。これにより、指令値により大きな電力がモータＭに供給される場合には平滑コンデンサＳＣの劣化を抑制し、小さな電力がモータＭに供給される場合には騒音を抑制できる。

［１−７−２．変形例２］
変形例２では、例えば、モータＭの回転速度に関する制御値を、遅延決定パラメータとして使用できる。この場合、パラメータ取得部１９１は、例えば、モータＭの回転速度の指令値、スイッチング回路１７の電力供給期間Ｔ_ｐｓを遅延決定パラメータとして取得できる。

この場合、遅延時間設定部１９３は、例えば、上記の制御値がモータＭを高速回転させることを示す場合には遅延時間を第１遅延時間ｔ_１’に設定し、モータＭを低速回転させることを示す場合には遅延時間を第２遅延時間ｔ_２’に設定できる。これにより、モータＭを高速回転させるために大きな電力がモータＭに供給される場合には平滑コンデンサＳＣの劣化を抑制し、モータＭを低速回転させるために小さな電力がモータＭに供給される場合には騒音を抑制できる。

その他、遅延時間設定部１９３は、例えば、モータＭの回転速度の制御値が特定の速度を示している場合に、遅延時間を第２遅延時間ｔ_２’に設定してもよい。これにより、モータＭが特定の回転速度で回転する際に特定の周波数の騒音を発生し、この騒音により駆動対象の筐体が共振して大きな騒音が発生することを抑制できる。

［１−７−３．変形例３］
変形例３では、例えば、現在時刻を、遅延決定パラメータとして使用できる。この場合、パラメータ取得部１９１は、例えば、駆動装置１００で用いられている時計機能、外部のＮＴＰサーバ、ＧＰＳ衛星などから、現在時刻を遅延決定パラメータとして取得できる。

この場合、遅延時間設定部１９３は、例えば、現在時刻が昼間の時間帯を示している場合に遅延時間を第１遅延時間ｔ_１’に設定し、現在時刻が夜間又は深夜の時間帯を示している場合に遅延時間を第２遅延時間ｔ_２’に設定できる。これにより、駆動対象が大電力で運転される昼間には平滑コンデンサＳＣの劣化を抑制し、夜間又は深夜の時間帯には騒音を抑制できる。

［１−７−４．変形例４］
変形例４として、例えば、測定部２１により測定された平滑コンデンサＳＣの電圧の測定値（整流出力Ｖ_ｏｕｔの電圧値）を、遅延決定パラメータとして使用できる。この場合、パラメータ取得部１９１は、測定部２１から、電圧の測定結果を遅延決定パラメータとして取得できる。

遅延時間設定部１９３は、例えば、平滑コンデンサＳＣの電圧の測定値が閾値以上のときに遅延時間を第１遅延時間ｔ_１’に設定し、電圧の測定値が閾値より小さいときに遅延時間を第２遅延時間ｔ_２’に設定できる。
このように、平滑コンデンサＳＣの電圧の測定値が大きくモータＭに大電力が供給されている場合には、遅延時間を第１遅延時間ｔ_１’に設定して平滑コンデンサＳＣの劣化を抑制できる。その一方、平滑コンデンサＳＣの電圧の測定値が比較的小さくモータＭに大きな電力が供給されていない場合には、騒音を抑制できる。

その他、遅延時間設定部１９３は、例えば、平滑コンデンサＳＣの電圧の測定値（Ｖ）と平滑コンデンサＳＣの電圧の平均値（Ｖ_ａｖｅ）との差分の絶対値ａｂｓ（Ｖ−Ｖ_ａｖｅ）が閾値以上のときに遅延時間を第１遅延時間ｔ_１’に設定し、当該差分が閾値より小さいときに遅延時間を第２遅延時間ｔ_２’に設定できる。なお、上記のａｂｓ（）は、括弧内の数値の絶対値を意味する。
このように、平滑コンデンサＳＣの電圧の測定値と平滑コンデンサＳＣの電圧の平均値との差分の絶対値が大きい場合には、平滑コンデンサＳＣの充電時と放電時の電流量が大きいと考えられるので、遅延時間を第１遅延時間ｔ_１’に設定して充電時と放電時の電流量を抑制し、平滑コンデンサＳＣの劣化を抑制できる。その一方、上記差分の絶対値が小さく平滑コンデンサＳＣの充電時と放電時の電流量は大きくないと考えられる場合には、騒音を抑制できる。

（実施の形態２）
実施の形態２において、遅延時間設定部１９３は、複数の遅延時間を整流出力Ｖ_ｏｕｔの変動の周期毎（交流入力Ｖ_ｉｎの半周期毎）に切り替えることができる。例えば、図１１に示すように、４種類の遅延時間（０、ｔ_３’、ｔ_４’、ｔ_５’）を、整流出力Ｖ_ｏｕｔの変動の周期毎に切り替えて、変調デューティ比ＤＲを生成できる。なお、図１１において、出力されている変調デューティ比ＤＲは、太実線で表している。このように、複数の遅延時間を、整流出力Ｖ_ｏｕｔの変動の周期毎、すなわち、交流入力Ｖ_ｉｎの半周期毎に切り替えることにより、モータＭ及び／又は駆動対象から発生する騒音を抑制できる。この効果は、以下の原理に基づく。図１１は、複数の遅延時間を整流出力の変動の周期毎に切り替えるときの変調デューティ比の変動と平滑コンデンサの電圧の変動との関係の一例を示す図である。

実施の形態１において説明したように、出力部１３に接続されたモータＭに出力される電圧は、整流部１５１から出力される整流出力Ｖ_ｏｕｔと、スイッチング回路１７にて設定されるデューティ比と、の積となる。その結果、モータＭに出力される電圧は周期的に変動する。その結果、整流出力Ｖ_ｏｕｔの変動の周期に対応してモータＭからの騒音の大きさが周期的に変動する。

この場合に、遅延時間が固定された値であると、モータＭに出力される電圧が最大値及び最小値になるタイミングが整流出力Ｖ_ｏｕｔの変動に対して一定となるので、モータＭからの騒音の強弱が認識される。その一方で、複数の遅延時間を整流出力Ｖ_ｏｕｔの変動の周期毎に切り替えることで、モータＭに出力される電圧が最大値及び最小値になるタイミングが整流出力Ｖ_ｏｕｔの変動の周期毎に変化するので、モータＭからの騒音の強弱が認識されにくくなる。その結果、モータＭ及び／又は駆動対象からの騒音の発生を抑制できる。

なお、切り替えて設定できる遅延時間の数は４に限られない。より多くの遅延時間を切り替えて設定することで、モータＭ及び／又は駆動対象からの騒音の発生を抑制する効果を大きくできる。

また、複数の遅延時間の切り替えは、整流出力Ｖ_ｏｕｔの変動の周期毎に、小さい値から大きい値に順に切り替えることに限られない。複数の遅延時間を、整流出力Ｖ_ｏｕｔの変動の周期毎にランダムに切り替えることにより、モータＭ及び／又は駆動対象からの騒音の発生を抑制する効果を大きくできる。

さらに、整流出力Ｖ_ｏｕｔの変動の周期内で複数の遅延時間が切り替わらなければよいので、複数の遅延時間の切り替えは、整流出力Ｖ_ｏｕｔの変動の１周期毎に限られない。整流出力Ｖ_ｏｕｔの変動の１周期の倍数の時間毎、すなわち、交流入力Ｖ_ｉｎの半周期の倍数の時間毎に複数の遅延時間を切り替えれば、モータＭ及び／又は駆動対象からの騒音の発生を抑制する効果を得られる。

（その他実施形態）
以上のように、本出願において開示する技術の例示として、上記実施形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行うことは可能である。そこで、以下、他の実施の形態を例示する。

［１］
図８及び図９に示すフローチャートの処理の順番及び／又は処理内容は、本開示における技術の範囲内において適宜変更できる。例えば、図８のフローチャートのステップＳ２における遅延時間を設定するステップは、遅延決定パラメータを取得後、かつ、変調デューティ比ＤＲの算出前であれば、任意のタイミングで実行できる。

［２］
上記の実施の形態１と実施の形態２は組み合わせることができる。例えば、モータＭを通常運転又は低電力運転する際には、変調デューティ比ＤＲの遅延時間を０とし整流出力Ｖ_ｏｕｔの変動の周期毎にこの遅延時間を変更しない一方、モータＭを大電力運転する際には、変調デューティ比ＤＲの遅延時間を実施の形態２で示したように変更できる。

その他、遅延決定パラメータに基づいて、切り替える複数の遅延時間の幅を決定してもよい。具体的には、例えば、モータＭを通常運転又は低電力運転する際には、変調デューティ比ＤＲの狭い時間範囲で決められた複数の遅延時間を切り替える一方、モータＭを大電力運転する際には、変調デューティ比ＤＲの広い時間範囲で決められた複数の遅延時間を切り替えることができる。

［３］
実施の形態１においては、遅延時間設定部１９３が設定できる遅延時間は２種類（第１遅延時間ｔ１’、第２遅延時間ｔ２’）のみであった。しかし、これに限られず、遅延時間設定部１９３は、２種類以上の遅延時間を選択可能とできる。

［４］
遅延時間設定部１９３は、固定値である遅延時間だけでなく、連続的な数値として遅延時間を算出できる。例えば、遅延決定パラメータとして平滑コンデンサＳＣの電圧の測定値を用いた場合、遅延時間設定部１９３は、平滑コンデンサＳＣの電圧の測定値（Ｖ）と平滑コンデンサＳＣの電圧の平均値（Ｖ_ａｖｅ）との差分の絶対値ａｂｓ（Ｖ−Ｖ_ａｖｅ）を用いて、以下の式から遅延時間を算出してもよい。以下の式で、αは、１以上の整数である。なお、以下の式で遅延時間を算出する場合、遅延時間設定部１９３は、例えば、算出された遅延時間を、この遅延時間に近く電源装置１で設定可能な遅延時間に書き換えてもよい。
（ａｂｓ（Ｖ−Ｖ_ａｖｅ））＊（１／α）

［５］
整流部１５１は、交流入力Ｖ_ｉｎの負側の電圧を通過させる一方、正側の電圧を負側に反転して通過させる全波整流回路であってもよい。この場合、整流部１５１は、交流入力Ｖ_ｉｎの交流周期（所定の周期）の全域に亘り、負の電圧を有する整流出力Ｖ_ｏｕｔを出力する。

［６］
整流部１５１は、交流入力Ｖ_ｉｎの正側の電圧、又は、負側の電圧の一方を通過させる一方、他方を通過させない半波整流回路であってもよい。これにより、整流部１５１は、交流入力Ｖ_ｉｎの交流周期のうちの半周期のみに正又は負の電圧を有する整流出力Ｖ_ｏｕｔを出力する。

１００ 駆動装置
１ 電源装置
１１ 入力部
Ｉ１ 第１入力端子
Ｉ２ 第２入力端子
１３ 出力部
１５ 整流回路
１５１ 整流部
Ｌ インダクタ素子
ＳＣ 平滑コンデンサ
１７ スイッチング回路
ＳＷ１〜ＳＷ６ スイッチング素子
Ｄ１〜Ｄ１０ 整流素子
１９ コントローラ
１９１ パラメータ取得部
１９３ 遅延時間設定部
１９５ 変調デューティ比算出部
１９７ スイッチング信号出力部
２１ 測定部
Ｍ モータ
ＰＳ 交流電源
ＤＲ 変調デューティ比
ｔ_１’ 第１遅延時間
ｔ_２’ 第２遅延時間
ＤＲ_Ｂ 基本デューティ比
ＤＲ１ 第１デューティ比
ＤＲ２ 第２デューティ比
Ｔ_ｓｗ スイッチング周期
Ｔ_ｐｓ 電力供給期間
Ｖ_ｉｎ 交流入力
Ｖ_ｏｕｔ 整流出力
Ｖ_ａｖｅ 平均電圧
Ｖ_ｒｍａｘ 極大値
Ｖ_ｒｍｉｎ 極小値

Claims (20)

1. モータを接続する出力部と、
   電圧が正と負の間で所定の周期にて変動する交流入力を入力する入力部と、
   前記入力部から入力した前記交流入力を電圧が正又は負のいずれかとなる整流出力に変換する回路であって、前記整流出力を平滑化する平滑コンデンサを有する整流回路と、
   前記平滑コンデンサを入力として接続し、前記出力部を出力として接続し、前記平滑コンデンサからみた入力インピーダンスが低いオン状態と、前記入力インピーダンスが前記オン状態のときよりも高いオフ状態と、を前記所定の周期よりも短いスイッチング周期にて切り替えるスイッチング回路と、
   前記オン状態を維持する期間の前記スイッチング周期に対する割合であるデューティ比を前記整流出力の変動に従って変調させた変調デューティ比を出力しつつ、当該変調デューティ比に従って前記スイッチング回路を前記オン状態と前記オフ状態との間で切り替える制御を実行する際に、前記整流出力が極小値となる期間に対して、前記変調デューティ比が最大値となる期間を遅延させる複数の遅延時間のうちいずれかを設定するコントローラと、
   を備える電源装置。
2. 前記複数の遅延時間は、第１遅延時間と、前記第１遅延時間よりも短い第２遅延時間と、を含み、
   前記第１遅延時間は、前記平滑コンデンサへ入力する入力電流が発生してから前記平滑コンデンサの電圧が極大となるまでの期間内に、前記変調デューティ比の変調幅が最大値となる期間の少なくとも一部を含むよう設定される遅延時間である、請求項１に記載の電源装置。
3. 前記コントローラは、前記変調デューティ比の変調幅が前記最大値である期間の少なくとも一部が、前記整流出力の電圧の絶対値が上昇する期間内に含まれるよう、前記第１遅延時間を調整する、請求項２に記載の電源装置。
4. 前記第２遅延時間は０である、請求項２又は３に記載の電源装置。
5. 前記コントローラは、前記モータの動作条件に基づいて前記遅延時間を設定する、請求項１〜４のいずれかに記載の電源装置。
6. 前記モータの動作条件は、前記モータを低電力で動作させる第１条件と、前記モータを大電力で動作させる第２条件と、を含み、
   前記コントローラは、前記モータの動作条件として前記第１条件が選択された場合の前記遅延時間を、前記モータの動作条件として前記第２条件が選択された場合の前記遅延時間よりも短い時間として設定する、請求項５に記載の電源装置。
7. 前記モータの動作条件は、前記モータの回転速度を含む、請求項５又は６に記載の電源装置。
8. 前記複数の遅延時間のうちいずれを設定するかを決定する遅延決定パラメータを取得するパラメータ取得部をさらに備える、請求項１〜７のいずれかに記載の電源装置。
9. 前記整流出力の電圧を測定する測定部をさらに備え、
   前記パラメータ取得部は、前記測定部による前記整流出力の電圧を前記遅延決定パラメータとして取得する、請求項８に記載の電源装置。
10. 前記コントローラは、前記測定部にて測定した前記整流出力の電圧に基づいて、前記複数の遅延時間を算出する、請求項９に記載の電源装置。
11. 前記パラメータ取得部は、前記モータへ供給する電力を指示する電力の指令値を、前記遅延決定パラメータとして取得する、請求項８〜１０のいずれかに記載の電源装置。
12. 前記パラメータ取得部は、前記モータの制御に関する外部信号を、前記遅延決定パラメータとして取得する、請求項８〜１１のいずれかに記載の電源装置。
13. 前記コントローラは、前記交流入力の半周期の倍数の時間毎に、前記複数の遅延時間を切り替えて設定する、請求項１〜１２のいずれかに記載の電源装置。
14. モータを接続する出力部と、電圧が正と負の間で所定の周期にて変動する交流入力を入力する入力部と、前記入力部から入力した前記交流入力を電圧が正又は負のいずれかとなる整流出力に変換する回路であって、前記整流出力を平滑化する平滑コンデンサを有する整流回路と、前記平滑コンデンサを入力として接続し、前記出力部を出力として接続し、前記平滑コンデンサからみた入力インピーダンスが低いオン状態と、前記入力インピーダンスが前記オン状態のときよりも高いオフ状態と、を前記所定の周期より短いスイッチング周期にて切り替えるスイッチング回路と、を備える電源装置の制御方法であって、
    前記オン状態を維持する期間の前記スイッチング周期に対する割合であるデューティ比を前記整流出力の変動に従って変調させた変調デューティ比を出力する際に、前記整流出力が極小値となる期間に対して、前記変調デューティ比が最大値となる期間を遅延させる複数の遅延時間のうちいずれかを設定するステップと、
    設定された前記変調デューティ比に従って、前記オン状態を維持する長さと前記オフ状態を維持する長さとを決定するステップと、
    前記複数の遅延時間のうちの設定された遅延時間に基づいて、設定された前記変調デューティ比に従って前記オン状態と前記オフ状態とを切り替える動作を開始するタイミングを決定するステップと、
    決定した前記オン状態を維持する長さと前記オフ状態を維持する長さと、決定した前記オン状態と前記オフ状態とを切り替える動作を開始するタイミングと、に基づいて、前記スイッチング回路の前記オン状態と前記オフ状態との切り替えを制御するステップと、
    を含む、制御方法。
15. 前記複数の遅延時間は、第１遅延時間と、前記第１遅延時間よりも短い第２遅延時間と、を含み、
    前記第１遅延時間は、前記平滑コンデンサへ入力する入力電流が発生してから前記平滑コンデンサの電圧が極大となるまでの期間内に前記変調デューティ比の変調幅が最大値となる期間の少なくとも一部を含む、請求項１４に記載の制御方法。
16. 前記複数の遅延時間のうちいずれかを設定するステップは、前記変調デューティ比の変調幅が前記最大値である期間の少なくとも一部が、前記整流出力の電圧の絶対値が上昇する期間内に含まれるよう、前記第１遅延時間を調整するステップを含む、請求項１５に記載の制御方法。
17. 前記第２遅延時間は０である、請求項１５又は１６に記載の制御方法。
18. 前記複数の遅延時間のうちいずれかを設定するステップは、前記モータの動作条件に基づいて前記遅延時間を設定するステップを含む、請求項１４〜１７のいずれかに記載の制御方法。
19. 前記モータの動作条件は、前記モータを低電力で動作させる第１条件と、前記モータを大電力で動作させる第２条件と、を含み、
    前記モータの動作条件に基づいて前記遅延時間を設定するステップは、前記モータの動作条件として前記第１条件が選択された場合の前記遅延時間を、前記モータの動作条件として前記第２条件が選択された場合の前記遅延時間よりも短い時間として設定するステップを含む、請求項１８に記載の制御方法。
20. 請求項１４〜１９のいずれかに記載の制御方法をコンピュータに実行させるプログラム。

Images