JP2021034423A - Segmented photodiode and method for manufacturing segmented photodiode - Google Patents
Segmented photodiode and method for manufacturing segmented photodiode Download PDFInfo
- Publication number
- JP2021034423A JP2021034423A JP2019149786A JP2019149786A JP2021034423A JP 2021034423 A JP2021034423 A JP 2021034423A JP 2019149786 A JP2019149786 A JP 2019149786A JP 2019149786 A JP2019149786 A JP 2019149786A JP 2021034423 A JP2021034423 A JP 2021034423A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- substrate
- semiconductor
- region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000011218 segmentation Effects 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Abstract
Description
本発明は、分割フォトダイオードに関するものである。 The present invention relates to a split photodiode.
分割フォトダイオードは、複数のダイオード領域を備え、各ダイオード領域を分割する分割領域を備えたものである。例えばバイポーラプロセスによって形成された分割フォトダイオードが特許文献1に記載されている。 The divided photodiode has a plurality of diode regions, and includes a divided region that divides each diode region. For example, a split photodiode formed by a bipolar process is described in Patent Document 1.
ところで、分割フォトダイオードには製造コストを低減できるようにCMOSプロセスによって形成されるものある。例えば図4に示すように、このような分割フォトダイオード100Aは、P型の半導体で形成された基板L1上にボロン等の第2不純物が拡散及び注入された分割領域SRと、前記基板L1上にリン等の第1不純物が注入されたダイオード領域DRとを備えている。ここで、ダイオード領域DRでは第1不純物の注入しか行われていないため、前記基板L1内において第1不純物を含む層の深さは分割領域SRにおける第2不純物を含む層よりも浅く形成される。このため、CMOSプロセスで形成された従来の分割フォトダイオードは、あるダイオード領域に発生した光電流が別のダイオード領域に流れるクロストーク電流が大きいという問題がある。 By the way, some split photodiodes are formed by a CMOS process so that the manufacturing cost can be reduced. For example, as shown in FIG. 4, such a split photodiode 100A has a split region SR in which a second impurity such as boron is diffused and injected onto a substrate L1 formed of a P-type semiconductor, and a split region SR on the substrate L1. It is provided with a diode region DR in which a first impurity such as phosphorus is injected. Here, since only the first impurity is injected in the diode region DR, the depth of the layer containing the first impurity in the substrate L1 is formed shallower than the layer containing the second impurity in the divided region SR. .. Therefore, the conventional split photodiode formed by the CMOS process has a problem that the photocurrent generated in one diode region has a large crosstalk current flowing in another diode region.
本発明は上述したような問題に鑑みなされたものであり、CMOSプロセスで形成可能でありながら、クロストーク電流を低減できる分割フォトダイオードを提供することを目的とする。 The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a split photodiode that can be formed by a CMOS process but can reduce a crosstalk current.
すなわち、本発明に係る分割フォトダイオードは、複数のダイオード領域と、各ダイオード領域を分割する分割領域と、を備えた分割フォトダイオードであって、P型の半導体で形成された基板と、第1不純物を含み、前記基板中において複数の前記ダイオード領域を構成するN型の第1半導体部と、第2不純物を含み、前記基板中において前記分割領域を構成するP型の第2半導体部と、を具備し、前記第1半導体部が、前記第1不純物を拡散させて形成されたn−ウエルと、前記n−ウエル上に前記第1不純物が注入されて形成されたn+部と、からなることを特徴とする。 That is, the divided photodiode according to the present invention is a divided photodiode having a plurality of diode regions and a divided region for dividing each diode region, and is a substrate formed of a P-type semiconductor and a first. An N-type first semiconductor portion containing impurities and forming a plurality of the diode regions in the substrate, and a P-type second semiconductor portion containing impurities and forming the divided region in the substrate. The first semiconductor portion is composed of an n-well formed by diffusing the first impurity and an n + portion formed by injecting the first impurity onto the n-well. It is characterized by that.
このようなものであれば、CMOSプロセスによって前記基板上に前記第1不純物及び前記第2不純物を注入して前記ダイオード領域と前記分割領域を形成できる。 In such a case, the diode region and the divided region can be formed by injecting the first impurity and the second impurity onto the substrate by a CMOS process.
さらに前記ダイオード領域を形成するN型の前記第1半導体部には、前記第1不純物を拡散させた前記n−ウエルが存在するので、前記基板の表面から前記第1半導体部を深く形成し、前記n−ウエルと前記分割領域を構成する前記第2半導体部との境界近傍に形成される空乏層の位置を従来よりも深い位置に設定できる。この結果、ダイオード領域内で発生した光電流が分割領域を超えて隣接する別のダイオード領域に届きにくくすることができる。したがって、ダイオード領域において深い部分の光電流が、別のダイオード領域に流れ込んでクロストーク電流が発生するのを低減できる。 Further, since the n-well in which the first impurity is diffused exists in the N-type first semiconductor portion forming the diode region, the first semiconductor portion is formed deeply from the surface of the substrate. The position of the depletion layer formed in the vicinity of the boundary between the n-well and the second semiconductor portion forming the divided region can be set to a position deeper than before. As a result, it is possible to make it difficult for the photocurrent generated in the diode region to reach another adjacent diode region beyond the divided region. Therefore, it is possible to reduce the occurrence of crosstalk current when the photocurrent in the deep portion in the diode region flows into another diode region.
クロストーク電流の発生を低減しつつ、各ダイオード領域の絶縁性を十分に保てるようにするには、前記第2半導体部が、前記第2不純物を拡散させて形成されたp−ウエルと、前記p−ウエル上に第2不純物が注入されて形成されたp+部と、からなるものであればよい。 In order to reduce the generation of crosstalk current and maintain sufficient insulation in each diode region, the second semiconductor portion includes a p-well formed by diffusing the second impurity and the above. It may be composed of a p + portion formed by injecting a second impurity onto the p-well.
分割フォトダイオードとしての好ましい実施の態様としては、平面視において、前記各ダイオード領域が前記分割領域によって囲われているものが挙げられる。 A preferred embodiment of the divided photodiode is one in which each diode region is surrounded by the divided region in a plan view.
複数のダイオード領域と、各ダイオード領域を分割する分割領域と、を備えた分割フォトダイオードであって、N型の半導体で形成された基板と、第1不純物を含み、前記基板中において前記分割領域を構成するN型の第1半導体部と、第2不純物を含み、前記基板中において複数の前記ダイオード領域を構成するP型の第2半導体部と、を具備し、前記第2半導体部が、前記第2不純物を拡散させたp−ウエルと、前記p−ウエル上に前記第2不純物が注入されて形成されたp+部と、からなることを特徴とする分割フォトダイオードであれば、N型の半導体で形成された基板を用いて本発明に係る分割フォトダイオードを構成できる。 A divided photodiode having a plurality of diode regions and a divided region for dividing each diode region, which contains a substrate formed of an N-type semiconductor and a first impurity, and the divided region in the substrate. The N-type first semiconductor portion comprising the second semiconductor portion and the P-type second semiconductor portion containing the second impurity and forming a plurality of the diode regions in the substrate are provided, and the second semiconductor portion comprises. An N-type divided photodiode is characterized by comprising a p-well in which the second impurity is diffused and a p + portion formed by injecting the second impurity onto the p-well. The split photodiode according to the present invention can be constructed by using a substrate made of the above semiconductor.
また、本発明に係る分割フォトダイオードの製造方法は、複数のダイオード領域と、各ダイオード領域を分割する分割領域と、を備えた分割フォトダイオードの製造方法であって、P型の半導体で形成された基板上に複数の前記ダイオード領域を構成するN型の第1半導体部を形成する第1半導体部形成ステップと、前記基板上に前記分割領域を構成するP型の第2半導体部を形成する第2半導体部形成ステップと、を具備し、前記第1半導体部形成ステップが、前記第1不純物を拡散させてn−ウエルを形成する第1不純物拡散ステップと、前記n−ウエル上に前記第1不純物を注入してn+部を形成する第1不純物注入ステップと、からなることを特徴とする。このような製造方法であれば、前記n−ウエルを形成して前記第1半導体部の深さを大きくし、クロストーク電流を低減することが可能となる。 Further, the method for manufacturing a split photodiode according to the present invention is a method for manufacturing a split photodiode including a plurality of diode regions and a split region for dividing each diode region, and is formed of a P-type semiconductor. A first semiconductor portion forming step for forming an N-type first semiconductor portion constituting the plurality of the diode regions and a P-type second semiconductor portion forming the divided region are formed on the substrate. A second semiconductor portion forming step is provided, and the first semiconductor portion forming step diffuses the first impurity to form an n-well, and the first impurity diffusion step is provided on the n-well. It is characterized by comprising a first impurity injection step of injecting one impurity to form an n + portion. With such a manufacturing method, it is possible to form the n-well, increase the depth of the first semiconductor portion, and reduce the crosstalk current.
加えて、N型の半導体で形成された基板上に本発明に係る分割フォトダイオードを製造するには、複数のダイオード領域と、各ダイオード領域を分割する分割領域と、を備えた分割フォトダイオードの製造方法であって、N型の半導体で形成された基板上に前記基板中において前記分割領域を構成するN型の第1半導体部を形成する第1半導体部形成ステップと、前記基板上に複数の前記ダイオード領域を構成するP型の第2半導体部を形成する第2半導体部形成ステップと、前記第2半導体部形成ステップが、前記第2不純物を拡散させてp−ウエルを形成する第2不純物拡散ステップと、前記p−ウエル上に前記第2不純物を注入してp+部を形成する第2不純物注入ステップと、からなることを特徴とする分割フォトダイオードの製造方法を用いればよい。 In addition, in order to manufacture the divided photodiode according to the present invention on a substrate formed of an N-type semiconductor, a divided photodiode having a plurality of diode regions and a divided region for dividing each diode region is provided. In the manufacturing method, a first semiconductor portion forming step of forming an N-type first semiconductor portion forming the divided region in the substrate on a substrate formed of an N-type semiconductor, and a plurality of steps on the substrate. The second semiconductor portion forming step for forming the P-type second semiconductor portion constituting the diode region and the second semiconductor portion forming step diffuse the second impurity to form a p-well. A method for manufacturing a split semiconductor characterized by comprising an impurity diffusion step and a second impurity injection step of injecting the second impurity onto the p-well to form a p + portion may be used.
このように本発明に係る分割フォトダイオードであれば、前記n−ウエルが形成されていることにより、前記第1半導体部の表面からの深さを大きくできる。この結果、前記n−ウエルと前記分割領域を構成する前記第2半導体部との境界近傍に形成される空乏層の位置を従来よりも深い位置に設定できる。この結果、ダイオード領域において深い部分の光電流が、別のダイオード領域に流れ込んでクロストーク電流が発生するのを抑制できる。 As described above, in the divided photodiode according to the present invention, the depth from the surface of the first semiconductor portion can be increased by forming the n-well. As a result, the position of the depletion layer formed in the vicinity of the boundary between the n-well and the second semiconductor portion forming the divided region can be set to a position deeper than before. As a result, it is possible to suppress that the photocurrent in the deep portion in the diode region flows into another diode region and the crosstalk current is generated.
本発明の一実施形態に係る分割フォトダイオード100について図1及び図2を参照しながら説明する。 The divided photodiode 100 according to the embodiment of the present invention will be described with reference to FIGS. 1 and 2.
図1に示すようにこの分割フォトダイオード100は、1つのチップ上に2つのダイオード領域DRが形成された2分割の分割ダイオードである。平面視において各ダイオード領域DRは概略長方形状であり、各ダイオード領域DRの間にはそれぞれを絶縁するように仕切る半導体層である分割領域SRが形成されている。 As shown in FIG. 1, the divided photodiode 100 is a two-divided divided diode in which two diode region DRs are formed on one chip. In a plan view, each diode region DR has a substantially rectangular shape, and a divided region SR, which is a semiconductor layer that partitions each diode region DR, is formed between the diode region DRs.
図2は図1のA−A線断面において両端部分を省略して拡大したものである。図2に示すように、この分割ダイオードはP型半導体の基板L1上の表面側をデバイス形成層としたものである。すなわち、基板L1の表面側には各ダイオード領域DR及び分割領域SRが形成されている。基板L1の表面には絶縁膜3と、各ダイオード領域DRで発生した光電流を外部に取り出すためのアルミニウム電極4が形成されている。 FIG. 2 is an enlarged view of the cross section taken along line AA of FIG. 1 with both end portions omitted. As shown in FIG. 2, this dividing diode has a device forming layer on the surface side of the P-type semiconductor substrate L1. That is, each diode region DR and division region SR are formed on the surface side of the substrate L1. An insulating film 3 and an aluminum electrode 4 for extracting the photocurrent generated in each diode region DR to the outside are formed on the surface of the substrate L1.
基板L1は、第1不純物を含み、前述した複数のダイオード領域DRを構成するN型の第1半導体部1と、第2不純物を含み、分割領域SRを構成するP型の第2半導体部2と、を具備する。 The substrate L1 contains an N-type first semiconductor unit 1 containing a first impurity and forming a plurality of diode region DRs described above, and a P-type second semiconductor unit 2 containing a second impurity and forming a divided region SR. And.
第1半導体部1、及び、第2半導体部2は、それぞれ面板方向に対して隣接しており、基板L1の表面側に形成されている。 The first semiconductor portion 1 and the second semiconductor portion 2 are adjacent to each other with respect to the face plate direction, and are formed on the surface side of the substrate L1.
第1半導体部1は、基板L1の表面側から第1不純物としてリンを熱拡散により拡散させたn−ウエル12と、n−ウエル12上に第1不純物が注入されたn+部11と、からなる。すなわち、n+部11はn−ウエル12が熱拡散により形成された後で別途行われるイオン注入によって形成される。n+部11とn−ウエル12を比較した場合、第1不純物の濃度はn−ウエル12のほうが小さいが、n−ウエル12のほうがn+部11よりもその厚みが大きくなるようにしている。このn−ウエル12の厚みについては、n+部11を形成する前の段階において、n−ウエル12を形成するためのイオン注入時の注入エネルギーや、イオン注入後の熱拡散時の温度、時間によって調整される。 The first semiconductor portion 1 is composed of an n-well 12 in which phosphorus is diffused as a first impurity from the surface side of the substrate L1 by thermal diffusion, and an n + portion 11 in which the first impurity is injected onto the n-well 12. Become. That is, the n + part 11 is formed by ion implantation performed separately after the n-well 12 is formed by thermal diffusion. When the n + part 11 and the n-well 12 are compared, the concentration of the first impurity is smaller in the n-well 12, but the thickness of the n-well 12 is larger than that in the n + part 11. The thickness of the n-well 12 depends on the injection energy at the time of ion implantation for forming the n-well 12 and the temperature and time at the time of heat diffusion after the ion implantation in the stage before forming the n + portion 11. It will be adjusted.
第2半導体部2は、基板L1の表面側から第2不純物としてボロンを熱拡散により拡散させたp−ウエル22と、p−ウエル22上に第2不純物が注入されたp+部21と、からなる。すなわち、p+部21は、p−ウエル12が熱拡散により形成された後で別途行われるイオン注入により形成される。 The second semiconductor portion 2 is composed of a p-well 22 in which boron is diffused as a second impurity from the surface side of the substrate L1 by thermal diffusion, and a p + portion 21 in which the second impurity is injected onto the p-well 22. Become. That is, the p + portion 21 is formed by ion implantation performed separately after the p-well 12 is formed by thermal diffusion.
以下ではこのような分割ダイオードのCMOSプロセスによる製造方法について説明する。 Hereinafter, a method for manufacturing such a dividing diode by a CMOS process will be described.
まず、基板L1の表面においてダイオード領域DRを形成する部分の全域に第1不純物をイオン注入する。また、基板L1において各ダイオード領域DRを分割する分割領域SRを形成する部分の全域に第2不純物をイオン注入する。これらのイオン注入が終わった後、所定時間の間、所定温度で加熱して、各不純物を基板L1の表面側から内部へと拡散させ、n−ウエル12及びp−ウエル22が形成される。 First, the first impurity is ion-implanted over the entire area of the surface of the substrate L1 that forms the diode region DR. Further, the second impurity is ion-implanted into the entire region of the substrate L1 that forms the divided region SR that divides each diode region DR. After these ion implantations are completed, they are heated at a predetermined temperature for a predetermined time to diffuse each impurity from the surface side of the substrate L1 to the inside, and n-wells 12 and p-wells 22 are formed.
次に、基板L1上に形成されたn−ウエル12の表面に対して第1不純物であるリンを再度イオン注入して、層状のn+部11が形成される。また、基板L1上に形成されたp−ウエル22の表面に対して第2不純物であるボロンを再度イオン注入して、概略枠状のp+部21が形成される。 Next, phosphorus, which is the first impurity, is ion-implanted again into the surface of the n-well 12 formed on the substrate L1 to form a layered n + portion 11. Further, boron, which is a second impurity, is ion-implanted again into the surface of the p-well 22 formed on the substrate L1 to form a substantially frame-shaped p + portion 21.
このようにして形成された本実施形態の分割フォトダイオード100によれば、ダイオード領域DRにおいて熱拡散により第1不純物を拡散させたn−ウエル12が形成されているため、ダイオード領域DRを形成する第1半導体部1と、分割領域SRを形成する第2半導体部2との境界近傍に形成される空乏層の位置を従来よりも基板L1内において深い位置にできる。この結果、一方のダイオード領域DRで発生した光電流が分割領域SRを超えて他方のダイオード領域DRに届きにくくすることができる。 According to the divided photodiode 100 of the present embodiment formed in this way, since the n-well 12 in which the first impurity is diffused by thermal diffusion is formed in the diode region DR, the diode region DR is formed. The position of the depletion layer formed near the boundary between the first semiconductor portion 1 and the second semiconductor portion 2 forming the divided region SR can be set to a deeper position in the substrate L1 than before. As a result, the photocurrent generated in one diode region DR can be made difficult to reach the other diode region DR beyond the division region SR.
これらのことから、あるダイオード領域DRで発生した電流は、そのダイオード領域DR側からほとんど取り出されるようにでき、あるダイオード領域DRで発生した光電効果による電子が、別のダイオード領域DRに流れにくくできる。この結果、CMOSプロセスで形成された分割フォトダイオードでありながら、クロストーク電流が発生するのを大幅に抑制することができる。 From these facts, the current generated in a certain diode region DR can be almost taken out from the diode region DR side, and the electrons due to the photoelectric effect generated in a certain diode region DR can be made difficult to flow to another diode region DR. .. As a result, it is possible to significantly suppress the generation of crosstalk current even though it is a split photodiode formed by the CMOS process.
その他の実施形態について説明する。なお、図3においては前述した実施形態に対応する部材には一部を除いて同じ符号を付すこととする。例外としてn+部、n−ウエル、p+部、n−ウエルの符号は前述した実施形態と異ならせている。 Other embodiments will be described. In FIG. 3, the members corresponding to the above-described embodiments are designated by the same reference numerals except for a part. As an exception, the symbols of the n + part, the n-well, the p + part, and the n-well are different from those of the above-described embodiment.
前述した実施形態ではP型の基板L1上に形成されたP型の半導体で形成された基板L1の表面側にダイオード領域DR、分割領域SRを形成して分割フォトダイオード100を構成したが、図3に示すようにN型の半導体で形成された基板L1の表面側をデバイス形成層としてもよい。この場合、リンなどの第1不純物が注入、拡散される第1半導体部1は分割領域SRを構成し、ボロンなどの第2不純物が注入、拡散される第2半導体部2はダイオード領域DRを構成する。 In the above-described embodiment, the diode region DR and the divided region SR are formed on the surface side of the substrate L1 formed of the P-type semiconductor formed on the P-type substrate L1 to form the divided photodiode 100. As shown in 3, the surface side of the substrate L1 formed of the N-type semiconductor may be used as the device forming layer. In this case, the first semiconductor portion 1 in which the first impurity such as phosphorus is injected and diffused constitutes the divided region SR, and the second semiconductor portion 2 in which the second impurity such as boron is injected and diffused constitutes the diode region DR. Configure.
分割ダイオードにおけるダイオード領域の分割数は2つに限られるものではなく、例えば4つ等であっても構わない。 The number of divisions of the diode region in the dividing diode is not limited to two, and may be, for example, four.
第1半導体部と第2半導体部の厚みについては、ほぼ同じでなくてもよい。具体的には、ダイオード領域を形成する半導体部においてイオン注入によって注入された不純物を拡散させたウエルが形成されていればよい。 The thicknesses of the first semiconductor portion and the second semiconductor portion do not have to be substantially the same. Specifically, it is sufficient that a well in which impurities implanted by ion implantation are diffused is formed in the semiconductor portion forming the diode region.
その他、本発明の趣旨に反し無い限りにおいて様々な実施形態の変形や、各実施形態の一部同士の組み合わせを行っても構わない。 In addition, various embodiments may be modified or some of the embodiments may be combined as long as they do not contradict the gist of the present invention.
100・・・分割ダイオード
DR ・・・ダイオード領域
SR ・・・分割領域
L1 ・・・基板
1 ・・・第1半導体部
11 ・・・n+部
12 ・・・n−ウエル
2 ・・・第2半導体部
21 ・・・p+部
22 ・・・p−ウエル
100 ・ ・ ・ Dividing diode DR ・ ・ ・ Diode region SR ・ ・ ・ Dividing region L1 ・ ・ ・ Substrate 1 ・ ・ ・ First semiconductor part 11 ・ ・ ・ n + part 12 ・ ・ ・ n-well 2 ・ ・ ・ Second Semiconductor part 21 ・ ・ ・ p + part 22 ・ ・ ・ p-well
Claims (6)
P型の半導体で形成された基板と、
第1不純物を含み、前記基板中において複数の前記ダイオード領域を構成するN型の第1半導体部と、
第2不純物を含み、前記基板中において前記分割領域を構成するP型の第2半導体部と、を具備し、
前記第1半導体部が、
前記第1不純物を拡散させて形成されたn−ウエルと、
前記n−ウエル上に前記第1不純物が注入されて形成されたn+部と、からなることを特徴とする分割フォトダイオード。 A divided photodiode having a plurality of diode regions and a divided region that divides each diode region.
A substrate made of P-type semiconductor and
An N-type first semiconductor portion containing a first impurity and forming a plurality of the diode regions in the substrate,
A P-type second semiconductor portion containing a second impurity and forming the divided region in the substrate is provided.
The first semiconductor part
The n-well formed by diffusing the first impurity and
A split photodiode comprising an n + portion formed by injecting the first impurity onto the n-well.
前記第2不純物を拡散させて形成されたp−ウエルと、
前記p−ウエル上に第2不純物が注入されて形成されたp+部と、からなる請求項1記載の分割フォトダイオード。 The second semiconductor part
The p-well formed by diffusing the second impurity and
The divided photodiode according to claim 1, comprising a p + portion formed by injecting a second impurity onto the p-well.
N型の半導体で形成された基板と、
第1不純物を含み、前記基板中において前記分割領域を構成するN型の第1半導体部と、
第2不純物を含み、前記基板中において複数の前記ダイオード領域を構成するP型の第2半導体部と、を具備し、
前記第2半導体部が、
前記第2不純物を拡散させたp−ウエルと、
前記p−ウエル上に前記第2不純物が注入されて形成されたp+部と、からなることを特徴とする分割フォトダイオード。 A divided photodiode having a plurality of diode regions and a divided region that divides each diode region.
A substrate made of N-type semiconductor and
An N-type first semiconductor portion containing the first impurity and forming the divided region in the substrate,
A P-type second semiconductor portion containing a second impurity and forming a plurality of the diode regions in the substrate is provided.
The second semiconductor part
The p-well in which the second impurity was diffused and
A split photodiode comprising a p + portion formed by injecting the second impurity onto the p-well.
P型の半導体で形成された基板上に複数の前記ダイオード領域を構成するN型の第1半導体部を形成する第1半導体部形成ステップと、
前記基板上に前記分割領域を構成するP型の第2半導体部を形成する第2半導体部形成ステップと、を具備し、
前記第1半導体部形成ステップが、
前記第1不純物を拡散させてn−ウエルを形成する第1不純物拡散ステップと、
前記n−ウエル上に前記第1不純物を注入してn+部を形成する第1不純物注入ステップと、からなることを特徴とする分割フォトダイオードの製造方法。 A method for manufacturing a divided photodiode having a plurality of diode regions and a divided region for dividing each diode region.
A first semiconductor portion forming step of forming an N-type first semiconductor portion constituting the plurality of diode regions on a substrate formed of a P-type semiconductor, and a step of forming the first semiconductor portion.
A second semiconductor portion forming step for forming a P-shaped second semiconductor portion forming the divided region on the substrate is provided.
The first semiconductor portion forming step is
The first impurity diffusion step of diffusing the first impurity to form n-wells,
A method for manufacturing a split photodiode, comprising: a first impurity injection step of injecting the first impurity onto the n-well to form an n + portion.
N型の半導体で形成された基板上に前記基板中において前記分割領域を構成するN型の第1半導体部を形成する第1半導体部形成ステップと、
前記基板上に複数の前記ダイオード領域を構成するP型の第2半導体部を形成する第2半導体部形成ステップと、
前記第2半導体部形成ステップが、
前記第2不純物を拡散させてp−ウエルを形成する第2不純物拡散ステップと、
前記p−ウエル上に前記第2不純物を注入してp+部を形成する第2不純物注入ステップと、からなることを特徴とする分割フォトダイオードの製造方法。 A method for manufacturing a divided photodiode having a plurality of diode regions and a divided region for dividing each diode region.
A first semiconductor portion forming step of forming an N-type first semiconductor portion forming the divided region in the substrate on a substrate formed of an N-type semiconductor, and a step of forming the first semiconductor portion.
A second semiconductor portion forming step for forming a P-shaped second semiconductor portion forming the plurality of diode regions on the substrate, and a second semiconductor portion forming step.
The second semiconductor portion forming step is
A second impurity diffusion step of diffusing the second impurity to form a p-well,
A method for manufacturing a split photodiode, comprising: a second impurity injection step of injecting the second impurity onto the p-well to form a p + portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019149786A JP2021034423A (en) | 2019-08-19 | 2019-08-19 | Segmented photodiode and method for manufacturing segmented photodiode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019149786A JP2021034423A (en) | 2019-08-19 | 2019-08-19 | Segmented photodiode and method for manufacturing segmented photodiode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021034423A true JP2021034423A (en) | 2021-03-01 |
Family
ID=74676040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019149786A Pending JP2021034423A (en) | 2019-08-19 | 2019-08-19 | Segmented photodiode and method for manufacturing segmented photodiode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021034423A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205190A (en) * | 1995-06-22 | 1997-08-05 | Mitsubishi Electric Corp | Semiconductor integrated circuit device with a plurality of silicon photodiode elements adjacently formed and its manufacture |
JP2007067393A (en) * | 2005-08-04 | 2007-03-15 | Avago Technologies Sensor Ip (Singapore) Pte Ltd | Reduced crosstalk cmos image sensor |
US20140203386A1 (en) * | 2013-01-24 | 2014-07-24 | Osi Optoelectronics, Inc. | Shallow Junction Photodiode for Detecting Short Wavelength Light |
CN103972247A (en) * | 2014-05-20 | 2014-08-06 | 厦门大学 | Silica-based uniwafer optoelectronic integration receiving chip used for automatic electricity meter reading system |
US20140319640A1 (en) * | 2013-04-29 | 2014-10-30 | Broadcom Corporation | Photodiode for Topside and Backside Illumination |
-
2019
- 2019-08-19 JP JP2019149786A patent/JP2021034423A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205190A (en) * | 1995-06-22 | 1997-08-05 | Mitsubishi Electric Corp | Semiconductor integrated circuit device with a plurality of silicon photodiode elements adjacently formed and its manufacture |
JP2007067393A (en) * | 2005-08-04 | 2007-03-15 | Avago Technologies Sensor Ip (Singapore) Pte Ltd | Reduced crosstalk cmos image sensor |
US20140203386A1 (en) * | 2013-01-24 | 2014-07-24 | Osi Optoelectronics, Inc. | Shallow Junction Photodiode for Detecting Short Wavelength Light |
US20140319640A1 (en) * | 2013-04-29 | 2014-10-30 | Broadcom Corporation | Photodiode for Topside and Backside Illumination |
CN103972247A (en) * | 2014-05-20 | 2014-08-06 | 厦门大学 | Silica-based uniwafer optoelectronic integration receiving chip used for automatic electricity meter reading system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855406B2 (en) | Solid-state imaging device and method of manufacturing the same | |
JP4718875B2 (en) | Solid-state image sensor | |
JP4679340B2 (en) | Solid-state imaging device | |
US20060017075A1 (en) | Image sensor production method and image sensor | |
JP2008084962A (en) | Solid-state image sensing device and its manufacturing method | |
KR20140011289A (en) | A low threshold voltage metal oxide semiconductor | |
JP2021034423A (en) | Segmented photodiode and method for manufacturing segmented photodiode | |
KR100959438B1 (en) | ESD Protection Device and Method for Manufacturing the same | |
KR101216851B1 (en) | Semiconductor device and method of manufacturing the same | |
US8546880B2 (en) | Anti punch-through leakage current metal-oxide-semiconductor transistor and manufacturing method thereof | |
JP2005175297A (en) | Semiconductor device | |
KR102424762B1 (en) | Schottky barrier diode and method of manufacturing the schottky barrier diode | |
JP6668600B2 (en) | Solid-state imaging device and method of manufacturing the same | |
CN103311246A (en) | Semiconductor device and method for producing the same | |
US11257947B2 (en) | Metal oxide semiconductor field effect transistor and method for manufacturing the same | |
TW201832353A (en) | Image-capture element and method for manufacturing image-capture element | |
JPH10289884A (en) | Well forming method of semiconductor device | |
JP2016178145A (en) | Solid-state imaging element and manufacturing method thereof | |
JP2023552371A (en) | Photodiode manufacturing method | |
CN115763357A (en) | Semiconductor device and method for manufacturing the same | |
JP2009302325A (en) | Semiconductor device, and manufacturing method thereof | |
CN104733370B (en) | High pressure trap partition method | |
JP2010153634A (en) | Semiconductor device and method of manufacturing the same | |
KR101096251B1 (en) | Method of implanting p-type ion impurities in dual poly-gate and method of fabricating dual poly gate using the same | |
JP2003142672A (en) | Solid-state image sensor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |