JP2021028713A - 階調電圧生成回路およびこれを備えた表示装置 - Google Patents

Abstract

【課題】階調値に応じて滑らかに変化する階調電圧を生成し、表示装置の表示画面に階調段差が発生することを防止する。【解決手段】階調電圧生成回路は、それぞれが直列に接続された複数の抵抗を含む複数の分圧回路と、分圧回路を１次元状に接続する接続回路とを含む。接続回路は、接続形態情報に基づき、少なくとも２個の分圧回路の接続順序を切り替える。接続回路は、接続形態情報に基づき、少なくとも１個の分圧回路の接続の向きを切り替えてもよい。【選択図】図５

Description

本発明は、階調電圧生成回路、および、これを備えた表示装置に関する。

液晶表示装置は、薄型、軽量、低消費電力の表示装置として広く利用されている。液晶表示装置に含まれる液晶パネルは、複数の走査線、複数のデータ線、および、複数の画素回路を含んでいる。液晶表示装置は、走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路、および、データ線の駆動に用いられる階調電圧を生成する階調電圧生成回路を含んでいる。

階調電圧生成回路の中には、生成する階調電圧のレベルを制御する機能を有するものがある。例えば、特許文献１には、基準電圧を抵抗分割して複数の電圧を生成し、一部の階調値に対応した階調電圧として、複数の電圧の中からセレクタを用いて選択した電圧を出力し、他の階調値に対応した階調電圧として、セレクタを用いて選択した電圧を比例分割した電圧を出力する階調電圧生成回路が記載されている。

特開２００６−１４６１３４号公報

特許文献１に記載された階調電圧生成回路の階調値−電圧特性（階調値と階調電圧のレベルの関係を示す特性）は、滑らかな曲線ではなく、複数の屈曲点を有する折れ線になる（図１４を参照）。このため、この階調電圧生成回路を備えた液晶表示装置において表示画面内で階調を滑らかに変化させる表示を行ったときに、屈曲点に対応する階調値において階調が不連続に変化する現象（階調段差）が発生する。

屈曲点に起因する階調段差を防止する方法として、階調電圧生成回路の出力段に設けられる分圧回路を異なる抵抗値を有する抵抗を用いて構成する方法が考えられる。しかしながら、この方法には、階調電圧生成回路の特性と液晶パネルの特性とが好適に対応していない場合に、階調段差が発生するという問題がある。

それ故に、階調値に応じて滑らかに変化する階調電圧を生成し、表示装置の表示画面に階調段差が発生することを防止できる階調電圧生成回路を提供することが課題として挙げられる。

（１）本発明のいくつかの実施形態に係る階調電圧生成回路は、
それぞれが直列に接続された複数の抵抗を含む複数の分圧回路と、
前記分圧回路を１次元状に接続する接続回路とを備え、
前記接続回路は、接続形態情報に基づき、少なくとも２個の前記分圧回路の接続順序を切り替える。

（２）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（１）の構成を有し、
前記接続回路は、前記接続形態情報に基づき、少なくとも１個の前記分圧回路の接続の向きを切り替える。

（３）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（２）の構成を有し、
前記接続回路は、
前記接続形態情報に基づき、複数の電圧の中から前記分圧回路の入力電圧を選択する入力電圧選択回路と、
前記接続形態情報に基づき、前記分圧回路の出力電圧の中から、少なくとも１個の階調値に対応する少なくとも１個の階調電圧を選択する出力電圧選択回路とを含む。

（４）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（３）の構成を有し、
与えられた基準電圧を抵抗分割する抵抗分割回路と、
複数のレジスタと、
複数のセレクタとをさらに備え、
前記セレクタは、前記抵抗分割回路の出力電圧の中から対応する前記レジスタに記憶された値に応じた電圧を選択して前記入力電圧生成回路に出力する。

（５）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（３）の構成を有し、
前記出力電圧選択回路は、前記接続形態情報に基づき、前記分圧回路の出力電圧の中から、取り得るすべての階調値に対応する階調電圧を選択する。

（６）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（３）の構成を有し、
前記接続形態情報と画素データとに対して演算を行い、演算結果を出力する演算回路をさらに備え、
前記出力電圧選択回路は、前記分圧回路の出力電圧の中から前記演算結果に従い階調電圧を選択する。

（７）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（１）の構成を有し、
前記複数の分圧回路は、前記抵抗の抵抗値が接続順に減少した後に増加する第１分圧回路を含み、
前記接続回路は、前記接続形態情報に基づき、前記第１分圧回路を含む少なくとも２個の前記分圧回路の接続順序を切り替える。

（８）本発明のいくつかの実施形態に係る階調電圧生成回路は、上記（７）の構成を有し、
前記複数の分圧回路は、前記抵抗の抵抗値が接続順に増加または減少する第２分圧回路を含み、
前記接続回路は、前記接続形態情報に基づき、前記第２分圧回路を含む少なくとも１個の前記分圧回路の接続の向きを切り替える。

（９）本発明のいくつかの実施形態に係る表示装置は、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路と、
前記データ線駆動回路に対して複数の階調電圧を供給する上記（１）の構成を有する階調電圧生成回路とを備える。

（１０）本発明のいくつかの実施形態に係る表示装置は、上記（９）の構成を有し、
前記接続形態情報を不揮発的に記憶するメモリ回路をさらに備え、
前記メモリ回路に記憶された接続形態情報は、所定のタイミングで前記階調電圧生成回路に含まれるレジスタに書き込まれる。

（１１）本発明のいくつかの実施形態に係る表示装置は、上記（９）の構成を有し、
前記表示パネルは、液晶パネルである。

上記の階調電圧生成回路によれば、分圧回路の接続順序を切り替えることにより、表示パネルの特性などに応じて、階調値と階調電圧のレベルの関係を好適なものに切り替えることができる。したがって、階調値に応じて滑らかに変化する階調電圧を生成し、表示装置の表示画面に階調段差が発生することを防止することができる。

本発明のこれらおよび他の目的、特徴、態様および効果は、添付図面を参照して以下の詳細な説明から一層明らかになるであろう。

第１の実施形態に係る階調電圧生成回路を含む液晶表示装置の構成を示すブロック図である。 第１の実施形態に係る階調電圧生成回路の全体構成を示す図である。 図２に示す出力電圧生成回路の構成を示すブロック図である。 図３に示す分圧回路の回路図である。 図２に示す階調電圧生成回路における分圧回路の接続形態を示す図である。 図５の詳細を示す図である。 図３に示す入力電圧選択回路と出力電圧選択回路の回路図である。 図３に示す入力電圧選択回路と出力電圧選択回路の機能を示す図である。 第２の実施形態に係る階調電圧生成回路における分圧回路の接続形態を示す図である。 図９に示す分圧回路の回路図である。 図９に示す他の分圧回路の回路図である。 図９に示す他の分圧回路の回路図である。 第３の実施形態に係る階調電圧生成回路の出力電圧生成回路の回路図である。 第４の実施形態に係る階調電圧生成回路の一部を示すブロック図である。 各実施形態に係る分圧回路に含まれる抵抗を示す図である。 従来の階調電圧生成回路における階調値−電圧特性を示す図である。

（第１の実施形態）
図１は、第１の実施形態に係る階調電圧生成回路を含む液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置１は、液晶パネル２、制御信号生成回路３、走査線駆動回路４、データ線駆動回路５、不揮発性メモリ回路９、および、階調電圧生成回路１０を備えている。以下、ｎ、ｕ、ｖ、ｋ、および、ｘは２以上の整数であるとし、所定値のｘ倍の抵抗値を有する抵抗をＲｘという。液晶表示装置１は、ｎレベルの階調表示とドット反転駆動を行う。

液晶パネル２は、表示部６を有する。表示部６は、ｕ本の走査線Ｇ１〜Ｇｕ、ｖ本のデータ線Ｓ１〜Ｓｖ、および、（ｕ×ｖ）個の画素回路７を含んでいる。走査線Ｇ１〜Ｇｕは、互いに平行に配置される。データ線Ｓ１〜Ｓｖは、互いに平行に走査線Ｇ１〜Ｇｕと直交するように配置される。走査線Ｇ１〜Ｇｕとデータ線Ｓ１〜Ｓｖは、（ｕ×ｖ）箇所で交差する。（ｕ×ｖ）個の画素回路７は、走査線Ｇ１〜Ｇｕとデータ線Ｓ１〜Ｓｖの交点に対応して配置される。画素回路７は、１本の走査線と１本のデータ線に接続される。

液晶表示装置１の外部には、液晶表示装置１に対して電圧と信号を供給するホスト装置２０が設けられる。液晶表示装置１とホスト装置２０は、フレキシブルプリント基板２１を用いて接続される。ホスト装置２０から液晶表示装置１には、フレキシブルプリント基板２１を経由して、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データ信号ＤＳ、および、４個の基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨが供給される。

制御信号生成回路３は、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣに基づき、制御信号Ｃｇ、Ｃｄを生成する。制御信号Ｃｇには、例えば、ゲートスタートパルスやゲートクロックが含まれる。制御信号Ｃｄには、例えば、ソーススタートパルスやソースクロックが含まれる。走査線駆動回路４は、制御信号Ｃｇに基づき、走査線Ｇ１〜Ｇｕを駆動する。

階調電圧生成回路１０は、生成する階調電圧のレベルを制御する機能と、ｋ個の分圧回路（詳細は後述）の接続形態を切り替える機能とを有する。不揮発性メモリ回路９は、２（ｋ＋１）個のレベルＸＰ１〜ＸＰｋ＋１、ＸＮ１〜ＸＮｋ＋１と接続形態情報ＣＳＩを不揮発的に記憶している。レベルＸＰ１〜ＸＰｋ＋１は、ｋ個の分圧回路に供給される（ｋ＋１）個の正極性電圧のレベルを示す。レベルＸＮ１〜ＸＮｋ＋１は、別のｋ個の分圧回路に供給される（ｋ＋１）個の負極性電圧のレベルを示す。接続形態情報ＣＳＩは、分圧回路の接続形態を示す。階調電圧生成回路１０は、４個の基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨ、２（ｋ＋１）個のレベルＸＰ１〜ＸＰｋ＋１、ＸＮ１〜ＸＮｋ＋１、および、接続形態情報ＣＳＩに基づき、ｎ個の正極性階調電圧ＶＰｎ−１〜ＶＰ０とｎ個の負極性階調電圧ＶＮ０〜ＶＮｎ−１を生成する（以下、両者を合わせて「２ｎ個の階調電圧」という）。

データ線駆動回路５は、制御信号Ｃｄ、データ信号ＤＳ、および、２ｎ個の階調電圧に基づき、データ線Ｓ１〜Ｓｖを駆動する。データ線駆動回路５は、データ信号ＤＳに含まれる１行分の画素データ（ｖ個の画素データ）に応じて２ｎ個の階調電圧の中からｖ個の階調電圧を選択し、選択したｖ個の階調電圧をデータ線Ｓ１〜Ｓｖにそれぞれ印加する。データ線駆動回路５は、奇数番目のデータ線に正極性階調電圧を印加し、偶数番目のデータ線に負極性階調電圧を印加する動作と、奇数番目のデータ線に負極性階調電圧を印加し、偶数番目のデータ線に正極性階調電圧を印加する動作とを交互に行う。

液晶表示装置１では、走査線駆動回路４は、走査線Ｇ１〜Ｇｕ、データ線Ｓ１〜Ｓｖ、および、（ｕ×ｖ）個の画素回路７と共に液晶パネル２上に一体に形成されている（ゲートドライバモノリシック構成）。制御信号生成回路３、データ線駆動回路５、不揮発性メモリ回路９、および、階調電圧生成回路１０は、液晶パネル２上に実装された駆動回路ＩＣ８に内蔵されている。なお、走査線駆動回路４、データ線駆動回路５、不揮発性メモリ回路９、および、階調電圧生成回路１０を上記以外の態様に実装してもよい。

図２は、階調電圧生成回路１０の全体構成を示す図である。図２には、階調電圧生成回路１０の全体と、データ線駆動回路５のうちデータ線Ｓｑ、Ｓｑ＋１（ｑは１以上ｖ以下の奇数）に対応する部分とが記載されている。階調電圧生成回路１０は、基準電圧ＶＰＨ、ＶＰＬに基づき正極性階調電圧ＶＰｎ−１〜ＶＰ０を生成する正極性階調電圧生成回路１０ｐと、基準電圧ＶＮＬ、ＶＮＨに基づき負極性階調電圧ＶＮ０〜ＶＮｎ−１を生成する負極性階調電圧生成回路１０ｎとを含んでいる。

データ線駆動回路５は、データ線Ｓｑ、Ｓｑ＋１に対応して、セレクタ５１、５２とスイッチ５３〜５６を含んでいる。スイッチ５３、５４には、映像信号ＤＳに含まれる、データ線Ｓｑ、Ｓｑ＋１に対応する画素データＤｑ、Ｄｑ＋１が入力される。セレクタ５１は、正極性階調電圧ＶＰｎ−１〜ＶＰ０の中から、スイッチ５３から出力された画素データに応じた正極性階調電圧を選択する。セレクタ５２は、負極性階調電圧ＶＮ０〜ＶＮｎ−１の中から、スイッチ５４から出力された画素データに応じた負極性階調電圧を選択する。スイッチ５５、５６には、セレクタ５１、５２の出力信号が入力される。スイッチ５５の出力端子はデータ線Ｓｑに接続され、スイッチ５６の出力端子はデータ線Ｓｑ＋１に接続される。

スイッチ５３〜５６は、同じ制御信号（図示せず）に従い動作する。制御信号がローレベルのときには、スイッチ５３、５４はそれぞれ画素データＤｑ、Ｄｑ＋１を出力し、スイッチ５５、５６はそれぞれセレクタ５１、５２の出力信号を出力する。このとき、データ線Ｓｑには画素データＤｑに応じた正極性階調電圧（セレクタ５１で選択された電圧）が印加され、データ線Ｓｑ＋１には画素データＤｑ＋１に応じた負極性階調電圧（セレクタ５２で選択された電圧）が印加される。

制御信号がハイレベルのときには、スイッチ５３、５４はそれぞれ画素データＤｑ＋１、Ｄｑを出力し、スイッチ５５、５６はそれぞれセレクタ５２、５１の出力信号を出力する。このとき、データ線Ｓｑには画素データＤｑに応じた負極性階調電圧（セレクタ５２で選択された電圧）が印加され、データ線Ｓｑ＋１には画素データＤｑ＋１に応じた正極性階調電圧（セレクタ５１で選択された電圧）が印加される。

正極性階調電圧生成回路１０ｐは、抵抗分割回路１１、（ｋ＋１）個のレジスタ１２、（ｋ＋１）個のセレクタ１３、レジスタ１４、および、出力電圧生成回路１５を含んでいる。負極性階調電圧生成回路１０ｎは、正極性階調電圧生成回路１０ｐと同じ構成を有する。以下、正極性階調電圧生成回路１０ｐの詳細を説明し、負極性階調電圧生成回路１０ｎに関する説明を省略する。

抵抗分割回路１１は、与えられた基準電圧ＶＰＨ、ＶＰＬを抵抗分割する。より詳細には、抵抗分割回路１１は、直列接続された（ｍ＋１）個の抵抗を含んでいる。ただし、ｍはｎより大きい整数であり、典型的にはｎの２倍以上の整数である。（ｍ＋１）個の抵抗の一端には基準電圧ＶＰＨが印加され、他端には基準電圧ＶＰＬ（＜ＶＰＨ）が印加される。抵抗分割回路１１は、基準電圧ＶＰＨ、ＶＰＬを抵抗分割して、ｍ個の正極性電圧Ｖｐｍ−１〜Ｖｐ０を出力する。

（ｍ＋１）個の抵抗の抵抗値は任意でよい。例えば、（ｍ＋１）個の抵抗の抵抗値をすべて同じにした場合、抵抗分割回路１１で生成される隣接する２個の正極性電圧の差は（ＶＰＨ−ＶＰＬ）／（ｍ＋１）になる。また、両端の抵抗の抵抗値を大きくすることにより、抵抗分割回路１１で生成される正極性電圧の範囲（正極性電圧Ｖｐｍ−１と正極性電圧Ｖｐ０の差）を小さくすることができる。

正極性階調電圧生成回路１０ｐで生成される正極性階調電圧ＶＰｎ−１〜ＶＰ０は、レジスタ１２とセレクタ１３を用いて生成されるものと、レジスタ１４と出力電圧生成回路１５を用いて生成されるものとに分類される。前者の階調電圧の個数は（ｋ＋１）個であり、後者の階調電圧の個数は（ｎ−ｋ−１）個である。前者の階調電圧は、タップ電圧とも呼ばれる。

レベルＸＰｉ（ｉは１以上（ｋ＋１）以下の整数）は、０以上（ｍ−１）以下の値を有する。レベルＸＰｉは、液晶パネル２のサイズや解像度を考慮して、液晶パネル２ごとに個別に決定される。不揮発性メモリ回路９に対するレベルＸＰｉの書き込みは、例えば、液晶表示装置１の製造工程で行われる。不揮発性メモリ回路９に記憶されたレベルＸＰｉは、例えば、液晶表示装置１の電源投入時に、正極性階調電圧生成回路１０ｐに供給され、ｉ番目のレジスタ１２に書き込まれる。ｉ番目のレジスタ１２は、レベルＸＰｉを記憶する。

ｉ番目のセレクタ１３には、抵抗分割回路１１から出力された正極性電圧Ｖｐｍ−１〜Ｖｐ０の全部または一部と、ｉ番目のレジスタ１２に記憶されたレベルＸＰｉとが入力される。ｉ番目のセレクタ１３は、レベルＸＰｉに応じて、いずれかの入力電圧を選択する。選択された電圧ＶＳｉは、出力電圧生成回路１５に対して出力される。

図３は、出力電圧生成回路１５の構成を示すブロック図である。図３に示す出力電圧生成回路１５は、入力電圧選択回路１６、ｋ個の分圧回路１７、出力電圧選択回路１８、および、（ｋ＋１）個のインピーダンス変換回路１９を含んでいる。以下、ｋ個の分圧回路１７をＤＩＶ１〜ＤＩＶｋという。

図４は、分圧回路１７の回路図である。図４には、ｊ番目（ｊは１以上ｋ以下の整数）の分圧回路ＤＩＶｊが記載されている。図４に示す分圧回路ＤＩＶｊは、複数の抵抗３１と複数のインピーダンス変換回路１９とを含んでいる。複数の抵抗３１は、直列に接続される。インピーダンス変換回路１９の入力端子は、２個の抵抗３１に接続されたノードに接続される。分圧回路ＤＩＶｊの２個の入力端子は、それぞれ、複数の抵抗３１を直列に接続した回路の両端に接続される。２個の入力端子を経由して、入力電圧選択回路１６から出力された２個の電圧が入力される。分圧回路ＤＩＶｊは、入力電圧選択回路１６から出力された２個の電圧を複数の抵抗３１の抵抗値に応じて比例分割する。得られた電圧は、インピーダンス変換回路１９を経由して出力電圧選択回路１８に出力される。

分圧回路ＤＩＶｊにおいて、複数の抵抗３１の抵抗値は、すべて同じであるか、接続順に増加または減少するか、あるいは、接続順に減少した後に増加するかのいずれかである。ここでいう増加と減少は、広義の単調増加と広義の単調減少を意味する。図面の理解を容易にするために、複数の抵抗３１の抵抗値が接続順に増加または減少する場合には、図面内の分圧回路の抵抗値が小さい側に白い円を記載する。複数の抵抗３１の抵抗値が接続順に減少した後に増加する場合には、図面内の分圧回路の右側中央付近に黒い円を記載する。なお、分圧回路ＤＩＶ１〜ＤＩＶｋに含まれる抵抗３１の個数は、同じでもよく、異なっていてもよい。

入力電圧選択回路１６は、接続形態情報ＣＳＩに基づき、（ｋ＋１）個のセレクタ１３で選択された電圧ＶＳ１〜ＶＳｋ＋１の中から分圧回路ＤＩＶ１〜ＤＩＶｋの入力電圧を選択する。出力電圧選択回路１８は、接続形態情報ＣＳＩに基づき、分圧回路ＤＩＶ１〜ＤＩＶｋの出力電圧の中から、取り得るすべての階調値に対応する階調電圧ＶＰｎ−１〜ＶＰ０を選択する。入力電圧選択回路１６と出力電圧選択回路１８は、分圧回路ＤＩＶ１〜ＤＩＶｋを１次元状に接続する接続回路として機能する。接続回路は、接続形態情報ＣＳＩに基づき、少なくとも２個の分圧回路１７の接続順序を切り替える。また、接続回路は、少なくとも１個の分圧回路１７の接続の向きを切り替える。接続順序と接続の向きを切り替えることにより、分圧回路１７の接続形態はｒ通り（ｒは２以上の整数）に切り替えられる。

接続形態情報ＣＳＩは、０以上（ｒ−１）以下の値を有する。レベルＸＰｉと同様に、接続形態情報ＣＳＩは、液晶パネル２ごとに個別に決定される。不揮発性メモリ回路９に記憶された接続形態情報ＣＳＩは、例えば、液晶表示装置１の電源投入時に、正極性階調電圧生成回路１０ｐに供給され、レジスタ１４に書き込まれる。レジスタ１４は、接続形態情報ＣＳＩを記憶する。なお、図２では正極性階調電圧生成回路１０ｐと負極性階調電圧生成回路１０ｑはそれぞれレジスタ１４を含むこととしたが、正極性階調電圧生成回路１０ｐと負極性階調電圧生成回路１０ｑは１個のレジスタ１４を共有してもよい。

以下、例として、ｋ＝５、ｒ＝２の場合（５個の分圧回路の接続形態を２通りに切り替える場合）について説明する。図５は、分圧回路１７の接続形態を示す図である。図５（ａ）には第１接続形態が記載され、図５（ｂ）には第２接続形態が記載されている。第２接続形態では、第１接続形態と比べて、分圧回路ＤＩＶ２、ＤＩＶ３の接続順序が逆であり、分圧回路ＤＩＶ２の接続の向きが逆である。分圧回路１７の２個の入力端子のうち、図５（ａ）において下側に記載された端子を第１入力端子、他方の端子を第２入力端子という。

図６は、図５の詳細を示す図である。図６に示すように、分圧回路ＤＩＶ１〜ＤＩＶ５は、いずれも、５個の抵抗３１と４個のインピーダンス変換回路１９とを含んでいる。分圧回路ＤＩＶ１、ＤＩＶ２に含まれる抵抗３１の抵抗値の比は、第１入力端子側から順に１０５：１０５：１００：１００：１００である。分圧回路ＤＩＶ３に含まれる抵抗３１の抵抗値の比は、第１入力端子側から順に１０５：１００：１００：１００：１０５である。分圧回路ＤＩＶ４、ＤＩＶ５に含まれる抵抗３１の抵抗値の比は、第１入力端子側から順に１００：１００：１００：１０５：１０５である。

出力電圧生成回路１５には、６個のセレクタ１３で選択された６個の電圧ＶＳ１〜ＶＳ６が入力される。ただし、ここでは、ＶＳ１＜ＶＳ２＜ＶＳ３＜ＶＳ４＜ＶＳ５＜ＶＳ６が成立するものとする。第１および第２接続形態では、電圧ＶＳ１〜ＶＳ６は、インピーダンス変換回路１９を経由して、階調電圧ＶＰ０、ＶＰ５、ＶＰ１０、ＶＰ１５、ＶＰ１５、ＶＰ２０、ＶＰ２５として階調電圧生成回路１０の外部にそれぞれ出力される。

第１接続形態（図５（ａ））では、分圧回路ＤＩＶ１の第１入力端子には、電圧ＶＳ１が入力される。分圧回路ＤＩＶ１の第２入力端子と分圧回路ＤＩＶ２の第１入力端子とには、電圧ＶＳ２が入力される。分圧回路ＤＩＶ２の第２入力端子と分圧回路ＤＩＶ３の第１入力端子とには、電圧ＶＳ３が入力される。分圧回路ＤＩＶ３の第２入力端子と分圧回路ＤＩＶ４の第１入力端子とには、電圧ＶＳ４が入力される。分圧回路ＤＩＶ４の第２入力端子と分圧回路ＤＩＶ５の第１入力端子とには、電圧ＶＳ５が入力される。分圧回路ＤＩＶ５の第２入力端子には、電圧ＶＳ６が入力される。

分圧回路ＤＩＶ１は、５個の抵抗３１を用いて電圧ＶＳ１、ＶＳ２を抵抗分割し、４個の階調電圧ＶＰ１〜ＶＰ４を出力する。分圧回路ＤＩＶ２は、５個の抵抗３１を用いて電圧ＶＳ２、ＶＳ３を抵抗分割し、４個の階調電圧ＶＰ６〜ＶＰ９を出力する。分圧回路ＤＩＶ３は、５個の抵抗３１を用いて電圧ＶＳ３、ＶＳ４を抵抗分割し、４個の階調電圧ＶＰ１１〜ＶＰ１４を出力する。分圧回路ＤＩＶ４は、５個の抵抗３１を用いて電圧ＶＳ４、ＶＳ５を抵抗分割し、４個の階調電圧ＶＰ１６〜ＶＰ１９を出力する。分圧回路ＤＩＶ５は、５個の抵抗３１を用いて電圧ＶＳ５、ＶＳ６を抵抗分割し、４個の階調電圧ＶＰ２１〜ＶＰ２４を出力する。

このときの階調電圧ＶＰ６〜ＶＰ９、ＶＰ１１〜ＶＰ１４のレベルは、以下の通りである。
ＶＰ１４＝（４０５×ＶＰ１５＋１０５×ＶＰ１０）／５１０
ＶＰ１３＝（３０５×ＶＰ１５＋２０５×ＶＰ１０）／５１０
ＶＰ１２＝（２０５×ＶＰ１５＋３０５×ＶＰ１０）／５１０
ＶＰ１１＝（１０５×ＶＰ１５＋４０５×ＶＰ１０）／５１０
ＶＰ９ ＝（４１０×ＶＰ１０＋１００×ＶＰ５）／５１０
ＶＰ８ ＝（３１０×ＶＰ１０＋２００×ＶＰ５）／５１０
ＶＰ７ ＝（２１０×ＶＰ１０＋３００×ＶＰ５）／５１０
ＶＰ６ ＝（１０５×ＶＰ１０＋４０５×ＶＰ５）／５１０

第２接続形態（図５（ｂ））では、第１接続形態とは異なり、分圧回路ＤＩＶ３の第１入力端子には、電圧ＶＳ２が入力される。分圧回路ＤＩＶ３の第２入力端子と分圧回路ＤＩＶ２の第２入力端子とには、電圧ＶＳ３が入力される。分圧回路ＤＩＶ２の第１入力端子には、電圧ＶＳ４が入力される。分圧回路ＤＩＶ３は、５個の抵抗３１を用いて電圧ＶＳ２、ＶＳ３を抵抗分割し、４個の階調電圧ＶＰ６〜ＶＰ９を出力する。分圧回路ＤＩＶ２は、５個の抵抗３１を用いて電圧ＶＳ３、ＶＳ４を抵抗分割し、４個の階調電圧ＶＰ１１〜ＶＰ１４を出力する。

このときの階調電圧ＶＰ６〜ＶＰ９、ＶＰ１１〜ＶＰ１４のレベルは、以下の通りである。
ＶＰ１４＝（４０５×ＶＰ１５＋１０５×ＶＰ１０）／５１０
ＶＰ１３＝（３００×ＶＰ１５＋２１０×ＶＰ１０）／５１０
ＶＰ１２＝（２００×ＶＰ１５＋３１０×ＶＰ１０）／５１０
ＶＰ１１＝（１００×ＶＰ１５＋４１０×ＶＰ１０）／５１０
ＶＰ９ ＝（４０５×ＶＰ１０＋１０５×ＶＰ５）／５１０
ＶＰ８ ＝（３０５×ＶＰ１０＋２０５×ＶＰ５）／５１０
ＶＰ７ ＝（２０５×ＶＰ１０＋３０５×ＶＰ５）／５１０
ＶＰ６ ＝（１０５×ＶＰ１０＋４０５×ＶＰ５）／５１０
第１接続形態と第２接続形態の間で、階調電圧ＶＰ６、ＶＰ１４のレベルは同じであり、階調電圧ＶＰ７〜ＶＰ９、ＶＰ１１〜ＶＰ１３のレベルは異なる。

図７は、入力電圧選択回路１６と出力電圧選択回路１８の回路図である。図８は、入力電圧選択回路１６と出力電圧選択回路１８の機能を示す図である。入力電圧選択回路１６は３個のセレクタ３２を含み、出力電圧選択回路１８は８個のセレクタ３３を含んでいる。図７および図８において、ＶＩｊ１は分圧回路ＤＩＶｊの第１入力端子を経由して入力される電圧を示し、ＶＩｊ２は分圧回路ＤＩＶｊの第２入力端子を経由して入力される電圧を示し、ＶＯｊ１〜ＶＯｊ４は分圧回路ＤＩＶｊの４個の出力電圧を示す。

図８（ａ）は、入力電圧選択回路１６の入力と出力を示す。入力電圧選択回路１６は、電圧ＶＩ１１、ＶＩ１２、ＶＩ２２、ＶＩ４１、ＶＩ５２として電圧ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４、ＶＳ６をそれぞれ出力し、電圧ＶＩ４２、ＶＩ５１として電圧ＶＳ５を出力する。

１番目のセレクタ３２は、電圧ＶＩ２１として、ＣＳＩ＝０のときには電圧ＶＳ２を、ＣＳＩ＝１のときには電圧ＶＳ４を選択して出力する。２番目のセレクタ３２は、電圧ＶＩ３１として、ＣＳＩ＝０のときには電圧ＶＳ３を、ＣＳＩ＝１のときには電圧ＶＳ２を選択して出力する。３番目のセレクタ３２は、電圧ＶＩ３２として、ＣＳＩ＝０のときには電圧ＶＳ４を、ＣＳＩ＝１のときには電圧ＶＳ３を選択して出力する。

図８（ｂ）は、出力電圧選択回路１８の入力と出力を示す。出力電圧選択回路１８は、階調電圧ＶＰ１〜ＶＰ４、ＶＰ１６〜ＶＰ１９、ＶＰ２１〜ＶＰ２４として、電圧ＶＯ１１〜ＶＯ１４、ＶＯ４１〜ＶＯ４４、ＶＯ５１〜ＶＯ５４をそれぞれ出力する。

１番目のセレクタ３３は、階調電圧ＶＰ６として、ＣＳＩ＝０のときには電圧ＶＯ２１を、ＣＳＩ＝１のときには電圧ＶＯ３１を選択して出力する。２番目のセレクタ３３は、階調電圧ＶＰ７として、ＣＳＩ＝０のときには電圧ＶＯ２２を、ＣＳＩ＝１のときには電圧ＶＯ３２を選択して出力する。３番目のセレクタ３３は、階調電圧ＶＰ８として、ＣＳＩ＝０のときには電圧ＶＯ２３を、ＣＳＩ＝１のときには電圧ＶＯ３３を選択して出力する。４番目のセレクタ３３は、階調電圧ＶＰ９として、ＣＳＩ＝０のときには電圧ＶＯ２４を、ＣＳＩ＝１のときには電圧ＶＯ３４を選択して出力する。５番目のセレクタ３３は、階調電圧ＶＰ１１として、ＣＳＩ＝０のときには電圧ＶＯ３１を、ＣＳＩ＝１のときには電圧ＶＯ２４を選択して出力する。６番目のセレクタ３３は、階調電圧ＶＰ１２として、ＣＳＩ＝０のときには電圧ＶＯ３２を、ＣＳＩ＝１のときには電圧ＶＯ２３を選択して出力する。７番目のセレクタ３３は、階調電圧ＶＰ１３として、ＣＳＩ＝０のときには電圧ＶＯ３３を、ＣＳＩ＝１のときには電圧ＶＯ２２を選択して出力する。８番目のセレクタ３３は、階調電圧ＶＰ１４として、ＣＳＩ＝０のときには電圧ＶＯ３４を、ＣＳＩ＝１のときには電圧ＶＯ２１を選択して出力する。

第１接続形態（図５（ａ））では、分圧回路ＤＩＶ３よりも低電圧側に配置された分圧回路ＤＩＶ１、ＤＩＶ２に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に減少する。分圧回路ＤＩＶ３に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に減少した後に増加する。分圧回路ＤＩＶ３よりも高電圧側に配置された分圧回路ＤＩＶ４、ＤＩＶ５に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に増加する。したがって、階調電圧生成回路１０の階調値−電圧特性には、分圧回路ＤＩＶ３で生成される階調電圧ＶＰ１１〜ＶＰ１４の範囲内に変曲点が発生する。

第２接続形態（図５（ｂ））では、分圧回路ＤＩＶ３よりも低電圧側に配置された分圧回路ＤＩＶ１に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に減少する。分圧回路ＤＩＶ３に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に減少した後に増加する。分圧回路ＤＩＶ３よりも高電圧側に配置された分圧回路ＤＩＶ２、ＤＩＶ４、ＤＩＶ５に含まれる抵抗３１の抵抗値は、低電圧側から高電圧側の順に増加する。したがって、階調電圧生成回路１０の階調値−電圧特性には、分圧回路ＤＩＶ３で生成される階調電圧ＶＰ６〜ＶＰ９の範囲内に変曲点が発生する。

液晶パネル２に含まれる画素回路７の輝度は、画素回路７に書き込まれた電圧（階調電圧生成回路１０で生成された階調電圧）に応じて変化する。液晶パネル２の電圧−輝度特性は、変曲点を有する。階調電圧生成回路１０の階調値−電圧特性において変曲点が発生する位置と、液晶パネル２の電圧−輝度特性において変曲点が発生する位置とを好適に対応づければ、表示画面に階調段差が発生することを防止することができる。

一般に、液晶パネルの電圧−輝度特性において変曲点が発生する位置は、液晶パネルごとに異なる。ここでは、液晶パネル２の電圧−輝度特性において変曲点が発生する位置が、階調電圧ＶＰ１０〜ＶＰ１５の範囲内である場合（以下、第１の場合という）と、階調電圧ＶＰ５〜ＶＰ１０の範囲内である場合（以下、第２の場合という）とがあるものとする。

従来の階調電圧生成回路では、分圧回路の接続順序と接続の向きは固定されている。このため、階調値−電圧特性において階調電圧ＶＰ１０〜ＶＰ１５の範囲内に変曲点が発生するように階調電圧生成回路を構成した場合には、第２の場合に表示画面に階調段差が発生する。また、階調値−電圧特性において階調電圧ＶＰ５〜ＶＰ１０の範囲内に変曲点が発生するように階調電圧生成回路を構成した場合には、第１の場合に表示画面に階調段差が発生する。このため、従来の階調電圧生成回路では、分圧回路は階調電圧ＶＰ５〜ＶＰ１５の範囲内において電圧を均等に分割せざるを得ない。

これに対して、本実施形態に係る階調電圧生成回路１０では、入力電圧選択回路１６と出力電圧選択回路１８の作用によって、分圧回路１７の接続順序と接続の向きを切り替えることができる。具体的には、液晶パネル２の電圧−輝度特性に応じて、第１の場合には分圧回路ＤＩＶ１〜ＤＩＶ５の接続形態を第１接続形態に切り替え、第２の場合には分圧回路ＤＩＶ１〜ＤＩＶ５の接続形態を第２接続形態に切り替えればよい。これにより、階調電圧生成回路１０の特性と液晶パネル２の特性とを好適に対応させて、変曲点に対応する階調値で階調段差が発生することを防止することができる。

また、本実施形態に係る階調電圧生成回路１０によれば、従来の階調電圧生成回路とは異なり、階調値−電圧特性において階調値Ｚで変曲点が発生する場合には、階調値がＺよりも小さい範囲では階調値が大きいほど階調電圧の間隔を徐々に狭くし、階調値がＺよりも大きい範囲では階調値が大きいほど階調電圧の間隔を徐々に広くすることができる。

ここまで、例として、５個の分圧回路１７の接続形態を２通りに切り替える階調電圧生成回路１０について説明した。同様の方法により、複数の分圧回路１７の接続形態を複数通りに切り替える各種の階調電圧生成回路１０を構成することができる。具体的には、分圧回路１７の個数、各分圧回路１７の構成、分圧回路１７の複数の接続形態を決定し、複数の接続形態を実現する入力電圧選択回路１６と出力電圧選択回路１８の機能と構成を決定すればよい。入力電圧選択回路１６と出力電圧選択回路１８の構成は、入力電圧選択回路１６と出力電圧選択回路１８の機能を実現できる限り任意でよい。

図８（ａ）に示す例では、電圧ＶＩ５１は、ＣＳＩ＝０のときもＣＳＩ＝１のときも電圧ＶＳ５である。このため、図７に示す入力電圧選択回路１６は、接続形態情報ＣＳＩに基づき電圧ＶＩ５１を選択するセレクタを有していない。このように分圧回路１７のある入力電圧がすべての接続形態で同じ場合には、その入力電圧を選択する回路を入力電圧選択回路１６に設ける必要はない。また、図８（ｂ）に示す例では、階調電圧ＶＰ２１は、ＣＳＩ＝０のときもＣＳＩ＝１のときも電圧ＶＯ５１である。このため、図７に示す出力電圧選択回路１８は、接続形態情報ＣＳＩに基づき階調電圧ＶＰ２１を選択するセレクタを有していない。このようにある階調電圧がすべての接続形態で同じ場合には、その階調電圧を選択する回路を出力電圧選択回路１８に設ける必要はない。

以上に示すように、本実施形態に係る階調電圧生成回路１０は、それぞれが直列に接続された複数の抵抗３１を含む複数の分圧回路１７と、分圧回路１７を１次元状に接続する接続回路（入力電圧選択回路１６と出力電圧選択回路１８）とを備え、接続回路は、接続形態情報ＣＳＩに基づき、少なくとも２個の分圧回路１７の接続順序を切り替える。また、接続回路は、接続形態情報ＣＳＩに基づき、少なくとも１個の分圧回路１７の接続の向きを切り替える。本実施形態に係る階調電圧生成回路１０によれば、分圧回路１７の接続順序と接続の向きを切り替えることにより、液晶パネル２の電圧−輝度特性などに応じて、階調値−電圧特性を好適なものに切り替えることができる。したがって、階調値に応じて滑らかに変化する階調電圧を生成し、液晶表示装置１の表示画面に階調段差が発生することを防止することができる。

接続回路は、接続形態情報ＣＳＩに基づき、複数の電圧ＶＳ１〜ＶＳｋ＋１の中から分圧回路１７の入力電圧を選択する入力電圧選択回路１６と、接続形態情報ＣＳＩに基づき、分圧回路１７の出力電圧の中から、取り得るすべての階調値に対応する階調電圧ＶＰｎ−１〜ＶＰ０、ＶＮ０〜ＶＮｎ−１を選択する出力電圧選択回路１８とを含んでいる。このような入力電圧選択回路１６と出力電圧選択回路１８を用いることにより、分圧回路１７を１次元状に接続し、分圧回路１７の接続順序と接続の向きを切り替える接続回路を構成することができる。

階調電圧生成回路１０は、与えられた基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨを抵抗分割する抵抗分割回路１１と、複数のレジスタ１２と、複数のセレクタ１３とをさらに備え、セレクタ１３は、抵抗分割回路１１の出力電圧の中から対応するレジスタ１２に記憶された値ＸＰｊ、ＸＮｊに応じた電圧を選択して入力電圧選択回路１６に出力する。これにより、生成する階調電圧のレベルを切り替える場合に、階調値に応じて滑らかに変化する階調電圧を生成し、液晶表示装置１の表示画面に階調段差が発生することを防止することができる。

複数の分圧回路１７は、抵抗３１の抵抗値が接続順に減少した後に増加する第１分圧回路（分圧回路ＤＩＶ３）を含み、接続回路は、接続形態情報ＣＳＩに基づき、第１分圧回路を含む少なくとも２個の分圧回路ＤＩＶ２、ＤＩＶ３の接続順序を切り替える。これにより、階調値−電圧特性において変曲点が発生する位置を切り替えて、上記の効果を奏することができる。

複数の分圧回路１７は、抵抗３１の抵抗値が接続順に増加または減少する第２分圧回路（分圧回路ＤＩＶ２）を含み、接続回路は、接続形態情報ＣＳＩに基づき、第２分圧回路を含む少なくとも１個の分圧回路ＤＩＶ２の接続の向きを切り替える。これにより、変曲点が発生する位置の切り替えに応じて、階調値−電圧特性の形状を切り替えて、上記の効果を奏することができる。

液晶表示装置１は、複数の走査線Ｇ１〜Ｇｕと複数のデータ線Ｓ１〜Ｓｖと複数の画素回路７とを含む表示パネル（液晶パネル２）と、走査線Ｇ１〜Ｇｕを駆動する走査線駆動回路４と、データ線Ｓ１〜Ｓｖを駆動するデータ線駆動回路５と、データ線駆動回路５に対して複数の階調電圧（正極性階調電圧ＶＰｎ−１〜ＶＰ０と負極性階調電圧ＶＮ０〜ＶＮｎ−１）を供給する階調電圧生成回路１０とを備えている。液晶表示装置１は、接続形態情報ＣＳＩを不揮発的に記憶するメモリ回路（不揮発性メモリ回路９）をさらに備え、メモリ回路に記憶された接続形態情報ＣＳＩは、所定のタイミングで階調電圧生成回路１０に含まれるレジスタ１４に書き込まれる。このような液晶表示装置１によれば、階調電圧生成回路１０を用いて階調値に応じて滑らかに変化する階調電圧を生成し、表示画面に階調段差が発生することを防止することができる。

（第２の実施形態）
第２の実施形態に係る階調電圧生成回路は、第１の実施形態に係る階調電圧生成回路と同じ構成を有する（図２および図３を参照）。本実施形態では、ｎ＝２５６、ｋ＝１６である（２５６レベルの階調表示を行い、１６個の分圧回路の接続形態を切り替える）。本実施形態に係る階調電圧生成回路は、基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨ、３４個のレベル、および、接続形態情報ＣＳＩに基づき、２５６個の正極性階調電圧ＶＰ２５５〜ＶＰ０と２５６個の負極性階調電圧ＶＮ０〜ＶＮ２５５を生成する。

図９は、本実施形態に係る階調電圧生成回路における分圧回路の接続形態を示す図である。図９には、複数の分圧回路の接続形態のうち、第１接続形態が記載されている。本実施形態に係る出力電圧生成回路には、１７個のセレクタ（図示せず）で選択された１７個の電圧ＶＳ１〜ＶＳ１７が入力される。第１接続形態では、分圧回路ＤＩＶｉの第１入力端子（下側の入力端子）には電圧ＶＳｉが入力され、分圧回路ＤＩＶｉの第２入力端子には電圧ＶＳｉ＋１が入力される。

分圧回路ＤＩＶｉは、第１および第２入力端子を経由して入力された２個の電圧を複数の抵抗を用いて抵抗分割し、複数の階調電圧を出力する。分圧回路ＤＩＶ１〜ＤＩＶ１７が出力する階調電圧は、図９に記載した通りである。本実施形態では、分圧回路ＤＩＶ１〜ＤＩＶ１７に含まれる抵抗の個数は互いに異なり、分圧回路ＤＩＶ１〜ＤＩＶ１７の出力電圧の個数も互いに異なる。

図１０Ａ〜図１０Ｃは、それぞれ、分圧回路ＤＩＶ７〜ＤＩＶ９の回路図である。図１０Ａ〜図１０Ｃには、分圧回路ＤＩＶ７〜ＤＩＶ９の出力電圧として、第１接続形態を選択したときの階調電圧が記載されている。

図１０Ａに示す分圧回路ＤＩＶ７は、１６個の抵抗３１と１５個のインピーダンス変換回路１９とを含んでいる。分圧回路ＤＩＶ７では、第１入力端子側から順に、４個の抵抗Ｒ１７５（所定値の１７５倍の抵抗値を有する抵抗）、４個の抵抗Ｒ１５０、４個の抵抗Ｒ１２５、および、４個の抵抗Ｒ１００が直列に接続されている。分圧回路ＤＩＶ７では、抵抗３１の抵抗値は第１入力端子側から接続順に減少する。分圧回路ＤＩＶ１〜ＤＩＶ６でも、これと同様である。

図１０Ｂに示す分圧回路ＤＩＶ８は、３２個の抵抗３１と３１個のインピーダンス変換回路１９とを含んでいる。分圧回路ＤＩＶ８では、第１入力端子側から順に、８個の抵抗Ｒ１０５、１６個の抵抗Ｒ１００、および、８個の抵抗Ｒ１０５が直列に接続されている。分圧回路ＤＩＶ８では、抵抗３１の抵抗値は接続順に減少した後に増加する。

図１０Ｃに示す分圧回路ＤＩＶ９は、６４個の抵抗３１と６３個のインピーダンス変換回路１９とを含んでいる。第１入力端子側から順に、４０個の抵抗Ｒ１００、８個の抵抗Ｒ１０８、８個の抵抗Ｒ１１０、４個の抵抗Ｒ１１３、および、４個の抵抗Ｒ１１７が直列に接続されている。分圧回路ＤＩＶ９では、抵抗３１の抵抗値は第１入力端子側から接続順に増加する。分圧回路ＤＩＶ１０〜ＤＩＶ１６でも、これと同様である。

本実施形態に係る階調電圧生成回路では、１６個の分圧回路１７の接続形態は、入力電圧選択回路（図示せす）と出力電圧選択回路（図示せず）の作用によって、第１接続形態を含む複数の形態に切り替えられる。本実施形態に係る階調電圧生成回路では、階調値−電圧特性には、分圧回路ＤＩＶ８で生成される階調電圧の範囲内に変曲点が発生する。本実施形態に係る階調電圧生成回路によれば、第１の実施形態と同様に、分圧回路１７の接続順序と接続の向きを切り替えることにより、液晶パネル２の電圧−輝度特性などに応じて階調値−電圧特性を好適なものに切り替え、液晶表示装置の表示画面に階調段差が発生することを防止することができる。また、階調電圧生成回路の階調値−電圧特性において階調値Ｚにおいて変曲点が発生する場合には、階調値がＺよりも小さい範囲では階調値が大きいほど階調電圧の間隔を徐々に狭くし、階調値がＺよりも大きい範囲では階調値が大きいほど階調電圧の間隔を徐々に広くすることができる。

なお、本実施形態では、抵抗３１の抵抗値を複数の抵抗ごとに変化させることとしたが、抵抗３１の抵抗値を１個の抵抗ごとに変化させてもよい。

（第３の実施形態）
第３の実施形態に係る階調電圧生成回路は、第１の実施形態に係る階調電圧生成回路１０（図２）において、出力電圧生成回路１５を以下に示す出力電圧生成回路に置換したものである。本実施形態では、ｋ＝５、ｒは３以上の整数である（５個の分圧回路の接続形態を３通り以上に切り替える）。

図１１は、本実施形態に係る階調電圧生成回路の出力電圧生成回路の回路図である。図１１に示す出力電圧生成回路４１は、入力電圧選択回路４２、５個の分圧回路ＤＩＶ１〜ＤＩＶ５、出力電圧選択回路４３、および、１０個のインピーダンス変換回路１９を含んでいる。出力電圧生成回路４１には、６個のセレクタ（図示せず）で選択された電圧ＶＳ１〜ＶＳ６が入力される。電圧ＶＳ１〜ＶＳ６のうち、電圧ＶＳ１は最も低く、電圧ＶＳ６は最も高い。電圧ＶＳ２〜ＶＳ５の大小関係は、接続形態に応じて変化する。

入力電圧選択回路４２は、電圧ＶＩ１２、ＶＩ２２、ＶＩ４１、ＶＩ５１として、電圧ＶＳ２、ＶＳ３、ＶＳ４、ＶＳ５をそれぞれ出力する。入力電圧選択回路４２は、６個のセレクタ４４を含んでいる。３番目と４番目のセレクタ４４には、６個の電圧ＶＳ１〜ＶＳ６が入力される。他のセレクタ４４には、６個の電圧ＶＳ１〜ＶＳ６のうち５個の電圧が入力される。

６個のセレクタ４４は、接続形態情報ＣＳＩに基づき、互いに異なる電圧を選択して出力する。１番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１、ＶＳ３〜ＶＳ６のうちいずれかを電圧ＶＩ１１として選択して出力する。２番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１〜ＶＳ２、ＶＳ４〜ＶＳ６のうちいずれかを電圧ＶＩ１２として選択して出力する。３番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１〜ＶＳ６のうちいずれかを電圧ＶＩ３１として選択して出力する。４番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１〜ＶＳ６のうちいずれかを電圧ＶＩ３２として選択して出力する。５番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１〜ＶＳ３、ＶＳ５〜ＶＳ６のうちいずれかを電圧ＶＩ４２として選択して出力する。６番目のセレクタ４４は、接続形態情報ＣＳＩに基づき、電圧ＶＳ１〜ＶＳ４、ＶＳ６のうちいずれかを電圧ＶＩ５２として選択して出力する。

分圧回路ＤＩＶ１、ＤＩＶ２、ＤＩＶ４、ＤＩＶ５には、出力電圧生成回路４１の外部から、電圧ＶＳ２〜ＶＳ５がそれぞれ供給される。これに加えて、分圧回路ＤＩＶ１〜ＤＩＶ５には、６個のセレクタ４４で選択された電圧ＶＳ１〜ＶＳ６が供給される。分圧回路ＤＩＶ１〜ＤＩＶ５のうち、電圧ＶＳ１が供給される分圧回路は１個である。この分圧回路をＤＩＶａといい、分圧回路ＤＩＶａに供給される他の電圧（ＶＳ１以外の電圧）をＶＳａという。

残り４個の分圧回路のうち、電圧ＶＳａが供給される分圧回路は１個である。この分圧回路をＤＩＶｂといい、分圧回路ＤＩＶｂに供給される他の電圧（ＶＳ１、ＶＳａ以外の電圧）をＶＳｂという。残り３個の分圧回路のうち、電圧ＶＳｂが供給される分圧回路は１個である。この分圧回路をＤＩＶｃといい、分圧回路ＤＩＶｃに供給される他の電圧（ＶＳ１、ＶＳａ、ＶＳｂ以外の電圧）をＶＳｃという。残り２個の分圧回路のうち、電圧ＶＳｃが供給される分圧回路は１個である。この分圧回路をＤＩＶｄといい、分圧回路ＤＩＶｄに供給される他の電圧（ＶＳ１、ＶＳａ、ＶＳｂ、ＶＳｃ以外の電圧）をＶＳｄという。残った分圧回路をＤＩＶｅという。分圧回路ＤＩＶｅには、電圧ＶＳｄ、ＶＳ６が供給される。入力電圧選択回路４２は、このときに最後に現れる電圧が電圧ＶＳ６であるように構成される。

入力電圧選択回路４２の作用により、分圧回路ＤＩＶ１〜ＤＩＶ５はＤＩＶａ〜ＤＩＶｅの順序で１次元状に接続される。１次元状に接続された分圧回路の一端には電圧ＶＳ１が印加され、他端には電圧ＶＳ６が印加される。電圧ＶＳ１、ＶＳａ〜ＶＳｄ、ＶＳ６については、次式が成立する。
ＶＳ１＜ＶＳａ＜ＶＳｂ＜ＶＳｃ＜ＶＳｄ＜ＶＳ６

分圧回路ＤＩＶａは、５個の抵抗を用いて電圧ＶＳ１、ＶＳａを抵抗分割し、４個の電圧を出力する。分圧回路ＤＩＶｂは、５個の抵抗を用いて電圧ＶＳａ、ＶＳｂを抵抗分割し、４個の電圧を出力する。分圧回路ＤＩＶｃは、５個の抵抗を用いて電圧ＶＳｂ、ＶＳｃを抵抗分割し、４個の電圧を出力する。分圧回路ＤＩＶｄは、５個の抵抗を用いて電圧ＶＳｃ、ＶＳｄを抵抗分割し、４個の電圧を出力する。分圧回路ＤＩＶｅは、５個の抵抗を用いて電圧ＶＳｄ、ＶＳ６を抵抗分割し、４個の電圧を出力する。

出力電圧選択回路４３は、接続形態情報ＣＳＩに基づき、分圧回路１７の出力電圧の中から、取り得るすべての階調値に対応する階調電圧ＶＰ２５〜ＶＰ０を選択する。より詳細には、出力電圧選択回路４３は、階調電圧ＶＰ０、ＶＰ５、ＶＰ１０、ＶＰ１５、ＶＰ２０、ＶＰ２５として、電圧ＶＳ１、ＶＳａ、ＶＳｂ、ＶＳｃ、ＶＳｄ、ＶＳ６をそれぞれ出力する。出力電圧選択回路４３は、接続形態情報ＣＳＩに基づき、階調電圧ＶＰ１〜ＶＰ４として分圧回路ＤＩＶａの４個の出力電圧を選択して出力し、階調電圧ＶＰ６〜ＶＰ９として分圧回路ＤＩＶｂの４個の出力電圧を選択して出力し、階調電圧ＶＰ１１〜ＶＰ１４として分圧回路ＤＩＶｃの４個の出力電圧を選択して出力し、階調電圧ＶＰ１６〜ＶＰ１９として分圧回路ＤＩＶｄの４個の出力電圧を選択して出力し、階調電圧ＶＰ２１〜ＶＰ２４として分圧回路ＤＩＶｅの４個の出力電圧を選択して出力する。

分圧回路ＤＩＶ３に含まれる抵抗３１の抵抗値は、接続順に減少した後に増加する。分圧回路ＤＩＶ１、ＤＩＶ２、ＤＩＶ４、ＤＩＶ５に含まれる抵抗３１の抵抗値は、接続順に増加または減少する。階調値−電圧特性において分圧回路ＤＩＶ３に対応する階調値で変曲点を発生させるためには、分圧回路ＤＩＶ１、ＤＩＶ２、ＤＩＶ４、ＤＩＶ５を以下の向きに接続すればよい。分圧回路ＤＩＶ３よりも低電圧側に配置される分圧回路は、階調値が高いほど出力電圧の間隔を狭くするために、抵抗値が小さい側の端子に相対的に高い電圧が供給される向きに接続される。分圧回路ＤＩＶ３よりも高電圧側に配置される分圧回路は、階調値が高いほど出力電圧の間隔を広くするために、抵抗値が小さい側の端子に相対的に低い電圧が供給される向きに接続される。

なお、回路量を削減するために、分圧回路ＤＩＶ１〜ＤＩＶ５の接続形態に制約を設けてもよい。例えば、抵抗の変化率が小さい分圧回路は、抵抗の変化率が大きい分圧回路よりも、変曲点に対応する分圧回路の近くに配置するという制約を設けてもよい。あるいは、複数の分圧回路を１次元状に接続するときに、両端付近の分圧回路の接続順序は固定でもよい。

このように図１１に示す出力電圧生成回路４１では、分圧回路１７の２個の入力端子のうち、抵抗値が小さい側の端子には出力電圧生成回路４１の外部で選択された電圧が与えられ、他の入力端子には入力電圧選択回路４２で選択された電圧が与えられる。なお、抵抗値が大きい側の端子に出力電圧生成回路４１の外部で選択された電圧を与え、他の入力端子に入力電圧選択回路４２で選択された電圧を与えてもよい。

本実施形態に係る階調電圧生成回路では、５個の分圧回路１７の接続形態は、入力電圧選択回路４２と出力電圧選択回路４３の作用によって、３個以上の形態に切り替えられる。本実施形態に係る階調電圧生成回路によれば、第１の実施形態と同様に、階調値に応じて滑らかに変化する階調電圧を生成し、液晶表示装置の表示画面に階調段差が発生することを防止することができる。

本実施形態では、変曲点に対応する分圧回路よりも低電圧側に配置される分圧回路を抵抗値が小さい側の端子に相対的に高い電圧が供給される向きに接続し、変曲点に対応する分圧回路よりも高電圧側に配置される分圧回路を抵抗値が小さい側の端子に相対的に低い電圧が供給される向きに接続することとしている。これにより、分圧回路の接続の向きを限定し、選択回路の回路量を削減することができる。

（第４の実施形態）
図１２は、第４の実施形態に係る階調電圧生成回路の一部を示すブロック図である。図１２に示す出力電圧生成回路４５は、第３の実施形態に係る出力電圧生成回路４１（図１１）において出力電圧選択回路４３を出力電圧選択回路４６に置換したものである。また、本実施形態に係る階調電圧生成回路は、演算回路４７を備えている。演算回路４７は、デジタル回路（ロジック回路）である。なお、図１２では入力電圧選択回路４２の詳細な構成は省略されている。

本実施形態に係る階調電圧生成回路は、図１２に示すデータ線駆動回路４８に接続して使用される。データ線駆動回路４８は、データ線Ｓｑ、Ｓｑ＋１に対応して、スイッチ５３〜５６を含んでいる。スイッチ５３〜５６は、第１の実施形態と同様に動作する。本実施形態に係る階調電圧生成回路は、スイッチ５３に対応して２個の演算回路４７を含み、スイッチ５４に対応して２個の演算回路４７を含んでいる。

以下、正極性階調電圧生成回路に含まれる回路について説明する。出力電圧選択回路４６は、出力電圧選択回路４３とセレクタ５１を１個の回路として構成したものである。一方の演算回路４７は、レジスタ１４から出力された接続形態情報ＣＳＩとデータ線駆動回路４８から出力された画素データＤｑとに対して演算を行い、演算結果Ｅｑを出力する。他方の演算回路４７は、接続形態情報ＣＳＩとデータ線駆動回路４８から出力された画素データＤｑ＋１とに対して演算を行い、演算結果Ｅｑ＋１を出力する。演算結果Ｅｑ、Ｅｑ＋１は、それぞれ、接続形態情報ＣＳＩが示す接続形態において画素データＤｑ、Ｄｑ＋１に対応する電圧として、出力電圧選択回路４６に入力された複数の電圧のうちのいずれを出力するかを示す。スイッチ５３は、制御信号（図示せず）がローレベルのときには演算結果Ｅｑを、制御信号がハイレベルのときには演算結果Ｅｑ＋１を演算結果Ｅとして出力する。スイッチ５３に対応する２個の演算回路は、同じ機能を有する。このため、２個の演算回路に代えて１個の演算回路を設け、１個の演算回路が画素データＤｑ、Ｄｑ＋１を時系列的に処理してもよい。この場合、２個の演算結果は、例えばメモリ回路（図示せず）に保持される。２個の演算結果が必要なタイミングで同時に出力されるように、メモリ回路の周辺回路を構成すればよい。

出力電圧選択回路４６には、インピーダンス変換回路１９の出力電圧、分圧回路ＤＩＶ１〜ＤＩＶ５の出力電圧、および、スイッチ５３から出力された演算結果Ｅが入力される。出力電圧選択回路４６は、インピーダンス変換回路１９の出力電圧と分圧回路ＤＩＶ１〜ＤＩＶ５の出力電圧との中から、演算結果Ｅに従い階調電圧を選択して出力する。

負極性階調電圧生成回路は、正極性階調電圧生成回路と同様の構成を有する。スイッチ５５には、正極性階調電圧生成回路に含まれる出力電圧選択回路４６の出力信号と、負極性階調電圧生成回路に含まれる出力電圧選択回路４６の出力信号とが入力される。スイッチ５６にも、同じ２個の信号が入力される。スイッチ５５の出力端子はデータ線Ｓｑに接続され、スイッチ５６の出力端子はデータ線Ｓｑ＋１に接続される。

第３の実施形態では、接続形態情報ＣＳＩに応じて電圧を選択する回路（出力電圧選択回路４３）を階調電圧生成回路に設け、画素データに応じて電圧を選択する回路（セレクタ５１、５２）をデータ線駆動回路に設ける必要がある。本実施形態では、セレクタ５１、５２を設けることなく、階調電圧生成回路にデジタル回路（演算回路４７）と、接続形態情報ＣＳＩと画素データに応じた演算結果に従い電圧を選択する回路（出力電圧選択回路４６）とを設ければよい。

一般に、電圧を選択するアナログ回路を階調電圧生成回路とデータ線駆動回路の両方に設けるよりも、デジタル回路である演算回路と電圧を選択するアナログ回路とを階調電圧生成回路に設けるほうが、回路量は少ない。したがって、本実施形態に係る階調電圧生成回路によれば、第３の実施形態よりも回路量を削減することができる。なお、第１および第２の実施形態に係る階調電圧生成回路に基づき、同様の階調電圧生成回路を構成してもよい。

本実施形態に係る階調電圧生成回路は、接続形態情報ＣＳＩと画素データＤａとに対して演算を行い、演算結果を出力する演算回路４７を備え、出力電圧選択回路４６は、分圧回路ＤＩＶ１〜ＤＩＶ５の出力電圧の中から、演算結果に従い階調電圧を選択する。本実施形態に係る階調電圧生成回路によれば、第３の実施形態よりも回路量を削減することができる。

以上に述べた階調電圧生成回路については、各種の変形例を構成することができる。例えば、分圧回路１７に含まれる抵抗は、１個の抵抗でもよく、複数の抵抗を直列または並列に接続したものでもよい。例えば、図６に示す分圧回路１７に含まれる抵抗Ｒ１００と抵抗Ｒ１０５は、１個の抵抗でもよい。これにより、分圧回路１７に含まれる抵抗３１の個数を減らすことができる。これに代えて、４個の抵抗Ｒ２５を直列に接続した回路（図１３（ａ））を抵抗Ｒ１００として用い、４個の抵抗Ｒ２５を直列に接続した回路と、５個の抵抗Ｒ２５を並列に接続した回路とを直列に接続した回路（図１３（ｂ））を抵抗Ｒ１０５として用いてもよい。このように抵抗値の種類を減らすことにより、抵抗値のばらつきを低減することができる。

また、第１〜第４の実施形態に係る階調電圧生成回路の特徴をその性質に反しない限り任意に組み合わせて、変形例に係る階調電圧生成回路を構成してもよい。各実施形態では、基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨは、ホスト装置２０から液晶表示装置１に供給されることとした。これに代えて、駆動回路ＩＣ８が、ホスト装置２０から供給された電源電圧に基づき、基準電圧ＶＰＨ、ＶＰＬ、ＶＮＬ、ＶＮＨを生成してもよい。また、基準電圧ＶＰＬ、ＶＮＬは、グランド電圧でもよい。

また、上述したように、セレクタ１３には、抵抗分割回路１１から出力された電圧の全部を入力してもよく、一部を入力してもよい。セレクタに入力する電圧の個数を減らすことにより、セレクタの回路量を削減することができる。また、出力電圧選択回路は、接続形態情報に基づき、分圧回路の出力電圧の中から、少なくとも１個の階調値に対応する少なくとも１個の階調電圧を選択すればよい。また、階調電圧生成回路を含む表示装置は、液晶表示装置以外の表示装置でもよい。

以上において本発明を詳細に説明したが、以上の説明は全ての面で例示的なものであって制限的なものではない。多数の他の変更や変形が本発明の範囲を逸脱することなく案出可能であると了解される。

１…液晶表示装置
２…液晶パネル
３…制御信号生成回路
４…走査線駆動回路
５、４８…データ線駆動回路
６…表示部
７…画素回路
８…駆動回路ＩＣ
９…不揮発性メモリ回路
１０…階調電圧生成回路
１１…抵抗分割回路
１２、１４…レジスタ
１３、３２、３３、４４、５１、５２…セレクタ
１５、４１、４５…出力電圧生成回路
１６、４２…入力電圧選択回路
１７…分圧回路
１８、４３、４６…出力電圧選択回路
１９…インピーダンス変換回路
２０…ホスト装置
２１…フレキシブルプリント基板
３１…抵抗
４７…演算回路
５３〜５６…スイッチ

Claims (11)

1. それぞれが直列に接続された複数の抵抗を含む複数の分圧回路と、
   前記分圧回路を１次元状に接続する接続回路とを備え、
   前記接続回路は、接続形態情報に基づき、少なくとも２個の前記分圧回路の接続順序を切り替えることを特徴とする、階調電圧生成回路。
2. 前記接続回路は、前記接続形態情報に基づき、少なくとも１個の前記分圧回路の接続の向きを切り替えることを特徴とする、請求項１に記載の階調電圧生成回路。
3. 前記接続回路は、
   前記接続形態情報に基づき、複数の電圧の中から前記分圧回路の入力電圧を選択する入力電圧選択回路と、
   前記接続形態情報に基づき、前記分圧回路の出力電圧の中から、少なくとも１個の階調値に対応する少なくとも１個の階調電圧を選択する出力電圧選択回路とを含むことを特徴とする、請求項２に記載の階調電圧生成回路。
4. 与えられた基準電圧を抵抗分割する抵抗分割回路と、
   複数のレジスタと、
   複数のセレクタとをさらに備え、
   前記セレクタは、前記抵抗分割回路の出力電圧の中から対応する前記レジスタに記憶された値に応じた電圧を選択して前記入力電圧生成回路に出力することを特徴とする、請求項３に記載の階調電圧生成回路。
5. 前記出力電圧選択回路は、前記接続形態情報に基づき、前記分圧回路の出力電圧の中から、取り得るすべての階調値に対応する階調電圧を選択することを特徴とする、請求項３に記載の階調電圧生成回路。
6. 前記接続形態情報と画素データとに対して演算を行い、演算結果を出力する演算回路をさらに備え、
   前記出力電圧選択回路は、前記分圧回路の出力電圧の中から前記演算結果に従い階調電圧を選択することを特徴とする、請求項３に記載の階調電圧生成回路。
7. 前記複数の分圧回路は、前記抵抗の抵抗値が接続順に減少した後に増加する第１分圧回路を含み、
   前記接続回路は、前記接続形態情報に基づき、前記第１分圧回路を含む少なくとも２個の前記分圧回路の接続順序を切り替えることを特徴とする、請求項１に記載の階調電圧生成回路。
8. 前記複数の分圧回路は、前記抵抗の抵抗値が接続順に増加または減少する第２分圧回路を含み、
   前記接続回路は、前記接続形態情報に基づき、前記第２分圧回路を含む少なくとも１個の前記分圧回路の接続の向きを切り替えることを特徴とする、請求項７に記載の階調電圧生成回路。
9. 複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
   前記走査線を駆動する走査線駆動回路と、
   前記データ線を駆動するデータ線駆動回路と、
   前記データ線駆動回路に対して複数の階調電圧を供給する請求項１に記載の階調電圧生成回路とを備えた、表示装置。
10. 前記接続形態情報を不揮発的に記憶するメモリ回路をさらに備え、
    前記メモリ回路に記憶された接続形態情報は、所定のタイミングで前記階調電圧生成回路に含まれるレジスタに書き込まれることを特徴とする、請求項９に記載の表示装置。
11. 前記表示パネルは、液晶パネルであることを特徴とする、請求項９に記載の表示装置。

Images