JP2021024184A - 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法 - Google Patents

積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法 Download PDF

Info

Publication number
JP2021024184A
JP2021024184A JP2019143335A JP2019143335A JP2021024184A JP 2021024184 A JP2021024184 A JP 2021024184A JP 2019143335 A JP2019143335 A JP 2019143335A JP 2019143335 A JP2019143335 A JP 2019143335A JP 2021024184 A JP2021024184 A JP 2021024184A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
concentration
semiconductor
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019143335A
Other languages
English (en)
Other versions
JP7053539B2 (ja
Inventor
洋 橋上
Hiroshi Hashigami
洋 橋上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2019143335A priority Critical patent/JP7053539B2/ja
Publication of JP2021024184A publication Critical patent/JP2021024184A/ja
Application granted granted Critical
Publication of JP7053539B2 publication Critical patent/JP7053539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】電気特性に優れたコランダム構造の半導体膜を含む積層体を提供することを目的とする。【解決手段】結晶基板と、コランダム構造を有する金属酸化物を主成分とする半導体膜とを含む積層体であって、前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下である積層体。【選択図】図1

Description

本発明は、コランダム構造を有する金属酸化物を主成分とする半導体膜、該半導体膜を有する積層体、該積層体の製造方法、前記半導体膜を含む半導体装置、該半導体装置を備える半導体システムに関する。
高耐圧、低損失及び高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(α−Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置や、受発光素子への応用が期待されている。
霧化されたミスト状の原料を用いて、基板上に結晶成長させるミスト化学気相成長法(Mist Chemical Vapor Deposition:Mist CVD。以下、「ミストCVD法」ともいう。)が開発され、コランダム構造を有する酸化ガリウム(α−Ga)の作製が可能となってきた(特許文献1)。この方法では、ガリウムアセチルアセトナートなどのガリウム化合物を塩酸などの酸に溶解して前駆体とし、この前駆体を霧化することによって原料微粒子を生成し、この原料微粒子とキャリアガスと混合した混合気をサファイアなどコランダム構造の基板の表面に供給し、原料ミストを反応させることで基板上に単一配向した酸化ガリウム薄膜をエピタキシャル成長させている。
このようにして得られるα−Gaの性能を示す上で、電荷キャリアの移動度(以下、「キャリア移動度」又は「移動度」ともいう)が重要な指標の一つとなる。特許文献1には、c面サファイア基板上に形成した、Snをドーピングしたα−Ga薄膜において、1cm/Vs程度の移動度が得られたことが記載されている。また、特許文献2では、c面サファイア基板上に形成した、Geをドーピングしたα−Gaにおいて、3.26cm/Vsの移動度が得られたことが記載されている。
特開2013−028480号公報 特開2015−228495号公報
しかしながら、上記特許文献に記載のα−Gaで得られた移動度は、半導体特性としては不十分なため、高性能な半導体装置を形成することが困難であった。
本発明は、上記問題を解決するためになされたものであり、電気特性に優れたコランダム構造の半導体膜、該半導体膜を含む積層体を提供すること、及び、電気特性に優れたコランダム構造の半導体膜を含む積層体の製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、結晶基板と、コランダム構造を有する金属酸化物を主成分とする半導体膜とを含む積層体であって、前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下である積層体を提供する。
このような積層体によれば、優れた電気特性を有する高品質なコランダム構造の半導体膜を有するものとなる。
このとき、前記炭素(C)濃度の平均値が2.0×1019cm−3以上、5.0×1020cm−3以下である積層体とすることができる。
これにより、より優れた電気特性を有するものとなる。
このとき、前記半導体膜におけるキャリア移動度が5cm/Vs以上である積層体とすることができる。また、前記半導体膜におけるキャリア密度が1.0×1016/cm以上、1.0×1021/cm以下である積層体とすることができる。
これにより、パワーデバイス等の半導体装置により適したものとなる。
このとき、前記金属酸化物が、Ga酸化物又はAl酸化物を含むものとすることができる。
これにより、さらに優れた電気特性を有するものとなる。
このとき、前記結晶基板の主表面の面積が10cm以上である積層体とすることができる。
これにより、大面積の半導体装置に適用可能な積層体とすることができる。
このとき、前記半導体膜の膜厚が1μm以上である積層体とすることができる。
これにより、欠陥が低減されたより高品質の半導体膜を備えた積層体とすることができる。
本発明は、また、コランダム構造を有する金属酸化物を主成分とする半導体膜であって、前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下である半導体膜を提供する。
このような半導体膜によれば、優れた電気特性を有する高品質なコランダム構造の半導体膜となる。
このとき、半導体膜と電極とを少なくとも含む半導体装置であって、前記半導体膜として、上記半導体膜を含む半導体装置とすることができる。また、上記半導体装置を備える半導体システムとすることができる。
これにより、高性能な半導体装置、半導体システムを提供することができる。
本発明は、また、加熱された結晶基板に、霧化した金属酸化物前駆体とキャリアガスを含む混合気を供給して、前記結晶基板上にコランダム構造を有する金属酸化物を主成分とする半導体膜を形成する積層体の製造方法であって、前記混合気が炭素源を含み、前記混合気における前記炭素源の含有量を、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下となる含有量とする積層体の製造方法を提供することができる。
このような積層体の製造方法によれば、優れた電気特性を有する高品質なコランダム構造の半導体膜を有する積層体を製造できる。
このとき、前記炭素源は、一酸化炭素、二酸化炭素、アルコール、ケトン、カルボン酸又は有機金属錯体のいずれか1つ以上を含むこととすることができる。
これにより、より安定して半導体膜中に炭素を添加することができる。
このとき、前記炭素源は、一酸化炭素ガス、二酸化炭素ガス又は炭化水素ガスのいずれか1つ以上を含むこととすることができる。
これにより、半導体膜中への炭素の添加量をより精度高く調整することができる。
以上のように、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体膜及び該半導体膜を有する積層体を提供できる。また、本発明によれば、優れた電気特性を有する高品質なコランダム構造の半導体膜及び該半導体膜を有する積層体を容易かつ低コストで生産できる。
本発明に係る積層体の構造の一形態を示す図である。 本発明に係る積層体の構造の別の形態を示す図である。 本発明に係るショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。 本発明に係る高電子移動度トランジスタ(HEMT)の好適な一例を模式的に示す図である。 本発明に係る金属酸化膜半導体電界効果トランジスタ(MOSFET)の好適な一例を模式的に示す図である。 本発明に係る絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を模式的に示す図である。 本発明に係る発光ダイオード(LED)の好適な一例を模式的に示す図である。 本発明に係る発光ダイオード(LED)の別の好適な一例を模式的に示す図である。 本発明に係る電源システムの好適な一例を模式的に示す図である。 本発明に係るシステム装置の好適な一例を模式的に示す図である。 本発明に係る電源装置の電源回路図の好適な一例を模式的に示す図である。 本発明に係る積層体の製造方法に用いるミストCVD装置の一形態を示す図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、電気特性に優れたコランダム構造の半導体膜、該半導体膜を含む積層体、及びその製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、結晶基板と、コランダム構造を有する金属酸化物を主成分とする半導体膜とを含む積層体であって、前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下である積層体により、優れた電気特性を有する高品質なコランダム構造の半導体膜を有する積層体を提供できることを見出し、本発明を完成した。
また、本発明者らは、コランダム構造を有する金属酸化物を主成分とする半導体膜であって、前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下である半導体膜により、優れた電気特性を有する高品質なコランダム構造の半導体膜を提供できることを見出し、本発明を完成した。
また、本発明者らは、加熱された結晶基板に、霧化した金属酸化物前駆体とキャリアガスを含む混合気を供給して、前記結晶基板上にコランダム構造を有する金属酸化物を主成分とする半導体膜を形成する積層体の製造方法であって、前記混合気が炭素源を含み、前記混合気における前記炭素源の含有量を、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下となる含有量とする積層体の製造方法により、優れた電気特性を有する高品質なコランダム構造の半導体膜を有する積層体を製造できることを見出し、本発明を完成した。
以下、図面を参照して説明する。
(半導体膜及び半導体膜を有する積層体)
図1は、本発明に係る半導体膜及び半導体膜を有する積層体の一形態を示す図である。図1の例では、積層体100は、結晶基板101と、結晶基板101上に直接形成された半導体膜102とから成る。
結晶基板101は、主面の全部又は一部に結晶構造を有している基板であれば特に限定されず、例えばSi、Ge、Al、Ga、LiTaO、NiOなどが使用できる。本発明に係る積層体では、特に、結晶成長面側の主面の全部又は一部にコランダム構造を有している基板であるのが好ましく、α−Al(サファイア)又はα−Gaが好適に用いられる。また、本発明に係る積層体においては、前記主面がc面であればより電気特性を向上させることができるので好ましい。また、結晶基板101は、オフ角を有していてもよい。この場合、一般的にオフ角を0.1°〜10.0°とするのが良い。ここで、オフ角とは、結晶基板の主面(表面)の法線ベクトルと低指数面の法線ベクトルとがなす角の小さい方の角度を示す。なお、本明細書では、結晶基板の主面(表面)の法線ベクトルと、SEMI M65−0306の図1に規定されている結晶面(例えば、c面、a面、m面、r面)の法線ベクトルとが為す角を比較し、最も小さい角度を有する面を低指数面という。本発明に係る積層体においては、前記結晶基板がオフ角を有する場合、c面を主面とするのが好ましい。
結晶基板101の形状は、板状であって、半導体膜102の支持体となるものであれば特に限定されない。また、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状のものを用いることができる。本発明に係る積層体においては、結晶基板101の形状を所望の形状にすることにより、半導体膜102の形状を設定することができる。また、本発明に係る積層体においては、主表面の面積が10cm以上、より好ましくは20cm以上の大面積の結晶基板101を用いることもでき、このような大面積の結晶基板101を用いることによって、半導体膜102の面積を大きくすることができる。また、結晶基板101の厚さは、特に限定されないが、0.3mmから3mmのものが好適に用いることができ、0.4mmから1mmのものがより好ましい。このような範囲であれば、残留応力による反りがより小さく、結晶性がより高いものとなる。
半導体膜102は、コランダム構造を有する酸化物半導体を主成分として含み、さらに、半導体膜102の膜厚方向において、平均炭素(C)濃度(以下、単に「C濃度」という)が、1.0×1019cm−3以上、1.0×1021cm−3以下のものである。2.0×1019cm−3以上、5.0×1020cm−3以下であるのがより好ましい。このような半導体膜102とすることにより、半導体膜102に適度な歪みが生じ、キャリア移動度を向上させることが可能になる。C濃度が1.0×1019cm−3未満では移動度の改善効果が十分得られなくなり、また1.0×1021cm−3を超えると半導体の耐圧が低下する。
また、半導体膜102の膜厚方向において、平均水素(H)濃度(以下、単に「H濃度」という)はC濃度以下である。H濃度がC濃度を上回ると、結晶欠陥が増加して半導体膜の電気特性が低下する。
ここで、膜厚方向におけるC濃度、H濃度は、半導体膜中の元素(ここでは、CとH)について、膜厚方向(深さ方向)にSIMSにより定量分析し、膜厚方向の各元素濃度の平均値を算出することで得られる値である。
なお、「酸化物半導体を主成分とし」との表現においては、酸化物半導体のほかに、ドーパントや不可避的不純物等が含まれていてもよいことを意味しており、例えば、酸化物半導体が概ね50%以上含まれているものを指す。
半導体膜102における電荷キャリアの移動度は、5cm/Vs以上であるのが好ましく、10cm/Vs以上であるのがより好ましく、20cm/Vs以上であるのが最も好ましい。なお、前記移動度は、ホール効果測定にて得られる移動度をいう。
さらに、本発明に係る半導体膜及び半導体膜を有する積層体においては、前記半導体膜102のキャリア密度は、1.0×1016/cm以上、5.0×1021/cm以下であることが好ましい。なお、前記キャリア密度は、ホール効果測定にて得られる半導体膜中のキャリア密度をいう。
また、半導体膜102の主面はc面とすることが、結晶性を向上させ、結果として電気特性をさらに向上させることができる点で好ましい。
また、半導体膜102は、主成分として少なくともIn、Ga、Al、Ir、V、Fe、Cr、Tiのいずれかを含む酸化物とすることができる。主成分として、少なくともGa又はAlを含むのが、膜の電気特性の観点から最も好ましい。なお、ここでいう「主成分」について、例えば、「主成分として、Gaを少なくとも含む」という場合、金属酸化物における金属元素中のガリウムの原子比が、0.5以上の割合であることを意味する。
また、半導体膜102の厚さは特に限定されず、1μm以上であるのが好ましい。膜厚を1μm以上とすることで欠陥が低減され、より高品質な膜とすることができる。
また、本発明に係る半導体膜及び半導体膜を有する積層体においては、膜表面の光学顕微鏡による観察において、基板外周端から10mmより内側にクラックを有しないことが好ましく、基板外周端から5mmより内側にクラックを有しないことが最も好ましい。また、本発明に係る半導体膜は、単結晶であってもよいし、多結晶膜であってもよいが、単結晶膜であるのが好ましい。
半導体膜102に含まれるドーパントは特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、Sn、Ge、Si、Ti、Zr、V、Nb、又はPb等のn型ドーパント、又はCu、Ag、Ir、Rhなどのp型ドーパントなどが挙げられる。本発明に係る半導体膜においては、前記ドーパントとして、Sn、Ge、又はSiが適用でき、Sn又はGeであるのがより好ましく、Snであるのが最も好ましい。半導体膜のドーパント含有量は、1×1016cm−3から1×1022cm−3であってよく、1×1018cm−3から5×1021cm−3であるのが好ましい。このような範囲であれば、半導体装置に適用するに十分な抵抗値が得られるとともに、エネルギーバンドの狭帯化や、縮退による物性の変化がより効果的に抑制され、より安定した電気特性を有するものとなる。
図1には、半導体膜102が結晶基板101上へ直接形成された例を示したが、半導体膜は、結晶基板上に形成された他の層上に形成されてもよい。図2に示す積層体200は、結晶基板201と半導体膜202との間に、応力緩和層203が設けられている。これにより、結晶基板201と半導体膜202の格子不整合を緩和し、半導体膜202の電気特性をより向上させることができる。
例えば、Al基板上にα−Ga膜を形成する場合、応力緩和層203として、例えば、α−Fe、α−Ga、α−Al及びこれらの混晶などが好適に用いられる。このとき、応力緩和層203の格子定数を、応力緩和層203の成長方向に向けて、結晶基板201の格子定数に近い又は同じ程度から、半導体膜202の格子定数に近い又は同程度の値へと、連続的あるいは段階的に変化させることが好ましい。即ち、応力緩和層203を(AlGa1−x(0≦x≦1)で形成し、結晶基板201側から半導体膜202側へ向かってx値を小さくしていくのが良い。
応力緩和層203の形成方法は特に限定されず、公知の方法であってよく、半導体膜202の形成方法と同様であってもよい。なお、応力緩和層203は、ドーパントを含んでいても良いし、含んでいなくても良い。
本発明に係る半導体膜は、低抵抗であるだけでなく、電気特性にも優れ、工業的に有用なものである。このような半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、本発明に係る半導体膜は、半導体装置のn型半導体層(n型半導体層、n型半導体層を含む)に用いられる。本発明に係る半導体装置においては、前記半導体膜を有する積層体のままで用いてもよいし、前記結晶基板等から剥離する等の公知の手段を用いて単独の膜とした後に、半導体装置等に適用してもよい。
(半導体装置)
半導体装置は、電極が半導体膜の片面側に形成された横型の素子(横型デバイス)と、半導体膜の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができるが、本発明に係る半導体膜又は積層体の少なくとも一部は、横型デバイスにも縦型デバイスにも好適に用いることができる。特に、縦型デバイスに用いることが好ましい。
前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)又は発光ダイオード(LED)などが挙げられる。
本発明に係る半導体膜を、n型半導体層(n型半導体やn型半導体層等)に適用した場合の好適な例を、図面を用いて説明するが、本発明はこれらの例に限定されるものではない。
なお、以下に例示する半導体装置において、仕様や目的に応じて、さらに他の層(例えば絶縁体層や導体層)などが含まれていてもよいし、また、中間層、緩衝層(バッファ層)、応力緩和層などは適宜、追加、省略してもよい。
図3には、ショットキーバリアダイオード(SBD)の一例を示す。SBD300は、相対的に低濃度のドーピングを施したn型半導体層301a、相対的に高濃度のドーピングを施したn型半導体層301b、ショットキー電極302及びオーミック電極303を備えている。
ショットキー電極302及びオーミック電極303の材料は、公知の電極材料であってよく、前記電極材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、又はこれらの混合物並びに積層体などが挙げられる。
ショットキー電極302及びオーミック電極303の形成は、例えば、真空蒸着法又はスパッタリング法などの公知の手段により行うことができる。より具体的には、例えば、前記金属のうち2種類の第1の金属と第2の金属とを用いてショットキー電極を形成する場合、第1の金属からなる層と第2の金属からなる層を積層させ、第1の金属からなる層及び第2の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより形成することができる。
SBD300に逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層301aの中に広がるため、高耐圧のSBD300となる。また、順バイアスが印加された場合には、オーミック電極303からショットキー電極302へ電子が流れる。したがって、本発明に係るSBD300は、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
図4には、高電子移動度トランジスタ(HEMT)の一例を示す。HEMT400は、バンドギャップの広いn型半導体層401、バンドギャップの狭いn型半導体層402、n+型半導体層403、半絶縁体層404、緩衝層405、ゲート電極406、ソース電極407及びドレイン電極408を備えている。
図5には、金属酸化膜半導体電界効果トランジスタ(MOSFET)の一例を示す。MOSFET500は、n型半導体層501、n型半導体層502並びに503、ゲート絶縁膜504、ゲート電極505、ソース電極506及びドレイン電極507を備えている。
図6には、絶縁ゲート型バイポーラトランジスタ(IGBT)の一例を示す。IGBT600は、n型半導体層601、n型半導体層602、n型半導体層603、p型半導体層604、ゲート絶縁膜605、ゲート電極606、エミッタ電極607及びコレクタ電極608を備えている。
図7には、発光ダイオード(LED)の一例を示す。LED700は、第1の電極701、n型半導体層702、発光層703、p型半導体層704、透光性電極705、第2の電極706を備えている。
透光性電極705の材料としては、In又はTiを含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeO又はこれらの2以上の混晶、又は、これらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極705を形成できる。また、透光性電極705を形成した後に、透光性電極705の透明化を目的とした熱アニールを施してもよい。
第1の電極701及び第2の電極706の材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、又は、これらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性等を考慮して、適宜選択した方法に従って形成することができる。
また、発光ダイオード(LED)の別の態様を、図8に示す。図8の発光ダイオード(LED)800では、基板806上にn型半導体層801が積層されており、p型半導体層802、発光層803及びn型半導体層801の一部を切り欠くことによって露出したn型半導体層801の半導体層露出面上の一部に、第2の電極804bが積層されている。p型半導体層802の上部には、透光性電極805、第1の電極804aを備えている。
(半導体システム)
以上の半導体装置は、半導体システム、例えば、電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして、作製することができる。図9に、電源システムの例を示す。図9に示す例では、複数の前記電源装置と制御回路を用いて、電源システムを構成している。前記電源システムは、図10に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を、図11に示す。図11は、パワー回路と制御回路からなる電源装置の電源回路を示しており、この電源回路は、インバータ(MOSFET A〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑化し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるよう、PWM制御回路でインバータ及び整流MOSFETを制御する。
(半導体膜及び積層体の製造方法)
次に、図1を用いて説明した、本発明に係る半導体膜及び積層体の製造方法の一例について、図12に記載の製膜装置を参照しながら説明するが、本発明はこれに限定されるものではない。
本発明に係る半導体膜及び積層体の製造方法では、加熱された結晶基板に、霧化した金属酸化物前駆体とキャリアガスを含む混合気を供給して、前記結晶基板上にコランダム構造を有する金属酸化物を主成分とする半導体膜を形成する場合に、前記混合気が炭素源を含み、前記混合気における前記炭素源の含有量を、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下となる含有量とする点に特徴を有している。
図12に、本発明に係る半導体膜及び積層体の製造方法に用いることが可能な製膜装置の一例を示す。本発明に係る半導体膜及び積層体の製造方法の実施においては、ミストCVD装置900を用いる。霧化器902a、902b内には、原料溶液として、それぞれ、第1前駆体912a、第2前駆体912bが収納されており、公知の手段を用いて霧化(「ミスト化」とも言う)され、ミストが形成される。
また、ミストCVD装置900は、キャリアガス901の供給手段を備えている。キャリアガス901は、霧化器902a、902b内で形成された霧化した原料溶液(前駆体)と混合され、混合気を形成し、製膜室909へと搬送される。製膜室909に供給された混合気は、製膜室909内で熱源910により加熱された結晶基板907上で反応し、コランダム構造からなる半導体が形成される。なお、配管にはバルブ904、905等を適宜設置できる。
図12に示す例では、霧化器902bと製膜室909とが搬送配管906で接続され、霧化器902aからの搬送配管903が、搬送配管906の途中に合流する構造が示されているが、搬送配管903と搬送配管906が独立して製膜室909へ接続されていてもよい。また、これに限らず、第1混合気913と第2混合気923を単一のバッファタンク(図不示)に導入し、バッファタンクで混合されたミストを製膜室909へ搬送しても良い。
搬送配管903、906は、前駆体の溶媒や反応器と搬送配管の取り合いにおける温度などに対して十分な安定性を有するものであれば特に限定されず、石英やポリエチレン、ポリプロピレン、塩化ビニル、シリコーン樹脂、ウレタン樹脂、フッ素樹脂などといった、一般的な樹脂製の配管を広く用いることができる。
製膜室909の材質、構造等は特に限定されるものではなく、アルミニウムやステンレスなどの金属を用いて良いし、これらの金属の耐熱温度を超える、より高温で製膜を行う場合には石英や炭化シリコンを用いても良い。製膜室909の内部又は外部には、結晶基板907を加熱するための加熱手段910が設けられている。また、結晶基板907は、製膜室909内に設置されたサセプタ908上に載置されてよい。
第1前駆体912a、第2前駆体912bとしては、例えば、金属を酸に溶解した酸溶液や金属のハロゲン化物(例えばフッ化物、塩化物、臭化物又はヨウ化物等)、あるいは、水酸化物や水和物の水溶液などが挙げられる。前記金属は、金属酸化物結晶としてコランダム構造を形成可能な金属であれば限定されず、例えば、Al、Ti、V、Cr、Fe、Ga、Rh、In、Irが挙げられる。原料溶液中の金属の含有量は、特に限定されず、目的や仕様に応じて適宜設定できる。好ましくは、0.001mol/L以上、2mol/L以下であり、より好ましくは0.01mol/L以上、0.7mol/L以下である。また、第1前駆体912aと第2前駆体912bの成分は、同一でもよいし異なっていてもよい。
半導体膜の導電性の調節(付与)は、不純物ドーピングにより行うことができる。この場合の不純物原料は、特に限定されない。例えば、前記金属が少なくともGaを含む場合には、Si、Ge又はSnを含む錯体や化合物が好適に使用でき、特に、ハロゲン化スズを用いるのが好ましい。これらの不純物原料を、原料溶液中の金属元素濃度に対して0.0001%〜20%、より好ましくは、0.001%〜10%混合させて用いることができる。
原料溶液の霧化は、原料溶液を霧化又は液滴化できさえすれば特に限定されず、公知の手段であってよいが、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミスト又は液滴は初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので、衝突エネルギーによる損傷がないため非常に好適である。液滴サイズは、特に限定されず、数mm程度以下の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1〜10μmである。また、霧化器の数及び前駆体の種類は、結晶基板上に形成する膜の組成や積層構造に応じて増減させることができる。
キャリアガス901は、特に限定されず、例えば、空気、酸素、オゾンの他、窒素やアルゴン等の不活性ガス、又は水素ガスやフォーミングガス等の還元ガスが好適に用いられる。キャリアガスの種類は1種類であっても、2種類以上であってもよい。キャリアガスの流量は、基板サイズや製膜室の大きさにより適宜設定すればよく、0.01〜100L/分程度とすることができる。
また、図示していないが、希釈ガスを添加して、霧化された原料とキャリアガスの割合を調節することも可能である。希釈ガスの流量は適宜設定すればよく、例えば、キャリアガスの0.1〜10倍/分とすることができる。希釈ガスを、例えば、霧化器902a、902bの下流側へ供給しても良い。希釈ガスは、キャリアガスと同じものを用いても良いし、異なるものを用いても良い。
半導体膜を製膜する時の結晶基板の温度は、結晶基板上に形成する膜種によって適宜決定されるべきであるが、例えばα−Ga膜を形成する場合、350℃以上950℃以下とするのが良い。このような温度範囲であれば、より高い結晶品質を有する半導体膜を得ることができる。なお、膜厚は、成膜時間や前駆体の噴霧量及びキャリアガス流量を調整することにより、調節することができる。
また、製膜は、大気圧下、加圧下及び減圧下のいずれの条件下で行われてもよいが、装置コストや生産性の観点から、大気圧下で行われるのが好ましい。
半導体膜と結晶基板の間に、さらに応力緩和層を形成する場合は、まず、キャリアガス901と、霧化器902aで形成した霧化した第1前駆体912aが混合された、第1混合気913を形成し、さらにキャリアガス901と、霧化器902bで形成した霧化した第2前駆体912bが混合された、第2混合気923を形成する。
次いで、第1混合気913と第2混合気923を、製膜室909内でサセプタ908に載置され、加熱手段910により加熱された結晶基板907上に搬送することにより、前駆体が基板表面で反応し、第1前駆体912aの成分と第2前駆体912bの成分が混合されたコランダム構造の半導体膜が形成される。ここで、第1混合気913と第2混合気923の両方又は片方のキャリアガス流量を、所定の時間に渡り、離散的又は連続的に変化させても良い。例えば、サファイア基板とα−Gaの間に応力緩和層を形成する場合、応力緩和層を(AlGa1−x(0≦x≦1)で形成し、結晶基板側から成長方向側へ向かってx値を小さくしていくのが良い。このためには、Al源を含む第1混合気913とGa源を含む第2混合気923を製膜室909へ供給する際に、Al供給量がGa供給量より相対的に大きくなるように、それぞれの前駆体の濃度やキャリアガス流量を調節する。またこれとは別に、Al源とGa源をある割合で混合させたAl−Ga前駆体を用いた混合気で最初の製膜を行い、その後、Al濃度を相対的、段階的に減じた複数のAl−Ga前駆体を用いて積層を繰り返し、Al組成を段階的に減じた(AlGa1−xの多層膜を形成しても良い。また、この時の結晶基板の温度は、結晶基板上に形成する膜種によって適宜決定されるべきであるが、例えば、(AlGa1−x(0≦x≦1)膜を形成する場合、350℃以上950℃以下とするのが良い。このような温度範囲であれば、より高い結晶品質を有する応力緩和層を得ることができる。なお、膜厚は、成膜時間を調整することにより調節することができる。
本発明に係る半導体膜及び積層体の製造方法では、混合気に炭素源を含有させ、混合気における炭素源の含有量を、半導体膜の膜厚方向におけるH濃度がC濃度以下となるような含有量とする。混合気に炭素源を含有させる方法としては、上記の第1前駆体912aと第2前駆体912bのいずれか又は両方に、炭素源となる炭素化合物を添加して用いるのが良い。この場合の炭素源としては、上記金属群から選ばれる金属の有機錯体や、一酸化炭素、二酸化炭素、アルコール、ケトン、カルボン酸などの炭素化合物が挙げられるが、より好ましくは上記金属のアセチルアセトン錯体を用いるのが良い。これにより、より安定して混合気へ炭素を添加することができる。炭素源の添加量は用いる炭素源により異なるが、例えば金属のアセチルアセトン錯体を用いる場合は、前駆体溶液に0.001mol/Lから0.7mol/L程度添加するのが良い。
炭素源は、上記のように前駆体溶液に添加して用いる方法のほか、溶質を炭素源のみとした炭素源溶液を上記と同程度の濃度に調整した後に、独立して霧化して前駆体ミストと混合して用いることができる。
以上では、炭素源を原料溶液に添加する方法について述べたが、これとは別に、炭素源を、キャリアガスもしくは希釈ガスに添加あるいは置換して用いても良い。この場合の炭素源は特に限定されないが、例えば、一酸化炭素ガス、二酸化炭素ガス又は炭化水素ガスが好適に用いられ、より好ましくは、二酸化炭素ガスを用いるのが良い。ガス状の炭素源であれば、半導体膜中のC濃度を精度高く調整できる。この場合、二酸化炭素ガスを、キャリアガスと希釈ガスを合わせた総流量において、体積比で0.5%から90%の割合で混合するのが良く、より好ましくは10%以上65%とするのが良い。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
(実施例1)
図12のミストCVD装置において、1台の霧化器のみを備えた装置を使用した。そして、以下の手順で酸化ガリウムの製膜を行った。まず塩化ガリウムを純水に溶解し、Ga濃度0.10mol/Lの水溶液を用意した。この水溶液に、Ga濃度に対するSnの原子比が1:0.005となるように塩化スズ(II)を添加し、さらにガリウムアセチルアセトナートを純水に対して0.01mol/L添加して、これを原料溶液とし、霧化器に充填した。
次に、直径2インチ(50mm)のc面サファイア基板を、石英製サセプタに載せて石英製管状型製膜室内に設置し、ヒーターにより基板温度を450℃に保った。
次に2.4MHzの超音波振動子で霧化器内の原料溶液を霧化した。この後、霧化器にキャリアガスの窒素を1.5L/minで、さらに希釈ガスの窒素を5.0L/minでそれぞれ導入して混合気を形成し、製膜室へ供給して大気圧下で60分間製膜を行い、膜厚1.5μmのα−Ga膜を形成した。
この後、基板を室温まで冷却してから製膜室より取り出し、Van der Pauw法(アクセント HL5500)により、キャリア濃度、抵抗率及び移動度を測定した。また、膜中のC濃度とH濃度を、SIMS(CAMECA IMS―7f)で測定した。
(実施例2)
図12のミストCVD装置において、1台の霧化器のみを備えた装置を使用した。そして、以下の手順で酸化ガリウムの製膜を行った。まず、塩化ガリウムを純水に溶解し、Ga濃度0.10mol/Lの水溶液を用意した。この水溶液に、Ga濃度に対するSnの原子比が1:0.005となるように塩化スズ(II)を添加して、これを原料溶液とし、霧化器に充填した。
次に、直径2インチ(50mm)のc面サファイア基板を、石英製サセプタに載せて石英製管状型製膜室内に設置し、ヒーターにより基板温度を450℃に保った。
次に、2.4MHzの超音波振動子で霧化器内の原料溶液を霧化した。この後、霧化器にキャリアガスの窒素を1.5L/minで、さらに、希釈ガスとして二酸化炭素を5.0L/minでそれぞれ導入して混合気を形成し、製膜室へ供給して大気圧下で60分間製膜を行い、膜厚1.5μmのα−Ga膜を形成した。
この後、基板を室温まで冷却してから製膜室より取り出し、実施例1と同様に、キャリア濃度、抵抗率、移動度、及び膜中のC濃度とH濃度を測定した。
(比較例1)
図12のミストCVD装置において、1台の霧化器のみを備えた装置を使用した。そして、以下の手順で酸化ガリウムの製膜を行った。まず、塩化ガリウムを純水に溶解し、Ga濃度0.10mol/Lの水溶液を用意した。この水溶液に、Ga濃度に対するSnの原子比が1:0.005となるように塩化スズ(II)を添加して、これを原料溶液とし、霧化器に充填した。
次に、直径2インチ(50mm)のc面サファイア基板を、石英製サセプタに載せて石英製管状型製膜室内に設置し、ヒーターにより基板温度を430℃に保った。
次に、2.4MHzの超音波振動子で霧化器内の原料溶液を霧化した。この後、霧化器にキャリアガスの窒素を1.5L/minで、さらに、希釈ガスの窒素を5.0L/minでそれぞれ導入して混合気を形成し、製膜室へ供給して大気圧下で60分間製膜を行い、膜厚1.5μmのα−Ga膜を形成した。
この後、基板を室温まで冷却してから製膜室より取り出し、実施例1と同様に、キャリア濃度、抵抗率、移動度、及び膜中のC濃度とH濃度を測定した。
(比較例2)
実施例1において、ガリウムアセチルアセトナートを純水に対して0.1mol/L添加して原料溶液としたこと以外は同じ条件で成膜を行い、実施例1と同じ評価を行った。
(比較例3)
実施例2において、希釈ガスとして二酸化炭素を1.5L/minで導入して混合気を形成したこと以外は同じ条件で成膜を行い、実施例2と同じ評価を行った。
実施例1、2及び比較例1−3において得られた半導体のキャリア密度、移動度及び抵抗率を表1に示す。実施例1,2に示されるように、本発明に係る半導体膜は、低抵抗かつ高い移動度を有する電気特性に優れたものであることが分かる。一方、混合気に炭素源を含有させなかった比較例1では、半導体膜の移動度が低かった。また、比較例2に示されるように、C濃度が本発明に係る半導体膜のC濃度と同等であったとしても、C濃度<H濃度の場合には、半導体膜の移動度が低かった。さらに、比較例3に示されるように、C濃度が本発明に係る半導体膜のC濃度より高い場合にも、半導体膜の移動度が低くなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
100…積層体、 101…結晶基板、 102…半導体膜、
200…積層体、 201…結晶基板、 202…半導体膜、
203…応力緩和層、
300…ショットキーバリアダイオード(SBD)、 301a…n型半導体層、
301b…n型半導体層、 302…ショットキー電極、
303…オーミック電極、
400…高電子移動度トランジスタ(HEMT)、 401…n型半導体層、
402…n型半導体層、 403…n型半導体層、 404…半絶縁体層、
405…緩衝層、 406…ゲート電極、 407…ソース電極、
408…ドレイン電極、
500…金属酸化膜半導体電界効果トランジスタ(MOSFET)、
501…n型半導体層、 502…n型半導体層、 503…n型半導体層、
504…ゲート絶縁膜、 505…ゲート電極、 506…ソース電極、
507…ドレイン電極、
600…絶縁ゲート型バイポーラトランジスタ(IGBT)、
601…n型半導体層、 602…n型半導体層、 603…n型半導体層、
604…p型半導体層、 605…ゲート絶縁膜、 606…ゲート電極、
607…エミッタ電極、 608…コレクタ電極、
700…発光ダイオード(LED)、 701…第1の電極、
702…n型半導体層、 703…発光層、 704…p型半導体層、
705…透光性電極、 706…第2の電極、
800…発光ダイオード(LED)、 801…n型半導体層、
802…p型半導体層、 803…発光層、 804a…第1の電極、
804b…第2の電極、 806…基板、
900…ミストCVD装置、 901…キャリアガス、 902a…霧化器、
902b…霧化器、 903…搬送配管、 904…バルブ、
905…バルブ、 906…搬送配管、 907…結晶基板、 908…サセプタ、
909…製膜室、 910…加熱手段、 912a…第1金属酸化物前駆体、
912b…第2金属酸化物前駆体、 913…第1混合気、923…第2混合気。

Claims (13)

  1. 結晶基板と、コランダム構造を有する金属酸化物を主成分とする半導体膜とを含む積層体であって、
    前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下であることを特徴とする積層体。
  2. 前記炭素(C)濃度の平均値が2.0×1019cm−3以上、5.0×1020cm−3以下であることを特徴とする請求項1に記載の積層体。
  3. 前記半導体膜におけるキャリア移動度が5cm/Vs以上であることを特徴とする請求項1又は2に記載の積層体。
  4. 前記半導体膜におけるキャリア密度が1.0×1016/cm以上、1.0×1021/cm以下であることを特徴とする請求項1から3のいずれか1項に記載の積層体。
  5. 前記金属酸化物が、Ga酸化物又はAl酸化物を含むものであることを特徴とする請求項1から4のいずれか1項に記載の積層体。
  6. 前記結晶基板の主表面の面積が10cm以上であることを特徴とする請求項1から5のいずれか1項に記載の積層体。
  7. 前記半導体膜の膜厚が1μm以上であることを特徴とする請求項1から6のいずれか1項に記載の積層体。
  8. コランダム構造を有する金属酸化物を主成分とする半導体膜であって、
    前記半導体膜の膜厚方向における炭素(C)濃度の平均値が1.0×1019cm−3以上、1.0×1021cm−3以下であり、かつ、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下であることを特徴とする半導体膜。
  9. 半導体膜と電極とを少なくとも含む半導体装置であって、前記半導体膜として、請求項8に記載の半導体膜を含むことを特徴とする半導体装置。
  10. 請求項9に記載の半導体装置を備えることを特徴とする半導体システム。
  11. 加熱された結晶基板に、霧化した金属酸化物前駆体とキャリアガスを含む混合気を供給して、前記結晶基板上にコランダム構造を有する金属酸化物を主成分とする半導体膜を形成する積層体の製造方法であって、
    前記混合気が炭素源を含み、
    前記混合気における前記炭素源の含有量を、前記半導体膜の膜厚方向における水素(H)濃度の平均値が前記炭素(C)濃度の平均値以下となる含有量とすることを特徴とする積層体の製造方法。
  12. 前記炭素源は、一酸化炭素、二酸化炭素、アルコール、ケトン、カルボン酸又は有機金属錯体のいずれか1つ以上を含むことを特徴とする請求項11に記載の積層体の製造方法。
  13. 前記炭素源は、一酸化炭素ガス、二酸化炭素ガス又は炭化水素ガスのいずれか1つ以上を含むことを特徴とする請求項11又は12に記載の積層体の製造方法。
JP2019143335A 2019-08-02 2019-08-02 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法 Active JP7053539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019143335A JP7053539B2 (ja) 2019-08-02 2019-08-02 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019143335A JP7053539B2 (ja) 2019-08-02 2019-08-02 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法

Publications (2)

Publication Number Publication Date
JP2021024184A true JP2021024184A (ja) 2021-02-22
JP7053539B2 JP7053539B2 (ja) 2022-04-12

Family

ID=74664242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019143335A Active JP7053539B2 (ja) 2019-08-02 2019-08-02 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法

Country Status (1)

Country Link
JP (1) JP7053539B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230577A1 (ja) * 2021-04-28 2022-11-03 信越化学工業株式会社 積層構造体、半導体装置及び積層構造体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2014234337A (ja) * 2013-06-04 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2016155714A (ja) * 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ga2O3単結晶、α−Ga2O3の製造方法、および、それを用いた半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2014234337A (ja) * 2013-06-04 2014-12-15 株式会社Flosfia 酸化物結晶薄膜の製造方法
JP2016155714A (ja) * 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ga2O3単結晶、α−Ga2O3の製造方法、および、それを用いた半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230577A1 (ja) * 2021-04-28 2022-11-03 信越化学工業株式会社 積層構造体、半導体装置及び積層構造体の製造方法

Also Published As

Publication number Publication date
JP7053539B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
JP6857641B2 (ja) 成膜方法及び成膜装置
JP6951714B2 (ja) p型酸化物半導体及びその製造方法
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
US11967618B2 (en) Crystalline oxide semiconductor film and semiconductor device
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7065443B2 (ja) p型酸化物半導体及びその製造方法
US11984481B2 (en) Laminate, semiconductor device, and method for manufacturing laminate
JP7053539B2 (ja) 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210624

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7053539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150