JP2021022054A - Image forming apparatus and communication method - Google Patents

Image forming apparatus and communication method Download PDF

Info

Publication number
JP2021022054A
JP2021022054A JP2019137052A JP2019137052A JP2021022054A JP 2021022054 A JP2021022054 A JP 2021022054A JP 2019137052 A JP2019137052 A JP 2019137052A JP 2019137052 A JP2019137052 A JP 2019137052A JP 2021022054 A JP2021022054 A JP 2021022054A
Authority
JP
Japan
Prior art keywords
processor
communication
image forming
data
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019137052A
Other languages
Japanese (ja)
Inventor
杉山 裕一
Yuichi Sugiyama
裕一 杉山
英雄 谷井
Hideo Tanii
英雄 谷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2019137052A priority Critical patent/JP2021022054A/en
Publication of JP2021022054A publication Critical patent/JP2021022054A/en
Pending legal-status Critical Current

Links

Abstract

To provide an image forming apparatus and a communication method that can reduce the time required for data communication.SOLUTION: An image forming apparatus 2 comprises: a processor 13 that can individually control a plurality of driving units 17 on the basis of each of a plurality of pieces of control data; a processor 12 that can acquire, from each of a plurality of sensors 16 corresponding to the plurality of driving units 17 controlled by the processor 13, detection data indicating a result of detection performed by the sensors 16; and a processor 4 that is communicably connected with the processor 13 and the processor 12 through a bus 8, and executes second communication processing of receiving, from the processor 12, the plurality of pieces of detection data acquired by the processor 12, and first communication processing of transmitting, to the processor 13, the plurality of pieces of control data based on the plurality of pieces of detection data received in the second communication processing.SELECTED DRAWING: Figure 1

Description

本発明は、画像形成装置、及び画像形成装置で実行される通信方法に関する。 The present invention relates to an image forming apparatus and a communication method executed by the image forming apparatus.

シリアルバスに接続されたスレーブデバイスごとに当該シリアルバスを介したデータ通信における通信プロトコルを切り替え可能なデータ通信装置が知られている(特許文献1参照)。 A data communication device capable of switching a communication protocol in data communication via the serial bus for each slave device connected to the serial bus is known (see Patent Document 1).

また、画像形成部及び給紙部などの複数の機能部に対応する複数のASICを備える画像形成装置が知られている。前記ASICには、当該ASICに対応する前記機能部に含まれるモーターなどの駆動部及び当該駆動部に対応するセンサーが接続されている。前記ASICは、当該ASICに接続された前記センサーから当該センサーによる検出結果を示す検出データを取得可能である。また、前記ASICは、当該ASICに接続された前記駆動部を制御可能である。 Further, an image forming apparatus including a plurality of ASICs corresponding to a plurality of functional units such as an image forming unit and a paper feeding unit is known. A drive unit such as a motor included in the functional unit corresponding to the ASIC and a sensor corresponding to the drive unit are connected to the ASIC. The ASIC can acquire detection data indicating a detection result by the sensor from the sensor connected to the ASIC. Further, the ASIC can control the drive unit connected to the ASIC.

前記画像形成装置では、CPUと複数の前記ASICの各々とがシリアルバスを介して通信可能に接続されている。前記CPUは、前記ASICと通信を行い当該ASICが取得した前記検出データを受信する。また、前記CPUは、前記ASICと通信を行い前記検出データに基づく前記駆動部の制御に用いられる制御データを当該ASICに送信する。 In the image forming apparatus, the CPU and each of the plurality of ASICs are communicably connected via a serial bus. The CPU communicates with the ASIC and receives the detection data acquired by the ASIC. Further, the CPU communicates with the ASIC and transmits control data used for controlling the drive unit based on the detection data to the ASIC.

例えば、前記CPUは、前記ASICとの間で通信を行う前に、当該通信で転送されるデータに対するコマンド及びチェックサムの付与などの前処理を実行する。また、前記CPUは、前記ASICとの間で通信を行った後に、当該通信で転送されたデータの整合性確認などの後処理を実行する。 For example, the CPU executes preprocessing such as assigning a command and a checksum to the data transferred by the communication before communicating with the ASIC. Further, after communicating with the ASIC, the CPU executes post-processing such as confirmation of consistency of data transferred in the communication.

特開2005−196486号公報Japanese Unexamined Patent Publication No. 2005-196486

ところで、前記画像形成装置では、例えば、前記給紙部に対応する前記ASICに接続された二つの前記センサーにより取得される二つの前記検出データが同じタイミングで要求されることがある。この場合、前記CPUは、前記給紙部に対応する前記ASICに対して一回の通信を行うことにより、当該二つの前記検出データを取得可能である。 By the way, in the image forming apparatus, for example, two detection data acquired by the two sensors connected to the ASIC corresponding to the paper feeding unit may be requested at the same timing. In this case, the CPU can acquire the two detection data by performing one communication with the ASIC corresponding to the paper feeding unit.

また、前記画像形成装置では、前記画像形成部に対応する前記ASICに接続された前記センサーにより取得される前記検出データと、前記給紙部に対応する前記ASICに接続された前記センサーにより取得される前記検出データとが、同じタイミングで要求されることがある。この場合、前記CPUは、二つの前記検出データを取得するために、前記画像形成部に対応する前記ASIC及び前記給紙部に対応する前記ASICのそれぞれに対して一回の通信を行う必要がある。そのため、取得対象の二つの前記検出データに対応する二つの前記センサーが一つの前記ASICに接続されている場合と比較して、前記前処理及び前記後処理をそれぞれ一回ずつ多く行うことになり、その分通信にかかる時間が長くなる。また、取得された二つの前記検出データに基づく二つの前記制御データを送信する場合においても、二つの前記ASICのそれぞれに対して一回の通信を行う必要がある。 Further, in the image forming apparatus, the detection data acquired by the sensor connected to the ASIC corresponding to the image forming unit and the sensor connected to the ASIC corresponding to the paper feeding unit are acquired. The detection data may be requested at the same timing. In this case, in order to acquire the two detection data, the CPU needs to perform one communication with each of the ASIC corresponding to the image forming unit and the ASIC corresponding to the paper feeding unit. is there. Therefore, as compared with the case where the two sensors corresponding to the two detection data to be acquired are connected to one ASIC, the pre-processing and the post-processing are performed one more time each. , The time required for communication becomes longer accordingly. Further, even when the two control data based on the two acquired detection data are transmitted, it is necessary to perform one communication with each of the two ASICs.

本発明の目的は、データ通信にかかる時間を短縮可能な画像形成装置及び通信方法を提供することにある。 An object of the present invention is to provide an image forming apparatus and a communication method capable of shortening the time required for data communication.

本発明の一の局面に係る画像形成装置は、第1プロセッサーと、第2プロセッサーと、第3プロセッサーと、を備える。前記第1プロセッサーは、複数の制御データ各々に基づいて複数の駆動部を個別に制御可能である。前記第2プロセッサーは、前記第1プロセッサーによって制御される前記複数の駆動部に対応する複数のセンサーの各々から当該センサーによる検出結果を示す検出データを取得可能である。前記第3プロセッサーは、バスを介して前記第1プロセッサー及び前記第2プロセッサーと通信可能に接続されており、前記第2プロセッサーによって取得された複数の前記検出データを当該第2プロセッサーから受信する第2通信処理と、前記第2通信処理によって受信された複数の前記検出データ各々に基づく前記複数の制御データを前記第1プロセッサーに送信する第1通信処理と、を実行する。 The image forming apparatus according to one aspect of the present invention includes a first processor, a second processor, and a third processor. The first processor can individually control a plurality of drive units based on each of the plurality of control data. The second processor can acquire detection data indicating a detection result by the sensor from each of the plurality of sensors corresponding to the plurality of driving units controlled by the first processor. The third processor is communicably connected to the first processor and the second processor via a bus, and receives a plurality of the detection data acquired by the second processor from the second processor. The two communication processes and the first communication process of transmitting the plurality of control data based on each of the plurality of detected data received by the second communication process to the first processor are executed.

本発明の他の局面に係る通信方法は、複数の制御データ各々に基づいて複数の駆動部を個別に制御可能な第1プロセッサーと、前記第1プロセッサーによって制御される前記複数の駆動部に対応する複数のセンサーの各々から当該センサーによる検出結果を示す検出データを取得可能な第2プロセッサーと、バスを介して前記第1プロセッサー及び前記第2プロセッサーと通信可能に接続された第3プロセッサーと、を備える画像形成装置で実行され、前記第3プロセッサーが、以下の第2通信ステップと、第1通信ステップとを実行する。前記第2通信ステップでは、前記第2プロセッサーによって取得された複数の前記検出データを当該第2プロセッサーから受信する第2通信処理が実行される。前記第1通信ステップでは、前記第2通信ステップによって受信された複数の前記検出データ各々に基づく前記複数の制御データを前記第1プロセッサーに送信する第1通信処理が実行される。 The communication method according to another aspect of the present invention corresponds to a first processor capable of individually controlling a plurality of drive units based on each of the plurality of control data, and the plurality of drive units controlled by the first processor. A second processor capable of acquiring detection data indicating a detection result by the sensor from each of the plurality of sensors, and a third processor communicatively connected to the first processor and the second processor via a bus. The third processor executes the following second communication step and the first communication step. In the second communication step, a second communication process of receiving the plurality of detection data acquired by the second processor from the second processor is executed. In the first communication step, a first communication process is executed in which the plurality of control data based on each of the plurality of detection data received by the second communication step is transmitted to the first processor.

本発明によれば、データ通信にかかる時間を短縮することが可能である。 According to the present invention, it is possible to reduce the time required for data communication.

図1は、本発明の実施形態に係る画像形成装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of an image forming apparatus according to an embodiment of the present invention. 図2は、本発明の実施形態に係る画像形成装置の構成を示す図である。FIG. 2 is a diagram showing a configuration of an image forming apparatus according to an embodiment of the present invention. 図3は、本発明の実施形態に係る画像形成装置で実行されるシリアル通信の処理手順を示す図である。FIG. 3 is a diagram showing a processing procedure of serial communication executed by the image forming apparatus according to the embodiment of the present invention. 図4は、本発明の実施形態に係る画像形成装置で実行される通信制御処理の一例を示すフローチャートである。FIG. 4 is a flowchart showing an example of communication control processing executed by the image forming apparatus according to the embodiment of the present invention.

以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The following embodiments are examples that embody the present invention, and do not limit the technical scope of the present invention.

まず、図1及び図2を参照して、本発明の実施形態に係る画像形成装置2の構成について説明する。図1は、画像形成装置2の構成を示すブロック図である。また、図2は画像形成装置2の構成を示す断面模式図である。 First, the configuration of the image forming apparatus 2 according to the embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a block diagram showing the configuration of the image forming apparatus 2. Further, FIG. 2 is a schematic cross-sectional view showing the configuration of the image forming apparatus 2.

図1に示されるように、画像形成装置2は、マスタープロセッサー4(本発明における第3プロセッサーの一例)と、DMA(Direct Memory Access)コントローラー5と、メモリー6と、シリアルデータバス8(本発明におけるバスの一例)と、複数の機能部10と、スレーブプロセッサー12(本発明における第2プロセッサーの一例)と、スレーブプロセッサー13(本発明における第1プロセッサーの一例)とを備える。マスタープロセッサー4、DMAコントローラー5、メモリー6、スレーブプロセッサー12、及びスレーブプロセッサー13は、シリアルデータバス8を介して相互に通信可能に接続されている。なお、図1では、機能部10各々が破線によって示されている。なお、スレーブプロセッサー12及びスレーブプロセッサー13は、それぞれ複数個設けられてもよい。 As shown in FIG. 1, the image forming apparatus 2 includes a master processor 4 (an example of a third processor in the present invention), a DMA (Direct Memory Access) controller 5, a memory 6, and a serial data bus 8 (the present invention). An example of a bus in the above), a plurality of functional units 10, a slave processor 12 (an example of a second processor in the present invention), and a slave processor 13 (an example of a first processor in the present invention). The master processor 4, the DMA controller 5, the memory 6, the slave processor 12, and the slave processor 13 are communicably connected to each other via the serial data bus 8. In FIG. 1, each of the functional units 10 is indicated by a broken line. A plurality of slave processors 12 and 13 slave processors may be provided.

複数の機能部10は、それぞれ、画像形成装置2が備える複数の機能のいずれかを実行する。例えば、画像形成装置2は画像形成機能を備えており、複数の機能部10のうちの一つは画像形成部43(図2参照)である。また、画像形成装置2は給紙機能を備えており、複数の機能部10のうちの一つは給紙部44(図2参照)である。 Each of the plurality of functional units 10 executes any one of the plurality of functions included in the image forming apparatus 2. For example, the image forming apparatus 2 has an image forming function, and one of the plurality of functional units 10 is an image forming unit 43 (see FIG. 2). Further, the image forming apparatus 2 has a paper feeding function, and one of the plurality of functional units 10 is a paper feeding unit 44 (see FIG. 2).

画像形成部43は、電子写真方式によって、印刷用紙などのシートに画像を形成する機能、即ち画像形成機能を実行可能である。図2に示されるように、画像形成部43は、感光体ドラム51、帯電装置52、露光装置53、現像装置54、転写装置55、及び定着装置56を備える。帯電装置52は、感光体ドラム51の表面を所定の電位に帯電する。露光装置53は、画像データに基づいて、感光体ドラム51の表面にレーザー光を照射して露光する。現像装置54は、露光装置53によって形成された感光体ドラム51上の静電潜像を現像する。転写装置55は、現像装置54によって感光体ドラム51上に形成されたトナー像をシートに転写する。定着装置56は、シートを加熱および加圧して、当該シートに転写されたトナー像を当該シートに定着させる。 The image forming unit 43 can execute a function of forming an image on a sheet such as printing paper, that is, an image forming function by an electrophotographic method. As shown in FIG. 2, the image forming unit 43 includes a photoconductor drum 51, a charging device 52, an exposure device 53, a developing device 54, a transfer device 55, and a fixing device 56. The charging device 52 charges the surface of the photoconductor drum 51 to a predetermined potential. The exposure apparatus 53 irradiates the surface of the photoconductor drum 51 with a laser beam to expose the surface of the photoconductor drum 51 based on the image data. The developing device 54 develops an electrostatic latent image on the photoconductor drum 51 formed by the exposure device 53. The transfer device 55 transfers the toner image formed on the photoconductor drum 51 by the developing device 54 to the sheet. The fixing device 56 heats and pressurizes the sheet to fix the toner image transferred to the sheet to the sheet.

給紙部44は、画像形成部43にシートを給紙する機能、即ち給紙機能を実行可能である。図2に示されるように、給紙部44は、給紙カセット61、ピックアップローラー62、及び複数の搬送ローラー63を備える。給紙カセット61は、印刷に用いられるシートを収容するとともに、当該シートをピックアップローラー62との接触位置まで持ち上げる。ピックアップローラー62は、給紙カセット61に収容されたシートを画像形成装置2の内部に形成された搬送路へ搬送する。複数の搬送ローラー63の各々は、前記搬送路に設けられており、前記搬送路に沿ってシートを搬送する。 The paper feeding unit 44 can execute a function of feeding a sheet to the image forming unit 43, that is, a paper feeding function. As shown in FIG. 2, the paper feed unit 44 includes a paper feed cassette 61, a pickup roller 62, and a plurality of transport rollers 63. The paper cassette 61 accommodates a sheet used for printing and lifts the sheet to a contact position with the pickup roller 62. The pickup roller 62 conveys the sheet housed in the paper feed cassette 61 to a transfer path formed inside the image forming apparatus 2. Each of the plurality of transport rollers 63 is provided in the transport path, and transports the sheet along the transport path.

図1に示されるように、機能部10各々は、複数の駆動部17と、当該複数の駆動部17に対応する複数のセンサー16とを備える。 As shown in FIG. 1, each of the functional units 10 includes a plurality of drive units 17 and a plurality of sensors 16 corresponding to the plurality of drive units 17.

例えば、画像形成部43が備える複数の駆動部17は、感光体ドラム51を回転させるドラムモーター、及び定着装置56に設けられるヒーターである。また、画像形成部43が備える複数のセンサー16は、前記ドラムモーターの回転数を検出するロータリーエンコーダー、及び前記ヒーターの温度を検出する温度センサーである。画像形成部43に設けられる駆動部17が、本発明における第1駆動部の一例である。 For example, the plurality of drive units 17 included in the image forming unit 43 are a drum motor for rotating the photoconductor drum 51 and a heater provided in the fixing device 56. Further, the plurality of sensors 16 included in the image forming unit 43 are a rotary encoder that detects the rotation speed of the drum motor and a temperature sensor that detects the temperature of the heater. The drive unit 17 provided in the image forming unit 43 is an example of the first drive unit in the present invention.

また、給紙部44が備える複数の駆動部17は、給紙カセット61の底面に設けられる昇降可能なリフト板を駆動するリフトモーター、及びピックアップローラー62への回転駆動力の供給の有無を切り替えるクラッチである。また、給紙部44が備える複数のセンサー16は、前記リフト板の位置を検出可能なセンサー、及び前記搬送路における予め定められた位置でシートの有無を検出可能なシートセンサーである。給紙部44に設けられる駆動部17が、本発明における第2駆動部の一例である。 Further, the plurality of drive units 17 included in the paper feed unit 44 switch whether or not to supply rotational driving force to the lift motor for driving the lift plate provided on the bottom surface of the paper feed cassette 61 and the pickup roller 62. It is a clutch. Further, the plurality of sensors 16 included in the paper feeding unit 44 are a sensor capable of detecting the position of the lift plate and a sheet sensor capable of detecting the presence or absence of a sheet at a predetermined position in the transport path. The drive unit 17 provided in the paper feed unit 44 is an example of the second drive unit in the present invention.

なお、複数の機能部10のうちの一つは、原稿から画像データを読み取る画像読取機能を実行可能な画像読取部42(図2参照)であってもよい。また、複数の機能部10のうちの一つは、画像読取部42によって読み取られる原稿を搬送する原稿搬送機能を実行可能な原稿搬送部41(図2参照)であってもよい。 Note that one of the plurality of functional units 10 may be an image reading unit 42 (see FIG. 2) capable of executing an image reading function for reading image data from a document. Further, one of the plurality of functional units 10 may be a document transport unit 41 (see FIG. 2) capable of executing a document transport function for transporting a document read by the image reading unit 42.

スレーブプロセッサー13には、複数の駆動部17が接続される。具体的に、図1に示されるように、スレーブプロセッサー13には、複数の機能部10のそれぞれに含まれる複数の駆動部17が接続される。スレーブプロセッサー13は、マスタープロセッサー4の制御の下、当該スレーブプロセッサー13に接続された複数の駆動部17を個別に制御可能である。例えば、スレーブプロセッサー13は、ASIC(Application Specific Integrated Circuit)である。 A plurality of drive units 17 are connected to the slave processor 13. Specifically, as shown in FIG. 1, a plurality of drive units 17 included in each of the plurality of functional units 10 are connected to the slave processor 13. The slave processor 13 can individually control a plurality of drive units 17 connected to the slave processor 13 under the control of the master processor 4. For example, the slave processor 13 is an ASIC (Application Specific Integrated Circuit).

具体的に、スレーブプロセッサー13は、複数のレジスター15を備える。複数のレジスター15には、それぞれ、レジスターアドレスが割り当てられている。複数のレジスター15は、スレーブプロセッサー13に接続された複数の駆動部17に対応している。レジスター15には、当該レジスター15に対応する駆動部17の制御に用いられる制御データが格納される。スレーブプロセッサー13は、レジスター15に格納された前記制御データに従って、当該制御データに対応する駆動部17を制御する。 Specifically, the slave processor 13 includes a plurality of registers 15. A register address is assigned to each of the plurality of registers 15. The plurality of registers 15 correspond to a plurality of drive units 17 connected to the slave processor 13. The register 15 stores control data used for controlling the drive unit 17 corresponding to the register 15. The slave processor 13 controls the drive unit 17 corresponding to the control data according to the control data stored in the register 15.

スレーブプロセッサー12には、複数のセンサー16が接続される。具体的に、図1に示されるように、スレーブプロセッサー12には、複数の機能部10のそれぞれに含まれる複数のセンサー16が接続される。また、スレーブプロセッサー12には、スレーブプロセッサー13によって制御される複数の駆動部17に対応する複数のセンサー16が接続される。スレーブプロセッサー12は、当該スレーブプロセッサー12に接続された複数のセンサー16の各々から当該センサー16による検出結果を示す検出データを取得可能である。例えば、スレーブプロセッサー12はASICである。 A plurality of sensors 16 are connected to the slave processor 12. Specifically, as shown in FIG. 1, a plurality of sensors 16 included in each of the plurality of functional units 10 are connected to the slave processor 12. Further, a plurality of sensors 16 corresponding to a plurality of drive units 17 controlled by the slave processor 13 are connected to the slave processor 12. The slave processor 12 can acquire detection data indicating a detection result by the sensor 16 from each of the plurality of sensors 16 connected to the slave processor 12. For example, the slave processor 12 is an ASIC.

具体的に、スレーブプロセッサー12は、複数のレジスター14を備える。複数のレジスター14には、それぞれ、レジスターアドレスが割り当てられている。複数のレジスター14は、スレーブプロセッサー12に接続された複数のセンサー16に対応している。レジスター14には、当該レジスター14に対応するセンサー16によって取得された前記検出データが格納される。スレーブプロセッサー12は、レジスター14に格納された前記検出データをマスタープロセッサー4に送信する。マスタープロセッサー4は、スレーブプロセッサー12から受信した前記検出データに基づいて、当該検出データの取得元のセンサー16に対応する駆動部17の制御に用いられる前記制御データを生成する。 Specifically, the slave processor 12 includes a plurality of registers 14. A register address is assigned to each of the plurality of registers 14. The plurality of registers 14 correspond to a plurality of sensors 16 connected to the slave processor 12. The detection data acquired by the sensor 16 corresponding to the register 14 is stored in the register 14. The slave processor 12 transmits the detection data stored in the register 14 to the master processor 4. The master processor 4 generates the control data used for controlling the drive unit 17 corresponding to the sensor 16 from which the detection data is acquired, based on the detection data received from the slave processor 12.

メモリー6は各種データを記憶する。例えば、メモリー6は、RAM(Random Access Memory)及びフラッシュメモリーのような半導体メモリーである。メモリー6には、スレーブプロセッサー13に送信される前記制御データが格納される。また、メモリー6には、スレーブプロセッサー12から受信される前記検出データが格納される。 The memory 6 stores various data. For example, the memory 6 is a semiconductor memory such as a RAM (Random Access Memory) and a flash memory. The control data transmitted to the slave processor 13 is stored in the memory 6. Further, the detection data received from the slave processor 12 is stored in the memory 6.

DMAコントローラー5は、マスタープロセッサー4からの指示に応じて、シリアルデータバス8を介してメモリー6とスレーブプロセッサー12又はスレーブプロセッサー13との間でデータを転送するデータ転送処理を実行する。前記データ転送処理は、メモリー6に格納された前記制御データをスレーブプロセッサー13に転送する第1転送処理を含む。また、前記データ転送処理は、スレーブプロセッサー12のレジスター14に格納された前記検出データをメモリー6に転送する第2転送処理を含む。 The DMA controller 5 executes a data transfer process for transferring data between the memory 6 and the slave processor 12 or the slave processor 13 via the serial data bus 8 in response to an instruction from the master processor 4. The data transfer process includes a first transfer process of transferring the control data stored in the memory 6 to the slave processor 13. Further, the data transfer process includes a second transfer process of transferring the detected data stored in the register 14 of the slave processor 12 to the memory 6.

図1に示されるように、メモリー6は、バッファー24を備える。バッファー24には、前記データ転送処理の実行要求を示す実行要求データが格納される。例えば、前記実行要求データは、転送対象データの転送元を示す転送元情報、転送対象データの転送先を示す転送先情報、及び転送対象データのデータ量を示すデータ量情報などを含む。バッファー24は、複数の前記実行要求データを格納可能な記憶容量を備える。画像形成装置2では、画像形成装置2の稼働中に発生した前記実行要求データがバッファー24に蓄積される。 As shown in FIG. 1, the memory 6 includes a buffer 24. The buffer 24 stores execution request data indicating an execution request for the data transfer process. For example, the execution request data includes transfer source information indicating a transfer source of transfer target data, transfer destination information indicating a transfer destination of transfer target data, data amount information indicating a data amount of transfer target data, and the like. The buffer 24 has a storage capacity capable of storing a plurality of the execution request data. In the image forming apparatus 2, the execution request data generated during the operation of the image forming apparatus 2 is accumulated in the buffer 24.

例えば、前記第1転送処理の実行要求を示す前記実行要求データには、転送対象データである前記制御データが格納されているメモリーアドレスを示す前記転送元情報、当該制御データが書き込まれるレジスターアドレスを示す前記転送先情報、及び当該制御データのデータ量を示す前記データ量情報が含まれる。 For example, the execution request data indicating the execution request of the first transfer process includes the transfer source information indicating the memory address in which the control data which is the transfer target data is stored, and the register address to which the control data is written. The transfer destination information to be shown and the data amount information to show the data amount of the control data are included.

また、前記第2転送処理の実行要求を示す前記実行要求データには、転送対象データである前記検出データが格納されているレジスターアドレスを示す前記転送元情報、当該検出データが書き込まれるメモリーアドレスを示す前記転送先情報、及び当該検出データのデータ量を示す前記データ量情報が含まれる。 Further, in the execution request data indicating the execution request of the second transfer process, the transfer source information indicating the register address in which the detection data which is the transfer target data is stored and the memory address to which the detection data is written are included. The transfer destination information to be shown and the data amount information to show the data amount of the detected data are included.

なお、前記実行要求データは、複数の転送対象データを連続して転送する前記データ転送処理の実行要求を示すものであってもよい。即ち、前記実行要求データは、複数の前記転送元情報、複数の前記転送先情報、及び複数の前記データ量情報を含んでいてもよい。また、バッファー24は、メモリー6の外部に設けられていてもよい。 The execution request data may indicate an execution request of the data transfer process for continuously transferring a plurality of transfer target data. That is, the execution request data may include a plurality of the transfer source information, a plurality of the transfer destination information, and a plurality of the data amount information. Further, the buffer 24 may be provided outside the memory 6.

マスタープロセッサー4は、シリアルデータバス8に接続された通信機器との間でシリアル通信を実行する。ここで、シリアル通信は、電気通信において伝送路上を一度に1ビットずつ、逐次的にシリアルデータを送る通信方式である。マスタープロセッサー4は、画像形成装置2に設定された通信プロトコルに従ってシリアル通信を行う。例えば、マスタープロセッサー4は、CPU(Central Processing Unit)である。 The master processor 4 executes serial communication with a communication device connected to the serial data bus 8. Here, serial communication is a communication method in which serial data is sequentially transmitted one bit at a time on a transmission path in telecommunications. The master processor 4 performs serial communication according to the communication protocol set in the image forming apparatus 2. For example, the master processor 4 is a CPU (Central Processing Unit).

具体的に、マスタープロセッサー4は、バッファー24に格納される前記実行要求データに基づいて、DMAコントローラー5を介してスレーブプロセッサー12又はスレーブプロセッサー13との間でシリアル通信を実行する。なお、マスタープロセッサー4は、DMAコントローラー5を介することなく、スレーブプロセッサー12又はスレーブプロセッサー13との間でシリアル通信を実行してもよい。 Specifically, the master processor 4 executes serial communication with the slave processor 12 or the slave processor 13 via the DMA controller 5 based on the execution request data stored in the buffer 24. The master processor 4 may execute serial communication with the slave processor 12 or the slave processor 13 without going through the DMA controller 5.

ここで、図3を参照して、画像形成装置2で実行されるシリアル通信の処理手順について説明する。図3は、画像形成装置2で実行されるシリアル通信の処理手順がデータ処理主体及びクロック30と共に示された図である。 Here, a procedure for processing serial communication executed by the image forming apparatus 2 will be described with reference to FIG. FIG. 3 is a diagram showing a processing procedure of serial communication executed by the image forming apparatus 2 together with a data processing subject and a clock 30.

マスタープロセッサー4は、バッファー24に前記実行要求データが格納されている場合に、シリアル通信を実行する。図3に示されるように、マスタープロセッサー4は、シリアル通信を実行する前に、当該シリアル通信に対応する前処理を実行する。前記前処理では、シリアル通信で転送される転送対象データに対して画像形成装置2に設定された通信プロトコルに基づく制御情報が付与される。例えば、前記制御情報は、コマンド、アドレス情報、及びチェックサムを含む。前記コマンドは、転送先デバイスに対する命令を含む。前記アドレス情報は、転送対象データの転送先を示す情報である。前記チェックサムは、誤り検出符号を含み、誤り検出に用いられる。即ち、前記チェックサムは、通信の整合性を確認するために用いられる。シリアル通信では、前記制御情報及び転送対象データを含むシリアルデータ32が転送される。なお、前記前処理は、プリアンブル及びポストアンブルをシリアルデータ32に含める処理を含んでいてもよい。例えば、前記プリアンブルは、シリアル通信においてシリアルデータ32の先頭に配置する区切りビット列である。また、前記ポストアンブルは、シリアルデータ32の末尾に含める区切りビット列である。 The master processor 4 executes serial communication when the execution request data is stored in the buffer 24. As shown in FIG. 3, the master processor 4 executes the pre-processing corresponding to the serial communication before executing the serial communication. In the preprocessing, control information based on the communication protocol set in the image forming apparatus 2 is added to the transfer target data transferred by serial communication. For example, the control information includes commands, address information, and checksums. The command includes a command to the transfer destination device. The address information is information indicating a transfer destination of transfer target data. The checksum includes an error detection code and is used for error detection. That is, the checksum is used to confirm the consistency of communication. In serial communication, serial data 32 including the control information and transfer target data is transferred. The pre-processing may include a process of including the preamble and the post-amble in the serial data 32. For example, the preamble is a delimiter bit string arranged at the beginning of serial data 32 in serial communication. Further, the post amble is a delimiter bit string to be included at the end of the serial data 32.

マスタープロセッサー4は、前記前処理の終了後に、前記実行要求データに基づいてDMAコントローラー5に対して前記データ転送処理の実行を指示する。これにより、図3に示されるように、DMAコントローラー5によって、マスタープロセッサー4が生成するクロック30に同期したDMA転送、即ち前記データ転送処理が実行される。具体的に、マスタープロセッサー4からの指示を受けたDMAコントローラー5は、シリアルデータ32を転送元デバイスから転送先デバイスに転送する。 After the completion of the preprocessing, the master processor 4 instructs the DMA controller 5 to execute the data transfer process based on the execution request data. As a result, as shown in FIG. 3, the DMA controller 5 executes the DMA transfer synchronized with the clock 30 generated by the master processor 4, that is, the data transfer process. Specifically, the DMA controller 5 that receives the instruction from the master processor 4 transfers the serial data 32 from the transfer source device to the transfer destination device.

図3に示されるように、マスタープロセッサー4は、DMAコントローラー5による前記データ転送処理が終了した後に、当該データ転送処理に対応する後処理を実行する。前記後処理では、画像形成装置2に設定された通信プロトコルに基づいて通信の整合性が確認される。例えば、通信の整合性は、シリアルデータ32に含まれる前記チェックサムの比較処理を実行することによって確認される。転送先デバイスは、前記後処理の終了後に、受信したシリアルデータ32に含まれる前記コマンドに従って、転送対象データを指定されたアドレスに書き込む処理を実行する。 As shown in FIG. 3, the master processor 4 executes post-processing corresponding to the data transfer processing after the data transfer processing by the DMA controller 5 is completed. In the post-processing, the consistency of communication is confirmed based on the communication protocol set in the image forming apparatus 2. For example, the consistency of communication is confirmed by executing the checksum comparison process included in the serial data 32. After the completion of the post-processing, the transfer destination device executes a process of writing the transfer target data to the designated address according to the command included in the received serial data 32.

ところで、画像形成部43及び給紙部44などの複数の機能部10に対応する複数のASICを備える画像形成装置が知られている。 By the way, an image forming apparatus including a plurality of ASICs corresponding to a plurality of functional units 10 such as an image forming unit 43 and a paper feeding unit 44 is known.

ここで、上記従来の画像形成装置では、例えば、給紙部44に対応する前記ASICに接続された二つのセンサー16により取得される二つの前記検出データが同じタイミングで要求されることがある。この場合、マスタープロセッサー4は、給紙部44に対応する前記ASICに対して一回の通信を行うことにより、当該二つの前記検出データを取得可能である。 Here, in the conventional image forming apparatus, for example, the two detection data acquired by the two sensors 16 connected to the ASIC corresponding to the paper feeding unit 44 may be requested at the same timing. In this case, the master processor 4 can acquire the two detection data by performing one communication with the ASIC corresponding to the paper feeding unit 44.

また、上記従来の画像形成装置では、画像形成部43に対応する前記ASICに接続されたセンサー16により取得される前記検出データと、給紙部44に対応する前記ASICに接続されたセンサー16により取得される前記検出データとが同じタイミングで要求されることがある。この場合、マスタープロセッサー4は、二つの前記検出データを取得するために、画像形成部43に対応する前記ASIC及び給紙部44に対応する前記ASICのそれぞれに対して一回の通信を行う必要がある。そのため、取得対象の二つの前記検出データに対応する二つのセンサー16が一つの前記ASICに接続されている場合と比較して、前記前処理及び前記後処理をそれぞれ一回ずつ多く行うことになり、その分通信にかかる時間が長くなる。また、取得された二つの前記検出データに基づく二つの前記制御データを送信する場合においても、二つの前記ASICのそれぞれに対して一回の通信を行う必要がある。 Further, in the conventional image forming apparatus, the detection data acquired by the sensor 16 connected to the ASIC corresponding to the image forming unit 43 and the sensor 16 connected to the ASIC corresponding to the paper feeding unit 44 are used. The detected detection data to be acquired may be requested at the same timing. In this case, in order to acquire the two detection data, the master processor 4 needs to perform one communication with each of the ASIC corresponding to the image forming unit 43 and the ASIC corresponding to the paper feeding unit 44. There is. Therefore, as compared with the case where the two sensors 16 corresponding to the two detection data to be acquired are connected to one ASIC, the pre-processing and the post-processing are performed one more time each. , The time required for communication becomes longer accordingly. Further, even when the two control data based on the two acquired detection data are transmitted, it is necessary to perform one communication with each of the two ASICs.

これに対し、本発明の実施形態に係る画像形成装置2では、以下に説明するように、データ通信にかかる時間を短縮することが可能である。 On the other hand, in the image forming apparatus 2 according to the embodiment of the present invention, it is possible to shorten the time required for data communication as described below.

具体的に、画像形成装置2では、上述のように、複数の機能部10のそれぞれに含まれる複数のセンサー16が接続されたスレーブプロセッサー12と、複数の機能部10のそれぞれに含まれる複数の駆動部17が接続されたスレーブプロセッサー13とが設けられている。 Specifically, in the image forming apparatus 2, as described above, the slave processor 12 to which the plurality of sensors 16 included in each of the plurality of functional units 10 are connected, and the plurality of slave processors 12 included in each of the plurality of functional units 10. A slave processor 13 to which the drive unit 17 is connected is provided.

また、マスタープロセッサー4は、図1に示されるように、第1通信処理部25、第2通信処理部26、及び信号入力部27を含む。マスタープロセッサー4は、不図示のROMに格納されている通信制御プログラムを実行する。これにより、マスタープロセッサー4は、第1通信処理部25、第2通信処理部26、及び信号入力部27として機能する。なお、前記通信制御プログラムは、CD、DVD、フラッシュメモリーなどのコンピューター読み取り可能な記録媒体に記録されており、前記記録媒体から読み取られて画像形成装置2に設けられる不揮発性の記憶装置にインストールされてもよい。 Further, as shown in FIG. 1, the master processor 4 includes a first communication processing unit 25, a second communication processing unit 26, and a signal input unit 27. The master processor 4 executes a communication control program stored in a ROM (not shown). As a result, the master processor 4 functions as a first communication processing unit 25, a second communication processing unit 26, and a signal input unit 27. The communication control program is recorded on a computer-readable recording medium such as a CD, DVD, or flash memory, and is read from the recording medium and installed in a non-volatile storage device provided in the image forming apparatus 2. You may.

第2通信処理部26は、スレーブプロセッサー12によって取得される複数の前記検出データを当該スレーブプロセッサー12から受信する第2通信処理を実行する。 The second communication processing unit 26 executes the second communication processing for receiving the plurality of detection data acquired by the slave processor 12 from the slave processor 12.

例えば、前記第2通信処理は、2を超える予め定められた基準数以上の前記検出データをスレーブプロセッサー12から受信する処理である。前記基準数は、任意に定められる数であってよい。また、前記第2通信処理は、2つの前記検出データをスレーブプロセッサー12から受信する処理であってもよい。 For example, the second communication process is a process of receiving the detection data in excess of 2 and a predetermined reference number or more from the slave processor 12. The reference number may be an arbitrarily determined number. Further, the second communication process may be a process of receiving the two detection data from the slave processor 12.

例えば、第2通信処理部26は、バッファー24に格納された一又は複数の前記実行要求データに基づいて、スレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められているか否かを判断する。ここで、第2通信処理部26は、スレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められていると判断した場合に、前記第2通信処理を実行する。 For example, whether or not the second communication processing unit 26 is required to acquire the detection data of the reference number or more from the slave processor 12 based on the execution request data of one or more stored in the buffer 24. To judge. Here, the second communication processing unit 26 executes the second communication processing when it is determined that the slave processor 12 is required to acquire the detection data of the reference number or more.

具体的に、第2通信処理部26は、スレーブプロセッサー12から前記基準数以上の前記検出データを受信する前に、前記前処理を実行する。また、第2通信処理部26は、前記前処理の終了後に、DMAコントローラー5に対して、スレーブプロセッサー12のレジスター14各々に格納された前記基準数以上の前記検出データをメモリー6に転送する前記第2転送処理の実行を指示する。また、第2通信処理部26は、DMAコントローラー5による当該第2転送処理の実行後に、前記後処理を実行する。 Specifically, the second communication processing unit 26 executes the preprocessing before receiving the detection data of the reference number or more from the slave processor 12. Further, after the completion of the preprocessing, the second communication processing unit 26 transfers the detection data of the reference number or more stored in each of the registers 14 of the slave processor 12 to the memory 6 to the DMA controller 5. Instructs the execution of the second transfer process. Further, the second communication processing unit 26 executes the post-processing after the second transfer processing is executed by the DMA controller 5.

第1通信処理部25は、前記第2通信処理によって受信された複数の前記検出データ各々に基づく複数の前記制御データをスレーブプロセッサー13に送信する第1通信処理を実行する。 The first communication processing unit 25 executes the first communication process of transmitting the plurality of control data based on each of the plurality of detection data received by the second communication process to the slave processor 13.

例えば、前記第1通信処理は、前記第2通信処理で受信された数の前記制御データをスレーブプロセッサー13に送信する処理である。 For example, the first communication process is a process of transmitting the number of the control data received in the second communication process to the slave processor 13.

具体的に、第1通信処理部25は、スレーブプロセッサー13に複数の前記制御データを送信する前に、前記前処理を実行する。また、第1通信処理部25は、前記前処理の終了後に、DMAコントローラー5に対して、メモリー6に格納された複数の前記制御データをスレーブプロセッサー13のレジスター15各々に転送する前記第1転送処理の実行を指示する。また、第1通信処理部25は、DMAコントローラー5による当該第1転送処理の実行後に、前記後処理を実行する。 Specifically, the first communication processing unit 25 executes the preprocessing before transmitting the plurality of control data to the slave processor 13. Further, the first communication processing unit 25 transfers the plurality of control data stored in the memory 6 to each of the registers 15 of the slave processor 13 to the DMA controller 5 after the completion of the preprocessing. Instructs the execution of processing. Further, the first communication processing unit 25 executes the post-processing after executing the first transfer processing by the DMA controller 5.

信号入力部27は、前記第1通信処理及び前記第2通信処理のいずれかの通信処理が実行される場合に、当該通信処理の通信相手に対してシリアル通信の開始を通知するチップセレクト信号を入力する。 When either of the first communication process and the second communication process is executed, the signal input unit 27 sends a chip select signal for notifying the communication partner of the communication process of the start of serial communication. input.

前記チップセレクト信号を用いることにより、シリアルデータバス8を介したシリアル通信で送受信されるシリアルデータ32に通信相手を指定する情報を含める必要が無くなる。そのため、シリアルデータ32のデータ量を低減することが可能である。 By using the chip select signal, it is not necessary to include information for designating a communication partner in the serial data 32 transmitted and received by serial communication via the serial data bus 8. Therefore, it is possible to reduce the amount of serial data 32.

ここで、画像形成装置2では、スレーブプロセッサー12及びスレーブプロセッサー13の各々におけるシリアルデータバス8に接続されるポートが、前記チップセレクト信号がネゲート時にハイインピーダンスとなるように構成されている。これにより、シリアル通信の高速化に伴うシリアルデータ32の信号のなまり(波形崩れ)が抑制される。 Here, in the image forming apparatus 2, the ports connected to the serial data bus 8 in each of the slave processor 12 and the slave processor 13 are configured so that the chip select signal has high impedance when negating. As a result, the signal blunting (waveform collapse) of the serial data 32 due to the speeding up of serial communication is suppressed.

具体的に、信号入力部27は、前記第1通信処理が実行される場合に、スレーブプロセッサー13に対してチップセレクト信号CS1(図1参照)を入力する。一方、信号入力部27は、前記第2通信処理が実行される場合に、スレーブプロセッサー12に対してチップセレクト信号CS2(図1参照)を入力する。 Specifically, the signal input unit 27 inputs the chip select signal CS1 (see FIG. 1) to the slave processor 13 when the first communication process is executed. On the other hand, the signal input unit 27 inputs the chip select signal CS2 (see FIG. 1) to the slave processor 12 when the second communication process is executed.

[通信制御処理]
以下、図4を参照しつつ、画像形成装置2においてマスタープロセッサー4により実行される通信制御処理の手順とともに、本発明における通信方法について説明する。ここで、ステップS11、S12・・・は、マスタープロセッサー4により実行される処理手順(ステップ)の番号を表している。なお、前記通信制御処理は、例えば、画像形成装置2において前記画像形成機能及び前記給紙機能が実行される場合に実行される。
[Communication control processing]
Hereinafter, the communication method in the present invention will be described together with the procedure of the communication control process executed by the master processor 4 in the image forming apparatus 2 with reference to FIG. Here, steps S11, S12 ... Represent the number of the processing procedure (step) executed by the master processor 4. The communication control process is executed, for example, when the image forming function and the feeding function are executed in the image forming apparatus 2.

<ステップS11>
まず、ステップS11において、マスタープロセッサー4は、バッファー24に格納された一又は複数の前記実行要求データに基づいて、スレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められているか否かを判断する。
<Step S11>
First, in step S11, is the master processor 4 required to acquire the detection data of the reference number or more from the slave processor 12 based on one or more of the execution request data stored in the buffer 24? Judge whether or not.

ここで、マスタープロセッサー4は、スレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められていると判断すると(S11のYes側)、処理をステップS12に移行させる。また、スレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められていなければ(S11のNo側)、マスタープロセッサー4は、ステップS11でスレーブプロセッサー12から前記基準数以上の前記検出データを取得することが求められるのを待ち受ける。 Here, when the master processor 4 determines that it is required to acquire the detection data equal to or greater than the reference number from the slave processor 12 (Yes side of S11), the master processor 4 shifts the process to step S12. Further, unless it is required to acquire the detection data of the reference number or more from the slave processor 12 (No side of S11), the master processor 4 detects the detection of the reference number or more from the slave processor 12 in step S11. Wait for the request to acquire the data.

<ステップS12>
ステップS12において、マスタープロセッサー4は、スレーブプロセッサー12に対してチップセレクト信号CS2(図1参照)を入力する。ここで、ステップS12の処理は、マスタープロセッサー4の信号入力部27により実行される。
<Step S12>
In step S12, the master processor 4 inputs the chip select signal CS2 (see FIG. 1) to the slave processor 12. Here, the process of step S12 is executed by the signal input unit 27 of the master processor 4.

<ステップS13>
ステップS13において、マスタープロセッサー4は、前記第2通信処理を実行する。ここで、ステップS13の処理が、本発明における第2通信ステップの一例であって、マスタープロセッサー4の第2通信処理部26により実行される。
<Step S13>
In step S13, the master processor 4 executes the second communication process. Here, the process of step S13 is an example of the second communication step in the present invention, and is executed by the second communication processing unit 26 of the master processor 4.

例えば、マスタープロセッサー4は、スレーブプロセッサー12から前記基準数以上の前記検出データを受信する前に、前記前処理を実行する。また、マスタープロセッサー4は、当該前処理の終了後に、DMAコントローラー5に対して、スレーブプロセッサー12のレジスター14各々に格納された前記基準数以上の前記検出データをメモリー6に転送する前記第2転送処理の実行を指示する。また、マスタープロセッサー4は、DMAコントローラー5による当該第2転送処理の実行後に、前記後処理を実行する。 For example, the master processor 4 executes the preprocessing before receiving the detection data of the reference number or more from the slave processor 12. Further, after the completion of the preprocessing, the master processor 4 transfers the detection data of the reference number or more stored in each of the registers 14 of the slave processor 12 to the memory 6 to the DMA controller 5. Instructs the execution of processing. Further, the master processor 4 executes the post-processing after the second transfer processing is executed by the DMA controller 5.

<ステップS14>
ステップS14において、マスタープロセッサー4は、スレーブプロセッサー13に対してチップセレクト信号CS1(図1参照)を入力する。ここで、ステップS14の処理は、マスタープロセッサー4の信号入力部27により実行される。
<Step S14>
In step S14, the master processor 4 inputs the chip select signal CS1 (see FIG. 1) to the slave processor 13. Here, the process of step S14 is executed by the signal input unit 27 of the master processor 4.

<ステップS15>
ステップS15において、マスタープロセッサー4は、前記第1通信処理を実行する。ここで、ステップS15の処理が、本発明における第1通信ステップの一例であって、マスタープロセッサー4の第1通信処理部25により実行される。
<Step S15>
In step S15, the master processor 4 executes the first communication process. Here, the process of step S15 is an example of the first communication step in the present invention, and is executed by the first communication processing unit 25 of the master processor 4.

例えば、マスタープロセッサー4は、スレーブプロセッサー13に複数の前記制御データを送信する前に、前記前処理を実行する。また、マスタープロセッサー4は、当該前処理の終了後に、DMAコントローラー5に対して、メモリー6に格納された複数の前記制御データをスレーブプロセッサー13のレジスター15各々に転送する前記第1転送処理の実行を指示する。また、マスタープロセッサー4は、DMAコントローラー5による当該第1転送処理の実行後に、前記後処理を実行する。 For example, the master processor 4 executes the preprocessing before transmitting the plurality of control data to the slave processor 13. Further, after the completion of the preprocessing, the master processor 4 executes the first transfer processing for transferring the plurality of control data stored in the memory 6 to each of the registers 15 of the slave processor 13 to the DMA controller 5. To instruct. Further, the master processor 4 executes the post-processing after the DMA controller 5 executes the first transfer processing.

<ステップS16>
ステップS16において、マスタープロセッサー4は、前記画像形成機能及び前記給紙機能の実行が終了したか否かを判断する。
<Step S16>
In step S16, the master processor 4 determines whether or not the execution of the image forming function and the paper feeding function has been completed.

ここで、マスタープロセッサー4は、前記画像形成機能及び前記給紙機能の実行が終了したと判断すると(S16のYes側)、前記通信制御処理を終了させる。また、前記画像形成機能及び前記給紙機能の実行が終了していなければ(S16のNo側)、マスタープロセッサー4は、処理をステップS11に移行させる。 Here, when the master processor 4 determines that the execution of the image forming function and the paper feeding function is completed (Yes side of S16), the master processor 4 ends the communication control process. Further, if the execution of the image forming function and the paper feeding function is not completed (No side of S16), the master processor 4 shifts the process to step S11.

このように、画像形成装置2では、複数の機能部10のそれぞれに含まれる複数の駆動部17がスレーブプロセッサー13に接続されると共に、当該複数の駆動部17に対応する複数のセンサー16がスレーブプロセッサー12に接続される。また、画像形成装置2では、スレーブプロセッサー12によって取得された複数の前記検出データを当該スレーブプロセッサー12から受信する前記第2通信処理、及び前記第2通信処理によって受信された複数の前記検出データに基づく複数の前記制御データをスレーブプロセッサー13に送信する前記第1通信処理が実行される。これにより、複数の機能部10に対応する複数のASICを備える画像形成装置と比較して、データ通信にかかる時間を短縮することが可能である。 As described above, in the image forming apparatus 2, the plurality of drive units 17 included in each of the plurality of functional units 10 are connected to the slave processor 13, and the plurality of sensors 16 corresponding to the plurality of drive units 17 are slaves. Connected to processor 12. Further, in the image forming apparatus 2, the second communication process for receiving the plurality of detection data acquired by the slave processor 12 from the slave processor 12 and the plurality of detection data received by the second communication process are used. The first communication process of transmitting the plurality of control data based on the control data to the slave processor 13 is executed. As a result, it is possible to shorten the time required for data communication as compared with an image forming apparatus including a plurality of ASICs corresponding to the plurality of functional units 10.

2 画像形成装置
4 マスタープロセッサー
5 DMAコントローラー
6 メモリー
8 シリアルデータバス
10 機能部
12 スレーブプロセッサー
13 スレーブプロセッサー
14 レジスター
15 レジスター
16 センサー
17 駆動部
24 バッファー
25 第1通信処理部
26 第2通信処理部
27 信号入力部
41 原稿搬送部
42 画像読取部
43 画像形成部
44 給紙部
2 Image processor 4 Master processor 5 DMA controller 6 Memory 8 Serial data bus 10 Functional unit 12 Slave processor 13 Slave processor 14 Register 15 Register 16 Sensor 17 Drive unit 24 Buffer 25 1st communication processing unit 26 2nd communication processing unit 27 Signal Input unit 41 Document transport unit 42 Image reading unit 43 Image forming unit 44 Feeding unit

Claims (3)

複数の制御データ各々に基づいて複数の駆動部を個別に制御可能な第1プロセッサーと、
前記第1プロセッサーによって制御される前記複数の駆動部に対応する複数のセンサーの各々から当該センサーによる検出結果を示す検出データを取得可能な第2プロセッサーと、
バスを介して前記第1プロセッサー及び前記第2プロセッサーと通信可能に接続されており、前記第2プロセッサーによって取得された複数の前記検出データを当該第2プロセッサーから受信する第2通信処理と、前記第2通信処理によって受信された複数の前記検出データ各々に基づく前記複数の制御データを前記第1プロセッサーに送信する第1通信処理と、を実行する第3プロセッサーと、
を備える画像形成装置。
A first processor that can individually control multiple drive units based on each of the multiple control data,
A second processor capable of acquiring detection data indicating a detection result by the sensor from each of the plurality of sensors corresponding to the plurality of drive units controlled by the first processor.
A second communication process that is communicably connected to the first processor and the second processor via a bus and receives a plurality of the detection data acquired by the second processor from the second processor, and the above. A third processor that executes a first communication process for transmitting the plurality of control data based on each of the plurality of detection data received by the second communication process to the first processor.
An image forming apparatus comprising.
前記複数の駆動部は、第1駆動部及び前記第1駆動部とは異なる第2駆動部を含み、
前記画像形成装置は、
前記第1駆動部及び前記第1駆動部に対応する前記センサーを有し、シートに画像を形成する画像形成部と、
前記第2駆動部及び前記第2駆動部に対応する前記センサーを有し、前記画像形成部にシートを供給する給紙部と、
を更に備える請求項1に記載の画像形成装置。
The plurality of drive units include a first drive unit and a second drive unit different from the first drive unit.
The image forming apparatus
An image forming unit having the first driving unit and the sensor corresponding to the first driving unit and forming an image on the sheet, and an image forming unit.
A paper feeding unit having the second drive unit and the sensor corresponding to the second drive unit and supplying a sheet to the image forming unit.
The image forming apparatus according to claim 1.
複数の制御データ各々に基づいて複数の駆動部を個別に制御可能な第1プロセッサーと、前記第1プロセッサーによって制御される前記複数の駆動部に対応する複数のセンサーの各々から当該センサーによる検出結果を示す検出データを取得可能な第2プロセッサーと、バスを介して前記第1プロセッサー及び前記第2プロセッサーと通信可能に接続された第3プロセッサーと、を備える画像形成装置で実行される通信方法であって、
前記第3プロセッサーが、
前記第2プロセッサーによって取得された複数の前記検出データを当該第2プロセッサーから受信する第2通信処理を実行する第2通信ステップと、
前記第2通信ステップによって受信された複数の前記検出データ各々に基づく前記複数の制御データを前記第1プロセッサーに送信する第1通信処理を実行する第1通信ステップと、
を実行する通信方法。
Detection results by the first processor capable of individually controlling a plurality of drive units based on each of the plurality of control data, and a plurality of sensors corresponding to the plurality of drive units controlled by the first processor. A communication method executed by an image forming apparatus including a second processor capable of acquiring detection data indicating the above, and a third processor communicatively connected to the first processor and the second processor via a bus. There,
The third processor
A second communication step of executing a second communication process of receiving the plurality of detection data acquired by the second processor from the second processor, and
A first communication step for executing a first communication process for transmitting the plurality of control data based on each of the plurality of detection data received by the second communication step to the first processor, and a first communication step.
Communication method to execute.
JP2019137052A 2019-07-25 2019-07-25 Image forming apparatus and communication method Pending JP2021022054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019137052A JP2021022054A (en) 2019-07-25 2019-07-25 Image forming apparatus and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019137052A JP2021022054A (en) 2019-07-25 2019-07-25 Image forming apparatus and communication method

Publications (1)

Publication Number Publication Date
JP2021022054A true JP2021022054A (en) 2021-02-18

Family

ID=74575168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019137052A Pending JP2021022054A (en) 2019-07-25 2019-07-25 Image forming apparatus and communication method

Country Status (1)

Country Link
JP (1) JP2021022054A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11198474A (en) * 1998-01-09 1999-07-27 Ricoh Co Ltd Image recorder and computer
JP2003263398A (en) * 2002-03-08 2003-09-19 Murata Mach Ltd Electronic device
JP2018122545A (en) * 2017-02-02 2018-08-09 株式会社リコー Image formation system, communication system, communication method and image formation device
WO2019124460A1 (en) * 2017-12-22 2019-06-27 キヤノン株式会社 Sensor control device, sensor system, and image formation device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11198474A (en) * 1998-01-09 1999-07-27 Ricoh Co Ltd Image recorder and computer
JP2003263398A (en) * 2002-03-08 2003-09-19 Murata Mach Ltd Electronic device
JP2018122545A (en) * 2017-02-02 2018-08-09 株式会社リコー Image formation system, communication system, communication method and image formation device
WO2019124460A1 (en) * 2017-12-22 2019-06-27 キヤノン株式会社 Sensor control device, sensor system, and image formation device

Similar Documents

Publication Publication Date Title
KR100343234B1 (en) Image forming apparatus for image formation on sheet
JP2012212173A (en) Image forming apparatus
CN109455544A (en) Imaging device
US9230205B2 (en) Image forming apparatus, non-transitory computer-readable recording medium storing an image forming program, and image forming method
JP5942396B2 (en) Image forming apparatus and method for starting image forming apparatus
JP4692655B2 (en) Image processing device
CN112527704B (en) Image forming apparatus and data communication method
JP7419715B2 (en) Image forming device, data consistency determination method
JP2021022054A (en) Image forming apparatus and communication method
JP2010204544A (en) Image forming apparatus, image forming system and program
US8724190B2 (en) Image forming apparatus, image forming method, and computer-readable recording medium
JP5188554B2 (en) Color image forming apparatus
US11418678B2 (en) Electronic apparatus, communication apparatus, and communication abnormality detection method for detecting communication abnormality of serial bus
JP2021022055A (en) Image forming apparatus and data transfer method
JP4666517B2 (en) Image forming apparatus
JP2004325770A (en) Paper feed cassette and image forming apparatus
JP2660087B2 (en) Electrophotographic printer
JP5482338B2 (en) Image forming apparatus
JP2009260785A (en) Image forming system
JP2020029024A (en) Image formation apparatus, control method and program
JPH0594060A (en) Printing device
JP2006039228A (en) Image forming apparatus
JP2000103533A (en) Image forming device and recorded material carry control method therefor
JP2019012244A (en) Image forming method and image forming apparatus
JP2004330678A (en) Image formation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017