JP2021019030A

JP2021019030A - 磁気結合型インダクタ

Info

Publication number: JP2021019030A
Application number: JP2019132482A
Authority: JP
Inventors: 好紘山▲崎▼; Yoshihiro Yamazaki; 知明地田; Tomoaki Chida
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2019-07-18
Filing date: 2019-07-18
Publication date: 2021-02-15
Anticipated expiration: 2039-07-18
Also published as: JP7328815B2

Abstract

【課題】大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる磁気結合型インダクタを提供する。【解決手段】互いに磁気結合する第１コイル及び第２コイルを有する磁気結合型インダクタであって、第１コイルが巻き回される第１巻芯１２を有する第１主コア部１０と、第２コイルが巻き回される第２巻芯２２を有すると共に、第１巻芯１２と第２巻芯２２との軸が一致するように第１主コア部１０に対して組み付けられる第２主コア部２０と、を備え、第１主コア部１０と第２主コア部２０とを組み付けた組付体ＡＢは、第１巻芯１２と第２巻芯２２とが互いに接することなく隙間Ｓ１を有する。【選択図】図４

Description

本発明は、磁気結合型インダクタに関する。

従来、環状コアの両端にコイルを巻き、その中央に別体又は一体の共通コアを有した磁気結合型インダクタが提案されている（例えば特許文献１，２参照）。このような磁気結合型インダクタは、コイルが巻き付けられる２つのコアが平行して互いに端側に位置しており、その２つのコアの中間部に共通コアを備えることから、大型化を招くものであった。また、２つのコイルが離れている関係上、結合度を上げ難い構造であった。

そこで、２つのコイルについてコイル軸を一致させるようにして配置した磁気結合型インダクタについても提案されている（例えば特許文献３参照）。この磁気結合インダクタによれば、２つのコイル間の距離を小さくするだけではなく、２つのコイル間に別体のスペーサを配置することで結合度を調整することができる。

特開２０１７−１９２２０６号公報特許第５７８４６０１号公報特開２０１８−１９０８２３号公報

しかし、特許文献３に記載の磁気結合型インダクタは、別体のスペーサを用意して、スペーサをフランジよりも広げたうえで巻芯に取り付けなければならず、作業性が良いとはいえない。

本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる磁気結合型インダクタを提供することにある。

本発明に係る磁気結合型インダクタは、互いに磁気結合する第１コイル及び第２コイルを有する磁気結合型インダクタであって、前記第１コイルが巻き回される第１巻芯を有する第１主コア部と、前記第２コイルが巻き回される第２巻芯を有すると共に、前記第１巻芯と前記第２巻芯との軸が一致するように前記第１主コア部に対して組み付けられる第２主コア部と、を備え、前記第１主コア部と前記第２主コア部とを組み付けた組付体は、前記第１巻芯と前記第２巻芯とが互いに接することなく隙間を有する。

本発明によれば、第２主コア部は第１巻芯と第２巻芯との軸が一致するように第１主コア部に対して組み付けられるため、第１コイルと第２コイルとの軸を一致させて２つのコイル間の距離を小さくするだけでなく、例えば複数種類用意される第１主コア部と第２主コア部との組み合わせによって第１巻芯と第２巻芯との隙間距離を調整して結合度（相互インダクタンス）についても調整することができる。従って、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる。

本発明の実施形態に係る磁気結合型インダクタの構成を示す斜視図である。本発明の実施形態に係る磁気結合型インダクタの構成を示す分解斜視図である。本発明の実施形態に係る磁気結合型インダクタの構成を示す上面図である。図３に示す磁気結合型インダクタの一部構成を示す上面図である。図１に示した一部構成を示す正面図である。本実施形態に係る磁気結合型インダクタの適用例を示す第１の回路図である。本実施形態に係る磁気結合型インダクタの適用例を示す第２の回路図である。本実施形態に係る磁気結合型インダクタの適用例を示す第３の回路図である。本実施形態に係る磁気結合型インダクタの適用例を示す第４の回路図である。図７及び図８に示した第１〜第４スイッチング素子の制御の様子を示すタイミングチャートである。図６〜図９に示した磁気結合型インダクタの等価回路を示す回路図である。本実施形態に係る磁気結合型インダクタの磁束を示す概念図である。

以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。

図１は、本発明の実施形態に係る磁気結合型インダクタの構成を示す斜視図であり、図２は、本発明の実施形態に係る磁気結合型インダクタの構成を示す分解斜視図である。図３は、本発明の実施形態に係る磁気結合型インダクタの構成を示す上面図であり、図４は、図３に示す磁気結合型インダクタの一部構成を示す上面図である。

図１〜図４に示すように、本実施形態に係る磁気結合型インダクタ１は、互いに磁気結合する第１コイルＬ１と第２コイルＬ２とを有するものであり、第１コイルＬ１及び第２コイルＬ２に加えて、第１主コア部１０と、第２主コア部２０と、共通コア部３０とを備えている。

第１主コア部１０は、フェライトによって構成され、外枠１１と第１巻芯１２とを備えている。外枠１１は、１枚の端壁１１ａと２枚の側壁１１ｂ，１１ｃとが直角に接続されて略Ｕ形状とされた枠材である。第１巻芯１２は、外枠１１の端壁１１ａからＵ字開放側に突出する円柱状の部材である。このような第１巻芯１２には第１コイルＬ１が巻き回されている。なお、図２に示すように、第１コイルＬ１の両端は例えば端子に接続されている（図２以外では図示を省略する）。

第２主コア部２０は、第１主コア部１０と対称に形成された部材である。この第２主コア部２０についても、フェライトによって構成され、外枠２１と第２巻芯２２とを備えている。外枠２１は、１枚の端壁２１ａと２枚の側壁２１ｂ，２１ｃとが直角に接続されて略Ｕ形状とされた枠材である。第２巻芯２２は、外枠２１の端壁２１ａからＵ字開放側に突出する円柱状の部材である。このような第２巻芯２２には第２コイルＬ２が巻き回されている。第２コイルＬ２についても、図２に示すように、両端が例えば端子に接続されている（図２以外では図示を省略する）。

ここで、第１主コア部１０と第２主コア部２０とは、第１巻芯１２及び第２巻芯２２に第１コイルＬ１及び第２コイルＬ２が巻き回された状態で互いに組み付けられる。この際、第１主コア部１０と第２主コア部２０とは、互いの外枠１１，２１のＵ字開放側が接するように組み付けられる。第１主コア部１０と第２主コア部とが組み付けられて形成された組付体ＡＢは、第１巻芯１２と第２巻芯２２との中心軸が一致するようになっている。さらに、組付体ＡＢにおいて第１巻芯１２と第２巻芯２２とは互いに接することなく隙間Ｓ１を有するようになっている（図４参照）。

さらに、第１主コア部１０は、ストッパ壁１３，１４を備えている。ストッパ壁１３，１４は、２枚の側壁１１ｂ，１１ｃの一端部それぞれに設けられており、２枚の側壁１１ｂ，１１ｃの一端部から略直角方向、且つ互いに近づく方向に延びている。

第２主コア部２０についても第１主コア部１０と同様にストッパ壁２３，２４を備えており、ストッパ壁２３，２４が２枚の側壁２１ｂ，２１ｃの一端部から略直角方向、且つ互いに近づく方向に延びている。

図５は、図１に示した一部構成を示す正面図であり、磁気結合型インダクタ１から第２主コア部２０（第２コイルＬ２を含む）を取り除き、端壁１１ａの逆側から正面視した状態を示している。

図２及び図５に示すように、共通コア部３０は、平面視して略Ｕ字形状となる板材であって、フェライトやダストコアによって構成されている。この共通コア部３０は、一枚の板材が略Ｕ字状に刳り貫かれたＵ字部（凹部）３０ａを有する。さらに、共通コア部３０は、Ｕ字両端となる位置に第１係止突起３１及び第２係止突起３２を備えている。

加えて、図４に示すように、組付体ＡＢは、共通コア部３０（図４参照）を第１主コア部１０と第２主コア部２０との中間位置に取り付けるための２つの取付溝（被取付部）ＭＧ１，ＭＧ２を備えている。

詳細に説明すると、第１取付溝ＭＧ１は、第１主コア部１０の第１ストッパ壁１３と第２主コア部２０の第１ストッパ壁２３とに跨って設けられている。第１取付溝ＭＧ１のうち第１ストッパ壁１３側の部位ＭＧ１ａと、第１ストッパ壁２３側の部位ＭＧ１ｂとは対称構造とされており、第１係止突起３１が嵌り込む構造となっている。第２取付溝ＭＧ２についても同様に、第１主コア部１０の第２ストッパ壁１４と第２主コア部２０の第２ストッパ壁２４とに跨って設けられている。第２取付溝ＭＧ２のうち第２ストッパ壁１４側の部位ＭＧ２ａと、第２ストッパ壁２４側の部位ＭＧ２ｂとは対称構造とされており、第２係止突起３２が嵌り込む構造となっている。

ここで、共通コア部３０は、第１係止突起３１及び第２係止突起３２が２つの取付溝ＭＧ１，ＭＧ２に取り付られた状態（組付体ＡＢに取り付られた状態）において、Ｕ字端面３３，３４が各ストッパ壁１３，１４（２３，２４）に接触することとなる（図５参照）。

加えて、共通コア部３０は、組付体ＡＢに取り付られた状態において、Ｕ字部３０ａの円弧部分３０ｂが第１巻芯１２（及び第２巻芯２２）に対して接することなく隙間Ｓ２を有するようになっている。

ここで、本実施形態においては、第１主コア部１０及び第２主コア部２０が複数種類用意されている。複数種類の第１主コア部１０及び第２主コア部２０は、それぞれ第１巻芯１２及び第２巻芯２２の長さが異なっており、他の構成については寸法が同じとされている。このため、第１主コア部１０と第２主コア部２０との組み合わせを複数種類から選択することで、第１巻芯１２と第２巻芯２２との間の隙間Ｓ１について距離調整が可能となっている。よって、本実施形態に係る磁気結合型インダクタ１は、複数種類からの選択によって結合度（漏れインダクタンス）を調整可能となっている。

同様に、本実施形態においては共通コア部３０についても複数種類用意されている。共通コア部３０は、種類ごとにＵ字部３０ａの円弧部分３０ｂについて径が異なっており、他の構成については寸法が同じとされている。このため、複数種類の共通コア部３０から１つを選択することで、Ｕ字部３０ａと第１巻芯１２及び第２巻芯２２との間の隙間Ｓ２について距離調整が可能となっている。よって、本実施形態に係る磁気結合型インダクタ１は、複数種類からの選択によって結合度（相互インダクタンス）を調整可能となっている。

なお、このような磁気結合型インダクタ１は、第１コイルＬ１が巻き回された第１主コア部１０と、第２コイルＬ２が巻き回された第２主コア部２０とが組み付られて組付体ＡＢとされ、組付体ＡＢに対して共通コア部３０が取り付けられた後に、これらが丁度収まる大きさの所定のケース（不図示）に収納される。所定のケースにはポッティング剤が充填される。また、このような磁気結合型インダクタ１は絶縁シートを介して放熱フィンに載置されるようになっていてもよい。

図６〜図９は、本実施形態に係る磁気結合型インダクタ１の適用例を示す回路図である。なお、図６〜図９においては説明の便宜上、同じ符号を付与したものがあるが、これらは必ずしも同じものである必要はない。

図６に示すように、本実施形態に係る磁気結合型インダクタ１は例えばインターリーブＰＦＣ回路に適用される。具体的にインターリーブＰＦＣ回路は、交流電源ＡＣと、６つのダイオードＤ１〜Ｄ６と、磁気結合型インダクタ１と、コンデンサＣａと、第１及び第３スイッチング素子Ｑ１，Ｑ３とを備えている。

交流電源ＡＣは一端が接続点ａに接続され、他端が接続点ｂに接続されている。接続点ａは、第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードとを接続している。接続点ｂは、第３ダイオードＤ３のアノードと第４ダイオードＤ４のカソードとを接続している。

第１ダイオードＤ１のカソードと第３ダイオードＤ３のカソードは接続点ｃで接続されている。接続点ｃは、図１等に示した磁気結合型インダクタ１の第１コイルＬ１の一端と第２コイルＬ２の一端とにそれぞれ接続されている。第１コイルＬ１の他端は第５ダイオードＤ５のアノードに接続されている。第２コイルＬ２の他端は第６ダイオードＤ６のアノードに接続されている。

第１及び第３スイッチング素子Ｑ１，Ｑ３は、それぞれＮチャンネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により構成されている。第１スイッチング素子Ｑ１のゲートＧは制御装置に接続され、ドレインＤは第２コイルＬ２の他端と第６ダイオードＤ６のアノードとの接続点ｄに接続されている。第３スイッチング素子Ｑ３のゲートＧは制御装置に接続され、ドレインＤは第１コイルＬ１の他端と第５ダイオードＤ５のアノードとの接続点ｅに接続されている。

第５ダイオードＤ５のカソードと第６ダイオードＤ６のカソードは接続点ｆで接続されている。接続点ｆは、第１出力端子ＯＵＴ１に接続されると共にコンデンサＣａの一端に接続されている。コンデンサＣａの他端は第２出力端子ＯＵＴ２に接続されると共に、第１スイッチング素子Ｑ１のソースＳ、第３スイッチング素子Ｑ３のソースＳ、第２ダイオードＤ２のアノード、及び、第４ダイオードＤ４のアノードに接続されている。

また、図７に示すように、本実施形態に係る磁気結合型インダクタ１は例えばインターリーブＴｏｔｅｍＰｏｌｅＰＦＣ回路に適用されてもよい。具体的にインターリーブＴｏｔｅｍＰｏｌｅＰＦＣ回路は、交流電源ＡＣと、磁気結合型インダクタ１と、第１〜第６スイッチング素子Ｑ１〜Ｑ６と、コンデンサＣａとを備えている。

交流電源ＡＣは一端が接続点ａに接続され、他端が接続点ｂに接続されている。接続点ａは、図１等に示した磁気結合型インダクタ１の第１コイルＬ１の一端と第２コイルＬ２の一端とにそれぞれ接続されている。第１コイルＬ１の他端は接続点ｃに接続されている。第２コイルＬ２の他端は接続点ｄに接続されている。

第１〜第６スイッチング素子Ｑ１〜Ｑ６は、それぞれＮチャンネルのＭＯＳＦＥＴにより構成されている。第１〜第６スイッチング素子Ｑ１〜Ｑ６のゲートＧは制御装置に接続されている。

第１、第３及び第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインＤは第１出力端子ＯＵＴ１に接続されると共にコンデンサＣａの一端に接続されている。第１、第３及び第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のソースＳは、それぞれ接続点ｃ、接続点ｄ及び接続点ｂに接続されている。

第２、第４及び第６スイッチング素子Ｑ２，Ｑ４，Ｑ６のドレインＤは、それぞれ接続点ｃ、接続点ｄ及び接続点ｂに接続されている。第２、第４及び第６スイッチング素子Ｑ２，Ｑ４，Ｑ６のソースＳは、第２出力端子ＯＵＴ２に接続されると共にコンデンサＣａの他端に接続されている。

また、図８に示すように、本実施形態に係る磁気結合型インダクタ１は例えばＡＣインバータ回路に適用されてもよい。具体的にＡＣインバータ回路は、直流電源ＤＣと、磁気結合型インダクタ１と、第１〜第６スイッチング素子Ｑ１〜Ｑ６と、コンデンサＣａとを備えている。

直流電源ＤＣは、正極が接続点ａに接続され、負極が接続点ｂに接続されている。接続点ａは、コンデンサＣａの一端に接続されると共に、第１、第３及び第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインＤに接続されている。接続点ｂは、コンデンサＣａの他端に接続されると共に、第２、第４及び第６スイッチング素子Ｑ２，Ｑ４，Ｑ６のソースＳに接続されている。

第１、第３及び第５スイッチング素子Ｑ１，Ｑ３，Ｑ５のソースＳは、それぞれが接続点ｃ，ｄ，ｅを介して第２、第４及び第６スイッチング素子Ｑ２，Ｑ４，Ｑ６のドレインに接続されている。

接続点ｃは、図１等に示した磁気結合型インダクタ１の第２コイルＬ２の一端に接続されている。接続点ｄは、磁気結合型インダクタ１の第１コイルＬ１の一端に接続されている。第１コイルＬ１の他端と第２コイルＬ２の他端とは負荷Ｍの一端に接続され、負荷Ｍの他端は接続点ｅに接続されている。

また、図９に示すように、本実施形態に係る磁気結合型インダクタ１は例えば昇圧コンバータ回路に適用されてもよい。具体的に昇圧コンバータ回路は、第１及び第２コンデンサＣａ１，Ｃａ２と、磁気結合型インダクタ１と、第１及び第３スイッチング素子Ｑ１，Ｑ３と、第１及び第２ダイオードＤ１，Ｄ２とを備えている。

まず、接続点ａは、第１入力端子ＩＮ１に接続されると共に、第１コンデンサＣａ１の一端に接続されている。さらに、接続点ａは、図１等に示した磁気結合型インダクタ１の第１コイルＬ１の一端と第２コイルＬ２の一端とにそれぞれ接続されている。また、接続点ｂは、第２入力端子ＩＮ２に接続されると共に、第１コンデンサＣａ１の他端に接続されている。

第１コイルＬ１の他端は第１ダイオードＤ１のアノードに接続されている。第２コイルＬ２の他端は第２ダイオードＤ２のアノードに接続されている。第１及び第３スイッチング素子Ｑ１，Ｑ３は、それぞれＮチャンネルのＭＯＳＦＥＴにより構成されている。第１スイッチング素子Ｑ１のゲートＧは制御装置に接続され、ドレインＤは第２コイルＬ２の他端と第２ダイオードＤ２のアノードとの接続点ｃに接続されている。第３スイッチング素子Ｑ３のゲートＧは制御装置に接続され、ドレインＤは第１コイルＬ１の他端と第１ダイオードＤ１のアノードとの接続点ｄに接続されている。

第１ダイオードＤ１のカソードと第２ダイオードＤ２のカソードは接続点ｅで接続されている。接続点ｅは、第１出力端子ＯＵＴ１に接続されると共に第２コンデンサＣａ２の一端に接続されている。第２コンデンサＣａ２の他端は第２出力端子ＯＵＴ２に接続されると共に、第１スイッチング素子Ｑ１のソースＳ、第３スイッチング素子Ｑ３のソースＳ、及び、接続点ｂに接続されている。

図１０は、図７及び図８に示した第１〜第４スイッチング素子Ｑ１〜Ｑ４の制御の様子を示すタイミングチャートである。図７及び図８の回路例に示す磁気結合型インダクタ１は、２つのコイルＬ１，Ｌ２に交互に電流が流れるように位相が１８０°ずらされている。これにより、出力されるリップル電流を小さくできるからである。このような制御を実現するために第１〜第４スイッチング素子Ｑ１〜Ｑ４は図１０に示すようにオンオフされる。

図１０に示すように、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２とは逆位相となるように同期してオンオフされる。同様に、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４とについても逆位相となるように同期してオンオフされる。加えて、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３とは、位相が略１８０°ずらされてオンオフされる。第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４とについても位相が略１８０°ずらされてオンオフされる。

なお、図示を省略するが、図６及び図９に示す回路例においても第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３とが同様にオンオフ制御されて、リップル電流が小さくされる。

図１１は、図６〜図９に示した磁気結合型インダクタ１の等価回路を示す回路図である。磁気結合型インダクタ１は、第１コイルＬ１及び第２コイルＬ２について漏れインダクタンス成分Ｌ１’，Ｌ２’が存在することから、図１１に示す等価回路として表現することができる。

特に、本実施形態に係る磁気結合型インダクタ１においては、複数種類の共通コア部３０から１つを選択することで円弧部分３０ｂの径（隙間Ｓ２の距離）を調整して、漏れインダクタンス成分Ｌ１’，Ｌ２’を調整することができる。この結果、結合度についても調整することができる。

図１２は、本実施形態に係る磁気結合型インダクタ１の磁束を示す概念図である。電流が流れることにより、図１２に示す磁束が発生する。この磁束は２つのコイルＬ１，Ｌ２に相互インダクタンスを発生させる。この相互インダクタンスについては、上記した隙間Ｓ１の距離を調整することで調整可能となり、この結果、結合度についても調整できることとなる。

このようにして、本実施形態に係る磁気結合型インダクタ１によれば、第２主コア部２０は第１巻芯１２と第２巻芯２２との軸が一致するように第１主コア部１０に対して組み付けられるため、第１コイルＬ１と第２コイルＬ２との軸を一致させて２つのコイルＬ１，Ｌ２間の距離を小さくするだけでなく、例えば複数種類用意される第１主コア部１０と第２主コア部２０との組み合わせによって第１巻芯１２と第２巻芯２２との隙間Ｓ１の距離を調整して結合度（相互インダクタンス）についても調整することができる。従って、大型化を抑えると共に結合度の調整にあたり作業性の低下を抑えることができる。

また、共通コア部３０を取り付けた場合、Ｕ字部３０ａが第１巻芯１２と第２巻芯２２との双方に接することなく隙間Ｓ２を有するため、例えば隙間Ｓ２の距離が異なるように共通コア部３０を複数種類用意のうえ選択して取り付けることで隙間Ｓ２の距離を調整して結合度（漏れインダクタンス）についても調整することができる。

また、共通コア部３０を第１主コア部１０と第２主コア部２０との中間位置に取り付けるための取付溝ＭＧ１，ＭＧ２を有するため、共通コア部３０を第１主コア部１０及び第２主コア部２０のいずれか一方に大きく偏って取り付けてしまうことを防止することができる。

以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。

例えば本実施形態において共通コア部３０は上記した形状に限られるものではなく、例えば２以上の部材によって構成されていてもよい。特に、２以上の部材によって構成される場合には、例えば円弧部分３０ｂを有する２つの板材同士が組み付けられて、第１巻芯１２及び第２巻芯２２の全周を包囲するように構成されていてもよい。

加えて、共通コア部３０は第１主コア部１０と第２主コア部２０との外枠１１，２１内に一方向から挿入されるようにして取り付けられているが、これに限らず、別方向から組み付けられるようになっていてもよい。例えば外枠１１，２１の側壁１１ｂ，２１ｂがヒンジを介して開閉するようになっている等の場合には、共通コア部３０が側方から取り付けられるようになっていてもよい。

また、第１主コア部１０、第２主コア部２０及び共通コア部３０の材料は上記したものに限らず、他のものを適宜選択可能である。このため、第１主コア部１０と第２主コア部２０とは別材料であってもよい。

１：磁気結合型インダクタ
１０：第１主コア部
１２：第１巻芯
２０：第２主コア部
２２：第２巻芯
３０：共通コア部
３０ａ：Ｕ字部（凹部）
３０ｂ：円弧部分
ＡＢ：組付体
Ｌ１：第１コイル
Ｌ２：第２コイル
ＭＧ１，ＭＧ２：取付溝（被取付部）
Ｓ１：隙間
Ｓ２：隙間

Claims

互いに磁気結合する第１コイル及び第２コイルを有する磁気結合型インダクタであって、
前記第１コイルが巻き回される第１巻芯を有する第１主コア部と、
前記第２コイルが巻き回される第２巻芯を有すると共に、前記第１巻芯と前記第２巻芯との軸が一致するように前記第１主コア部に対して組み付けられる第２主コア部と、を備え、
前記第１主コア部と前記第２主コア部とを組み付けた組付体は、前記第１巻芯と前記第２巻芯とが互いに接することなく隙間を有する
ことを特徴とする磁気結合型インダクタ。
前記組付体に取り付けられると共に前記第１巻芯と前記第２巻芯に対して近接する凹部を有した共通コア部をさらに備え、
前記共通コア部を取り付けた場合、前記凹部が前記第１巻芯と前記第２巻芯との双方に接することなく隙間を有する
ことを特徴とする請求項１に記載の磁気結合型インダクタ。
前記組付体は、前記共通コア部を前記第１主コア部と前記第２主コア部との中間位置に取り付けるための被取付部を有する
ことを特徴とする請求項２に記載の磁気結合型インダクタ。