JP2021018586A - 模擬プロセス制御装置 - Google Patents

模擬プロセス制御装置 Download PDF

Info

Publication number
JP2021018586A
JP2021018586A JP2019133698A JP2019133698A JP2021018586A JP 2021018586 A JP2021018586 A JP 2021018586A JP 2019133698 A JP2019133698 A JP 2019133698A JP 2019133698 A JP2019133698 A JP 2019133698A JP 2021018586 A JP2021018586 A JP 2021018586A
Authority
JP
Japan
Prior art keywords
output signal
data
input signal
processing unit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019133698A
Other languages
English (en)
Other versions
JP7184710B2 (ja
Inventor
維吹 中村
Ibuki Nakamura
維吹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2019133698A priority Critical patent/JP7184710B2/ja
Publication of JP2021018586A publication Critical patent/JP2021018586A/ja
Application granted granted Critical
Publication of JP7184710B2 publication Critical patent/JP7184710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

【課題】新たに別のPLC環境を構築することなく、改造前後のS/Wの並列動作試験を可能にする模擬プロセス制御装置を提供する。【解決手段】模擬プロセス制御装置は、第1入力信号のデータを前記第1入力信号識別データに対応する領域に格納する第1入力信号メモリ301と、第1ソフトウェアを実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し第1出力信号を生成する第1ソフトウェア処理部112と、第2ソフトウェアを前記第1ソフトウェア処理部に同期して実行して第2出力信号を生成する第2ソフトウェア処理部122と、前記第1出力信号のデータを格納し前記第1制御対象機器001に送信し情報処理装置(ツールPC)200に送信する第1出力信号メモリ111と、前記第2出力信号のデータを格納し前記情報処理装置に送信する第2出力信号メモリ121と、を備える。【選択図】図1

Description

本発明の実施形態は、改造前後のプロセス制御装置用のソフトウェアの並列動作試験を実行できる模擬プロセス制御装置に関する。
鉄鋼プラント等、多くのプラントでは、プロセス制御装置として、プログラマブルロジックコントローラ(Programmable Logic Controller、PLC)を用いて、複雑かつ多様なプロセス制御を実現している。PLCは、プロセス中で取得された各種センサ等のデータ等を、インストールされたソフトウェア(以下、S/Wという)によって処理し、各種制御対象機器を制御する。
PLCのS/Wは、使用している工程中に問題が生じたり、工程や制御機器の一部を変更したりする場合に、改造されることがある。S/Wを改造したときには、S/Wが正常に動作するか否かをPLCに導入する前に試験する必要がある。
PLCの動作を確認する技術としては、複数のPLCを含むプロセス制御においてシミュレーションS/Wの環境を構築するものが知られている(たとえば、特許文献1等)。しかしながら、制御対象の機器の多さやその動作の複雑さから、プラント全体の動作をシミュレーションによって確認することは実質的には困難であり、実際の制御機器等が接続された状態で試験することが必要となることが多い。
このような場合には、改造前後のS/Wを導入したPLCをそれぞれ用意して、並列動作試験を行うことが考えられる。並列動作試験とは、改造前の古いS/Wと改造後の新しいS/Wに同一の信号を入力し、新旧S/Wの出力を比較することで、新旧S/Wの動作の間に矛盾がないかを確認する試験である。
並列動作試験を行うために、新たに別のPLC環境を構築するのでは、多大な工数および機器が必要になるとの問題がある。
特許第6433635号
本発明の実施形態は、以上のような点に鑑み、新たに別のPLC環境を構築することなく、改造前後のS/Wの並列動作試験を可能にする模擬プロセス制御装置を提供することを目的とする。
実施形態に係る模擬プロセス制御装置は、他の入力信号と識別するための第1入力信号識別データを含む第1入力信号のデータを前記第1入力信号識別データに対応する領域に格納する第1入力信号メモリと、第1ソフトウェアを実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、第1制御対象機器を制御するための第1出力信号を生成する第1ソフトウェア処理部と、前記第1ソフトウェアを改造して作成された第2ソフトウェアを前記第1ソフトウェア処理部に同期して実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、前記第1制御対象機器を制御し得る第2出力信号を生成する第2ソフトウェア処理部と、他の出力信号と識別するための第1出力信号識別データを含む前記第1出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第1ソフトウェア処理部の指令にもとづいて前記第1出力信号のデータを前記第1制御対象機器に送信し、前記第1出力信号のデータを、前記第1出力信号のデータを表示する情報処理装置に送信する第1出力信号メモリと、前記第1出力信号識別データを含む前記第2出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第2ソフトウェア処理部の指令にもとづいて、前記第2出力信号のデータを表示させるために前記第2出力信号のデータを前記情報処理装置に送信する第2出力信号メモリと、を備える。
本実施形態では、新たに別のPLC環境を構築することなく、改造前後のS/Wの並列動作試験を可能にする模擬プロセス制御装置が実現される。
第1の実施形態に係る模擬プロセス制御装置を例示するブロック図である。 第2の実施形態に係る模擬プロセス制御装置を例示するブロック図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
(第1の実施形態)
図1は、本実施形態に係る模擬プロセス制御装置を例示するブロック図である。
なお、以下では、模擬PLC装置を単にPLC装置という場合がある。
図1に示すように、本実施形態のPLC装置100は、第1PLC部110(図ではPLC1と表記)と、第2PLC部120(図ではPLC2と表記)と、入力信号メモリ113(図では入力信号メモリ1と表記)と、を備える。PLC装置100は、通信部130(図では、通信部1と表記)を介して、ツールPC200に接続することができる。PLC装置100は、実際に運転可能な制御対象機器1に接続されている。制御対象機器1は、1つでもいいし、複数あってもよい。通常のプロセスラインでは、複数の制御対象機器1がPLCに接続されている。
PLC装置100は、外部から入力信号301(図では入力信号1と表記)を入力して、改造前のソフトウェア(以下、S/Wという)によって処理し、適切な出力信号を生成して、生成した出力信号を制御対象機器1に送出する。PLC装置100は、入力信号301を入力して、改造前のS/Wによって生成された出力信号および改造後のS/Wによって生成された出力信号をそれぞれツールPC200に送信する。ツールPC200では、PLC装置100から送信された2つの出力信号を、改造前後のS/Wの出力信号として表示する。ツールPC200の操作者は、2つの出力信号を比較等することによって、改造前後のS/Wの出力信号に異常や矛盾等がないかをチェックすることができる。
入力信号301は、制御対象機器1が接続されているプロセスライン中に設けられたセンサ等によって生成された信号であり、1つでもよいし複数の信号であってもよい。通常のプロセスラインでは、複数の入力信号301が設定されている。
PLC装置100と制御対象機器1との接続は、たとえば制御用の専用通信ネットワークを介して行われる。また、入力信号301を生成するセンサ等も、PLC装置100と制御用の専用通信ネットワークを介して接続される。制御用の専用通信ネットワークは、高速で定周期でのデータ通信が可能とされている。PLC装置100とツールPC200との接続は、たとえば汎用の通信ネットワークを介して行われる。
PLC装置100の具体的な構成について説明する。
第1PLC部110は、第1ソフトウェア処理部112(図ではS/W1と表記)と、出力信号メモリ111(図では出力信号メモリ1と表記)と、を含む。第1ソフトウェア処理部112は、改造前のS/Wを実行する。第1ソフトウェア処理部112には、入力信号メモリ113から出力されたデータが入力される。第1ソフトウェア処理部112は、入力信号メモリ113から入力されたデータを改造前のS/Wで処理して、処理に応じて生成された出力信号を出力する。
S/Wが生成する出力信号のデータは、出力信号の送出先の制御対象機器1を識別するための識別データ(ID)を含んでいる。識別データは、制御対象機器が1つの出力信号で動作する場合には機器を識別する機器IDであり、制御対象機器が複数の出力信号で動作する場合には、機器IDにさらに出力信号を識別する識別データを含んでいる。以下では、出力信号を識別するデータを出力信号IDということとし、出力信号のデータは、固有の出力信号IDを含むものとする。
出力信号メモリ(第1出力信号メモリ)111には、第1ソフトウェア処理部112が出力する出力信号の出力信号IDに対応した領域が割り当てられている。たとえば、出力信号によって開閉する電磁弁の場合には、その電磁弁の制御信号に付与された出力信号IDに割り当てられた領域に、“開(1)”または“閉(0)”の出力信号のデータを格納することができる。
出力信号メモリ111は、第1ソフトウェア処理部112から出力された出力信号のデータを、対応する出力信号IDの領域に一旦記憶する。出力信号メモリ111は、たとえば第1ソフトウェア処理部112からの指令に応じて、対象の出力信号IDが割り当てられた制御対象機器1に出力信号のデータを送信する。このとき同時に、出力信号メモリ111は、その出力信号のデータを出力信号IDとともにツールPC200に送信する。
第2PLC部120は、第2ソフトウェア処理部122(図ではS/W2と表記)と、出力信号メモリ121(図では出力信号メモリ2と表記)と、を含む。第2ソフトウェア処理部122は、改造後のS/Wを実行する。第2ソフトウェア処理部122には、入力信号メモリ113から出力されるデータが入力される。第2ソフトウェア処理部122は、入力信号メモリ113から入力されたデータを改造後のS/Wで処理して、処理に応じて生成された出力信号を出力する。
出力信号メモリ(第2出力信号メモリ)121は、第2ソフトウェア処理部122が処理して出力する出力信号の出力信号IDに対応した領域が割り当てられている。第2ソフトウェア処理部122によって実行される改造後のS/Wは、改造前のS/Wと同じ出力信号IDを有する出力信号を出力する場合もあり、改造前のS/Wと異なる出力信号IDを有する出力信号を含む場合もある。
S/Wの改造により制御対象機器に変更があった場合には、出力信号メモリ121には、変更後の新たな機器IDに応じた出力信号IDの領域が割り当てられる。S/Wの改造により出力信号が変更された場合には、出力信号メモリ121には、変更後の新たな出力信号IDが割り当てられる。変更の例としては、機器や出力信号の追加および削除が含まれる。
出力信号メモリ121は、第2ソフトウェア処理部122から出力された出力信号のデータを、対応する出力信号IDの領域に一旦記憶する。出力信号メモリ121は、たとえば第2ソフトウェア処理部122からの指令に応じて、ツールPC200にその出力信号のデータを出力信号IDとともに送信する。
第1ソフトウェア処理部112および第2ソフトウェア処理部122は、同期して動作する。同期の周期は、制御対象機器1等を含むプロセス制御ラインの制御周期である。出力信号メモリ111,121が送信される出力信号のデータは、第1ソフトウェア処理部112および第2ソフトウェア処理部122の動作と同期してツールPC200に送信される。ツールPC200では、改造前後のS/Wの動作に応じて、対応する出力信号が出力信号IDとともに表示される。
入力信号メモリ(第1入力信号メモリ)113は、入力信号301から供給される入力信号に対応した領域が割り当てられている。入力信号は、たとえば、センサやスイッチ等から供給される信号である。
入力信号のデータは、センサ等の入力信号を生成する入力機器を識別する識別データ(ID)を含んでいる。識別データは、入力機器が1つの入力信号を出力する場合には、機器を識別する機器IDであり、入力機器が複数の入力信号を出力する場合には、機器IDはさらに入力信号を識別する識別データを含んでいる。以下では、入力信号を識別するデータを入力信号IDということとし、入力信号のデータは、固有の入力信号IDを含むものとする。たとえば、位置検出センサに割り当てられた入力信号IDに対応する領域では、位置検出センサが位置を検出した場合に“有(1)”、検出していない場合には、“無(0)”の入力信号のデータを格納することができる。
入力信号メモリ113は、たとえば制御対象機器1に設けられたセンサやハードウェアスイッチ等によって生成される入力信号301のデータを入力して、そのデータを対応する入力信号IDの領域に一時的に記憶する。入力信号メモリ113は、S/Wの処理等に応じて、第1ソフトウェア処理部112および第2ソフトウェア処理部122に入力信号のデータを供給する。第1ソフトウェア処理部112および第2ソフトウェア処理部122へのデータの読み込みは、それぞれのS/Wの動作のタイミングに応じて実行され、たとえば同時に読み込まれる。
第1PLC部110および第2PLC部120では、改造前後のS/Wの並列動作試験が終了し、改造後のS/Wについて適切な修正等がされた後には、第2ソフトウェア処理部122の内容(プログラムおよびそのデータ)は、第1ソフトウェア処理部112に転送される。第1ソフトウェア処理部112は、改造後のS/Wの内容に更新する。
第1PLC部110および第2PLC部120では、改造前後のS/Wにおいて、出力信号に相違がある場合があるので、出力信号メモリ121の内容(機器IDおよび出力信号ID)が出力信号メモリ111に転送される。出力信号メモリ111では、改造後のS/Wに対応した出力信号の内容に更新される。
次に、PLC装置100に接続して用いるツールPC200の構成について説明する。
ツールPC200は、信号表示比較ツール210を含む。信号表示比較ツール210は、通信部230(図では、通信部2と表記)を介してPLC装置100から送信されてくる改造前後のS/Wに対応した2つの出力信号のデータを受信して、これらを同時に表示する。
ツールPC200は、S/Wエンジニアリングツール220を含む。S/Wエンジニアリングツール220は、PLC装置100のS/Wを開発し、修正・改造等するためのツールである。具体的には、S/W・メモリ変更内容設定部221によって、PLC装置100に導入される改造されたS/Wを作成し、出力信号および入力信号の領域の割り当てを行う。S/Wエンジニアリングツール220は、作成したS/W等を通信部230を介して、PLC装置100に送信する。
通信部230は、PLC装置100の通信部130と相互にデータの送受信(データ通信)を行う共通のプロトコルで動作する。PLC装置100とツールPC200とのデータ通信は、たとえばイーサネット(登録商標)等の汎用の通信ネットワークを介して行われる。
本実施形態のプロセス制御装置の動作について説明する。
本実施形態では、ツールPC200によって改造、作成されたS/Wは、第2ソフトウェア処理部122に導入される。出力信号メモリ121に、新たに設定された制御対象機器や出力信号に対応するように、すべての出力信号IDが設定される。第1ソフトウェア処理部112には、改造前のS/Wが導入されており、出力信号メモリ111には、既存の出力信号に関する出力信号IDが設定されている。なお、入力信号メモリ113にも、入力信号IDがあらかじめ設定されている。
まず、改造前後のS/Wにおいて、制御対象機器1および出力信号に変更がない場合について説明する。この場合には、出力信号メモリ111,121の内容は同一である。
並列動作試験が開始されると、たとえば、入力信号301のデータ、入力信号メモリ113の該当の入力信号IDに対応する領域に一時的に格納される。
第1ソフトウェア処理部112および第2ソフトウェア処理部122は、それぞれのプログラムのステップに応じて、入力信号メモリ113の入力信号ID(第1入力信号識別データ)に対応する入力信号(第1入力信号)のデータを読み出す。
第1ソフトウェア処理部112は、改造前のS/Wを実行し、読み込んだ入力信号301のデータを処理する。第1ソフトウェア処理部112は、S/Wの動作によって生成した出力信号を出力信号メモリ111に送信する。
出力信号メモリ111は、第1ソフトウェア処理部112から受信した出力信号(第1出力信号)のデータを対応する出力信号ID(第1出力信号識別データ)の領域に格納する。
第2ソフトウェア処理部122は、改造後のS/Wを実行し、読み込んだ入力信号301のデータを処理する。第2ソフトウェア処理部122は、S/Wの動作によって生成した出力信号を出力信号メモリ121に送信する。
出力信号メモリ121は、第2ソフトウェア処理部122から受信した出力信号(第2出力信号)のデータを対応する出力信号ID(第1出力信号識別データ)の領域に格納する。
出力信号メモリ111は、第1ソフトウェア処理部112からの指令に応じて、該当する機器IDまたは出力信号IDを有する制御対象機器1に出力信号のデータを送信する。同時に、出力信号メモリ111は、同じ出力信号のデータを出力信号IDとともにツールPC200に送信する。
出力信号メモリ121は、第2ソフトウェア処理部122からの指令に応じて、該当の機器IDまたは出力信号IDを有する出力信号のデータを、出力信号IDとともにツールPC200に送信する。
第1ソフトウェア処理部112および第2ソフトウェア処理部122が同じタイミングで同じ出力信号IDを有する出力信号のデータをツールPC200に送信した場合には、信号表示比較ツール210は、これらの出力信号を同じタイミングで表示する。
第1ソフトウェア処理部112および第2ソフトウェア処理部122が異なるタイミングで同じ出力信号IDを有する出力信号のデータをツールPC200に送信した場合には、信号表示比較ツール210は、その異なるタイミングで出力信号を表示する。
次に、改造前後のS/Wにおいて、制御対象機器1または出力信号に変更がある場合について説明する。この場合には、制御対象機器1が変更になっている場合には、出力信号メモリ111には、改造前の制御対象機器1の出力信号IDが設定されている。出力信号メモリ121には、改造後の制御対象機器1の出力信号IDが設定されている。
第1ソフトウェア処理部112は、変更対象の制御機器に対応する出力信号を生成するプログラムステップを実行した場合には、変更前の制御機器に対応する出力信号を出力信号メモリ111に送信する。
出力信号メモリ111は、受信した出力信号のデータを該当の出力信号IDの領域に格納する。
第2ソフトウェア処理部122は、変更対象の制御機器に対応する出力信号を生成するステップを実行した場合には、変更後の制御機器に対応する出力信号を出力信号メモリ121に送信する。
出力信号メモリ121は、受信した出力信号のデータを、該当の出力信号IDの領域に格納する。
出力信号メモリ111は、第1ソフトウェア処理部112からの指令によって、出力信号を該当の出力信号IDによって識別される制御対象機器1に送信する。同時に、出力信号メモリ111は、同じ出力信号のデータを出力信号IDとともにツールPC200に送信する。
出力信号メモリ121は、第2ソフトウェア処理部122からの指令によって、出力信号のデータを出力信号IDとともにツールPC200に送信する。
信号表示比較ツール210は、出力信号メモリ111,121から送信された出力信号のデータをそれぞれのタイミングで、対応する出力信号IDとともに信号表示比較ツール210で表示する。つまり、たとえば同じタイミングで異なる出力信号IDとともに、出力信号のデータが比較表示される。たとえば、異なるタイミングで異なる出力信号IDとともに、出力信号のデータが比較表示される。
S/Wの改造によって、制御対象機器や出力信号が追加された場合には、追加された出力信号ID(第3出力信号識別データ)に関して、第1ソフトウェア処理部112が出力する出力信号が存在しない。そのため、信号表示比較ツール210は、出力信号メモリ121から出力された出力信号(第3出力信号)のデータのみを表示する。S/Wの改造によって、制御対象機器や出力信号が削除された場合には、第2ソフトウェア処理部122が出力する出力する出力信号は存在しないため、信号表示比較ツール210は、出力信号メモリ111から出力された出力信号のデータのみを表示する。
S/Wの変更前後で、制御対象機器に変更がなくても、出力信号の出力タイミング等が変更される場合もあり、そのような場合には、その出力信号の出力タイミングでツールPC200には表示される。
本実施形態のPLC装置100の効果について説明する。
本実施形態では、PLC装置100は、同一の入力信号301のデータを入力して、改造前後のS/Wにインタフェースして、これらを同期して実行できる第1ソフトウェア処理部112および第2ソフトウェア処理部122を備えている。そのため、改造前後のプログラムを同一の入力信号に対して同時に実行することができる。改造前のS/Wは、第1ソフトウェア処理部112に導入されて、実際の制御対象機器1にインタフェースされている。そのため、複雑なプロセスラインであっても、改造前後のS/Wを同時に実行して、並列動作させることによって、確実に改造の適否の判断をすることができる。
PLC装置100は、第1ソフトウェア処理部112および第2ソフトウェア処理部122でそれぞれ生成された出力信号に応じた出力信号IDをそれぞれ有する出力信号メモリ111,121を備えている。そのため、制御対象機器1に変更があっても、S/Wの並列動作を継続して、並列動作試験を行うことができる。
PLC装置100は、改造後のS/Wおよび出力信号の設定を、改造前のS/Wおよび出力信号の設定に転送することができる。そのため、並列動作試験を終了後に確実にS/W等の更新を完了させることができる。
(第2の実施形態)
上述の実施形態は、S/Wの改造によって、出力信号に変更があった場合に対応するものであるが、本実施形態は、S/Wの改造によって、入力信号に変更がある場合に対応する。
図2は、本実施形態に係る模擬プロセス制御装置を例示するブロック図である。
図2に示すように、本実施形態の模擬プロセス制御装置100aは、第1PLC部110aと、第2PLC部120aと、入力信号メモリ113,123と、を備える。本実施形態のPLC装置100aでは、第2PLC部120aに入力信号メモリ123が追加された点で上述の他の実施形態の場合と相違する。また、第1PLC部110aでは、入力信号メモリ113が入力信号メモリ123からデータの転送を受ける点で上述の他の実施形態の場合と相違する。他の実施形態と同じ構成要素には、同じ符号を付して、詳細な説明を適宜省略する。
入力信号メモリ123(図では、入力信号メモリ2と表記)は、入力信号301とは別の入力信号302のデータを入力することができる。入力信号メモリ123は、S/Wの改造によって追加または変更される入力信号302のために入力信号IDに対応する領域が設定されている。入力信号メモリ123は、改造前のS/Wのための入力信号301に応じた領域が、新たな入力信号301の入力信号IDに対応して設定されている。入力信号メモリ123には、S/Wの改造により追加または変更される入力信号302のための領域が、入力信号IDに対応して新たに設定されている。
入力信号メモリ(第2入力信号メモリ)123は、入力信号(第2入力信号)302のデータを入力して、入力信号ID(第2入力信号識別データ)に設定された領域に一時的にデータを保存する。入力信号メモリ123は、第2ソフトウェア処理部122が実行する改造後のS/Wが生成する指令等によって第2ソフトウェア処理部122に読み込まれる。
第2ソフトウェア処理部122は、入力信号メモリ113から入力信号のデータを読み込んだときには、たとえば改造前の第1ソフトウェア処理部112と同時にデータを処理して出力する。第2ソフトウェア処理部122は、入力信号メモリ123から入力信号のデータが入力されたときには、改造後のS/Wによってデータを処理して結果を出力する。このときには、第1ソフトウェア処理部112は、入力信号のデータを読み込まないので、第1ソフトウェア処理部112は出力信号を生成しない。
出力信号メモリ121は、第2ソフトウェア処理部122の指令によって、該当の機器ID等を有する出力信号をツールPC200に送信し、出力信号メモリ111は、出力信号をツールPC200に送信しない。
並列動作試験が終了した場合には、入力信号メモリ123に設定された領域は、入力信号メモリ113に転送される。入力信号メモリ113は、改造後の入力信号IDに対応した領域を設定する。
このようにして、改造前後のS/Wを並列動作させて、適切に動作するか否かを試験することができる。
なお、PLC装置100,100aは、図示しないが、処理装置および記憶装置を有する情報処理装置(コンピュータ端末)等により実現することができる。この場合には、上述した各ブロック(第1ソフトウェア処理部112等)はプログラムの一部または全部として記憶装置等に格納され、処理装置によってプログラムの各ステップを実行することによって実現される。PLC装置100によって、並列動作試験が完了した改造後のソフトウェアは、実際のPLCにダウンロードされてプロセス制御ラインにおいて実行される。
以上説明した実施形態によれば、新たに別のPLC環境を構築することなく、改造前後のS/Wの並列動作試験を可能にするプロセス制御装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 制御対象機器、100,100a PLC装置、110,110a 第1PLC部、111 出力信号メモリ、112 第1ソフトウェア処理部、113 入力信号メモリ、120,120a 第2PLC部、121 出力信号メモリ、122 第2ソフトウェア処理部、123 入力信号メモリ、200 ツールPC

Claims (3)

  1. 他の入力信号と識別するための第1入力信号識別データを含む第1入力信号のデータを前記第1入力信号識別データに対応する領域に格納する第1入力信号メモリと、
    第1ソフトウェアを実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、第1制御対象機器を制御するための第1出力信号を生成する第1ソフトウェア処理部と、
    前記第1ソフトウェアを改造して作成された第2ソフトウェアを前記第1ソフトウェア処理部に同期して実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、前記第1制御対象機器を制御し得る第2出力信号を生成する第2ソフトウェア処理部と、
    他の出力信号と識別するための第1出力信号識別データを含む前記第1出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第1ソフトウェア処理部の指令にもとづいて前記第1出力信号のデータを前記第1制御対象機器に送信し、前記第1出力信号のデータを、前記第1出力信号のデータを表示する情報処理装置に送信する第1出力信号メモリと、
    前記第1出力信号識別データを含む前記第2出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第2ソフトウェア処理部の指令にもとづいて、前記第2出力信号のデータを表示させるために前記第2出力信号のデータを前記情報処理装置に送信する第2出力信号メモリと、
    を備えた模擬プロセス制御装置。
  2. 前記第2出力信号メモリは、前記第2ソフトウェアの導入によって追加された第3出力信号のデータを第3出力信号識別データに対応する領域に格納し、前記第2ソフトウェア処理部の指令にもとづいて、前記第3出力信号のデータを前記情報処理装置に送信し、
    前記第3出力信号のデータは、他の出力信号から識別するために前記第3出力信号識別データを含む請求項1記載の模擬プロセス制御装置。
  3. 前記第2ソフトウェアの導入によって追加された第2入力信号のデータを、他の入力信号から識別するための第2入力信号識別データに対応する領域に格納する第2入力メモリ
    をさらに備え、
    前記第2入力信号のデータは、前記第2入力信号識別データを含み、
    前記第2ソフトウェア処理部は、前記第2ソフトウェアを実行して前記第2入力信号メモリから前記第2入力信号のデータを入力する請求項1または2に記載の模擬プロセス制御装置。
JP2019133698A 2019-07-19 2019-07-19 模擬プロセス制御装置 Active JP7184710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019133698A JP7184710B2 (ja) 2019-07-19 2019-07-19 模擬プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019133698A JP7184710B2 (ja) 2019-07-19 2019-07-19 模擬プロセス制御装置

Publications (2)

Publication Number Publication Date
JP2021018586A true JP2021018586A (ja) 2021-02-15
JP7184710B2 JP7184710B2 (ja) 2022-12-06

Family

ID=74566031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019133698A Active JP7184710B2 (ja) 2019-07-19 2019-07-19 模擬プロセス制御装置

Country Status (1)

Country Link
JP (1) JP7184710B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116300681A (zh) * 2023-05-16 2023-06-23 深圳华龙讯达信息技术股份有限公司 一种用于plc的自动接线监测方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024798A (ja) * 2014-07-24 2016-02-08 富士電機株式会社 冗長化コントローラシステム、その待機系コントローラ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968242B1 (en) 2000-11-07 2005-11-22 Schneider Automation Inc. Method and apparatus for an active standby control system on a network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024798A (ja) * 2014-07-24 2016-02-08 富士電機株式会社 冗長化コントローラシステム、その待機系コントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116300681A (zh) * 2023-05-16 2023-06-23 深圳华龙讯达信息技术股份有限公司 一种用于plc的自动接线监测方法及系统
CN116300681B (zh) * 2023-05-16 2023-08-15 深圳华龙讯达信息技术股份有限公司 一种用于plc的自动接线监测方法及系统

Also Published As

Publication number Publication date
JP7184710B2 (ja) 2022-12-06

Similar Documents

Publication Publication Date Title
JP7275224B2 (ja) I/o抽象化フィールドデバイス構成を使用したプロセスプラントの構成のためのシステム及び方法
US7392165B2 (en) Simulation system for multi-node process control systems
CN105527942B (zh) I/o模块、设定装置以及过程控制系统的构建方法
CN109597374A (zh) 用于调试的i/o虚拟化
US20220100527A1 (en) Supporting instruction set architecture components across releases
KR101132358B1 (ko) 다중 피엘씨 시뮬레이션 시스템
JP2005050358A (ja) 単一のコンピュータ上で機能的に統合された分散型処理制御システム
EP2950173A1 (en) Simulation system
CN106068480A (zh) 可编程序逻辑控制器及基于可编程序逻辑控制器的设备控制方法
JP7184710B2 (ja) 模擬プロセス制御装置
EP3767410A1 (en) Control system, controller, and control method
JP4379687B2 (ja) シミュレーション支援ツールおよびラダープログラムの検証システムならびにプログラム製品
EP1772793A1 (en) Simulation apparatus
JP2015518618A (ja) フィールド機器の装置記述のアップデート情報を提供する方法およびシステム
JP2016045712A (ja) プログラマブルロジックコントローラ
JP7058925B2 (ja) プラント制御装置
EP4040243A1 (en) Plc-based support for zero-downtime upgrades of control functions
JP2008165324A (ja) プログラム作成支援装置
US20230280713A1 (en) Method and apparatus for configuring an industrial control apparatus
CN109483552B (zh) 一种基板搬送机器人系统软硬件调试方法及设备
US20180284721A1 (en) Simulation method for simulating a real control for an industrial process, a system, or a machine, and simulation system for carrying out such a simulation method
WO2022044143A1 (ja) 制御装置及び制御方法
GB2393528A (en) A method of using a multiple input/output advanced control block to control a process
WO2022185418A1 (ja) デバッグ支援プログラム、デバッグ支援装置、デバッグ支援方法および機械学習装置
JP2006318362A (ja) 表示器のテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221124

R150 Certificate of patent or registration of utility model

Ref document number: 7184710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150