JP7184710B2 - 模擬プロセス制御装置 - Google Patents
模擬プロセス制御装置 Download PDFInfo
- Publication number
- JP7184710B2 JP7184710B2 JP2019133698A JP2019133698A JP7184710B2 JP 7184710 B2 JP7184710 B2 JP 7184710B2 JP 2019133698 A JP2019133698 A JP 2019133698A JP 2019133698 A JP2019133698 A JP 2019133698A JP 7184710 B2 JP7184710 B2 JP 7184710B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- data
- input signal
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
図1は、本実施形態に係る模擬プロセス制御装置を例示するブロック図である。
なお、以下では、模擬PLC装置を単にPLC装置という場合がある。
図1に示すように、本実施形態のPLC装置100は、第1PLC部110(図ではPLC1と表記)と、第2PLC部120(図ではPLC2と表記)と、入力信号メモリ113(図では入力信号メモリ1と表記)と、を備える。PLC装置100は、通信部130(図では、通信部1と表記)を介して、ツールPC200に接続することができる。PLC装置100は、実際に運転可能な制御対象機器1に接続されている。制御対象機器1は、1つでもいいし、複数あってもよい。通常のプロセスラインでは、複数の制御対象機器1がPLCに接続されている。
第1PLC部110は、第1ソフトウェア処理部112(図ではS/W1と表記)と、出力信号メモリ111(図では出力信号メモリ1と表記)と、を含む。第1ソフトウェア処理部112は、改造前のS/Wを実行する。第1ソフトウェア処理部112には、入力信号メモリ113から出力されたデータが入力される。第1ソフトウェア処理部112は、入力信号メモリ113から入力されたデータを改造前のS/Wで処理して、処理に応じて生成された出力信号を出力する。
ツールPC200は、信号表示比較ツール210を含む。信号表示比較ツール210は、通信部230(図では、通信部2と表記)を介してPLC装置100から送信されてくる改造前後のS/Wに対応した2つの出力信号のデータを受信して、これらを同時に表示する。
本実施形態では、ツールPC200によって改造、作成されたS/Wは、第2ソフトウェア処理部122に導入される。出力信号メモリ121に、新たに設定された制御対象機器や出力信号に対応するように、すべての出力信号IDが設定される。第1ソフトウェア処理部112には、改造前のS/Wが導入されており、出力信号メモリ111には、既存の出力信号に関する出力信号IDが設定されている。なお、入力信号メモリ113にも、入力信号IDがあらかじめ設定されている。
並列動作試験が開始されると、たとえば、入力信号301のデータ、入力信号メモリ113の該当の入力信号IDに対応する領域に一時的に格納される。
本実施形態では、PLC装置100は、同一の入力信号301のデータを入力して、改造前後のS/Wにインタフェースして、これらを同期して実行できる第1ソフトウェア処理部112および第2ソフトウェア処理部122を備えている。そのため、改造前後のプログラムを同一の入力信号に対して同時に実行することができる。改造前のS/Wは、第1ソフトウェア処理部112に導入されて、実際の制御対象機器1にインタフェースされている。そのため、複雑なプロセスラインであっても、改造前後のS/Wを同時に実行して、並列動作させることによって、確実に改造の適否の判断をすることができる。
上述の実施形態は、S/Wの改造によって、出力信号に変更があった場合に対応するものであるが、本実施形態は、S/Wの改造によって、入力信号に変更がある場合に対応する。
図2は、本実施形態に係る模擬プロセス制御装置を例示するブロック図である。
図2に示すように、本実施形態の模擬プロセス制御装置100aは、第1PLC部110aと、第2PLC部120aと、入力信号メモリ113,123と、を備える。本実施形態のPLC装置100aでは、第2PLC部120aに入力信号メモリ123が追加された点で上述の他の実施形態の場合と相違する。また、第1PLC部110aでは、入力信号メモリ113が入力信号メモリ123からデータの転送を受ける点で上述の他の実施形態の場合と相違する。他の実施形態と同じ構成要素には、同じ符号を付して、詳細な説明を適宜省略する。
Claims (1)
- 他の入力信号と識別するための第1入力信号識別データを含む第1入力信号のデータを前記第1入力信号識別データに対応する領域に格納する第1入力信号メモリと、
第1ソフトウェアを実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、第1制御対象機器を制御するための第1出力信号を生成する第1ソフトウェア処理部と、
前記第1ソフトウェアを改造して作成された第2ソフトウェアを前記第1ソフトウェア処理部に同期して実行して前記第1入力信号メモリから前記第1入力信号のデータを入力し、前記第1制御対象機器を制御し得る第2出力信号を生成する第2ソフトウェア処理部と、
他の出力信号と識別するための第1出力信号識別データを含む前記第1出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第1ソフトウェア処理部の指令にもとづいて前記第1出力信号のデータを前記第1制御対象機器に送信し、前記第1出力信号のデータを、前記第1出力信号のデータを表示する情報処理装置に送信する第1出力信号メモリと、
前記第1出力信号識別データを含む前記第2出力信号のデータを前記第1出力信号識別データに対応する領域に格納し、前記第2ソフトウェア処理部の指令にもとづいて、前記第2出力信号のデータを表示させるために前記第2出力信号のデータを前記情報処理装置に送信する第2出力信号メモリと、
前記第2ソフトウェアの導入によって追加された第2入力信号のデータを、他の入力信号から識別するための第2入力信号識別データに対応する領域に格納する第2入力信号メモリと、
を備え、
前記第2入力信号のデータは、前記第2入力信号識別データを含み、
前記第2ソフトウェア処理部は、前記第2ソフトウェアを実行して前記第2入力信号メモリから前記第2入力信号のデータを入力し、
前記第2出力信号メモリは、前記第2ソフトウェアの導入によって追加された第3出力信号のデータを第3出力信号識別データに対応する領域に格納し、前記第2ソフトウェア処理部の指令にもとづいて、前記第3出力信号のデータを前記情報処理装置に送信し、
前記第3出力信号のデータは、他の出力信号から識別するために前記第3出力信号識別データを含む模擬プロセス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019133698A JP7184710B2 (ja) | 2019-07-19 | 2019-07-19 | 模擬プロセス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019133698A JP7184710B2 (ja) | 2019-07-19 | 2019-07-19 | 模擬プロセス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021018586A JP2021018586A (ja) | 2021-02-15 |
JP7184710B2 true JP7184710B2 (ja) | 2022-12-06 |
Family
ID=74566031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019133698A Active JP7184710B2 (ja) | 2019-07-19 | 2019-07-19 | 模擬プロセス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7184710B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116300681B (zh) * | 2023-05-16 | 2023-08-15 | 深圳华龙讯达信息技术股份有限公司 | 一种用于plc的自动接线监测方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968242B1 (en) | 2000-11-07 | 2005-11-22 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
JP2016024798A (ja) | 2014-07-24 | 2016-02-08 | 富士電機株式会社 | 冗長化コントローラシステム、その待機系コントローラ |
-
2019
- 2019-07-19 JP JP2019133698A patent/JP7184710B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968242B1 (en) | 2000-11-07 | 2005-11-22 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
JP2016024798A (ja) | 2014-07-24 | 2016-02-08 | 富士電機株式会社 | 冗長化コントローラシステム、その待機系コントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP2021018586A (ja) | 2021-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7392165B2 (en) | Simulation system for multi-node process control systems | |
JP4597603B2 (ja) | 単一のコンピュータ上で機能的に統合された分散型処理制御システム | |
CN105527942B (zh) | I/o模块、设定装置以及过程控制系统的构建方法 | |
JP2019079508A (ja) | コミッショニングのためのi/o仮想化 | |
US20220100527A1 (en) | Supporting instruction set architecture components across releases | |
US20080319555A1 (en) | Method For Evaluating, An Automation System And a Controller | |
KR101132358B1 (ko) | 다중 피엘씨 시뮬레이션 시스템 | |
EP2950173A1 (en) | Simulation system | |
EP3151071B1 (en) | System for updating a control program while actively controlling an industrial process | |
WO2015137505A1 (ja) | プログラマブルコントローラおよびプログラマブルコントローラによるデバイス制御方法 | |
JP7184710B2 (ja) | 模擬プロセス制御装置 | |
MX2014013228A (es) | Metodos y sistemas para proporcionar informacion actualizada de una descripcion de dispositivo de un instrumento de campo. | |
US11165745B2 (en) | Control system, controller, and control method | |
JP4379687B2 (ja) | シミュレーション支援ツールおよびラダープログラムの検証システムならびにプログラム製品 | |
EP1772793A1 (en) | Simulation apparatus | |
KR100792896B1 (ko) | 자동화 설비라인의 오프라인 시운전 장치 및 그 방법 | |
EP4040243A1 (en) | Plc-based support for zero-downtime upgrades of control functions | |
JP2016024798A (ja) | 冗長化コントローラシステム、その待機系コントローラ | |
JP2008165324A (ja) | プログラム作成支援装置 | |
US20230280713A1 (en) | Method and apparatus for configuring an industrial control apparatus | |
JP2020087328A (ja) | プラント制御装置 | |
US20190302739A1 (en) | Program verification system, control apparatus, and program verification method | |
CN109483552B (zh) | 一种基板搬送机器人系统软硬件调试方法及设备 | |
US20220253031A1 (en) | Method and apparatus for operating an automated system, utomated system, and computer-program product | |
WO2020189142A1 (ja) | 制御システム、制御方法、および制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7184710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |