JP2021013069A - 画像形成装置およびその制御方法 - Google Patents
画像形成装置およびその制御方法 Download PDFInfo
- Publication number
- JP2021013069A JP2021013069A JP2019125275A JP2019125275A JP2021013069A JP 2021013069 A JP2021013069 A JP 2021013069A JP 2019125275 A JP2019125275 A JP 2019125275A JP 2019125275 A JP2019125275 A JP 2019125275A JP 2021013069 A JP2021013069 A JP 2021013069A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- control unit
- controller
- power supply
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【課題】通信エラーの発生時に故障箇所を正確に特定する。【解決手段】画像形成装置において、第三のコントローラ101第三の制御部103は、第一、第二のコントローラ105、107と、I2C方式による第1の通信を実行し、第1の通信でエラーが発生した場合は、第三の記憶装置104とテスト通信(第2の通信)を実行し、第2の通信が失敗した場合は第三の制御部103が故障していると判定する。また、第三の制御部103は、第2の通信が成功した場合は、第一、第二のコントローラ105、107のうち第1の通信でエラーが発生したコントローラに供給される電源電圧を検知し、電源電圧が+3.3Vであれば接続状態であると判定する。第三の制御部103は、第一、第二のコントローラ105、107のうち、第1の通信でエラーが発生し、且つ、接続状態であると判定されたコントローラの記憶装置が故障していると判定する。【選択図】図2
Description
本発明は、記憶装置を有する複数のコントローラを有する画像形成装置およびその制御方法に関する。
画像形成装置は、一般に、印刷動作に関わる複数の負荷を備える。これらの負荷には例えば、レーザ光で感光体に画像を形成する露光装置、トナーの付着した感光体から用紙へトナーを移す転写装置等がある。また、画像形成装置は一般に、各負荷を駆動する複数のドライバコントローラ(スレーブコントローラ)と、各ドライバコントローラを制御するデバイスコントローラ(マスタコントローラ)とを備える。各コントローラは、記憶装置としての不揮発性メモリを備える。不揮発性メモリには、製品出荷前に負荷を制御するために必要な設定値が書き込まれる。デバイスコントローラは、各コントローラの備える不揮発性メモリとI2Cインタフェースで接続し、不揮発性メモリから読み出した設定値を用いて、複数のドライバコントローラを制御する。
また、デバイスコントローラは、不揮発性メモリから設定値を読み出す際に、チェックサムにより通信エラーを判定する。そして、デバイスコントローラは、通信エラーが発生すると、通信エラーの発生対象を識別するためのエラーコードを生成し、画像形成装置の操作部画面などにエラーコードを表示する。サービスマンは、そのエラーコードから異常発生箇所を特定し、対象となるユニット(コントローラ)を交換することで通信異常から復旧させる。
特許文献1には、不揮発性メモリが故障した場合の対処方法に関する技術が開示されている。特許文献1は、不揮発性メモリへの書き込みエラー発生時に、予備の不揮発性メモリに切り替える。
従来のエラーコードからは、通信異常の発生時に、対象の記憶装置を識別可能である。しかし、通信先のドライバコントローラが備える記憶装置が故障したのか、通信元のデバイスコントローラの通信制御部が故障したのかを特定することができない。従って、サービスマンが、エラーコードで示された対象のユニットを交換しても、通信異常から復旧しない場合がある。
本発明は、通信エラーの発生時に故障箇所を正確に特定することを目的とする。
上記目的を達成するために本発明は、記憶装置を有し、対応する負荷を制御する少なくとも1つのスレーブコントローラと、制御部および記憶装置を有し、前記スレーブコントローラを制御するマスタコントローラと、を有する画像形成装置であって、前記制御部は、前記スレーブコントローラの各々の記憶装置と第1の通信を実行し、前記第1の通信でエラーが発生した場合は、前記マスタコントローラの記憶装置と第2の通信を実行し、前記第2の通信が失敗した場合は、前記制御部が故障していると判定し、前記第2の通信が成功した場合は、前記第1の通信でエラーが発生したスレーブコントローラの電源電圧を検知し、前記電源電圧の検知結果に基づいて、前記第1の通信でエラーが発生したスレーブコントローラの故障を判定することを特徴とする。
本発明によれば、通信エラーの発生時に故障箇所を正確に特定することができる。
以下、図面を参照して本発明の実施の形態を説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る画像形成装置の概略断面図である。この画像形成装置1200は、例えばカラー複合機として構成され、画像読み取り部1000および画像形成部1001を有する。
図1は、本発明の第1の実施の形態に係る画像形成装置の概略断面図である。この画像形成装置1200は、例えばカラー複合機として構成され、画像読み取り部1000および画像形成部1001を有する。
画像読み取り部1000は、照明ランプ1003、ミラー群1004A、1004B、1004Cおよびレンズ1005を介して、原稿1002の画像をカラーセンサ1006に結像させる。画像読み取り部1000は、原稿のカラー画像情報を、ブルー(B)、グリーン(G)、レッド(R)の色分解光毎に読み取り、電気的な画像信号に変換する。画像形成部1001は、画像読み取り部1000で得られたB、G、Rの色分解画像信号強度レベルをもとにして色変換処理を行ない、Y、M、C、Kのカラー画像データを得る。ここで、Yはイエロー、Mはマゼンタ、Cはシアン、Kはブラックを意味する。
画像形成部1001は、カセット給紙部1018を有する。転写紙であるシートがカセット給紙部1018から給送される。カセット給紙部1018から、ピックアップローラ1019によって最上位のシートから順に繰り出される。ピックアップローラ1019によって繰り出されたシートから、フィードローラとリタードローラとからなる分離ローラ対1022によって最上位のシートのみが分離される。分離されたシートは、複数の搬送ローラ対1021、1020に中継され、回転を停止しているレジストローラ対1023へ搬送される。レジストローラ対1023へ送られたシートの先端がレジストローラ対1023のニップに突き当たることで、上記シートに所定のループが形成されると、シートの搬送が一旦停止される。このループの形成によりシートの斜行状態が矯正される。
画像形成部1001は、中間転写体である長尺の中間転写ベルト1011を有する。中間転写ベルト1011は、駆動ローラ1013、二次転写対向ローラ1014およびテンションローラ1015に張設されている。中間転写ベルト1011は図1の時計回りに回転する。中間転写ベルト1011の水平部の上側には、異なる色のカラートナー像を形成し担持する複数の感光体1008(1008Y、1008M、1008C、1008K)が、中間転写ベルト1011の回転方向に沿って順次配置されている。ベルト回転方向における最上流の感光体1008Yはイエロー色のトナー像を担持する。感光体1008M、感光体1008C、1008Kはそれぞれ、マゼンタ色、シアン色、ブラック色のトナー像を担持する。各感光体1008の周りには、帯電装置1009(1009Y、1009M、1009C、1009K)が対応して設置される。また、各感光体1008の周りには、現像装置1010(1010Y、1010M、1010C、1010K)が対応して設置される。また、各感光体1008に対応して、露光装置1007(1007Y、1007M、1007C、1007K)が設けられている。
画像形成の流れを説明する。まず、各帯電装置1009は、対応する感光体1008を均一に帯電させる。次に、露光装置1007Yは、感光体1008Yにイエロー成分の画像に基づくレーザ光による露光を開始し、感光体1008Y上に静電潜像を形成する。この静電潜像は現像装置1010Yから供給されるイエロー色のトナーによって可視化される。感光体1008Yへの露光開始から所定時間経過後に、露光装置1007Mが感光体1008M上にマゼンタ成分の画像に基づくレーザ光による露光を開始し、感光体1008M上に静電潜像を形成する。この静電潜像は現像装置1010Mから供給されるマゼンタ色のトナーによって可視化される。
同様にして、露光装置1007Cが感光体1008C上にシアン成分の画像に基づくレーザ光により静電潜像を形成し、この静電潜像は現像装置1010Cから供給されるシアン色のトナーによって可視化される。露光装置1007Kが感光体1008K上にブラック成分の画像に基づくレーザ光により静電潜像を形成し、この静電潜像は現像装置1010Kから供給されるブラック色のトナーによって可視化される。
中間転写ベルト1011の内側に、感光体1008Y、1008M、1008C、1008Kに対向して、一次転写ローラ1012(1012Y、1012M、1012C、1012K)が配置される。中間転写ベルト1011が時計回りに回転する過程で、感光体1008Yと一次転写ローラ1012Yとの間の転写部を通過することにより、中間転写ベルト1011上にイエロー色のトナー像が転写される。次に、感光体1008Mと一次転写ローラ1012Mとの間の転写部を通過することにより中間転写ベルト1011上にマゼンタ色のトナー像が転写される。次に、感光体1008Cと一次転写ローラ1012Cとの間の転写部を通過することにより中間転写ベルト1011上にシアン色のトナー像が転写される。次に、感光体1008Kと一次転写ローラ1012Kとの間の転写部を通過することにより、中間転写ベルト1011上にブラックの色のトナー像が転写される。以上により中間転写ベルト1011上にY、M、C、Kの各色のトナー像が重なって転写される。
レジストローラ対1023は、中間転写ベルト1011上のトナー像とシート先端との位置を合わせるためにタイミングをとって回転を開始する。シートは、レジストローラ対1023によって二次転写ローラ1016と二次転写対向ローラ1014との当接部である二次転写部に送られ、中間転写ベルト1011上のトナー像がシート面上に転写される。二次転写部を通過したシートは定着装置1024へ搬送される。そして、シートが定着装置1024内のローラで加熱、加圧されて転写トナー像がシート面に定着される。定着装置1024を通過した定着処理済みシートは機外の排出トレイ1025上へ排出される。
中間転写ベルト1011の外側でテンションローラ1015に対向する所定位置に、ベルトクリーニングユニット1017が設けられている。このベルトクリーニングユニット1017はベルト面に接触しており、シートへ転写しきれなかったトナー等のクリーニングを行う。以上の動作によりフルカラーのコピー成果物が得られる。
図2は、画像形成装置1200のハードウェア構成を示すブロック図である。画像形成装置1200は、複数のコントローラを有する。まず、画像形成装置1200は、対応する負荷を制御するスレーブコントローラとして、第一のコントローラ105および第二のコントローラ107を有する。また、画像形成装置1200は、スレーブコントローラを制御するマスタコントローラとして、第三のコントローラ101を有する。スレーブコントローラの数は少なくとも1つであればよく、3以上であってもよい。
本実施の形態では、スレーブコントローラによって駆動・制御される負荷の例として、露光装置1007、帯電装置1009、現像装置1010、転写装置1030を例示する。なお、負荷はこれらの例に限定されるものではない。転写装置1030は、図1に示した一次転写ローラ1012、二次転写対向ローラ1014および二次転写ローラ1016を含む。
第一のコントローラ105は、露光装置1007を制御する。第二のコントローラ107は、帯電装置1009、現像装置1010および転写装置1030を制御する。第三のコントローラ101は、コントローラ105、107を含む複数のコントローラと操作部1026とを制御する。第一のコントローラ105は、第一の制御部109、第一の記憶装置106を備える。第二のコントローラ107は、第二の制御部110、第二の記憶装置108を備える。第三のコントローラ101は、第三の制御部103、第三の記憶装置104および電源変換部102を備える。記憶装置104、106、108はいずれも、例えば、EEPROM等の不揮発性メモリである。
第三の制御部103と制御部109、110とは、シリアル通信線で接続されている。また、第三の制御部103と記憶装置104、106、108とは、I2C(Inter-Integrated Circuit)インタフェースで接続されている。図2において、I2C_SCLは、クロック用の信号線であり、I2C_SDAはデータ入出力用の信号線である。また、図2において、GPIO(General-purpose input/output)は、汎用入出力用の信号線である。
電源変換部102は、各コントローラ101、105、107へ電力を供給する機能を有する。すなわち、第三のコントローラ101において、電源変換部102は、入力電源を各コントローラ101、105、107で使用する電圧に変換して出力する。第三の制御部103は、各記憶装置104、106、108および各制御部109、110との通信と、各コントローラ105、107へ供給される電源電圧の検知と、操作部1026との通信を行う。操作部1026は、操作項目、設定情報、エラー情報等を表示する画面装置119と、ユーザによる操作入力を受け付ける入力装置118とを備える。操作部1026は、ユーザが画像形成部1001を操作するための情報を画面装置119に表示すると共に、入力装置118によりユーザからの操作入力を受け付けて、画像形成部1001と通信する。
第三の記憶装置104には、各コントローラ105、107を制御するための設定値が保存されている。第一の記憶装置106には、帯電装置1009、現像装置1010および露光装置1007を制御するための各設定値が保存されている。第二の記憶装置108には、転写装置1030を制御するための設定値が保存されている。各記憶装置104、106、108には、設定値およびチェックサム(check sum)が製品出荷前に書き込まれる。本実施の形態では、データ転送が正しくなされたことを検出するためにチェックサムが用いられる。チェックサムは、設定値の合計である。第一の制御部109は、露光装置1007のレーザ112およびモータ113を制御する。第二の制御部110は、帯電装置1009、現像装置1010、転写装置1030の各トランス115、116、117を制御する。
図3は、第三の制御部103の詳細なブロック図である。第三の制御部103は、システムバス201、CPU202、ROM203、RAM204、画像データ処理部205、通信制御部206、汎用ポート制御部207、操作制御部208を有する。システムバス201は、各モジュール間でデータ転送を行うための信号線である。CPU202は、第三のコントローラ101全体の動作を制御すると共に、コントローラ105、107へ制御信号を送る。ROM203は、CPU202により実行されるプログラムを格納する。RAM204は、CPU202がプログラムを実行する際に使用される。
画像データ処理部205は、第一のコントローラ105へ送る画像データを生成する。通信制御部206は、I2Cインタフェースを介した各記憶装置104、106、108との通信を制御する。通信制御部206は、また、シリアル通信線を介した各制御部109、110との通信を制御する。汎用ポート制御部207は、GPIO信号線を介して、各コントローラ101、105、107に供給される電源電圧を入力値として取得し、その入力値をRAM204へ保存する。操作制御部208は、操作部1026へ画面装置119が出力するための画面データを送信すると共に、入力装置118からの入力データを受け付ける。
図4は、第一の制御部109の詳細なブロック図である。第一の制御部109は、RAM302、通信制御部303、レーザ制御部304およびモータ制御部305を有する。システムバス301は、各モジュール間でデータ転送を行うための信号線である。RAM302には、各制御部303、304、305が制御で使用する設定値が保存されている。通信制御部303は、シリアル通信線を介した第三の制御部103との通信を制御し、受信データをRAM302へ保存すると共に、送信データをRAM302から読み出す。レーザ制御部304は、レーザ112の光量の大きさや点灯タイミングを制御する。モータ制御部305は、モータ113の加減速を制御する。モータ113はポリゴンミラーを回転させて、レーザ112を反射させることで、露光面を走査する。
図5は、第二の制御部110の詳細なブロック図である。第二の制御部110は、RAM402、通信制御部403およびトランス制御部404を有する。システムバス401は、各モジュール間でデータ転送を行うための信号線である。RAM402には、各制御部403、404が制御で使用する設定値が保存されている。通信制御部403は、シリアル通信線を介した第三の制御部103との通信を制御し、受信データをRAM402へ保存すると共に、送信データをRAM402から読み出す。トランス制御部404は、トランス115、116、117を安定して駆動するためのフィードバック制御を行う。
図6は、通信エラー検出処理のフローチャートである。この処理は、第三のコントローラ101の第三の制御部103のCPU202が、ROM203に格納されたプログラムをRAM204に展開して実行することにより実現される。この処理における通信は、第三の制御部103が、スレーブコントローラであるコントローラ105、107の記憶装置106、108とI2C方式により通信する「第1の通信」に該当する。この処理は、定期的に、あるいはユーザからの指示が入力されたことに応じて開始される。
なお、I2C方式による通信は、アドレスを指定して行う通信である。CPU202は、各記憶装置106、108のアドレスを指定して通信を行う。従って、この処理は、記憶装置106、108ごとに実行される。ここでの説明では、代表して記憶装置106とのI2Cインタフェースを介した通信を説明するが、記憶装置108との通信も記憶装置106との通信と同様である。
まず、ステップS501では、CPU202は、I2Cインタフェースを介して、第一のコントローラ105の記憶装置106から、制御で使用する設定値とチェックサムを読み出す。次に、ステップS502で、CPU202は、読み出した設定値の合計を算出する。次に、ステップS503で、CPU202は、算出した合計値と読み出したチェックサムとが一致する否かを判別する。その判別の結果、算出した合計値と読み出したチェックサムとが一致した場合は、記憶装置106とは正常に通信できたと判定し、図6に示す通信エラー検出処理を終了する。
一方、算出した合計値と読み出したチェックサムとが一致しない場合は、ステップS504で、CPU202は、リトライカウントを1だけ加算する。ステップS505では、CPU202は、リトライカウントが所定回数(例えば、3回)以上となったか否かを判別する。その判別の結果、リトライカウントが所定回数未満である場合は、CPU202は、再通信を試みるために、処理をステップS501に戻す。一方、リトライカウントが所定回数以上となった場合は、CPU202は、記憶装置106との間で通信エラーが発生したと判定する。この場合、CPU202は、ステップS506で、操作部1026の画面装置119に、通信エラーの発生対象を識別するためのエラーコードを表示させて、図6に示す通信エラー検出処理を終了する。
このエラーコードによれば、第三の制御部103と記憶装置106との間で通信エラーが発生したことが報知されるが、記憶装置106が故障しているかどうかまでは不明である。第三の制御部103が故障している可能性もある。そこで、後述するように、図8のステップS612で、第三の記憶装置104とのテスト通信が実行される。このようにして、記憶装置106、108との第1の通信でエラーが発生したか否かが判定される。これらのエラーの発生の有無の情報は、RAM204に記憶される。
図7は、故障判定処理のフローチャートである。この処理は、第三のコントローラ101の第三の制御部103のCPU202が、ROM203に格納されたプログラムをRAM204に展開して実行することにより実現される。この処理は、図6に示す通信エラー検出処理において、スレーブコントローラの各記憶装置(記憶装置106、108)の少なくとも1つとの第1の通信でエラーが発生した場合に実行される。
CPU202は、ステップS601で、第一故障箇所特定処理(後述する図8)を実行し、ステップS602で、第二故障箇所特定処理(後述する図9)を実行する。まず、これらの故障箇所特定処理について説明する。
図8は、図7のステップS601で実行される第一故障箇所特定処理のフローチャートである。ステップS611では、CPU202は、図6に示す通信エラー検出処理において、第一の記憶装置106との通信エラーが発生しているか否かを判別する。そして、第一の記憶装置106との通信エラーが発生していない場合は、CPU202は、第一故障箇所特定処理を終了する。しかし、第一の記憶装置106との通信エラーが発生している場合は、CPU202は、ステップS612で、第三の記憶装置104とのテスト通信を実行する。
このテスト通信の処理は、図6に示す通信エラー検出処理と同じであるが、通信を試みる対象は第三の記憶装置104である。ステップS612で実行されるテスト通信は、第三の制御部103が第三の記憶装置104とI2C方式により通信する「第2の通信」に該当する。
ステップS613では、CPU202は、第三の記憶装置104とのテスト通信が失敗した(通信エラーが発生した)か否かを判別する。そして、CPU202は、第三の記憶装置104とのテスト通信が失敗した場合は、ステップS614で、第三の制御部103が故障箇所であると特定すると共に、第三のコントローラ101の交換を指示する。例えば、CPU202は、画面装置119に第三のコントローラ101の交換を促すメッセージ等を表示させる。その後、CPU202は、図8に示す第一故障箇所特定処理を終了する。
ステップS613での判別の結果、第三の記憶装置104とのテスト通信が成功した(通信エラーが発生しなかった)場合は、CPU202は、処理をステップS615に進める。ステップS615では、CPU202は、第一のコントローラ105に対して後述する図10の接続検知を実行すると共に、第一のコントローラ105との接続が成功したか否かを判別する。そして、第一のコントローラ105との接続が成功した場合は、CPU202は、ステップS616で、第一の記憶装置106が故障箇所であると特定すると共に、第一のコントローラ105の交換を指示する。例えば、CPU202は、画面装置119に第一のコントローラ105の交換を促すメッセージ等を表示させる。その後、CPU202は、図8に示す第一故障箇所特定処理を終了する。
一方、第一のコントローラ105との接続が失敗した場合は、第三の制御部103、第一の記憶装置106のいずれも故障しているとは特定できないので、CPU202は、処理をステップS617に進める。CPU202は、ステップS617で、第一のコントローラ105との未接続が通信エラーの原因であると特定する。この場合、CPU202は、第一のコントローラ105と第三のコントローラ101とを接続する束線の再接続または交換を指示する。例えば、CPU202は、画面装置119に上記束線の再接続または交換を促すメッセージ等を表示させる。その後、CPU202は、図8に示す第一故障箇所特定処理を終了する。
図9は、図7のステップS602で実行される第二故障箇所特定処理のフローチャートである。ステップS621では、CPU202は、図6に示す通信エラー検出処理において、第二の記憶装置108との通信エラーが発生しているか否かを判別する。そして、第二の記憶装置108との通信エラーが発生していない場合は、CPU202は、第二故障箇所特定処理を終了する。しかし、第二の記憶装置108との通信エラーが発生している場合は、CPU202は、ステップS622、S623、S624で、図8のステップS612、S613、S614と同様の処理を実行する。ステップS623での判別の結果、第三の記憶装置104とのテスト通信が成功した(通信エラーが発生しなかった)場合は、処理をステップS625に進める。ステップS625では、CPU202は、第二のコントローラ107に対して後述する図10の接続検知を実行すると共に、第二のコントローラ107との接続が成功したか否かを判別する。そして、第二のコントローラ107との接続が成功した場合は、CPU202は、ステップS626で、第二の記憶装置108が故障箇所であると特定すると共に、第二のコントローラ107の交換を指示する。例えば、CPU202は、画面装置119に第二のコントローラ107の交換を促すメッセージ等を表示させる。その後、CPU202は、図9に示す第二故障箇所特定処理を終了する。
一方、第二のコントローラ107との接続が失敗した場合は、第三の制御部103、第二の記憶装置108のいずれも故障しているとは特定できないので、CPU202は、処理をステップS627に進める。CPU202は、ステップS627で、第二のコントローラ107との未接続が通信エラーの原因であると特定する。この場合、CPU202は、第二のコントローラ107と第三のコントローラ101とを接続する束線に異常があると判定し、当該束線の再接続または交換を指示する。例えば、CPU202は、画面装置119に上記束線の再接続または交換を促すメッセージ等を表示させる。その後、CPU202は、図9に示す第二故障箇所特定処理を終了する。
なお、コントローラ105、107以外にスレーブコントローラが存在する場合は、当該スレーブコントローラに関しても、図6の処理、および図7のステップS601(またはS602)の処理は実行される。
図7のステップS603では、CPU202は、ステップS613またはステップS623で第三の記憶装置104とのテスト通信が失敗している(通信エラーが発生している)場合、第三のコントローラ101の交換を指示する。例えば、CPU202は、画面装置119に第三のコントローラ101の交換を促すメッセージ等を表示させる。その後、CPU202は、図7に示す故障判定処理を終了する。
図10は、ステップS615、S625で実行される接続検知処理のフローチャートである。ステップS701では、汎用ポート制御部207により取得されRAM204に保存された、各コントローラ101、105、107に供給される電源電圧の値を、CPU202が参照する。さらにCPU202は、GPIO信号線を介して電源電圧(+3.3V)が検知されたか否かを判別する。これは、第三の制御部103が、第1の通信でエラーが発生したスレーブコントローラの各々との接続状態を判定する「判定処理」に該当する。+3.3Vは所定値であるが、所定値はこの値に限定されない。
CPU202は、電源電圧の検知結果に基づいて、第1の通信でエラーが発生したスレーブコントローラの故障を判定する。まず、ステップS701での判別の結果、CPU202は、電源電圧が+3.3Vである場合は、ステップS702で、接続状態であると判定する。この場合、ステップS615、S625ではそれぞれ、第一のコントローラ105、第二のコントローラ107との接続が成功したと判定される。一方、電源電圧が+3.3Vでない(0である)場合は、CPU202は、ステップS703で未接続状態であると判定する。この場合、ステップS615、S625ではそれぞれ、第一のコントローラ105、第二のコントローラ107との接続が失敗したと判定される。ステップS702、S703の後、CPU202は、図10に示す接続検知処理を終了する。
本実施の形態によれば、第三の制御部103は、コントローラ105、107と、I2Cによる第1の通信を実行し(図6)、第1の通信でエラーが発生した場合は、第三の記憶装置104と、I2Cによる第2の通信を実行する(S612、S622)。そして、第三の制御部103は、第2の通信が失敗した場合は第三の制御部103が故障していると判定する(S614、S624)。これにより、第1の通信でエラーが発生した場合に、第2の通信により、第三の制御部103の故障を判定することが可能となる。また、第三の制御部103は、第2の通信が成功した場合は、コントローラ105、107のうち第1の通信でエラーが発生したコントローラとの接続状態を判定する判定処理を実行する(S615、S625、図10)。そして、第三の制御部103は、接続状態であると判定した場合は、コントローラ105、107のうち、第1の通信でエラーが発生し且つ接続状態であると判定されたコントローラの記憶装置が故障していると判定する(S616、S626)。これにより、第1の通信でエラーが発生した場合に、第2の通信および判定処理により、コントローラ105、107が有する記憶装置の故障を判定することが可能となる。よって、通信エラーの発生時に故障箇所を正確に特定することができる。ひいては、装置の復旧に要する時間を短縮することができる。
また、第三の制御部103は、未接続状態であると判定した場合は、コントローラ105、107のうち、第1の通信でエラーが発生したスレーブコントローラと第三のコントローラ101とを接続する束線が故障していると判定する。これにより、第1の通信でエラーが発生した場合に、スレーブコントローラの記憶装置の不良と束線不良とを区別することができる。
(第2の実施の形態)
図11は、本発明の第2の実施の形態に係る画像形成装置のハードウェア構成を示すブロック図である。第三のコントローラ101はスイッチ801を有する。本実施の形態の画像形成装置1200のハードウェア構成は、第1の実施の形態におけるハードウェア構成(図2)に対し、主に2つの点で異なる。まず、第1点は、電源変換部102の出力電圧をスイッチ801で分離し、第三のコントローラ101用の内部電源とコントローラ105、107へ供給する外部電源とを分離していることである。第2点は、外部電源を各コントローラ101、105、107から第三の制御部103の汎用ポートへ入力していることである。また、処理に関しては、本実施の形態では、第1の実施の形態における故障判定処理(図7)に代えて、図12に示す故障判定処理が適用される。その他の構成は第1の実施の形態と同様である。
図11は、本発明の第2の実施の形態に係る画像形成装置のハードウェア構成を示すブロック図である。第三のコントローラ101はスイッチ801を有する。本実施の形態の画像形成装置1200のハードウェア構成は、第1の実施の形態におけるハードウェア構成(図2)に対し、主に2つの点で異なる。まず、第1点は、電源変換部102の出力電圧をスイッチ801で分離し、第三のコントローラ101用の内部電源とコントローラ105、107へ供給する外部電源とを分離していることである。第2点は、外部電源を各コントローラ101、105、107から第三の制御部103の汎用ポートへ入力していることである。また、処理に関しては、本実施の形態では、第1の実施の形態における故障判定処理(図7)に代えて、図12に示す故障判定処理が適用される。その他の構成は第1の実施の形態と同様である。
図12は、故障判定処理のフローチャートである。この処理の実行主体、実行条件等は、図7の故障判定処理と同様である。図12では、図7に対し、ステップS901、S902が追加されている点が異なる。
ステップS901では、CPU202は、GPIO信号線を介して外部電源電圧(+3.3V)が検知されたか否かを判別する。ここで、汎用ポート制御部207(図3)は、GPIO信号線を介して、各コントローラ101、105、107に供給される外部電源の電圧値を取得する。従って、ステップS901では、CPU202は、取得された外部電源の電圧値に基づいて外部電源の異常の有無を判定する。
外部電源電圧が+3.3Vである場合は、CPU202は、外部電源に異常が無いと判定し、ステップS601〜S603の処理を実行する。従って、第1の通信でエラーが発生した場合において、第2の通信は、外部電源の異常が無いと判定されたことを条件に実行される。一方、外部電源電圧が+3.3Vでない場合は、処理をステップS902に進める。ステップS902では、CPU202は、外部電源に異常が有ると特定すると共に、第三のコントローラ101の交換を指示する。例えば、CPU202は、画面装置119に第三のコントローラ101の交換を促すメッセージ等を表示させる。その後、CPU202は、図12に示す故障判定処理を終了する。
本実施の形態によれば、通信エラーの発生時に故障箇所を正確に特定することに関し、第1の実施の形態と同様の効果を奏することができる。また、第1の通信でエラーが発生した場合において、第2の通信は、外部電源の異常が無いと判定されたことを条件に実行されるので、外部電源の異常発生時に第2の通信が無駄に実行されることを回避することができる。また、外部電源に異常が有る場合、第三のコントローラ101が故障であることを迅速に特定することができる。例えば、外部電源がショート等の理由で機能しなくなった場合、外部電源に異常が有ると特定されるので、第三のコントローラ101を交換することで製品を復旧させることができる。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
101 第三のコントローラ
103 第三の制御部
104 第三の記憶装置
105 第一のコントローラ
106 第一の記憶装置
107 第二のコントローラ
108 第二の記憶装置
103 第三の制御部
104 第三の記憶装置
105 第一のコントローラ
106 第一の記憶装置
107 第二のコントローラ
108 第二の記憶装置
Claims (12)
- 記憶装置を有し、対応する負荷を制御する少なくとも1つのスレーブコントローラと、制御部および記憶装置を有し、前記スレーブコントローラを制御するマスタコントローラと、を有する画像形成装置であって、
前記制御部は、
前記スレーブコントローラの各々の記憶装置と第1の通信を実行し、
前記第1の通信でエラーが発生した場合は、前記マスタコントローラの記憶装置と第2の通信を実行し、
前記第2の通信が失敗した場合は、前記制御部が故障していると判定し、
前記第2の通信が成功した場合は、前記第1の通信でエラーが発生したスレーブコントローラの電源電圧を検知し、
前記電源電圧の検知結果に基づいて、前記第1の通信でエラーが発生したスレーブコントローラの故障を判定することを特徴とする画像形成装置。 - 前記制御部は、前記電源電圧が所定値でない場合は、前記第1の通信でエラーが発生したスレーブコントローラの各々と前記マスタコントローラとを接続する束線に異常があると判定することを特徴とする請求項1に記載の画像形成装置。
- 前記第1の通信および前記第2の通信はいずれも、I2C(Inter-Integrated Circuit)方式の通信であることを特徴とする請求項1または2に記載の画像形成装置。
- 前記マスタコントローラは、前記スレーブコントローラへ電力を供給する機能を有し、
前記制御部は、前記スレーブコントローラへ供給される電源電圧の値に基づいて前記スレーブコントローラの故障を判定することを特徴とする請求項1乃至3のいずれか1項に記載の画像形成装置。 - 前記マスタコントローラは、内部電源を分離して外部電源を前記スレーブコントローラへ供給する機能を有し、
前記制御部は、前記スレーブコントローラへ供給される外部電源の電圧値を取得し、取得した外部電源の電圧値に基づいて外部電源の異常の有無を判定し、
前記制御部は、前記第1の通信でエラーが発生した場合において、外部電源の異常が無いと判定したことを条件に前記第2の通信を実行することを特徴とする請求項1乃至4のいずれか1項に記載の画像形成装置。 - 前記制御部は、外部電源の異常が有ると判定した場合は、前記マスタコントローラが故障していると判定することを特徴とする請求項5に記載の画像形成装置。
- 前記制御部は、前記制御部が故障していると判定した場合は、前記マスタコントローラの交換を促すことを特徴とする請求項1乃至6のいずれか1項に記載の画像形成装置。
- 前記制御部は、いずれかのスレーブコントローラが故障していると判定した場合は、故障したスレーブコントローラの交換を促すことを特徴とする請求項1乃至7のいずれか1項に記載の画像形成装置。
- 前記制御部は、前記マスタコントローラが故障していると判定した場合は、前記マスタコントローラの交換を促すことを特徴とする請求項6に記載の画像形成装置。
- 前記負荷は、帯電装置、露光装置、転写装置、現像装置の少なくともいずれかを含むことを特徴とする請求項1乃至9のいずれか1項に記載の画像形成装置。
- 前記制御部は、前記電源電圧が所定値である場合は、前記第1の通信でエラーが発生したスレーブコントローラの記憶装置が故障していると判定することを特徴とする請求項1に記載の画像形成装置。
- 記憶装置を有し、対応する負荷を制御する少なくとも1つのスレーブコントローラと、制御部および記憶装置を有し、前記スレーブコントローラを制御するマスタコントローラと、を有する画像形成装置の制御方法であって、
前記制御部は、
前記スレーブコントローラの各々の記憶装置と第1の通信を実行し、
前記第1の通信でエラーが発生した場合は、前記マスタコントローラの記憶装置と第2の通信を実行し、
前記第2の通信が失敗した場合は、前記制御部が故障していると判定し、
前記第2の通信が成功した場合は、前記第1の通信でエラーが発生したスレーブコントローラの電源電圧を検知し、
前記電源電圧に基づいて、前記第1の通信でエラーが発生したスレーブコントローラの故障を判定することを特徴とする画像形成装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125275A JP2021013069A (ja) | 2019-07-04 | 2019-07-04 | 画像形成装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125275A JP2021013069A (ja) | 2019-07-04 | 2019-07-04 | 画像形成装置およびその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021013069A true JP2021013069A (ja) | 2021-02-04 |
Family
ID=74226537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019125275A Pending JP2021013069A (ja) | 2019-07-04 | 2019-07-04 | 画像形成装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021013069A (ja) |
-
2019
- 2019-07-04 JP JP2019125275A patent/JP2021013069A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7229727B2 (ja) | 画像形成装置 | |
JP2008304363A (ja) | ケーブル接続検知装置 | |
JP6065453B2 (ja) | 光書き込み装置、画像形成装置及び光書き込み装置の制御方法 | |
JP2021013069A (ja) | 画像形成装置およびその制御方法 | |
US11184487B2 (en) | Image forming apparatus | |
JP6863073B2 (ja) | 制御システム、画像形成装置、及び方法 | |
US10996604B2 (en) | Image forming apparatus configured to diagnose failure | |
JP4986870B2 (ja) | 画像読取装置 | |
JP2007047585A (ja) | 画像形成装置 | |
JP7273641B2 (ja) | 変換ソケット、誤挿入検出装置及び誤挿入検出方法 | |
JP2020030912A (ja) | コネクタ対接続状態検出装置、複合機及びコネクタ対接続状態検出方法 | |
JP7374743B2 (ja) | 画像形成装置 | |
JP2012237891A (ja) | シート給送装置、その制御方法、および画像形成装置 | |
JP4948309B2 (ja) | コネクタ接続検知装置 | |
JP7301520B2 (ja) | 画像形成装置 | |
JP2000122483A (ja) | 画像記録装置 | |
JP2572741B2 (ja) | 制御システムのテスト方法 | |
JP2024025873A (ja) | 画像形成装置、支持部材 | |
JP2021009225A (ja) | 画像形成装置 | |
JP2020011446A (ja) | 画像形成装置 | |
JP2021020347A (ja) | 画像形成装置 | |
JP2003312892A (ja) | 紙種検知装置 | |
JP2007072309A (ja) | 制御装置、その制御方法、プログラム、及び記憶媒体 | |
EP0448039A2 (en) | Electrographic image forming apparatus | |
JP2019066520A (ja) | 通信制御装置、画像形成装置及び通信制御装置の故障個所特定方法 |