JP2021002592A - 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置 - Google Patents

積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置 Download PDF

Info

Publication number
JP2021002592A
JP2021002592A JP2019115630A JP2019115630A JP2021002592A JP 2021002592 A JP2021002592 A JP 2021002592A JP 2019115630 A JP2019115630 A JP 2019115630A JP 2019115630 A JP2019115630 A JP 2019115630A JP 2021002592 A JP2021002592 A JP 2021002592A
Authority
JP
Japan
Prior art keywords
laminated
cutting blade
manufacturing
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019115630A
Other languages
English (en)
Inventor
良太 高橋
Ryota Takahashi
良太 高橋
小川 隆
Takashi Ogawa
隆 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019115630A priority Critical patent/JP2021002592A/ja
Publication of JP2021002592A publication Critical patent/JP2021002592A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】積層体の切断面において内部電極の短絡不良を防止することが可能なセラミック電子部品の製造方法及びその製造装置を提供する。
【解決手段】本発明の一形態に係る積層セラミック電子部品の製造方法は、一軸方向に積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートを準備する工程を含む。
上記一軸方向に凸な曲面で構成された先端部を有する切断刃を用いて上記積層シートを切断することにより、上記内部電極が露出する側面を有する積層チップが作製される。
上記積層チップの上記側面にサイドマージン部が設けられる。
【選択図】図11

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法及びその製造装置に関する。
特許文献1には、積層セラミック電子部品の製造装置として、積層された複数のセラミックグリーンシートを有するグリーンシート積層体を切断する切断刃が開示されている。また、特許文献2には、導電ペーストが印刷されたセラミックグリーンシートの積層体であるマザーブロックを切断刃によって切断してグリーンチップを個片化し、グリーンチップの導電ペースト部分が露出した切断面に被覆用セラミックグリーンシートを貼り付けてサイドマージン部を形成する、コンデンサ素子の製造方法が記載されている。
特開2012−71374号公報 特開2015−26721号公報
特許文献1及び2に記載の切断刃は、いずれも、積層体の切断により先端部の欠損が生じやすかった。このため、切断面において内部電極が切断方向に沿って展延し、短絡不良が生じることがあった。また、内部電極の短絡不良を防止するためには、切断刃を高頻度で交換する必要があり、製造コストの増加につながるおそれがあった。
以上のような事情に鑑み、本発明の目的は、積層体の切断面において内部電極の短絡不良を防止することが可能なセラミック電子部品の製造方法及びその製造装置を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、一軸方向に積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートを準備する工程を含む。
上記一軸方向に凸な曲面で構成された先端部を有する切断刃を用いて上記積層シートを切断することにより、上記内部電極が露出する側面を有する積層チップが作製される。
上記積層チップの上記側面にサイドマージン部が設けられる。
この構成では、切断刃の先端部が曲面で構成されているので、使用前や使用中の先端部への負荷を緩和し、先端部の欠損を抑制することができる。したがって、欠損部に起因する内部電極の端部の一軸方向への展延を防止し、積層セラミック電子部品の短絡不良を防止することができる。
上記先端部の曲率半径は、250nm以上500nm以下であってもよい。
これにより、先端部の鋭利さを維持できるとともに、先端部の欠損を効果的に防止することができる。
また、上記切断刃は、上記先端部に連接し上記一軸方向に対して第1の角度で傾斜する第1の面と、上記一軸方向に上記第1の面と並んで形成され上記一軸方向に対して上記第1の角度よりも小さい第2の角度で傾斜する第2の面と、上記第1の面及び上記第2の面を滑らかに接続する曲面と、をさらに有していてもよい。
この構成では、切断刃の第1の面及び第2の面の間に曲面が設けられるため、第1の面及び第2の面の間の角によって切断面(すなわち側面)の引き摺りが起こることを防止することができる。したがって、切断面の引き摺り傷に起因する内部電極間の短絡不良をより効果的に防止することができる。
さらに、上記切断刃は、5質量%以上10質量%以下のコバルトを含む炭化タングステン合金を基材としてもよい。
これにより、切断刃が、非常に硬度の高く、抗折強度及び破壊靭性にも優れた構成となる。
本発明の他の形態に係る積層セラミック電子部品の製造装置は、テーブルと、切断刃と、駆動部と、を具備する。
上記テーブルは、一軸方向に積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートを載置する。
上記切断刃は、上記一軸方向に凸な曲面で構成された先端部を有する。
上記駆動部は、上記切断刃を保持し、上記テーブルに対して上記切断刃を上記一軸方向に駆動する。
以上のように、本発明によれば、積層体の切断面において内部電極間の短絡不良を防止することが可能な積層セラミック電子部品の製造方法及びその製造装置を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのA−A'線に沿った断面図である。 上記積層セラミックコンデンサのB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本実施形態に係る切断装置(積層セラミックコンデンサの製造装置)の模式図である。 上記切断装置が備える切断刃の側面図である。 上記切断刃の先端部の拡大図であって、(A)は平面図、(B)はC−C'線に沿った断面図である。 本実施形態の比較例に係る切断刃の先端部の拡大図であって、(A)は平面図、(B)はD−D'線に沿った断面図である。 上記比較例に係る切断刃を用いた積層チップの側面を模式的に示す図である。 本実施形態に係る切断刃を用いた積層チップの側面を模式的に示す図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。外部電極14,15は、相互に離間し、素体11を挟んでX軸方向に対向している。
素体11は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。
なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続するY軸方向両側面及びZ軸方向両主面に延出している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
外部電極14,15はそれぞれ、良導体により形成され、積層セラミックコンデンサ10の端子として機能する。外部電極14,15を形成する良導体としては、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属や合金を用いることができる。
外部電極14,15は、単層構造であっても複層構造であってもよい。
素体11は、積層チップ16と、サイドマージン部17と、を有する。
サイドマージン部17は、X−Z平面に沿って延びる平板状であり、積層チップ16のY軸方向両側面をそれぞれ覆っている。
積層チップ16は、容量形成部18と、カバー部19と、を有する。カバー部19は、X−Y平面に沿って延びる平板状であり、容量形成部18のZ軸方向両主面をそれぞれ覆っている。
サイドマージン部17及びカバー部19は、主に、容量形成部18を保護するとともに、容量形成部18の周囲の絶縁性を確保する機能を有する。
容量形成部18は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。内部電極12,13は、いずれもX−Y平面に沿って延びるシート状であり、Z軸方向に交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から離間している。これとは反対に、第2内部電極13は、第2外部電極15に接続され、第1外部電極14から離間している。
内部電極12,13はそれぞれ、良導体により形成され、積層セラミックコンデンサ10の内部電極として機能する。内部電極12,13を形成する良導体としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料が用いられる。
容量形成部18は、高誘電率の誘電体セラミックスによって形成されている。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。また、容量形成部18を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(PCZT)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などであってもよい。
サイドマージン部17及びカバー部19も、誘電体セラミックスによって形成されている。サイドマージン部17及びカバー部19を形成する材料は、絶縁性セラミックスであればよいが、容量形成部18と同様の材料を用いることより、製造効率が向上するとともに、素体11における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、積層セラミックコンデンサ10の構成は、特定の構成に限定されず、積層セラミックコンデンサ10に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部18における各内部電極12,13の枚数は、適宜決定可能である。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜9は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜9を適宜参照しながら説明する。
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。
図5はセラミックシート101,102,103の平面図である。図5(A)はセラミックシート101を示し、図5(B)はセラミックシート102を示し、図5(C)はセラミックシート103を示している。セラミックシート101,102,103は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
セラミックシート101,102,103は、複数の積層セラミックコンデンサ10を個片化するための大判のシートとして構成される。図5には、切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極112,113の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113は、切断線Lyによって仕切られたX軸方向に隣接する2つの領域にわたって配置され、Y軸方向に帯状に延びている。第1内部電極112と第2内部電極113とでは、切断線Lyによって仕切られた領域が1列ずつX軸方向にずらされている。つまり、第1内部電極112の中央を通る切断線Lyが第2内部電極113の間の領域を通り、第2内部電極113の中央を通る切断線Lyが第1内部電極112の間の領域を通っている。
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103をZ軸方向(一軸方向)に積層することにより積層シート104を作製する。
図6は、ステップS02で得られる積層シート104の斜視図である。図6では、説明の便宜上、セラミックシート101,102,103を分解して示している。しかし、実際の積層シート104では、セラミックシート101,102,103が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート104が得られる。後述するように、図6の積層シート104から複数の積層チップ116に個片化される。
積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向最上面及び最下面にそれぞれカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を切断線Lx,Lyに沿って切断することにより未焼成の積層チップ116を作製する。ステップS03では、積層シート104を押し切りにより切断する。
図7は、ステップS03のプロセスを示す積層シート104の断面図である。ステップS03では、切断刃20を備える切断装置200を用いる。切断刃20は、本実施形態において、押し切り刃として構成される。切断刃20及び切断装置200の詳細については後述する。
まず、図7(A)に示すように、Z軸方向下方に向けられた切断刃20を、積層シート104のZ軸方向上方に配置させる。積層シート104のZ軸方向下面は、テープT1に貼り付けられている。
次に、図7(B)に示すように、切断刃20がテープT1に到達するまで、切断刃20をZ軸方向下方に移動させて、積層シート104を切断する。このとき、テープT1には切断刃20を貫通させず、テープT1が切断されないようにする。
そして、図7(C)に示すように、切断刃20をZ軸方向上方に移動させて、積層シート104から切断刃20を引き抜く。
これにより、積層シート104が複数の積層チップ116に個片化される。このとき、テープT1は、切断されずに、各積層チップ116を接続している。これにより、以降のステップにおいて複数の積層チップ116を一括して扱うことが可能となり、製造効率が向上する。
ステップS03により形成される積層シート104の切断面は、積層チップ116のY軸方向側面P,Q及びX軸方向端面となる。このように、本工程により、内部電極112,113が露出する側面P,Qを有する積層チップ116が作製される。
(ステップS04:サイドマージン部形成1)
ステップS04では、ステップS03で得られた積層チップ116の側面Pに、未焼成のサイドマージン部117を形成する。
ステップS04では、サイドマージン部117を形成するためのサイドマージンシート117sが準備される。サイドマージンシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートとして構成される。サイドマージンシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
図8は、ステップS04のプロセスを示す積層チップ116の断面図である。ステップS04では、積層チップ116がテープT1からテープT2に貼り替えられ、側面QがテープT2によって保持されている。
まず、図8(A)に示すように、平板状の弾性体400の上に、サイドマージンシート117sが配置される。積層チップ116は、側面Pをサイドマージンシート117sに対向させて配置される。
そして、積層チップ116の側面Pをサイドマージンシート117sに押し当てる。これにより、積層チップ116の側面Pによってサイドマージンシート117sが打ち抜かれる。
その後に、積層チップ116をサイドマージンシート117sから引き上げると、図8(B)に示すように、サイドマージンシート117sから打ち抜かれ、側面Pに貼り付いたサイドマージン部117のみが、弾性体400から離れて積層チップ116側に残る。これにより、側面Pにサイドマージン部117が形成された積層チップ116が得られる。
なお、積層チップ116の側面Pにおけるサイドマージン部117は、上記の打ち抜き以外の方法によって形成されてもよい。
例えば、予め切断されたサイドマージンシート117sを積層チップ116の側面Pに貼り付けても構わない。
更に、サイドマージンシート117sを用いずに、セラミックペーストを積層チップ116の側面Pに塗布することにより、サイドマージン部117を形成してもよい。セラミックペーストの塗布方法としては、例えば、ディップ法などを用いることができる。
(ステップS05:サイドマージン部形成2)
ステップS05では、ステップS04で得られた積層チップ116の側面Qに、未焼成のサイドマージン部117を形成する。ステップS05における側面Qへのサイドマージン部117の形成は、ステップS04における側面Pへのサイドマージン部117の形成と同様に行うことができる。
以上により、図9に示す未焼成の素体111が得られる。
(ステップS06:焼成)
ステップS06では、ステップS05で得られた未焼成の素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS07:外部電極形成)
ステップS07では、ステップS06で得られた素体11に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
ステップS07では、まず、素体11の一方のX軸方向端面を覆うように未焼成の電極材料を塗布し、素体11の他方のX軸方向端面を覆うように未焼成の電極材料を塗布する。素体11に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体11に下地膜を形成する。そして、素体11に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、外部電極14,15が完成する。
なお、上記のステップS07における処理の一部を、ステップS06の前に行ってもよい。例えば、ステップS06の前に未焼成の素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS06において、未焼成の素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。
[切断工程(ステップS03)の詳細]
以下、本実施形態に係る切断工程についてより詳細に説明する。
図10は、本実施形態のステップS03で用いられる切断装置200を模式的に示す側面図である。切断装置200は、本実施形態において、積層セラミック電子部品の製造装置として機能する。
切断装置200は、切断刃20と、テーブル21と、駆動部22と、を備える。切断装置200は、本実施形態において、積層シート104を押し切ることが可能に構成される。
テーブル21は、積層シート104を載置する。テーブル21は、例えばZ軸方向に直交して形成された積層シート104を載置するための載置面211を有する。なお、図示はしないが、載置面211には、積層シート104に接着されたテープT1が載置されてもよい。
テーブル21は、例えば載置された積層シート104を固定するための構成をさらに有していてもよく、このような構成として、例えば真空吸着機構を有していてもよい。
また、テーブル21は、図示しないテーブル駆動機構を有していてもよい。当該テーブル駆動機構は、例えばモータを有し、載置面211をZ軸まわりに回転駆動させてもよいし、X軸方向及び/又はY軸方向に平行移動させてもよい。
切断刃20は、先端部がテーブル21とZ軸方向に対向して配置される。
駆動部22は、切断刃20を保持し、テーブル21に対して切断刃20をZ軸方向に駆動する。駆動部22は、例えば、切断刃20を保持する保持機構と、保持機構を駆動する駆動機構と、駆動機構を制御する制御部と、を有していてもよい。
保持機構は、駆動機構に接続され、例えば切断刃20を挟持することによって切断刃20を保持することができる。
駆動機構は、例えばモータを含み、切断刃20をZ軸方向に上下駆動させる。さらに、駆動機構は、切断刃20をX軸方向及び/又はY軸方向に平行移動させてもよい。この場合、駆動機構は、複数のモータを含んでいてもよい。
制御部は、例えばMPU(Micro-Processing Unit)やCPU(Central Processing Unit)等のプロセッサと、メモリとを含んでいる。制御部は、メモリに格納された駆動プログラムに基づいて、切断刃20の駆動を制御することができる。
また、駆動部22は、図のように1つの切断刃20を保持する構成に限定されず、複数の切断刃20を保持していてもよい。これらの切断刃20は、同一の駆動機構によって駆動されてもよいし、異なる駆動機構によって別々に駆動されてもよい。例えば駆動部22は、1秒間に切断動作を4,5回程度行うことができる。
なお、切断装置200は、上記の構成の他、動作の指示、データの入力等のための入力装置を有していてもよい。入力装置は、ボタン、キーボード、タッチパネル等によって構成されてもよい。また、切断装置200は、必要に応じてその他の構成を有していてもよい。
図11は、本実施形態に係る切断刃20を示す側面図である。図12は、切断刃20の先端部204の拡大図であって、(A)は図10のY軸方向から見た平面図、(B)はZ−Y平面で切断した断面図である。
切断刃20は、先端部204と、第1の面201と、第2の面202と、曲面203と、を有する。
先端部204は、切断刃20におけるZ軸方向先端部分であって、Z軸方向に凸な曲面で構成される。先端部204の曲率半径は、例えば250nm以上500nm以下である。先端部204の曲率半径を250nm以上とすることで、先端部204の強度を維持でき、先端部204の欠損を防止することができる。先端部204の曲率半径を500nm以下とすることで、先端部204の鋭利さを維持でき、後述する内部電極112,113の短絡不良を効果的に防止することができる。
先端部204は、鋭利な刃先の微小な領域を機械加工し、均一で滑らかな丸みを付与することにより形成される。このため、先端部204をZ軸方向と直交する平面方向(例えばY軸方向)から拡大して見ると、図12(A)に示すように、ほぼ直線状に構成される。
図11に示すように、第1の面201は、先端部204に連接する面であり、Z軸方向に対して第1の角度θ1で傾斜している。第1の角度θ1は、例えば5°〜20°であり、一例として10°とすることができる。第1の面201により、切断刃20の刃先は、丸みを帯びた先端部204からZ軸方向上方に向かうに従って徐々に幅が広がるように構成される。
第2の面202は、Z軸方向に第1の面201と並んで形成され、Z軸方向に対して第1の角度θ1よりも小さい第2の角度θ2で傾斜している。第2の角度θ2は、例えば0°〜15°であり、一例として4°とすることができる。
すなわち、切断刃20は、Z軸方向下方に向けて幅狭になる2段のテーパ状に形成されている。このように2段の傾斜を有する構成は、比較的緩い傾斜によって先端部の強度を確保しつつ第2の面の角度によって切断刃20全体の厚みを調整しやすいという観点、及び、引き抜きやすさの観点から、有利である。
曲面203は、第1の面201及び第2の面202を滑らかに接続する。曲面203は、具体的には、R寸法600μm〜1000μmの曲面とすることができる。
さらに切断刃20は、少なくとも第1の面201が鏡面仕上げされていてもよい。ここでいう鏡面仕上げとは、研磨処理であって、例えば表面粗さRaの値が0.3μm未満となるような処理をいう。「表面粗さRa」とは、算術平均粗さをいい、より詳しくは、JIS B 0031(1994)で規定されているものをいう。
また、切断刃20は、硬質な材料で構成される。具体的に、切断刃20は、5質量%以上10質量%以下のコバルトを含む炭化タングステン合金を基材としていてもよい。また、上記炭化タングステン合金は、コバルト以外にも他の成分を含んでいてもよい。切断刃20の好ましい特性としては、硬度(ロックウェル硬度)が90HRA以上、抗折力が3500〜4600MPa、破壊靭性値(JIS R1617:2010に準拠して測定される値)が4.5〜5.3MPa・m1/2である。これにより、切断刃20は、硬度、抗折強度及び破壊靭性がいずれも高く、非常に欠損しにくい構成となる。
[本実施形態の作用効果]
本実施形態の切断刃20は、先端部204が曲面で構成されるため、取り扱い時に付加される外力や切断時に受ける積層シート104からの抵抗の影響を緩和できる。このため、以下に説明するように、鋭利な先端部を有していた従来の切断刃と比較して、使用前及び使用中における切断刃20の先端部204の欠損を防止することができる。
図13(A)は、本実施形態の比較例に係る、切断刃30の鋭利な先端部304を示す拡大平面図であり、図13(B)は、(A)のD−D'線に沿った断面図である。
鋭利な先端部304は、強度が弱いため、取り扱い時や切断時のわずかな負荷によって欠損が生じやすい。これに加えて、鋭利な先端部304は、図13(B)に示すように、材料の粒子に起因する微小な凹凸を有していることがある。このため、切断時に先端部304が積層シート104から抵抗を受けた場合、粒子の境界部が基点となって凹凸部分が欠け、微小な欠損部Kが形成されやすい。欠損部Kは、Z軸方向に凹状に構成されるため、図13(B)に示すように、先端部304の幅が局所的に大きくなり、微視的には略錐台形状に構成される。
図14は、比較例に係る切断刃30を用いて切断工程を行った後の積層チップ116の側面P1,Q1を例示する図であり、(A)は平面図、(B)は(A)の拡大図である。
欠損部Kを有する切断刃30で積層シート104を押し切る場合、幅の大きい欠損部Kでは積層シート104に与える圧力が局所的に小さくなる。このため、内部電極112,113が瞬時に破断されずに切断方向に引き摺られ、切断面である側面P1,Q1に、図14(A)に示すような多数の引き摺り傷Hが形成され得る。
また、内部電極112,113がZ軸方向に展延し、図14(B)に示すように、内部電極112,113の端部がZ軸方向に展延された展延部Rが形成される。展延部Rが隣接する内部電極112,113に達した場合、これらの間でショートが発生する。
一方、図12に示す本実施形態の切断刃20では、先端部204が滑らかな曲面状に加工されていることにより、微小な凹凸に起因した微小な欠損を防止できる。
このため、図15(A)及び(B)に示すように、切断刃20を用いて切断された側面P,Qでは引き摺り傷がほとんど観察されず、内部電極112,113に展延部が形成されない。これにより、側面P,Qにおける内部電極12,13の短絡不良を防止できる。
さらに、切断刃20では、先端部204全体が曲面で構成されるため、外力によって受ける抵抗が分散され、使用前及び使用中における先端部204の欠損をより確実に防止できる。また、切断刃20では、押し切りの際に積層シート104に十分な圧力を加えることができ、鋭利な刃先のような良好な切れ味を維持することができる。特に、先端部204の曲率半径を250nm以上500nm以下とすることで、先端部204の切れ味をより良好に維持できるとともに、先端部204の欠損を効果的に防止することができる。
さらに、切断刃20は、硬質なコバルトを含む炭化タングステン合金を基材とすることで、先端部104の欠損がより生じにくい構成となる。これにより、側面P,Qにおける引き摺り傷をさらに抑制し、内部電極12,13の短絡不良をより確実に防止できる。
さらに、先端部204の欠損が生じにくいことで、切断刃20の交換頻度を低減させることができる。例えば、切断刃20は、1枚の積層シート104の切断処理毎に欠損の状態を検査し、短絡不良をもたらす状態となる前に交換される。実際に、本実施形態の切断刃20では、比較例に係る切断刃30と比較して、交換までの寿命が約1.8倍延びることが確認された。これにより、製造コストをより低下させることができるともに、廃棄物を減少させることができ、環境にも配慮した構成となる。
さらに、切断刃20は、第1の面201と第2の面202との間が滑らかな曲面203によって接続されるため、切断刃20がZ軸方向下方に移動する場合でも、切断面に食いこむような大きな力が作用することがない。これにより、切断面である側面P,Qに引き摺り傷が形成されることを防止できる。したがって、側面P,Qにおける内部電極112,113の短絡不良をより一層効果的に防止することができる。
さらに、本実施形態によれば、切断装置200の切断刃20に特徴を持たせることで切断面の傷の発生を防止できることから、切断面の平滑化等のための工程を増やすことなく、内部電極112,113間の短絡不良を防止することができる。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、図4に示す各ステップは、必要に応じて、順番を入れ替えてもよい。
一例として、ステップS03で個片化した未焼成の積層チップ116を焼成して積層チップ16とした後に、積層チップ16にサイドマージン部117を設けてもよい。この場合、焼成後の積層チップ16に対してステップS04〜S06を行うことができる。
また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。
10…積層セラミックコンデンサ
11…素体
12,13…内部電極
14,15…外部電極
16…積層チップ
17…サイドマージン部
18…容量形成部
19…カバー部
104…積層シート
111…未焼成の素体
112,113…未焼成の内部電極
116…未焼成の積層チップ
117…未焼成のサイドマージン部
200…切断装置
20…切断刃
204…先端部
21…テーブル
22…駆動部
P,Q…側面
T1,T2…テープ

Claims (5)

  1. 一軸方向に積層されたセラミックシートと、前記セラミックシートの間に配置された内部電極と、を有する積層シートを準備し、
    前記一軸方向に凸な曲面で構成された先端部を有する切断刃を用いて前記積層シートを切断することにより、前記内部電極が露出する側面を有する積層チップを作製し、
    前記積層チップの前記側面にサイドマージン部を設ける
    積層セラミック電子部品の製造方法。
  2. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記先端部の曲率半径は、250nm以上500nm以下である
    積層セラミック電子部品の製造方法。
  3. 請求項1又は2に記載の積層セラミック電子部品の製造方法であって、
    前記切断刃は、前記先端部に連接し前記一軸方向に対して第1の角度で傾斜する第1の面と、前記一軸方向に前記第1の面と並んで形成され前記一軸方向に対して前記第1の角度よりも小さい第2の角度で傾斜する第2の面と、前記第1の面及び前記第2の面を滑らかに接続する曲面と、をさらに有する
    積層セラミック電子部品の製造方法。
  4. 請求項1から3のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
    前記切断刃は、5質量%以上10質量%以下のコバルトを含む炭化タングステン合金を基材とする
    積層セラミック電子部品の製造方法。
  5. 一軸方向に積層されたセラミックシートと、前記セラミックシートの間に配置された内部電極と、を有する積層シートを載置するテーブルと、
    前記一軸方向に凸な曲面で構成された先端部を有する切断刃と、
    前記切断刃を保持し、前記テーブルに対して前記切断刃を前記一軸方向に駆動する駆動部と
    を具備する積層セラミック電子部品の製造装置。
JP2019115630A 2019-06-21 2019-06-21 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置 Pending JP2021002592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019115630A JP2021002592A (ja) 2019-06-21 2019-06-21 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019115630A JP2021002592A (ja) 2019-06-21 2019-06-21 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置

Publications (1)

Publication Number Publication Date
JP2021002592A true JP2021002592A (ja) 2021-01-07

Family

ID=73995122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115630A Pending JP2021002592A (ja) 2019-06-21 2019-06-21 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置

Country Status (1)

Country Link
JP (1) JP2021002592A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002086387A (ja) * 2000-07-11 2002-03-26 Allied Material Corp 薄型切断刃
JP2017042911A (ja) * 2012-09-28 2017-03-02 株式会社アライドマテリアル グリーンシート切断刃
JP2017157754A (ja) * 2016-03-03 2017-09-07 太陽誘電株式会社 積層セラミック電子部品の製造方法、積層セラミック電子部品の製造装置、セラミック素体及び積層セラミック電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002086387A (ja) * 2000-07-11 2002-03-26 Allied Material Corp 薄型切断刃
JP2017042911A (ja) * 2012-09-28 2017-03-02 株式会社アライドマテリアル グリーンシート切断刃
JP2017157754A (ja) * 2016-03-03 2017-09-07 太陽誘電株式会社 積層セラミック電子部品の製造方法、積層セラミック電子部品の製造装置、セラミック素体及び積層セラミック電子部品

Similar Documents

Publication Publication Date Title
JP6433931B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
US11348731B2 (en) Multi-layer ceramic electronic component and method of producing the same
US10622148B2 (en) Multi-layer ceramic capacitor
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP6449798B2 (ja) 積層セラミック電子部品及びその製造方法、並びにセラミック素体
US11145458B2 (en) Multi-layer ceramic electronic component
JP6490024B2 (ja) 積層セラミック電子部品の製造方法
US11177071B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP2019186394A (ja) 積層セラミックコンデンサ及びその製造方法
US20180294097A1 (en) Multi-Layer Ceramic Capacitor
TW201923798A (zh) 積層陶瓷電容器及積層陶瓷電容器之製造方法
JP6329978B2 (ja) 積層セラミック電子部品の製造方法
JP2019117817A (ja) 積層セラミック電子部品の製造方法
JP2021002592A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP2021064637A (ja) 積層セラミック電子部品の製造方法
JP2020064923A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP2021097246A (ja) 積層セラミックコンデンサ
JP7312809B2 (ja) 積層セラミック電子部品の製造方法
JP2020068278A (ja) 積層セラミック電子部品及びその製造方法
JP7322240B2 (ja) 積層セラミック電子部品及びその製造方法
JP7374746B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP2019149504A (ja) 積層セラミック電子部品の製造方法
JP7232010B2 (ja) 積層セラミック電子部品の製造方法
JP2024082424A (ja) 積層セラミック電子部品
JP2024096418A (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220526

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017