JP2020537219A - 抵抗素子を含む数理問題解法回路 - Google Patents
抵抗素子を含む数理問題解法回路 Download PDFInfo
- Publication number
- JP2020537219A JP2020537219A JP2020517172A JP2020517172A JP2020537219A JP 2020537219 A JP2020537219 A JP 2020537219A JP 2020517172 A JP2020517172 A JP 2020517172A JP 2020517172 A JP2020517172 A JP 2020517172A JP 2020537219 A JP2020537219 A JP 2020537219A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- circuit
- input
- terminal
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 126
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 230000015654 memory Effects 0.000 claims abstract description 39
- 238000004364 calculation method Methods 0.000 claims description 26
- 239000013598 vector Substances 0.000 claims description 26
- 238000012417 linear regression Methods 0.000 claims description 17
- 238000007477 logistic regression Methods 0.000 claims description 6
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 210000002569 neuron Anatomy 0.000 description 11
- 238000013528 artificial neural network Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000946 synaptic effect Effects 0.000 description 4
- 238000012549 training Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/32—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices
- G06G7/34—Arrangements for performing computing operations, e.g. operational amplifiers for solving of equations or inequations; for matrices of simultaneous equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
- G06F17/12—Simultaneous equations, e.g. systems of linear equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Algebra (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Operations Research (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Amplifiers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Complex Calculations (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
−行列形式で表現できる正方方程式系の解;
−実正方行列の反転;
−固有ベクトルの算出。
図2は、上述される回路100の第1の実施形態に触れており、例として、正方方程式系を解くための第1の回路200を示す。
Ax=b (1)
式中、Aは寸法N×Nを有する実係数の行列であり、xは長さがNである未知のベクトルであり、bは長さがNである実素子のベクトルである。
V1 G11+V2 G12+V3 G13=−I1
V1 G21+V2 G22+V3 G23=−I2 (2)
V1 G31+V2 G32+V3 G33=−I3
ΣjVjGij=−Ii (3)
にあるようなコンパクトなやり方で、及びまた、以下の行列方程式(4):
AV=−I (4)
による代数表記法によって、書き換え可能である。式中、既に(1)によって表現されるように、AはコンダクタンスGijの行列であり、Iは既知のベクトル−bであり、電圧Vのベクトルは線形系Ax=bを解く。
A1x=b (1a)
は、係数行列A1が寸法N=3を有する具体的な例において、正方方程式系300を解くための第2の回路の例を示す、図3における実施形態によって得られ得る。
A1=A+−A− (5)
Ii=Ii++Ii− (6)
ΣjVjGij+=−Ii+ (7)
は有効である。式中、Vjは電圧ベクトルV1、V2、V3を指示する。
−ΣjVjGij−=−Ii− (8)
は有効である。
ΣjVj(Gij+−Gij−=−Ii+−Ii−=−I (9)
が得られる。
(Gij+−Gij−)=(A+−A)=−A1 (10)
が得られる。
(A+−A−)x=A1x=−I=b (11)
さらに、問題解法回路100は、図2及び図3の実施形態においても、正方行列を反転させるために、換言すれば、行列Aの反転行列A−1を算出するために使用可能であることが分かる。
AA−1=U (12)
を満たす。ここで、Uは単位行列であり、この要素は、1に等しい対角線の要素以外は、全てゼロである。
AAi −1=Ui (13)
を解くことが必要とされることが分かる。ここで、
−Ai −1は反転行列A−1のi番目の列であり、
−Uiは単位行列Uのi番目の列である。
−交点行列MGは反転される行列Aの値に等しいコンダクタンスGijを有し、
−電流Iiは単位行列Uのi番目の列の値Uiになる。
上で論じられるように、回路100は、例えば、第1の固有ベクトル算出回路400を示す図4に示されるように、固有ベクトルを算出するために使用可能である。
Ax=λx (14)
によって表され得る。ここで、
−Aは既知の要素のN×N行列であり、
−xは未知である、行列Aの固有ベクトルであり、
−λは既知である、行列Aの(スカラー)固有値である。
I1=V1G11+V2G12+V3G13
I2=V1G21+V2G22+V3G23
I3=V1G31+V2G32+V3G33 (15)
によって表され得る。
Ii=ΣjVjGij (16)
または、行列表記法によって、以下のやり方:
I=GV (17)
で書き換え可能である。
V=I/GTIA (18)
GTIA=λG0 (19)
式中、λは固有値であり、G0は基準コンダクタンスである。
GV=G0λV (20)
を書き込むことが可能である。
A=G/G0、x=V (21)
を得ることが可能になる。
A=(G+−G−)/G0 (22)
Ii+=ΣjVjGij+ (23)
Ii−=−ΣjVjGij− (24)
Ii=Ii++Ii (25)
を得るために、キルヒホッフの法則に従って、各接続ノードN1A、N2A、及びN3Aにおいてそれぞれを合計する。
I=GV (26)、
ここで、
Gij=Gij+ − Gij− (27)
として代数表記法によって表現できる。
V=I/GTIA (28)
ここで、図4の上述される回路に関して、GTIAは帰還抵抗のコンダクタンスである。
GTIA=λG0 (29)
A=G/G0、x=V (30)
が得られる。
上述した回路全てのコンダクタンス値Gijは、抵抗メモリ(換言すれば、メモリスタ)を使用することによってだけでなく、必要とされるコンダクタンスGijのそれぞれの値に対して、例えば、電界効果トランジスタ、フローティングゲートトランジスタ、フラッシュメモリ、電荷トラップメモリなどの3つ以上の端子を有する抵抗素子(好ましくは、再構成可能なもの)を使用することによって、得られ得ることが分かる。例えば、電荷トラップメモリとして、metal−oxide−nitride−oxide−semiconductor(MONOS)構造を有するデバイスが使用可能である。
(x1、x2、…、xn) (31)
を有し、出力座標はyである。
yi=w0+w1x1 i+w2x2 i+…+wnxn i+εi (32)
ここで、iは1からmまでの整数全てを包含する。
y=X・w+ε (33)
が得られる。式中、Wは(判断される)係数の行列であり、εは近似誤差である。
XT×w=XTy (35)
になる。
w=(XTX)−1XTy (36)
によって示され、式中、(XTX)−1XTは行列Xの疑似逆である。
V=−(X・w−G0y)/G0 (37)
式中、Xはコンダクタンスの行列Xijであり、G0は前に定められたものである。
XT・V=−XT・(X・w−G0y)/G0=0 (38)
XTX・w−XTy=0 (39)
の形式を取る。これは数式(36)と同等である。
X=sigmoid(I*W(1)) (40)
として得られる。ここで、シグモイド関数は、一般的なニューロンに関連している可能な非線形関数である。行列は寸法M*N2を有することが分かる。図9におけるベクトルyiは、それとは逆に、(iが1からN3まで変化するとして)i番目の分類ニューロンを指す、ラベルの行列(「真」というラベルが+1、「偽」というラベルが−1)として得られる。i番目のニューロンを指すシナプス荷重は従って、線形回帰:
Wi (2)=(XTX)−1XTy (41)
によって得られる。
Claims (15)
- 数理問題解法回路(100;1000)であって、
複数の行導体(Li)、複数の列導体(Cj;Couj)、及びそれぞれが行導体と列導体との間で接続される複数の抵抗素子(Gij;Xij)を含む、交点行列(MG;MGou)と、
複数の演算増幅器(OAi;OAouj)であって、それぞれは、対応する行導体(Li)に接続される第1の入力端子(IN1i;「+」)、アース端子(GR)及び出力端子(OUi;OUPj)に接続される第2の入力端子(IN2i;「−」)を有し、前記複数の演算増幅器(OAi;OAouj)のうちの少なくとも1つは閉ループ構成であり、対応する列導体(Cj;Couj)に接続される対応する出力端子(OUi;OUPj)を備え、対応する前記第1の入力端子(IN1i;「+」)を仮想接地に向けるようにする、複数の演算増幅器(OAi;OAouj)と、を備え、
複数の抵抗素子は、対応するコンダクタンス値(Gij;Xij)によって、数理問題の第1の複数の既知の値を表し、
前記数理問題の少なくとも1つの第2の既知の値を表す少なくとも1つの構成可能な電気量(Ii;λG0;Go)は前記回路と関連付けられ、
複数の演算増幅器(OAi;OAouj)は、前記数理問題の複数の解の値を代表する複数の出力電圧(Vi;wi)を定める、数理問題解法回路(100;1000)。 - 前記複数の抵抗素子は、抵抗メモリ、三端子抵抗素子(Dij、TRij)、抵抗メモリ(MRij)及び三端子抵抗素子(TRij)の組合せのグループに属する少なくとも1つのデバイスである、請求項1に記載の回路(100)。
- 前記少なくとも1つの第2の既知の値は第2の複数の既知の値を含み、前記回路は、それぞれが、前記複数の行導体の行導体(Li)に接続され、かつ前記第2の複数の既知の値の既知の値に対応する電流を発生させるように構成される複数の電流発生器(Ii)をさらに備える、請求項1に記載の回路(100、200)。
- それぞれの演算増幅器(OAi)の前記第1の入力端子(IN1i)は反転端子であり、それぞれの演算増幅器(OAi)の前記第2の入力端子(IN2i)は非反転端子である、請求項1〜3のうちいずれか一項に記載の回路。
- 行列形式で表現できる正方方程式系、実正方行列の反転、固有ベクトルの算出、微分方程式の解のグループに属する数理問題を解くように構成される、請求項1に記載の回路。
- 前記交点行列(MG+)の前記複数の抵抗素子は、対応する前記コンダクタンス値(Gij+)によって、前記第1の複数の既知の値を表すように構成され、このような前記第1の複数の既知の値は正の値である、請求項1〜5のうちいずれか一項に記載の回路(200;300、500)。
- さらなる複数の行導体(Li−)、それぞれが、前記さらなる複数の行導体の行導体(Li−)と前記複数の列導体(Cj)の対応する列導体との間で接続されるさらなる複数の抵抗素子(Gij−)を含む、さらなる交点行列(MG−)であって、前記対応するコンダクタンス値(Gij−)によって、前記数理問題に関する第2の複数の既知の負の値の絶対値を表すように構成される、さらなる交点行列(MG−)と、
それぞれが、対応する列導体(Ci)上に配設され、かつ前記交点行列と前記さらなる交点行列との間に介在している複数の電圧インバータ(Inv1、Inv2、Inv3)と、をさらに含み、
前記さらなる複数の行導体(Li−)のそれぞれの行導体は、前記仮想接地を想定するために対応する演算増幅器(OAi)の前記第1の入力端子(IN1i)に接続される、請求項6に記載の回路(300、500)。 - 前記演算増幅器(OAi)はトランスインピーダンス構成を有し、それぞれは、前記対応する出力端子(OUi)と前記第1の入力端子(INi)との間に配設される帰還抵抗(λG0)を含み、前記帰還抵抗は前記少なくとも1つの第2の既知の値に関連しているコンダクタンス値を有する、請求項1に記載の回路(400、500)。
- 前記回路は、以下の行列形式:
Ax=b
によって表現できる正方方程式系を解くように構成され、
式中、
Aは既知の要素の行列であり、前記交点行列(MG)の前記コンダクタンス値は前記行列Aの前記既知の要素に関連しており、
bは既知の要素のベクトルであり、前記複数の電流発生器(Ii)は、それぞれの電流発生器が前記ベクトルbの既知の要素に対応する電流を発生させるように構成され、
xは未知の要素のベクトルであり、前記複数の出力電圧(Vi)は前記未知の要素を表す、請求項3または5に記載の回路。 - 前記回路は、方程式系:
AA−1=U
に従って、反転させる正方行列Aの反転行列A−1を判断するように構成され、
前記反転させる行列Aは既知の要素を含有し、前記交点行列(MG)の前記コンダクタンス値は前記既知の要素に関連しており、
Uは単位行列であり、前記複数の電流発生器(Ii)は前記単位行列Uのベクトルの値に対応する値の電流を発生させるように構成され、
前記反転行列A−1は未知の要素の複数のベクトルを含み、前記複数の出力電圧(Vi)は前記反転行列A−1の未知の要素の前記ベクトルのうちの1つを表す、請求項5に記載の回路。 - 前記回路は、関係:
Ax=λx
によって表現できる正方行列の固有ベクトル及び固有値問題を解くように構成され、
Aは、各既知の要素を含有する正方行列であり、前記交点行列(MG)の前記コンダクタンス値は前記正方行列Aの前記既知の要素に関連しており、
λは、前記トランスインピーダンス抵抗(λG0)の前記コンダクタンス値に関連している既知の固有値であり、
xは、未知の固有ベクトルであり、複数の出力電圧(Vi)は前記未知の固有ベクトルを表す、請求項5または8に記載の回路。 - 前記回路は定電流またはパルス電流によって供給されるように構成される、請求項1〜11のうちいずれか一項に記載の回路。
- 前記回路は前記複数の出力電圧(Vi)を測定するための少なくとも1つのデバイスを含む、請求項1〜12のうちいずれか一項に記載の回路。
- 入力計算回路(600)及び出力計算回路(700)を備え、前記入力計算回路(600)は、
複数の入力行導体(Li)、複数の入力列導体(Cj)、及びそれぞれが入力行導体と入力列導体との間で接続される複数の入力抵抗素子(Xij)を含む、入力交点行列(MG)と、
それぞれがトランスインピーダンス構成である複数の入力演算増幅器(OAi)であって、それぞれは、対応する行導体(Li)に接続される対応する第1の入力端子(IN1i)、アース端子(GR)及び対応する出力端子(OUi;OUPj)に接続される対応する第2の入力端子(IN2i)を有し、前記複数の入力演算増幅器(OAi)は、前記対応する第1の入力端子(IN1i)を仮想接地に向けるようにする、複数の入力演算増幅器(OAi)と、を備え、
前記出力計算回路(700)は、
前記交点行列(MGou)の前記行導体に接続される対応する出力端子(OUi)を有する、前記交点行列(MGou)及び前記複数の演算増幅器(OAouj)と、
前記交点行列(MGou)の対応する列導体(Couj)に接続される前記第1の入力端子(「+」)及び前記入力交点行列(MG)の対応する入力列導体(Cj)に接続される第1の出力端子(OUPj)を有する前記演算増幅器(OAouj)と、を備える、請求項1に記載の回路(1000)。 - 前記回路は、以下のモード:線形回帰アクセラレータ、ロジスティック回帰アクセラレータのうちの1つに従って動作するように構成される、請求項1または14に記載の回路(1000)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102017000108281 | 2017-09-27 | ||
IT102017000108281A IT201700108281A1 (it) | 2017-09-27 | 2017-09-27 | "circuito di risoluzione di problemi matematici comprendente elementi resistivi." |
PCT/IB2018/057487 WO2019064215A1 (en) | 2017-09-27 | 2018-09-27 | MATHEMATICAL PROBLEM SOLVING CIRCUIT COMPRISING RESISTIVE ELEMENTS |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020537219A true JP2020537219A (ja) | 2020-12-17 |
JP7345859B2 JP7345859B2 (ja) | 2023-09-19 |
Family
ID=61187624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020517172A Active JP7345859B2 (ja) | 2017-09-27 | 2018-09-27 | 抵抗素子を含む数理問題解法回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11314843B2 (ja) |
EP (1) | EP3688622B1 (ja) |
JP (1) | JP7345859B2 (ja) |
KR (1) | KR20200062278A (ja) |
CN (1) | CN111133431B (ja) |
IT (1) | IT201700108281A1 (ja) |
WO (1) | WO2019064215A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11366876B2 (en) * | 2020-06-24 | 2022-06-21 | International Business Machines Corporation | Eigenvalue decomposition with stochastic optimization |
KR20230012882A (ko) | 2021-07-16 | 2023-01-26 | 삼성전자주식회사 | 자기 저항체를 포함하는 프로세싱 장치 |
CN115628761B (zh) * | 2022-09-30 | 2023-10-13 | 华南理工大学 | 一种低功耗抗扰动的电阻式传感器及可穿戴设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016068953A1 (en) * | 2014-10-30 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Double bias memristive dot product engine for vector processing |
US20170040054A1 (en) * | 2015-08-05 | 2017-02-09 | University Of Rochester | Resistive memory accelerator |
WO2017052598A1 (en) * | 2015-09-25 | 2017-03-30 | Hewlett Packard Enterprise Development Lp | Crossbar arrays for calculating matrix multiplication |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2244230A1 (en) * | 1973-09-13 | 1975-04-11 | Labo Electronique Physique | Resistance coupled matrix circuits - operational amplifier sampling circuits suppress parasitic currents |
JP2005032227A (ja) * | 2003-05-22 | 2005-02-03 | Kinoshita Harumi | 電気信号線路の波形計算法、電気信号線路疑似回路、電気信号線路の測定方法、電気信号線の製造方法、マトリクス型電子デバイス装置の波形解析方法、マトリクス型電子デバイス装置の駆動方法、マトリクス型表示装置の駆動方法、マトリクス型表示装置、マトリクス型デバイスの測定方法、マトリクス型表示装置の測定方法 |
CN102789811B (zh) * | 2012-06-15 | 2015-02-18 | 中国人民解放军国防科学技术大学 | 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法 |
WO2014121138A2 (en) * | 2013-01-31 | 2014-08-07 | The Regents Of The University Of California | Method and apparatus for solving an optimization problem using an analog circuit |
JP6333477B2 (ja) * | 2014-10-23 | 2018-05-30 | ヒューレット パッカード エンタープライズ デベロップメント エル ピーHewlett Packard Enterprise Development LP | ドット積を求めるためのメムリスティブクロスバーアレイ |
WO2017026989A1 (en) * | 2015-08-07 | 2017-02-16 | Hewlett Packard Enterprise Development Lp | Crossbar arrays for calculating matrix multiplication |
EP3389051B1 (en) * | 2016-01-18 | 2020-09-09 | Huawei Technologies Co., Ltd. | Memory device and data-processing method based on multi-layer rram crossbar array |
WO2017131711A1 (en) * | 2016-01-28 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Memristor crossbar array for performing a fourier transformation |
CN107636640B (zh) * | 2016-01-30 | 2021-11-23 | 慧与发展有限责任合伙企业 | 点积引擎、忆阻器点积引擎以及用于计算点积的方法 |
US10529418B2 (en) * | 2016-02-19 | 2020-01-07 | Hewlett Packard Enterprise Development Lp | Linear transformation accelerators |
US9910827B2 (en) * | 2016-07-01 | 2018-03-06 | Hewlett Packard Enterprise Development Lp | Vector-matrix multiplications involving negative values |
US10878317B2 (en) * | 2017-09-11 | 2020-12-29 | Samsung Electronics Co., Ltd. | Method and system for performing analog complex vector-matrix multiplication |
-
2017
- 2017-09-27 IT IT102017000108281A patent/IT201700108281A1/it unknown
-
2018
- 2018-09-27 JP JP2020517172A patent/JP7345859B2/ja active Active
- 2018-09-27 WO PCT/IB2018/057487 patent/WO2019064215A1/en unknown
- 2018-09-27 KR KR1020207012273A patent/KR20200062278A/ko not_active Application Discontinuation
- 2018-09-27 CN CN201880062718.XA patent/CN111133431B/zh active Active
- 2018-09-27 US US16/650,883 patent/US11314843B2/en active Active
- 2018-09-27 EP EP18792481.6A patent/EP3688622B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016068953A1 (en) * | 2014-10-30 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Double bias memristive dot product engine for vector processing |
US20170040054A1 (en) * | 2015-08-05 | 2017-02-09 | University Of Rochester | Resistive memory accelerator |
WO2017052598A1 (en) * | 2015-09-25 | 2017-03-30 | Hewlett Packard Enterprise Development Lp | Crossbar arrays for calculating matrix multiplication |
Non-Patent Citations (1)
Title |
---|
村野 靖, 『オペアンプ回路の「しくみ」と「基本」』, vol. 第1版, JPN6022032375, 10 December 2012 (2012-12-10), pages 117, ISSN: 0005052031 * |
Also Published As
Publication number | Publication date |
---|---|
CN111133431B (zh) | 2023-12-12 |
EP3688622A1 (en) | 2020-08-05 |
WO2019064215A1 (en) | 2019-04-04 |
EP3688622B1 (en) | 2022-08-10 |
IT201700108281A1 (it) | 2019-03-27 |
JP7345859B2 (ja) | 2023-09-19 |
KR20200062278A (ko) | 2020-06-03 |
US11314843B2 (en) | 2022-04-26 |
US20200233922A1 (en) | 2020-07-23 |
CN111133431A (zh) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sun et al. | Solving matrix equations in one step with cross-point resistive arrays | |
Wu et al. | Device and circuit optimization of RRAM for neuromorphic computing | |
Wijesinghe et al. | An all-memristor deep spiking neural computing system: A step toward realizing the low-power stochastic brain | |
US11087204B2 (en) | Resistive processing unit with multiple weight readers | |
JP7345859B2 (ja) | 抵抗素子を含む数理問題解法回路 | |
Silva et al. | Perceptrons from memristors | |
Barrios et al. | Analog simulator of integro-differential equations with classical memristors | |
Zoppo et al. | Equilibrium propagation for memristor-based recurrent neural networks | |
KR20200000686A (ko) | 웨이트 행렬 입력 회로 및 웨이트 행렬 회로 | |
Jaiswal et al. | On robustness of spin-orbit-torque based stochastic sigmoid neurons for spiking neural networks | |
Lawrence et al. | Matrix multiplication by neuromorphic computing | |
Onen et al. | Design and characterization of superconducting nanowire-based processors for acceleration of deep neural network training | |
Tarkov | Crossbar-based hamming associative memory with binary memristors | |
Bennett et al. | Multiscaled simulation methodology for neuro-inspired circuits demonstrated with an organic memristor | |
Cao et al. | Parasitic-aware modelling for neural networks implemented with memristor crossbar array | |
Morozov et al. | Issues of implementing neural network algorithms on memristor crossbars | |
Chen et al. | Spintronic memristor synapse and its RWC learning algorithm | |
Kotov et al. | Data representation in all-resistor systems | |
Kotov et al. | Generation of the conductivity matrix | |
Ntinas et al. | Neuromorphic circuits on segmented crossbar architectures with enhanced properties | |
Tarkov | Hopfield associative memory with quantized weights | |
Zhu et al. | Solution to alleviate the impact of line resistance on the crossbar array | |
Nikishov et al. | Automated generation of spice models of memristor-based neural networks from python models | |
Pyo et al. | Classification Performances due to Asymmetric Nonlinear Weight Updates in Analog Artificial Synapse-Based Hardware Neural Networks | |
Lee et al. | Power and Area-Efficient XNOR-AND Hybrid Binary Neural Networks Using TFT-Type Synaptic Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7345859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |