JP2020530225A - 符号化方法及び符号化装置 - Google Patents
符号化方法及び符号化装置 Download PDFInfo
- Publication number
- JP2020530225A JP2020530225A JP2020504222A JP2020504222A JP2020530225A JP 2020530225 A JP2020530225 A JP 2020530225A JP 2020504222 A JP2020504222 A JP 2020504222A JP 2020504222 A JP2020504222 A JP 2020504222A JP 2020530225 A JP2020530225 A JP 2020530225A
- Authority
- JP
- Japan
- Prior art keywords
- interleaved
- bit string
- column
- max
- longest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 113
- 238000004590 computer program Methods 0.000 claims description 42
- 125000004122 cyclic group Chemical group 0.000 claims description 15
- 239000000284 extract Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 55
- 238000004891 communication Methods 0.000 description 19
- 238000013461 design Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 10
- 241000169170 Boreogadus saida Species 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 6
- 230000007774 longterm Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Tires In General (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
[テーブル1]
[テーブル2]
(項目1)
符号化方法であって、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得する段階であって、上記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、段階と、
上記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得する段階であって、上記インタリーブ演算に用いられる第1インタリーブ列が、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、上記第1インタリーブ列の長さが[A+L]と等しいか、又は上記インタリーブ演算に用いられる第2インタリーブ列が上記最長インタリーブ列であり、上記第2インタリーブ列の長さが[K max +L]と等しく、K max は上記最長インタリーブ列に対応する最大情報ビット数である、段階と、
上記第2ビット列に対してPolar符号化を行う段階と
を備える方法。
(項目2)
上記予め設定されたルールとは、
[K max −A]より大きい又はそれと等しいインデックスを上記最長インタリーブ列から全て抽出して、抽出された全ての上記インデックスのそれぞれから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記第1ビット列に対してインタリーブ演算を行う上記段階は、
上記第1ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得する段階を有する、項目1に記載の方法。
(項目3)
上記予め設定されたルールとは、
Aより小さいインデックス又はK max より大きい若しくはそれと等しいインデックスを上記最長インタリーブ列から全て抽出して、抽出された上記インデックスのうちK max より大きい又はそれと等しいインデックスから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記第1ビット列に対してインタリーブ演算を行う上記段階は、
上記第1ビット列内の上記A個の情報ビットを情報ビットインデックスの降順で配列することで第3ビット列を取得する段階と、
上記第3ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得する段階と
を有する、項目1に記載の方法。
(項目4)
上記インタリーブ演算に用いられる上記第2インタリーブ列が上記最長インタリーブ列である場合、上記第1ビット列に対してインタリーブ演算を行う上記段階は、
上記第1ビット列を[K max +L]個のビットを含む第4ビット列に拡張する段階であって、上記第4ビット列の最初の[K max −A]個のビットの値がNULLに設定され、残りのビットが上記第1ビット列内の[K max −A+1]番目のビット以降のビットに連続的に対応する、段階と、
上記第4ビット列に対して上記最長インタリーブ列を用いて上記インタリーブ演算を行い、第5ビット列を取得する段階と、
上記第5ビット列から値がNULLである上記ビットを削除することで、上記第2ビット列を取得する段階と
を有する、項目1に記載の方法。
(項目5)
上記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、項目1、2、及び4のいずれか一項に記載の方法。
(項目6)
上記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、項目1又は3に記載の方法。
(項目7)
符号化装置であって、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得するように構成された第1符号化モジュールであって、上記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、第1符号化モジュールと、
上記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得するように構成されたインタリーブモジュールであって、上記インタリーブ演算に用いられる第1インタリーブ列が、システムによってサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、上記第1インタリーブ列の長さが[A+L]と等しいか、又は上記インタリーブ演算に用いられる第2インタリーブ列が上記最長インタリーブ列であり、上記第2インタリーブ列の長さが[K max +L]と等しく、K max は上記最長インタリーブ列に対応する最大情報ビット数である、インタリーブモジュールと、
上記第2ビット列に対してPolar符号化を行うように構成された第2符号化モジュールと
を備える装置。
(項目8)
上記予め設定されたルールとは、
[K max −A]より大きい又はそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された全ての上記インデックスのそれぞれから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記インタリーブモジュールは、
上記第1ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得するように構成される、項目7に記載の装置。
(項目9)
上記予め設定されたルールとは、
Aより小さいインデックス又はK max より大きい若しくはそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された上記インデックスのうちK max より大きい又はそれと等しいインデックスから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記インタリーブモジュールは、
上記第1ビット列内の上記A個の情報ビットを情報ビットインデックスの降順で配列して、第3ビット列を取得し、
上記第3ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得する
ように構成される、項目7に記載の装置。
(項目10)
上記インタリーブ演算に用いられる上記第2インタリーブ列が上記最長インタリーブ列である場合、上記インタリーブモジュールは、
上記第1ビット列を[K max +L]個のビットを含む第4ビット列に拡張することであって、上記第4ビット列の最初の[K max −A]個のビットの値がNULLに設定され、残りのビットが上記第1ビット列内の[K max −A+1]番目のビット以降のビットに連続的に対応する、拡張することと、
上記第4ビット列に対して上記最長インタリーブ列を用いて上記インタリーブ演算を行い、第5ビット列を取得することと、
上記第5ビット列から値がNULLである上記ビットを削除することで、上記第2ビット列を取得することと
を行うように構成される、項目7に記載の装置。
(項目11)
上記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、項目7、8、及び10のいずれか一項に記載の装置。
(項目12)
上記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、項目7又は9に記載の装置。
(項目13)
メモリとプロセッサとを備えた符号化装置であって、
上記メモリはプログラム命令を格納するように構成され、
上記プロセッサは、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得することであって、上記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、取得することと、
上記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得することであって、上記インタリーブ演算に用いられる第1インタリーブ列が、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、上記第1インタリーブ列の長さが[A+L]と等しいか、又は上記インタリーブ演算に用いられる第2インタリーブ列が上記最長インタリーブ列であり、上記第2インタリーブ列の長さが[K max +L]と等しく、K max は上記最長インタリーブ列に対応する最大情報ビット数である、取得することと、
上記第2ビット列に対してPolar符号化を行うことと
を行うように構成される、装置。
(項目14)
上記予め設定されたルールとは、
[K max −A]より大きい又はそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された全ての上記インデックスのそれぞれから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記プロセッサは、
上記第1ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得するように構成される、項目13に記載の装置。
(項目15)
上記予め設定されたルールとは、
Aより小さいインデックス又はK max より大きい若しくはそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された上記インデックスのうちK max より大きい又はそれと等しいインデックスから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものであり、
上記プロセッサは、
上記第1ビット列内の上記A個の情報ビットを情報ビットインデックスの降順で配列して、第3ビット列を取得し、
上記第3ビット列に対して上記第1インタリーブ列を用いて上記インタリーブ演算を行い、上記第2ビット列を取得する
ように構成される、項目13に記載の装置。
(項目16)
上記インタリーブ演算に用いられる上記第2インタリーブ列が上記最長インタリーブ列である場合、上記プロセッサは、
上記第1ビット列を[K max +L]個のビットを含む第4ビット列に拡張することであって、上記第4ビット列の最初の[K max −A]個のビットの値がNULLに設定され、残りのビットが上記第1ビット列内の[K max −A+1]番目のビット以降のビットに連続的に対応する、拡張することと、
上記第4ビット列に対して上記最長インタリーブ列を用いて上記インタリーブ演算を行い、第5ビット列を取得することと、
上記第5ビット列から値がNULLである上記ビットを削除することで、上記第2ビット列を取得することと
を行うように構成される、項目13に記載の装置。
(項目17)
上記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、項目13、14、及び16のいずれか一項に記載の装置。
(項目18)
上記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、項目13又は15に記載の装置。
(項目19)
可読記憶媒体とコンピュータプログラムとを備えた可読記憶媒体であって、項目1から6のいずれか一項に記載の符号化方法は、上記コンピュータプログラムが符号化装置によって実行されるときに実施される、可読記憶媒体。
(項目20)
プログラム製品であって、上記プログラム製品はコンピュータプログラムを含み、上記コンピュータプログラムは可読記憶媒体に格納され、符号化装置の少なくとも1つのプロセッサが上記コンピュータプログラムを上記可読記憶媒体から読み出し、上記コンピュータプログラムを実行すると、上記符号化装置は項目1から6のいずれか一項に記載の符号化方法を実施する、プログラム製品。
(項目21)
復号方法であって、
受信側が、復号対象情報ビットを受信し、上記復号対象情報ビットを復号してデインタリーブし、復号された情報ビットを取得する段階であって、第1インタリーブ列又は第2インタリーブ列が上記デインタリーブに用いられ、上記第1インタリーブ列は、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、上記第1インタリーブ列の長さが[A+L]と等しいか、又は、上記インタリーブ演算に用いられる上記第2インタリーブ列は上記最長インタリーブ列であり、上記第2インタリーブ列の長さが[K max +L]と等しく、Aは情報ビット数であり、LはCRCビット数であり、K max は上記最長インタリーブ列に対応する最大情報ビット数である、段階を備える方法。
(項目22)
上記予め設定されたルールとは、
[K max −A]より大きい又はそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された全ての上記インデックスのそれぞれから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものである、項目21に記載の方法。
(項目23)
上記予め設定されたルールとは、
Aより小さいインデックス又はK max より大きい若しくはそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された上記インデックスのうちK max より大きい又はそれと等しいインデックスから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものである、項目21に記載の方法。
(項目24)
上記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、項目21又は22に記載の方法。
(項目25)
上記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、項目21又は23に記載の方法。
(項目26)
メモリとプロセッサとを備えた復号装置であって、
上記メモリはプログラム命令を格納するように構成され、
上記プロセッサは、
復号対象情報ビットを受信し、上記復号対象情報ビットを復号してデインタリーブし、復号された情報ビットを取得することであって、第1インタリーブ列又は第2インタリーブ列が上記デインタリーブに用いられ、上記第1インタリーブ列は、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、上記第1インタリーブ列の長さが[A+L]と等しいか、又は上記インタリーブ演算に用いられる上記第2インタリーブ列は上記最長インタリーブ列であり、上記第2インタリーブ列の長さが[K max +L]と等しく、Aは情報ビット数であり、LはCRCビット数であり、K max は上記最長インタリーブ列に対応する最大情報ビット数である、取得することを行うように構成される、装置。
(項目27)
上記予め設定されたルールとは、
[K max −A]より大きい又はそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された全ての上記インデックスのそれぞれから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものである、項目26に記載の装置。
(項目28)
上記予め設定されたルールとは、
Aより小さいインデックス又はK max より大きい若しくはそれと等しいインデックスを上記最長インタリーブ列から全て抽出し、抽出された上記インデックスのうちK max より大きい又はそれと等しいインデックスから[K max −A]を減算することで、上記第1インタリーブ列が構成されるというものである、項目26に記載の装置。
(項目29)
上記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、項目26又は27に記載の装置。
(項目30)
上記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、項目26又は28に記載の装置。
(項目31)
可読記憶媒体とコンピュータプログラムとを備えた可読記憶媒体であって、項目21から25のいずれか一項に記載の復号方法は、上記コンピュータプログラムが復号装置によって実行されるときに実施される、可読記憶媒体。
(項目32)
プログラム製品であって、上記プログラム製品はコンピュータプログラムを含み、上記コンピュータプログラムは可読記憶媒体に格納され、復号装置の少なくとも1つのプロセッサが上記コンピュータプログラムを上記可読記憶媒体から読み出し、上記コンピュータプログラムを実行して、項目21から25のいずれか一項に記載の復号方法を実施する、プログラム製品。
Claims (32)
- 符号化方法であって、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得する段階であって、前記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、段階と、
前記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得する段階であって、前記インタリーブ演算に用いられる第1インタリーブ列が、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、前記第1インタリーブ列の長さが[A+L]と等しいか、又は前記インタリーブ演算に用いられる第2インタリーブ列が前記最長インタリーブ列であり、前記第2インタリーブ列の長さが[Kmax+L]と等しく、Kmaxは前記最長インタリーブ列に対応する最大情報ビット数である、段階と、
前記第2ビット列に対してPolar符号化を行う段階と
を備える方法。 - 前記予め設定されたルールとは、
[Kmax−A]より大きい又はそれと等しいインデックスを前記最長インタリーブ列から全て抽出して、抽出された全ての前記インデックスのそれぞれから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記第1ビット列に対してインタリーブ演算を行う前記段階は、
前記第1ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得する段階を有する、請求項1に記載の方法。 - 前記予め設定されたルールとは、
Aより小さいインデックス又はKmaxより大きい若しくはそれと等しいインデックスを前記最長インタリーブ列から全て抽出して、抽出された前記インデックスのうちKmaxより大きい又はそれと等しいインデックスから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記第1ビット列に対してインタリーブ演算を行う前記段階は、
前記第1ビット列内の前記A個の情報ビットを情報ビットインデックスの降順で配列することで第3ビット列を取得する段階と、
前記第3ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得する段階と
を有する、請求項1に記載の方法。 - 前記インタリーブ演算に用いられる前記第2インタリーブ列が前記最長インタリーブ列である場合、前記第1ビット列に対してインタリーブ演算を行う前記段階は、
前記第1ビット列を[Kmax+L]個のビットを含む第4ビット列に拡張する段階であって、前記第4ビット列の最初の[Kmax−A]個のビットの値がNULLに設定され、残りのビットが前記第1ビット列内の[Kmax−A+1]番目のビット以降のビットに連続的に対応する、段階と、
前記第4ビット列に対して前記最長インタリーブ列を用いて前記インタリーブ演算を行い、第5ビット列を取得する段階と、
前記第5ビット列から値がNULLである前記ビットを削除することで、前記第2ビット列を取得する段階と
を有する、請求項1に記載の方法。 - 前記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、請求項1、2、及び4のいずれか一項に記載の方法。
- 前記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、請求項1又は3に記載の方法。
- 符号化装置であって、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得するように構成された第1符号化モジュールであって、前記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、第1符号化モジュールと、
前記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得するように構成されたインタリーブモジュールであって、前記インタリーブ演算に用いられる第1インタリーブ列が、システムによってサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、前記第1インタリーブ列の長さが[A+L]と等しいか、又は前記インタリーブ演算に用いられる第2インタリーブ列が前記最長インタリーブ列であり、前記第2インタリーブ列の長さが[Kmax+L]と等しく、Kmaxは前記最長インタリーブ列に対応する最大情報ビット数である、インタリーブモジュールと、
前記第2ビット列に対してPolar符号化を行うように構成された第2符号化モジュールと
を備える装置。 - 前記予め設定されたルールとは、
[Kmax−A]より大きい又はそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された全ての前記インデックスのそれぞれから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記インタリーブモジュールは、
前記第1ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得するように構成される、請求項7に記載の装置。 - 前記予め設定されたルールとは、
Aより小さいインデックス又はKmaxより大きい若しくはそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された前記インデックスのうちKmaxより大きい又はそれと等しいインデックスから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記インタリーブモジュールは、
前記第1ビット列内の前記A個の情報ビットを情報ビットインデックスの降順で配列して、第3ビット列を取得し、
前記第3ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得する
ように構成される、請求項7に記載の装置。 - 前記インタリーブ演算に用いられる前記第2インタリーブ列が前記最長インタリーブ列である場合、前記インタリーブモジュールは、
前記第1ビット列を[Kmax+L]個のビットを含む第4ビット列に拡張することであって、前記第4ビット列の最初の[Kmax−A]個のビットの値がNULLに設定され、残りのビットが前記第1ビット列内の[Kmax−A+1]番目のビット以降のビットに連続的に対応する、拡張することと、
前記第4ビット列に対して前記最長インタリーブ列を用いて前記インタリーブ演算を行い、第5ビット列を取得することと、
前記第5ビット列から値がNULLである前記ビットを削除することで、前記第2ビット列を取得することと
を行うように構成される、請求項7に記載の装置。 - 前記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、請求項7、8、及び10のいずれか一項に記載の装置。
- 前記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、請求項7又は9に記載の装置。
- メモリとプロセッサとを備えた符号化装置であって、
前記メモリはプログラム命令を格納するように構成され、
前記プロセッサは、
A個の符号化対象情報ビットに対して巡回冗長検査CRC符号化を行い、第1ビット列を取得することであって、前記第1ビット列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数である、取得することと、
前記第1ビット列に対してインタリーブ演算を行い、第2ビット列を取得することであって、前記インタリーブ演算に用いられる第1インタリーブ列が、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、前記第1インタリーブ列の長さが[A+L]と等しいか、又は前記インタリーブ演算に用いられる第2インタリーブ列が前記最長インタリーブ列であり、前記第2インタリーブ列の長さが[Kmax+L]と等しく、Kmaxは前記最長インタリーブ列に対応する最大情報ビット数である、取得することと、
前記第2ビット列に対してPolar符号化を行うことと
を行うように構成される、装置。 - 前記予め設定されたルールとは、
[Kmax−A]より大きい又はそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された全ての前記インデックスのそれぞれから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記プロセッサは、
前記第1ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得するように構成される、請求項13に記載の装置。 - 前記予め設定されたルールとは、
Aより小さいインデックス又はKmaxより大きい若しくはそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された前記インデックスのうちKmaxより大きい又はそれと等しいインデックスから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものであり、
前記プロセッサは、
前記第1ビット列内の前記A個の情報ビットを情報ビットインデックスの降順で配列して、第3ビット列を取得し、
前記第3ビット列に対して前記第1インタリーブ列を用いて前記インタリーブ演算を行い、前記第2ビット列を取得する
ように構成される、請求項13に記載の装置。 - 前記インタリーブ演算に用いられる前記第2インタリーブ列が前記最長インタリーブ列である場合、前記プロセッサは、
前記第1ビット列を[Kmax+L]個のビットを含む第4ビット列に拡張することであって、前記第4ビット列の最初の[Kmax−A]個のビットの値がNULLに設定され、残りのビットが前記第1ビット列内の[Kmax−A+1]番目のビット以降のビットに連続的に対応する、拡張することと、
前記第4ビット列に対して前記最長インタリーブ列を用いて前記インタリーブ演算を行い、第5ビット列を取得することと、
前記第5ビット列から値がNULLである前記ビットを削除することで、前記第2ビット列を取得することと
を行うように構成される、請求項13に記載の装置。 - 前記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、請求項13、14、及び16のいずれか一項に記載の装置。
- 前記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、請求項13又は15に記載の装置。
- 可読記憶媒体とコンピュータプログラムとを備えた可読記憶媒体であって、請求項1から6のいずれか一項に記載の符号化方法は、前記コンピュータプログラムが符号化装置によって実行されるときに実施される、可読記憶媒体。
- プログラム製品であって、前記プログラム製品はコンピュータプログラムを含み、前記コンピュータプログラムは可読記憶媒体に格納され、符号化装置の少なくとも1つのプロセッサが前記コンピュータプログラムを前記可読記憶媒体から読み出し、前記コンピュータプログラムを実行すると、前記符号化装置は請求項1から6のいずれか一項に記載の符号化方法を実施する、プログラム製品。
- 復号方法であって、
受信側が、復号対象情報ビットを受信し、前記復号対象情報ビットを復号してデインタリーブし、復号された情報ビットを取得する段階であって、第1インタリーブ列又は第2インタリーブ列が前記デインタリーブに用いられ、前記第1インタリーブ列は、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、前記第1インタリーブ列の長さが[A+L]と等しいか、又は、前記インタリーブ演算に用いられる前記第2インタリーブ列は前記最長インタリーブ列であり、前記第2インタリーブ列の長さが[Kmax+L]と等しく、Aは情報ビット数であり、LはCRCビット数であり、Kmaxは前記最長インタリーブ列に対応する最大情報ビット数である、段階を備える方法。 - 前記予め設定されたルールとは、
[Kmax−A]より大きい又はそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された全ての前記インデックスのそれぞれから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものである、請求項21に記載の方法。 - 前記予め設定されたルールとは、
Aより小さいインデックス又はKmaxより大きい若しくはそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された前記インデックスのうちKmaxより大きい又はそれと等しいインデックスから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものである、請求項21に記載の方法。 - 前記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、請求項21又は22に記載の方法。
- 前記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、請求項21又は23に記載の方法。
- メモリとプロセッサとを備えた復号装置であって、
前記メモリはプログラム命令を格納するように構成され、
前記プロセッサは、
復号対象情報ビットを受信し、前記復号対象情報ビットを復号してデインタリーブし、復号された情報ビットを取得することであって、第1インタリーブ列又は第2インタリーブ列が前記デインタリーブに用いられ、前記第1インタリーブ列は、システムによりサポートされる最長インタリーブ列と予め設定されたルールとに基づいて取得され、前記第1インタリーブ列の長さが[A+L]と等しいか、又は前記インタリーブ演算に用いられる前記第2インタリーブ列は前記最長インタリーブ列であり、前記第2インタリーブ列の長さが[Kmax+L]と等しく、Aは情報ビット数であり、LはCRCビット数であり、Kmaxは前記最長インタリーブ列に対応する最大情報ビット数である、取得することを行うように構成される、装置。 - 前記予め設定されたルールとは、
[Kmax−A]より大きい又はそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された全ての前記インデックスのそれぞれから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものである、請求項26に記載の装置。 - 前記予め設定されたルールとは、
Aより小さいインデックス又はKmaxより大きい若しくはそれと等しいインデックスを前記最長インタリーブ列から全て抽出し、抽出された前記インデックスのうちKmaxより大きい又はそれと等しいインデックスから[Kmax−A]を減算することで、前記第1インタリーブ列が構成されるというものである、請求項26に記載の装置。 - 前記最長インタリーブ列は、本明細書内のテーブル1にある任意の列である、請求項26又は27に記載の装置。
- 前記最長インタリーブ列は、本明細書内のテーブル2にある任意の列である、請求項26又は28に記載の装置。
- 可読記憶媒体とコンピュータプログラムとを備えた可読記憶媒体であって、請求項21から25のいずれか一項に記載の復号方法は、前記コンピュータプログラムが復号装置によって実行されるときに実施される、可読記憶媒体。
- プログラム製品であって、前記プログラム製品はコンピュータプログラムを含み、前記コンピュータプログラムは可読記憶媒体に格納され、復号装置の少なくとも1つのプロセッサが前記コンピュータプログラムを前記可読記憶媒体から読み出し、前記コンピュータプログラムを実行して、請求項21から25のいずれか一項に記載の復号方法を実施する、プログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710667569.7 | 2017-08-07 | ||
CN201710667569.7A CN109391347B (zh) | 2017-08-07 | 2017-08-07 | 编译码方法及装置 |
PCT/CN2018/086329 WO2019029205A1 (zh) | 2017-08-07 | 2018-05-10 | 编码方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020530225A true JP2020530225A (ja) | 2020-10-15 |
JP7009717B2 JP7009717B2 (ja) | 2022-01-26 |
Family
ID=64411930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020504222A Active JP7009717B2 (ja) | 2017-08-07 | 2018-05-10 | 符号化方法及び符号化装置 |
Country Status (8)
Country | Link |
---|---|
EP (2) | EP3471303B1 (ja) |
JP (1) | JP7009717B2 (ja) |
KR (1) | KR102271646B1 (ja) |
CN (2) | CN108923889B (ja) |
AU (1) | AU2018312696B2 (ja) |
BR (1) | BR112020002538A2 (ja) |
RU (1) | RU2739582C1 (ja) |
WO (1) | WO2019029205A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109495208B (zh) * | 2017-09-11 | 2022-04-29 | 华为技术有限公司 | 编码方法及装置 |
CN110971337B (zh) | 2018-09-28 | 2021-02-23 | 华为技术有限公司 | 信道编码方法及装置 |
CN109873687B (zh) * | 2019-03-29 | 2022-01-11 | 深圳职业技术学院 | 一种物联网中基于信噪比的信息处理方法、系统及存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8379738B2 (en) * | 2007-03-16 | 2013-02-19 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
CN101277165A (zh) * | 2007-03-30 | 2008-10-01 | 北京三星通信技术研究有限公司 | Mimo-mmse-sic-harq通信系统 |
US8555148B2 (en) * | 2007-09-18 | 2013-10-08 | Samsung Electronics Co., Ltd. | Methods and apparatus to generate multiple CRCs |
CN101286745B (zh) * | 2008-05-07 | 2011-11-30 | 中兴通讯股份有限公司 | 一种交织编码方法及装置 |
CN102739358A (zh) * | 2012-06-01 | 2012-10-17 | 武汉邮电科学研究院 | 一种用于LTE的并行Turbo码内交织器的实现方法 |
CN107659384A (zh) * | 2012-11-16 | 2018-02-02 | 华为技术有限公司 | 数据处理的方法和装置 |
KR101951663B1 (ko) * | 2012-12-14 | 2019-02-25 | 삼성전자주식회사 | Crc 부호와 극 부호에 의한 부호화 방법 및 장치 |
CN109361402B (zh) * | 2013-05-31 | 2019-09-20 | 华为技术有限公司 | 编码方法及编码设备 |
US10581462B2 (en) * | 2015-12-01 | 2020-03-03 | Huawei Technologies Co., Ltd. | Signature-enabled polar encoder and decoder |
-
2017
- 2017-08-07 CN CN201810774667.5A patent/CN108923889B/zh active Active
- 2017-08-07 CN CN201710667569.7A patent/CN109391347B/zh active Active
-
2018
- 2018-05-10 KR KR1020207005038A patent/KR102271646B1/ko active IP Right Grant
- 2018-05-10 WO PCT/CN2018/086329 patent/WO2019029205A1/zh active Application Filing
- 2018-05-10 EP EP18758532.8A patent/EP3471303B1/en active Active
- 2018-05-10 BR BR112020002538-0A patent/BR112020002538A2/pt unknown
- 2018-05-10 JP JP2020504222A patent/JP7009717B2/ja active Active
- 2018-05-10 EP EP21183833.9A patent/EP3961945B1/en active Active
- 2018-05-10 AU AU2018312696A patent/AU2018312696B2/en active Active
- 2018-05-10 RU RU2020109774A patent/RU2739582C1/ru active
Non-Patent Citations (3)
Title |
---|
NOKIA, ALCATEL-LUCENT SHANGHAI BELL: "Design details of distributed CRC[online]", 3GPP TSG RAN WG1 #89 R1-1708833, JPN6021013665, 6 May 2017 (2017-05-06), ISSN: 0004487953 * |
NOKIA: "Distributed CRC Polar code construction[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1706 R1-1711539, JPN6021049703, 19 June 2017 (2017-06-19), ISSN: 0004662407 * |
QUALCOMM INCORPORATED: "Decoding and Encoding Latency for Polar Codes with PC Frozen Bits or Distributed CRC Bits[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1706 R1-1711216, JPN6021049699, 20 June 2017 (2017-06-20), ISSN: 0004662408 * |
Also Published As
Publication number | Publication date |
---|---|
EP3961945B1 (en) | 2024-02-21 |
BR112020002538A2 (pt) | 2020-08-04 |
EP3961945C0 (en) | 2024-02-21 |
JP7009717B2 (ja) | 2022-01-26 |
KR102271646B1 (ko) | 2021-07-02 |
RU2739582C1 (ru) | 2020-12-28 |
KR20200029578A (ko) | 2020-03-18 |
EP3471303A1 (en) | 2019-04-17 |
AU2018312696B2 (en) | 2021-03-04 |
AU2018312696A1 (en) | 2020-02-20 |
CN109391347A (zh) | 2019-02-26 |
CN108923889B (zh) | 2019-08-02 |
CN108923889A (zh) | 2018-11-30 |
CN109391347B (zh) | 2021-10-22 |
WO2019029205A1 (zh) | 2019-02-14 |
EP3961945A1 (en) | 2022-03-02 |
EP3471303B1 (en) | 2021-07-07 |
EP3471303A4 (en) | 2019-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7471357B2 (ja) | 符号化方法、復号方法、装置、および装置 | |
US10797826B2 (en) | Polar encoding and rate matching method, apparatus, and device | |
US10536240B2 (en) | Channel encoding method and apparatus in wireless communications | |
EP3584974A1 (en) | Method and device for rate matching and rate de-matching | |
JP7009717B2 (ja) | 符号化方法及び符号化装置 | |
US11211947B2 (en) | Polar code encoding method and apparatus, polar code decoding method and apparatus, and device | |
CN110663189B (zh) | 用于极化编码的方法和装置 | |
EP3614591A1 (en) | Polar code transmission method and device | |
KR102118328B1 (ko) | 2의 멱이 아닌 길이로 확장된 폴라 코드의 코딩 및 디코딩 | |
US11075715B2 (en) | Encoding method and apparatus | |
TWI791023B (zh) | 編碼輸入資料為極性碼的方法及設備、解碼方法及用以解碼碼字的設備 | |
US11496245B2 (en) | Channel encoding method and apparatus | |
CN109495208B (zh) | 编码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7009717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |