JP2020523617A - 画素回路を駆動するための方法、画像回路及び表示パネル - Google Patents

Abstract

本公開の実施例では、画素回路を駆動するための方法、画素回路及び表示パネルを提供する。この方法では、データ信号端にゼロ電圧信号を提供し、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供し、データ信号端に第1のレベルデータ信号またはゼロ電圧信号を提供し、その後、データ信号端に下降データ信号、第2のレベルデータ信号、及びゼロ電圧信号を提供する。

Description

関連出願の相互参照
本願は2017年6月15日に提出された、中国特許出願第201710451096.7号の優先権を主張し、ここでは上記中国特許出願で公開の内容を本願の一部として参照により援用する。

本公開は表示の技術分野に関わり、特に画素回路を駆動するための方法、対応する画素回路及び表示パネルに関するものである。

有機EL発光ダイオード(Organic Light Emitting Diode、OLED)ディスプレイは、現在フラットディスプレイの研究分野におけるホットスポットの一つである。液晶ディスプレイとの比較において、OLEDディスプレイには低いエネルギー消費、低い生産コスト、自発光、広い視野角及び速い反応速度等のメリットがある。現在、携帯電話、PDA、デジタルカメラ等のフラットパネルの表示分野において、OLEDディスプレイは既に従来の液晶表示パネル(Liquid Crystal Display、LCD)に取り代わり始めている。画素回路設計はOLEDディスプレイの核心技術内容であり、重要な研究意義がある。

本公開の実施例では、画素回路を駆動するための駆動方法、対応する画素回路及び表示パネルを提供する。

本公開の第1の様態では、画素回路を駆動するための方法を提供する。この方法では、第1の時間帯において、画素回路のデータ信号端にゼロ電圧信号を提供し、第2の時間帯において、画素回路の第1の走査信号端に第1のオン信号を提供し、画素回路の第2の走査信号端に第2のオン信号を提供し、データ信号端に第1のレベルデータ信号またはゼロ電圧信号を提供し、第3の時間帯において、第1の走査信号端に第1のオン信号を提供することを保持し、第2の走査信号端に第2のオン信号を提供することを保持し、データ信号端に第1のレベルデータ信号から下降する下降データ信号を提供し、第4の時間帯において、データ信号端に第2のレベルデータ信号を提供し、第5の時間帯において、データ信号端にゼロ電圧信号を提供する。

本公開の実施例では、第1の時間帯において、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供する。

本公開の実施例では、第1の時間帯において、データ信号端にゼロ電圧信号を提供し始めると同時にまたは提供し始めた後、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供する。

本公開の実施例では、第1の時間帯において、第1の走査信号端にオフ信号を提供し、第2の走査信号端にオフ信号を提供する。

本公開の実施例において、第1のレベルデータ信号の数値は第2のレベルデータ信号の数値よりも小さい。

本公開の実施例において、下降データ信号は段階的な下降データ信号である。

本公開の実施例において、段階的な下降データ信号は4段階の段階的な下降データ信号である。

本公開の実施例では、第4の時間帯において、第1の走査信号端に第1のオン信号を提供し且つオフ信号を提供することで、画素回路の誘導信号端に充電し、第2の走査信号端に第2のオン信号を提供し且つオフ信号を提供することで、誘導信号端の補償データを取得する。

本公開の実施例において、第4の時間帯は第1のサブ時間帯、第2のサブ時間帯と第3のサブ時間帯を含む。第1のサブ時間帯において、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供し、データ信号端に第2のレベルデータ信号を提供する。第2のサブ時間帯において、第1の走査信号端にオフ信号を提供し、第2の走査信号端に第2のオン信号を提供し、データ信号端に第2のレベルデータ信号を提供することで、誘導信号端に充電する。第3のサブ時間帯において、第1の走査信号端にオフ信号を提供し、第2の走査信号端にオフ信号を提供し、データ信号端に第2のレベルデータ信号を提供することで、誘導信号端の補償データを取得する。

本公開の実施例では、第5の時間帯において、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供し、データ信号端にゼロ電圧信号を提供した後、ゲインデータ信号を提供する。

本公開の実施例において、ゲインデータ信号は補償データに予め設定された係数を加算して得られたものである。

本公開の実施例において、この方法は、発光時間帯において、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端にオフ信号を提供し、データ信号端に補償を経たデータ信号を提供することをさらに含む。

本公開の実施例において、第1の時間帯、第2の時間帯、第3の時間帯、第4の時間帯と第5の時間帯は空白時間帯を構成する。第1の時間帯が空白時間帯を占める時間は3%、第2の時間帯が空白時間帯を占める時間は10%、第3の時間帯が空白時間帯を占める時間は5%、第4の時間帯が空白時間帯を占める時間は79%、第5の時間帯が空白時間帯を占める時間は3%である。

本公開の第2の様態では、上記駆動方法を用いて駆動される画素回路を提供する。画素回路は駆動トランジスタ、第1のトランジスタ、第2のトランジスタ、容量と発光デバイスを含む。第1のトランジスタのゲートは第1の走査信号端に結合され、その第1の極がデータ信号端に結合され、その第2の極が駆動トランジスタのゲートに結合される。第2のトランジスタのゲートは第2の走査信号端に結合され、その第1の極が誘導信号端に結合され、その第2の極が第1のノードに結合される。駆動トランジスタの第1の極は高電位信号端に結合され、その第2の極は第1のノードに結合される。発光デバイスの一端は第1のノードに結合され、他端は接地される。容量は第1のノードと駆動トランジスタのゲートとの間に結合される。

本公開の実施例において、第1のトランジスタはN型トランジスタであり、第1のオン信号は高電圧信号である。第1のトランジスタはP型トランジスタであり、第1のオン信号は低電圧信号である。

本公開の実施例において、第2のトランジスタはN型トランジスタであり、第2のオン信号は高電圧信号である。第2のトランジスタはP型トランジスタであり、第2のオン信号は低電圧信号である。

本公開の第3の様態では表示パネルを提供する。表示パネルは、本公開の実施例が提供する上記画素回路を含む。

図1では、本公開の実施例における画素回路を駆動するための方法を実施可能な1つの例示的画素回路の構造概念図が示されている。 図2a、2bでは、本公開の実施例における画素回路を駆動するための方法を実施可能な2つの例示的画素回路の構造概念図が示されている。 図2a、2bでは、本公開の実施例における画素回路を駆動するための方法を実施可能な2つの例示的画素回路の構造概念図が示されている。 図3では、図2aに示す画素回路に用いられる例示的信号タイミングチャートが示されている。 図4a、4bでは、本公開の実施例における画素回路を駆動するための方法の概略フローチャート図がそれぞれ例示的に示されている。 図4a、4bでは、本公開の実施例における画素回路を駆動するための方法の概略フローチャート図がそれぞれ例示的に示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。 図5a〜5fでは、本公開の実施例における画素回路を駆動するための方法を用いたときの例示的信号タイミングチャートがそれぞれ示されている。

本公開の実施例の目的、技術案とメリットをより明瞭にするために、以下では図面を組み合わせて本公開の実施例の技術案について明瞭、完全に説明する。明らかに、記載の実施例は本公開の一部の実施例に過ぎず、全ての実施例ではない。記載の実施例に基づき、当業者が創造力を働かさずに得られたその他のすべての実施例も本公開の範囲に属する。

後文において特に説明しない限り、「素子Aを素子Bに結合する」という記述は、素子Aが素子Bに「直接」結合されるか、または1つまたは複数のほかの素子により「素子Bに「間接的に」結合されることを表す。

別途明確に説明しない限り、本文で用いる、単数形式の「1つ」、「当該」と「前記」は複数の形式を同様に含むことが意図される。

本文で使用する「含む」、「含まれる」という用語は、前記特徴、整数、ステップ、操作、素子及び/又は部材が存在することを意味するが、そのほかの特徴、整数、ステップ、操作、素子、部材及び/又はその組み合わせが1つまたは複数存在しまたは付加されることを排除しない。

電圧を用いて輝度を制御するLCDとは異なり、OLEDは電流により駆動され、電流の大きさに基づいて発光の輝度を制御する。例えば、従来の2T1Cの画素回路において、図1に示すように、当該回路は、駆動トランジスタDTFT、第1のトランジスタM1、格納容量CsとOLEDを含む。第1のトランジスタM1は、走査信号Scanとデータ信号Dataに基づいて駆動トランジスタDTFTのオンオフを制御するように配置され、駆動トランジスタDTFTはOLEDを流れる電流の大きさを制御するように配置される。OLEDの発光時に、駆動トランジスタDTFTの飽和電流公式：I＝K(VGS-Vth)2＝K(VData-VDD-Vth)2から分かるように、駆動トランジスタDTFTの電流の大きさはデータ信号Dataの電圧VDataと直流信号VDDの電圧VDDとの差値によって決まる。直流信号VDDは1つの固定の信号であるため、駆動トランジスタDTFT電流の大きさを決める主な要素はデータ信号Dataの電圧VDataである。

OLEDの発光輝度はその駆動電流の変化に相当に敏感である。駆動トランジスタDTFTはその製作過程を毎回完全に一致させることができない上、処理過程とデバイスの老化及び作動過程における温度の変化等の原因により、各画素回路における駆動トランジスタDTFTの閾値電圧Vthには不均一性が存在する。よって、各画素ドットOLEDを流れる電流の変化により表示の輝度は不均一になり、さらに画像全体の表示効果に影響する。

外部補償の方式を用いて画素回路における駆動トランジスタ閾値電圧の変化の発光デバイスの発光輝度への影響を除去することができる。具体的に、表示過程において発光時間帯から一部の空白時間帯を割り当ててデータに対する補償計算に用い、計算した補償数値を次のフレームの表示に用いる。図2a、2bに示すように、回路に外部補償取得機能を追加している。画素回路においてOLEDと誘導信号端Senseとの間に接続される第2のトランジスタM2を追加することにより、OLEDの補償データを取得する。

図2a、2bに示すように、外部補償機能を有する画素回路は、駆動トランジスタDTFT、第1のトランジスタM1、第2のトランジスタM2、容量CstとOLEDを含む。第1のトランジスタM1のゲートは第1の走査信号端G1に結合され、その第1の極がデータ信号端Dataに結合され、その第2の極が駆動トランジスタDTFTのゲートに結合される。第2のトランジスタM2のゲートは第2の走査信号端G2に結合され、その第1の極が誘導信号端Senseに結合され、その第2の極が第1のノードN1に結合される。駆動トランジスタDTFTの第1の極は高電位信号端VDDに接続され、その第2の極が第1のノードN1に接続される。有機発光ダイオードOLEDの一端は第1のノードN1に接続され、他端は接地される。容量Cstは第1のノードN1と駆動トランジスタDTFTのゲートとの間に結合される。

上記画素回路において、図2aに示すように、第1のトランジスタM1はN型トランジスタであってもよく、これに対応して第1のオン信号は高電圧信号である。代替的に、図2bに示すように、第1のトランジスタM1はP型トランジスタであってもよく、これに対応して第1のオン信号は低電圧信号である。

このほか、上記画素回路において、図2aに示すように、第2のトランジスタM2はN型トランジスタであってもよく、これに対応して第2のオン信号は高電圧信号である。代替的に、図2bに示すように、第2のトランジスタM2はP型トランジスタであってもよく、これに対応して第2のオン信号は低電圧信号である。

注意すべき点は、上記画素回路におけるトランジスタの第1の極と第2の極はソースとドレインを表し、これらトランジスタのソースとドレインは互いに交換可能であり、具体的に区別されないという点である。

図3では、図2aに示す画素回路に用いることのできる空白時間帯での例示的信号タイミングチャートが示されている。図3の信号タイミングを用いて補償を行う時に、データ信号端のデータ結合(Data coupling)作用、及び駆動トランジスタの磁気ヒステリシス等の要素の影響により、画像(Pattern)の切換時に、誘導信号senseのADC値に差異が生じてしまう。従って、表示画面において横ストライプが残り、さらに正常な表示に影響する。

図4aでは、本公開の1つの実施例における画素回路を駆動するための方法が示されており、それは例えば、図1、2a、2bに示す画素回路に用いることができる。説明しやすいよう、図5aに示すように、各フレーム表示時間を空白時間帯(T1〜T5)と発光時間帯T6に分ける。また、空白時間帯を順に第1の時間帯T1、第2の時間帯T2、第3の時間帯T3、第4の時間帯T4と第5の時間帯T5に分けることができる。図4aを参照すると、具体的な駆動方法は以下のステップを含んでもよい。

ステップS410：第1の時間帯において、画素回路のデータ信号端にゼロ電圧信号を提供する。

ステップS420：第2の時間帯において、画素回路の第1の走査信号端に第1のオン信号を提供し、画素回路の第2の走査信号端に第2のオン信号を提供し、データ信号端に第1のレベルデータ信号またはゼロ電圧信号を提供する。

ステップS430：第3の時間帯において、第1の走査信号端に第1のオン信号を提供することを保持し、第2の走査信号端に第2のオン信号を提供することを保持し、データ信号端に下降データ信号を提供する。当該下降データ信号は第1のレベルデータ信号から下がり始める。

ステップS440：第4の時間帯において、データ信号端に第2のレベルデータ信号を提供する。

ステップS450：第5の時間帯において、データ信号端にゼロ電圧信号を提供する。

このほか、当該方法は発光時間帯をさらに含んでもよい。ステップS460：発光時間帯において、データ信号端にデータ信号を提供する。

図4bでは、本公開のもう1つの実施例における画素回路を駆動するための方法が示されており、図2a、2bに示す補償機能を有する画素回路に適用される。

本実施例において、ステップS410、S420とS430については図4aを参照して説明したため、ここではその説明を省略する。

ステップS442：第4の時間帯において、データ信号端に第2のレベルデータ信号をさらに提供する。第1の走査信号端にまず第1のオン信号を提供し続け、その後オフ信号を提供することで、画素回路の誘導信号端に充電する。このほか、第2の走査信号端にまず第2のオン信号を提供し続け、その後オフ信号を提供することで、誘導信号端の補償データを取得する。

ステップS452：第4の時間帯において、第1の走査信号端に第1のオン信号をさらに提供し、第2の走査信号端に第2のオン信号を提供し、データ信号端にゼロ電圧信号を提供した後、ゲインデータ信号を提供する。

ステップS462：発光時間帯において、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端にオフ信号を提供し、データ信号端に補償を経たデータ信号を提供する。補償を経たデータ信号は、前のフレームの第4の時間帯で取得した補償データにより補償して得られたものである。

具体的に、本公開の実施例が提供する上記画素回路では、空白時間帯において、第1のトランジスタと第2のトランジスタが導通する瞬間に寄生容量の作用で駆動トランジスタのゲート電圧へ影響するのを防ぐために、まず、データ信号端にゼロ電圧信号を提供する。その後、データ信号端に一定時間の第1のレベルデータ信号またはゼロ電圧信号を提供することで、バイアスアルゴリズムを用いて駆動トランジスタのオフからオン過程における磁気ヒステリシスの影響を除去する。次に、データ信号端に下降データ信号を提供することで、データ結合等の要素の影響を除去する。さらに、補償データを取得する過程においてデータ信号端に第2のレベルデータ信号を提供することを保持し、第1のトランジスタをオフにした後、誘導信号端に充電して誘導信号端の補償データを取得する。最後に、データ信号端にゲインデータ信号を提供することで、走査暗線を除去し、画面切換時に横ストライプが残る問題を解決する。

以下では図5a〜5fに示す信号タイミングチャートと図2aに示す画素回路を組み合わせて、本公開の実施例が提供する上記駆動方法における各時間帯について詳細に説明する。

具体的に実施する時に、本公開の実施例が提供する上記駆動方法において、第1の時間帯T1の作用は寄生容量の駆動トランジスタDTFTへの影響を除去することである。具体的に、第1の走査信号端G1に第1のオン信号を提供することで、第1のトランジスタM1をオフからオン状態に変更させる。第2の走査信号端G2に第2のオン信号を提供することで、第2のトランジスタM2をオフからオン状態に変更させる。第1のトランジスタM1と第2のトランジスタM2のオフからオンまでの瞬間に、寄生容量の作用が駆動トランジスタDTFTのゲート電圧に影響する。データ信号端Dataにゼロ電圧信号を提供することでこの影響を除去することができ、駆動トランジスタDTFTのゲートにゼロ電圧信号を書き入れ、この時、駆動トランジスタDTFTがオフ状態であることが保証される。

さらに、本公開の実施例が提供する上記駆動方法では、第1の時間帯T1において、第1の走査信号端G1、第2の走査信号端G2とデータ信号端Dataに信号を提供する順序は以下のいくつかの方式を用いることができる。

第1の方式：図5a、5dに示すように、第1の時間帯T1の開始時刻から、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供する。したがって、同時に第1の走査信号端G1に第1のオン信号を提供し始め、第2の走査信号端G2に第2のオン信号を提供し始め、データ信号端Dataにゼロ電圧信号を提供する。即ち、三者は同時に対応する信号が提供され、つまり、三者に対応信号を提供する開始時刻は同一である。従って、第1のトランジスタM1と第2のトランジスタM2のオフからオンまでの瞬間に、データ信号端Dataがゼロ電位にあることを保証でき、この時、駆動トランジスタDTFTがオフ状態であることが保証される。

第2の方式：図5b、5eに示すように、第1の時間帯T1のある時刻から、第1の走査信号端に第1のオン信号を提供し、第2の走査信号端に第2のオン信号を提供する。したがって、データ信号端Dataにゼロ電圧信号を提供し始めた後、第1の走査信号端G1に第1のオン信号を提供し始め、第2の走査信号端G2に第2のオン信号を提供し始める。即ち、まずデータ信号端Dataにゼロ電圧信号を提供し、データ信号端Dataにゼロ電圧信号を提供することを保持する過程において、第1の走査信号端G1と第2の走査信号端G2に対応するオン信号を提供し始める。従って、第1のトランジスタM1と第2のトランジスタM2のオフからオンまでの瞬間に、データ信号端Dataが既にゼロ電位にあることを保証でき、この時、駆動トランジスタDTFTがオフ状態であることが保証される。

第3の方式：図5c、5fに示すように、第1の時間帯T1の期間において、第1の走査信号端にオフ信号を提供し、第2の走査信号端にオフ信号を提供する。したがって、データ信号端Dataにゼロ電圧信号を提供し終わったと同時に、第1の走査信号端G1に第1のオン信号を提供し始め、第2の走査信号端G2に第2のオン信号を提供し始める。即ち、データ信号端Dataに提供するのがゼロ電圧信号から次の段階の信号に変更された時に、第1の走査信号端G1と第2の走査信号端G2に対応オン信号を提供し始める。従って、第1のトランジスタM1と第2のトランジスタM2のオフからオンまでの瞬間に、データ信号端Dataがなおゼロ電位にあることを保証でき、この時、駆動トランジスタDTFTがオフ状態であることが保証される。

本公開の実施例において、第2の時間帯T2の作用は、バイアスアルゴリズムを用いて駆動トランジスタのオフからオンまでの過程における磁気ヒステリシスの影響を除去することである。具体的に、第1の走査信号端G1に第1のオン信号を提供することを保持している時に、第1のトランジスタM1はオン状態を保持する。第2の走査信号端G2に第2のオン信号を提供することを保持している時に、第2のトランジスタM2はオン状態を保持する。データ信号端Dataに第1のレベルデータ信号またはゼロ電圧信号を提供する際には、バイアスアルゴリズムを用いて駆動トランジスタDTFTのオフからオンまでの過程における磁気ヒステリシスの影響を除去することができる。このほか、第2の時間帯T2の時間はできるだけ延長して、駆動トランジスタの磁気ヒステリシスの影響の除去に役立てるべきである。

このほか、本公開の実施例では、第2の時間帯T2において、駆動トランジスタDTFTをオンにした状態で、バイアスアルゴリズムを用いて磁気ヒステリシスの影響を除去することができる。図5a〜5cに示すように、データ信号端Dataに提供する第1のレベルデータ信号はゼロでないデータ信号であり、即ち、駆動トランジスタDTFTが第2の時間帯をオンにする時間を保持することで、駆動トランジスタDTFTの状態を安定させる。

代替的に、本公開の実施例では、第2の時間帯T2において、駆動トランジスタDTFTをオフにした状態で、バイアスアルゴリズムを用いて磁気ヒステリシスの影響を除去することができる。図5d〜5fに示すように、データ信号端Dataにゼロ電圧信号を提供し、即ち、駆動トランジスタDTFTが第2の時間帯をオフにする時間を保持することで、駆動トランジスタDTFTの状態を安定させる。

本公開の実施例では、第3の時間帯T3の作用はデータ結合等の要素の影響を除去することである。具体的に、第1の走査信号端G1に第1のオン信号を提供することを保持している時に、第1のトランジスタM1はオン状態を保持する。第2の走査信号端G2に第2のオン信号を提供することを保持している時に、第2のトランジスタM2はオン状態を保持する。データ信号端Dataに下降データ信号を提供することでデータ結合等の要素の影響を次第に除去することができる。

具体的に、データ結合等の要素の影響を次第に除去しやすいよう、図5a〜5fに示すように、データ信号端Dataが提供する下降データ信号は段階的な下降データ信号であってもよい。勿論、その他の信号形式を用いてもよく、ここでは限定しない。

さらに、図5a〜5fに示すように、第3の時間帯T3において、段階的な下降データ信号を具体的には4段階の段階的な下降データ信号として、下降データ信号の第1のレベルデータ信号からの振幅の下降（例えば、ゼロ電位に下降する）の実現に有利にしてもよい。

本公開の実施例において、第4の時間帯T4の作用は補償データを取得することである。具体的に、第4の時間帯T4は第1のサブ時間帯a、第2のサブ時間帯bと第3のサブ時間帯cに順に分けられる。

第1のサブ時間帯aでは、第1の走査信号端G1に第1のオン信号を提供することを保持することで、第1のトランジスタM1をオン状態に保持する。第2の走査信号端G2に第2のオン信号を提供することを保持することで、第2のトランジスタM2のオン状態を保持する。データ信号端Dataに第2のレベルデータ信号を提供する。補償計算公式I＝K(Vgs-Vth)^2によれば、この時の駆動トランジスタDTFTはVgs＝Vdata+Vthであり、即ち、I＝K*Vdata^2である。

第2のサブ時間帯bでは、第1の走査信号端G1にオフ信号を提供することで、第1のトランジスタM1をオフにし、駆動トランジスタDTFTの電流をVgs-Vth＝Vdataに安定させることを保持する。第2の走査信号端G2に第2のオン信号を提供することを保持し、データ信号端Dataに第2のレベルデータ信号を提供することを保持し、誘導信号端Senseに充電する。

第3のサブ時間帯cでは、第1の走査信号端G1にオフ信号を提供することを保持することで、第1のトランジスタM1のオフを保持する。第2の走査信号端G2にオフ信号を提供することで、第2のトランジスタM2をオフにする。データ信号端Dataに第2のレベルデータ信号を提供することを保持し、誘導信号端Senseの補償データを取得する。具体的にはADCにより誘導信号端Senseの補償データを取得できる。

本公開の実施例では、第4の時間帯において、データ信号端Dataに提供する第2のレベルデータ信号の数値を一般的に第2の時間帯T2が提供する第1のレベルデータ信号の数値よりも大きくすることで、第3の時間帯T3で完成されたデータ結合等の要素の影響除去の有効性を保持する。

本公開の実施例において、第5の時間帯T5の作用は走査暗線を除去することである。具体的に、第1の走査信号端G1に第1のオン信号を提供する時に、第1のトランジスタM1はオフからオン状態に変更する。第2の走査信号端G2に第2のオン信号を提供する時に、第2のトランジスタM2はオフからオン状態に変更する。データ信号端Dataにまずゼロ電圧信号を提供した後、ゲインデータ信号を提供することで駆動トランジスタのゲートに対するゲインデータの書き戻しを実現でき、駆動トランジスタDTFTのゲートと後続の発光時間帯の圧力差が過度に大きくなるのを回避する。

具体的に、データ信号端に提供するゲインデータ信号は第4の時間帯から取得した補償データに関わってもよく、例えば、予め設定された係数を乗算した補償データをゲインデータ信号としてデータ信号端Dataに書き入れることができる。

本公開の実施例において、第1の時間帯T1が空白時間帯を占める時間は3%、第2の時間帯T2が空白時間帯を占める時間は10%、第3の時間帯T3が空白時間帯を占める時間は5%、第4の時間帯T4が空白時間帯を占める時間は79%、第5の時間帯T5が空白時間帯を占める時間は3%である。

注意すべき点は、本公開の実施例が提供する上記駆動方法では、空白時間帯において、第4の時間帯の第2のサブ時間帯を除いて、誘導信号端Senseはゼロ電圧信号を提供する状態に常にあるという点である。したがって、第2のトランジスタM2がオン状態にある時、有機発光ダイオードOLEDの一端を誘導信号端Senseと導通することで、電流が有機発光ダイオードOLEDに流れながらも発光しない状況が生じないことを保証する。その後、発光時間帯において、第1の走査信号端G1に第1のオン信号を提供し、第1のトランジスタM1がオン状態にある。第2の走査信号端G2にオフ信号を提供し、第2のトランジスタM2はオフ状態にある。データ信号端Dataは前のフレームの第4の時間帯T4から取得した補償データの補償を経たデータ信号を提供することで、有機発光ダイオードOLEDを制御する。

本公開の実施例では、上記画素回路を含む表示パネルをさらに提供する。当該表示パネルは、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーター等の表示機能を有するいかなる製品または部材であってもよい。当該表示パネルの実施については上記画素回路の実施例を参照することができ、重複箇所は改めて説明しない。

以上の実施の形態の記載によれば、本公開の実施例はハードウェアによっても、ソフトウェアに必要な汎用ハードウェアプラットフォームをプラスする方式によっても実現できることを当業者は明瞭に理解できる。このような理解によれば、本公開の実施例の技術案はソフトウェア製品の形式で体現され、当該ソフトウェア製品は、不揮発性記憶媒体（CD-ROM、USB、モバイルハードディスク等であってもよい）に格納することができ、これにはコンピュータデバイス（パーソナルコンピュータ、サーバ、またはネットワークデバイス等であってもよい）に本公開各実施例に記載の方法を実行させる若干の指令が含まれる。

図面は1つの好ましい実施例の概念図に過ぎず、図面におけるモジュールまたはフローは本公開を実施するために必須ではないことを当業者は理解できる。

実施例におけるデバイスのモジュールは実施例の記載の通り実施例のデバイスの中に分布することもできるし、相応に変更して本実施例の1つまたは複数のデバイスの中に分布することもできる。上記実施例のモジュールは1つのモジュールに統合することもできるし、複数のサブモジュールにさらに分けることもできる。

上記本公開の実施例の番号は説明するためのものに過ぎず、実施例の優劣を表さない。

本公開の実施例では、画素回路を駆動するための方法、画素回路及び表示パネルを提供する。この方法において空白時間帯で、第1のトランジスタと第2のトランジスタが導通する瞬間に寄生容量の作用で駆動トランジスタのゲート電圧へ影響するのを防ぐために、まず、データ信号端にゼロ電圧信号を提供し、その後、データ信号端に一定時間の第1のレベルデータ信号またはゼロ電圧信号を提供することで、バイアスアルゴリズムを用いて駆動トランジスタのオフからオンまでの過程における磁気ヒステリシスの影響を除去する。次に、データ信号端に下降データ信号を提供することで、データ結合等の要素の影響を除去する。さらに、補償データを取得する過程においてデータ信号端に第2のレベルデータ信号を提供することを保持し、第1のトランジスタをオフにした後、誘導信号端に充電して誘導信号端の補償データを取得する。最後に、データ信号端にゲインデータ信号を提供することで、走査暗線を除去し、画面切換時に横ストライプが残る問題を解決する。

明らかに、当業者は本公開の精神と範囲を逸脱しない範囲で本発明に対し種々の変形と改良が可能である。したがって、本公開のこれら修正と変形が本公開の請求項及びその均等な技術の範囲にある場合、本公開もこれらの修正と変形を含むことが意図される。

Claims (17)

1. 第1の時間帯において、画素回路のデータ信号端にゼロ電圧信号を提供するステップと、
   第2の時間帯において、前記画素回路の第1の走査信号端に第1のオン信号を提供し、前記画素回路の第2の走査信号端に第2のオン信号を提供し、前記データ信号端に第1のレベルデータ信号またはゼロ電圧信号を提供するステップと、
   第3の時間帯において、前記第1の走査信号端に前記第1のオン信号を提供することを保持し、前記第2の走査信号端に前記第2のオン信号を提供することを保持し、前記データ信号端に前記第1のレベルデータ信号から下降する下降データ信号を提供するステップと、
   第4の時間帯において、前記データ信号端に第2のレベルデータ信号を提供するステップと、
   第5の時間帯において、前記データ信号端にゼロ電圧信号を提供するステップと、
   を含む、画素回路を駆動するための方法。
2. 前記第1の時間帯において、前記第1の走査信号端に第1のオン信号を提供し、前記第2の走査信号端に第2のオン信号を提供する、
   請求項1に記載の方法。
3. 前記第1の時間帯において、前記画素回路のデータ信号端にゼロ電圧信号を提供し始めると同時にまたは提供し始めた後、前記第1の走査信号端に第1のオン信号を提供し、前記第2の走査信号端に第2のオン信号を提供する、
   請求項2に記載の方法。
4. 前記第1の時間帯において、前記第1の走査信号端にオフ信号を提供し、前記第2の走査信号端にオフ信号を提供する、
   請求項1に記載の方法。
5. 前記第1のレベルデータ信号の数値は前記第2のレベルデータ信号の数値よりも小さい、
   請求項1に記載の方法。
6. 前記下降データ信号は段階的な下降データ信号である、
   請求項1に記載の方法。
7. 前記段階的な下降データ信号は4段階の段階的な下降データ信号である、
   請求項6に記載の方法。
8. 前記第4の時間帯において、前記第1の走査信号端に前記第1のオン信号を提供し且つオフ信号を提供することで、前記画素回路の誘導信号端に充電し、前記第2の走査信号端に前記第2のオン信号を提供し且つオフ信号を提供することで、前記誘導信号端の補償データを取得する、
   請求項1〜7のいずれか一項に記載の方法。
9. 前記第4の時間帯は第1のサブ時間帯、第2のサブ時間帯と第3のサブ時間帯を含み、
   前記第1のサブ時間帯において、前記第1の走査信号端に前記第1のオン信号を提供し、前記第2の走査信号端に前記第2のオン信号を提供し、前記データ信号端に前記第2のレベルデータ信号を提供し、
   前記第2のサブ時間帯において、前記第1の走査信号端に前記オフ信号を提供し、前記第2の走査信号端に前記第2のオン信号を提供し、前記データ信号端に前記第2のレベルデータ信号を提供することで、前記誘導信号端に充電し、
   前記第3のサブ時間帯において、前記第1の走査信号端に前記オフ信号を提供することを保持し、前記第2の走査信号端に前記オフ信号を提供し、前記データ信号端に前記第2のレベルデータ信号を提供することで、前記誘導信号端の補償データを取得する、
   請求項8に記載の方法。
10. 前記第5の時間帯において、前記第1の走査信号端に前記第1のオン信号を提供し、前記第2の走査信号端に前記第2のオン信号を提供し、前記データ信号端にゼロ電圧信号を提供した後、ゲインデータ信号を提供する、
    請求項8に記載の方法。
11. 前記ゲインデータ信号は前記補償データに予め設定された係数を乗算して得られたものである、
    請求項10に記載の方法。
12. 発光時間帯において、前記第1の走査信号端に前記第1のオン信号を提供し、前記第2の走査信号端にオフ信号を提供し、前記データ信号端に補償を経たデータ信号を提供することをさらに含む、
    請求項8に記載の方法。
13. 前記第1の時間帯、前記第2の時間帯、前記第3の時間帯、前記第4の時間帯と前記第5の時間帯は空白時間帯を構成し、
    前記第1の時間帯が空白時間帯を占める時間は3%、前記第2の時間帯が前記空白時間帯を占める時間は10%、前記第3の時間帯が前記空白時間帯を占める時間は5%、前記第4の時間帯が前記空白時間帯を占める時間は79%、第5の時間帯が前記空白時間帯を占める時間は3%である、
    請求項1〜7、9〜12のいずれか一項に記載の方法。
14. 駆動トランジスタ、第1のトランジスタ、第2のトランジスタ、容量と発光デバイスを含み、
    前記第1のトランジスタのゲートは前記第1の走査信号端に結合され、その第1の極が前記データ信号端に結合され、その第2の極が前記駆動トランジスタのゲートに結合され、
    前記第2のトランジスタのゲートは前記第2の走査信号端に結合され、その第1の極が前記誘導信号端に結合され、その第2の極が第1のノードに結合され、
    前記駆動トランジスタの第1の極は高電位信号端に結合され、その第2の極が前記第1のノードに結合され、
    前記発光デバイスの一端は前記第1のノードに結合され、他端は接地され、
    前記容量は前記第1のノードと前記駆動トランジスタのゲートとの間に結合される、
    請求項1〜13のいずれか一項に記載の方法を用いて駆動する画素回路。
15. 前記第1のトランジスタはN型トランジスタであり、前記第1のオン信号は高電圧信号であるか、または
    前記第1のトランジスタはP型トランジスタであり、前記第1のオン信号は低電圧信号である、
    請求項14に記載の画素回路。
16. 前記第2のトランジスタはN型トランジスタであり、前記第2のオン信号は高電圧信号であるか、または
    前記第2のトランジスタはP型トランジスタであり、前記第2のオン信号は低電圧信号である、
    請求項15に記載の画素回路。
17. 請求項14〜16のいずれか一項に記載の画素回路を含む表示パネル。

Images