JP2020514869A5 - - Google Patents

Claims (20)

1. メモリコントローラであって、
   誤り訂正符号（ＥＣＣ）メモリにおける部分書込みデータに対する部分書込みデータ要求を受け取り、読出しデータを訂正する前に結合データを形成するために前記部分書込みデータ要求における前記部分書込みデータを前記ＥＣＣメモリから提供される前記読出しデータと結合する、読出し・改変・書込みロジックモジュールと、
   前記ＥＣＣメモリへの前記結合データの書込みを制御する書込み制御モジュールと、
   を含む、メモリコントローラ。
2. 請求項１に記載のメモリコントローラであって、
   前記読出しデータと誤り訂正符号とに応答して修復データパターン信号を生成するＥＣＣ検査及び修復モジュールを更に含み、
   前記ＥＣＣメモリが、前記読出しデータと前記誤り訂正符号とを前記ＥＣＣ検査及び修復モジュールと前記読出し・改変・書込みロジックモジュールとに提供する、メモリコントローラ。
3. 請求項２に記載のメモリコントローラであって、
   前記書込み制御モジュールが、前記データ修復パターン信号と前記結合データとに対してＸＯＲ（排他的ＯＲ）機能を実行して、前記ＥＣＣメモリに書き込まれる修復されたデータを形成するＸＯＲデータロジックを含む、メモリコントローラ。
4. 請求項３に記載のメモリコントローラであって、
   前記ＸＯＲ機能が、前記結合データにおけるビットの適切なサブセットをフリップして前記修復されたデータを形成する、メモリコントローラ。
5. 請求項２に記載のメモリコントローラであって、
   前記ＥＣＣ検査及び修復モジュールが、前記ＥＣＣメモリから前記読出しデータと前記誤り訂正符号とを受け取り、前記ＥＣＣ検査及び修復モジュールが、前記読出しデータと前記書込み制御モジュールに提供される前記誤り訂正符号との受信に応答してＥＣＣ修復パターン信号を生成する、メモリコントローラ。
6. 請求項５に記載のメモリコントローラであって、
   前記結合データの受信に応答して新たな誤り訂正符号を生成するＥＣＣ生成器を更に含む、メモリコントローラ。
7. 請求項６に記載のメモリコントローラであって、
   前記書込み制御モジュールが、前記ＥＣＣ修復パターン信号と前記ＥＣＣ生成器からの前記新たな誤り訂正符号とに対してＸＯＲ（排他的ＯＲ）機能を実行して、前記ＥＣＣメモリの符号メモリに書き込まれる修復された誤り訂正符号を形成するＸＯＲ ＥＣＣロジックを含む、メモリコントローラ。
8. 請求項２に記載のメモリコントローラであって、
   前記ＥＣＣ検査及び修復モジュールが、
   前記読出しデータの受信に応答して再生成された誤り訂正符号を生成するＥＣＣ生成器と、
   前記再生成された誤り訂正符号を前記ＥＣＣメモリから提供される誤り訂正符号と比較し、前記比較に基づいてＥＣＣ誤り信号を生成するＥＣＣ比較モジュールであって、前記ＥＣＣ誤り信号が、前記読出し・改変・書込みロジックモジュールと前記書込み制御モジュールとに提供される、前記ＥＣＣ比較モジュールと、
   を含む、メモリコントローラ。
9. 請求項８に記載のメモリコントローラであって、
   前記メモリコントローラが前記読出しデータを登録し、
   前記読出し・改変・書込みロジックモジュールが、前記読出しデータのビット位置の少なくとも１つが誤りを有することを示す前記ＥＣＣ誤り信号に応答して、新たなメモリ読出し又は書込み要求の受け取りを妨げるストール信号を付加的なクロックサイクルにわたってアサートする、メモリコントローラ。
10. 請求項８に記載のメモリコントローラであって、
    前記書込み制御モジュールが、
    前記データ修復パターン信号と前記読出しデータとに対してＸＯＲ（排他的ＯＲ）機能を実行して、修復されたデータ信号を形成するＸＯＲデータロジックと、
    前記結合データと前記修復されたデータとをそれぞれの入力ノードで受け取り、前記ＥＣＣ誤り信号を選択ノードで受け取るデータマルチプレクサと、
    を含む、メモリコントローラ。
11. 請求項１０に記載のメモリコントローラであって、
    前記データマルチプレクサが、前記読出しデータに誤りが存在しないことを示す前記ＥＣＣ誤り信号に応答して前記結合データを前記ＥＣＣメモリに書き込み、前記データマルチプレクサが、前記読出しデータの少なくとも１つのビット位置が誤りを有することを示す前記ＥＣＣ誤り信号に応答して前記修復されたデータを前記ＥＣＣメモリに書き込む、メモリコントローラ。
12. 請求項８に記載のメモリコントローラであって、
    前記ＥＣＣ検査及び修復モジュールが、前記誤り訂正符号と前記読出しデータとに基づいて前記書込み制御モジュールに提供されるＥＣＣ修復パターン信号を生成し、
    前記メモリコントローラが、前記結合データについての新たな誤り訂正符号を生成する別のＥＣＣ生成器を更に含み、
    前記書込み制御モジュールが、
    前記ＥＣＣ修復パターン信号と前記新たな誤り訂正符号とに対してＸＯＲ（排他的ＯＲ）機能を実行して、修復された誤り訂正符号を形成する生成器ＸＯＲ ＥＣＣロジックと、
    前記新たな誤り訂正符号と前記修復された誤り訂正符号とをそれぞれの入力ノードで受け取り、前記ＥＣＣ誤り信号を選択ノードで受け取るＥＣＣマルチプレクサと、
    を含む、メモリコントローラ。
13. 請求項１２に記載のメモリコントローラであって、
    前記ＥＣＣマルチプレクサが、前記読出しデータにおいて誤りが検出されないことを示す前記ＥＣＣ誤り信号に応答して前記ＥＣＣメモリに前記新たな誤り訂正符号を書き込み、前記データマルチプレクサが、前記読出しデータ及び前記誤り訂正符号の少なくとも１つが検出される誤りを有することを示す前記ＥＣＣ誤り信号に応答して前記ＥＣＣメモリの前記符号メモリに前記修復された誤り訂正符号を書き込む、メモリコントローラ。
14. メモリコントローラであって、
    ＥＣＣメモリから読出しデータと誤り訂正符号とを受け取り、前記読出しデータの少なくとも１つのビット位置において誤りが検出されるかを示すＥＣＣ誤り信号を提供する誤り訂正符号（ＥＣＣ）検査及び修復モジュールと、
    前記ＥＣＣメモリにおける部分書込みデータに対する部分書込みデータ要求を受け取り、前記ＥＣＣ検査及び修復モジュールが前記読出しデータの前記少なくとも１つのビット位置における誤りを検出する前に、前記部分書込みデータ要求における前記部分書込みデータを前記ＥＣＣメモリから提供される読出しデータと結合して結合データを形成する、読出し・改変・書込みロジックモジュールと、
    前記ＥＣＣ誤り信号に基づいて前記ＥＣＣメモリへの前記結合データの書込みを制御する、書込み制御モジュールと、
    を含む、メモリコントローラ。
15. 請求項１４に記載のメモリコントローラであって、
    前記メモリコントローラが前記読出しデータを登録し、
    前記読出し・改変・書込みロジックモジュールが、前記読出しデータの少なくとも１つのビット位置において誤りが検出されたことを示す前記ＥＣＣ誤り信号に応答して付加的なクロックサイクルにわたってストール信号をアサートし、前記ストール信号のアサートが後続の読出し要求又は書込み要求を防止する、メモリコントローラ。
16. 請求項１４に記載のメモリコントローラであって、
    前記ＥＣＣ検査及び修復モジュールが、
    前記読出しデータの受信に応答して再生成された誤り訂正符号を生成するＥＣＣ生成器と、
    前記誤り訂正符号を前記再生成された誤り訂正符号と比較して、前記ＥＣＣ誤り信号と、前記読出しデータ及び／又は前記誤り訂正符号における誤りを有するビットのセットを識別するシンドローム信号とを生成する、ＥＣＣ比較モジュールと、
    を含む、メモリコントローラ。
17. 請求項１６に記載のメモリコントローラであって、
    前記ＥＣＣ検査及び修復モジュールが、
    前記シンドローム信号に応答して前記書込み制御に提供されるデータ修復パターン信号を生成するデータ修復ルックアップテーブル（ＬＵＴ）と、
    前記シンドローム信号に応答して前記書込み制御モジュールに提供されるＥＣＣ修復パターン信号を生成するＥＣＣ修復ＬＵＴと、
    を含む、メモリコントローラ。
18. 方法であって、
    誤り訂正符号（ＥＣＣ）メモリにおけるデータに対する部分書込みデータ要求を受け取ることと、
    結合データを形成するために前記部分書込みデータ要求における部分書込みデータを前記ＥＣＣメモリのデータメモリから提供される読出しデータと結合することと、
    前記結合することと並列に前記読出しデータの正確さを検査することと、
    を含む、方法。
19. 請求項１８に記載の方法であって、
    前記検査することに基づいてデータ修復パターン信号を生成することと、
    前記検査することに基づいてＥＣＣ修復パターン信号を生成することと、
    を更に含む、方法。
20. 請求項１９に記載の方法であって、
    前記結合データに基づいて新たな誤り訂正符号を生成することと、
    前記結合データと前記データ修復パターン信号とに対してＸＯＲ（排他的ＯＲ）機能を実行することと、
    前記新たな誤り訂正符号と前記ＥＣＣ修復パターン信号とに対して別のＸＯＲ機能を実行することと、
    を更に含む、方法。