JP2020510326A - Multilayer chip bandpass filter - Google Patents

Multilayer chip bandpass filter Download PDF

Info

Publication number
JP2020510326A
JP2020510326A JP2019524398A JP2019524398A JP2020510326A JP 2020510326 A JP2020510326 A JP 2020510326A JP 2019524398 A JP2019524398 A JP 2019524398A JP 2019524398 A JP2019524398 A JP 2019524398A JP 2020510326 A JP2020510326 A JP 2020510326A
Authority
JP
Japan
Prior art keywords
resonator
stripline
bandpass filter
multilayer chip
stripline resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019524398A
Other languages
Japanese (ja)
Other versions
JP6793829B2 (en
Inventor
燕林 黎
燕林 黎
▲倩▼ 肖
▲倩▼ 肖
建▲華▼ 朱
建▲華▼ 朱
季超 ▲劉▼
季超 ▲劉▼
▲麗▼▲潔▼ 周
▲麗▼▲潔▼ 周
志▲華▼ 王
志▲華▼ 王
Original Assignee
深▲せん▼振華富電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深▲せん▼振華富電子有限公司 filed Critical 深▲せん▼振華富電子有限公司
Publication of JP2020510326A publication Critical patent/JP2020510326A/en
Application granted granted Critical
Publication of JP6793829B2 publication Critical patent/JP6793829B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20336Comb or interdigital filters
    • H01P1/20345Multilayer filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00Resonators of the waveguide type
    • H01P7/08Strip line resonators

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本発明は、セラミック基体と6次共振器とを備える積層チップバンドパスフィルタを提供し、各共振器はいずれも3層のストリップ線路共振器であり、6次共振器のうち、1次、3次、5次ストリップ線路共振器は下平面に位置し、2次、4次、6次ストリップ線路共振器は上平面に位置し、積層チップバンドパスフィルタは、2次ストリップ線路共振器と4次ストリップ線路共振器とを交差結合するZ型結合線路をさらに備える。本発明は6次の3層のストリップ線路共振器を設置し、共振器の長さが1/4波長よりはるかに小さくなるように各共振器の3層のストリップ線路は2つの追加されたプレートローディングコンデンサを形成する。縦方向のスペースを利用するために、高さの異なる2つの平面に6次共振器を設置し、結合量を確保するとともに横方向の間隔を短くし、これによって、該積層チップバンドパスフィルタは、集積化がより高く、小型化で、通過帯域の挿入損失が小さく、阻止帯域の抑圧が高く、信頼性が高い。The present invention provides a multilayer chip bandpass filter including a ceramic substrate and a sixth-order resonator, each resonator being a three-layer strip line resonator, and among the sixth-order resonators, first-order and third-order resonators. The 5th and 5th stripline resonators are located on the lower plane, the 2nd, 4th and 6th stripline resonators are located on the upper plane, and the multilayer chip bandpass filter is composed of the 2nd and 4th stripline resonators. A Z-type coupling line that cross-couples with the strip line resonator is further provided. The present invention installs a 6th order 3 layer stripline resonator, and the 3 layer stripline of each resonator has two additional plates so that the length of the resonator is much smaller than 1/4 wavelength. Form a loading capacitor. In order to utilize the space in the vertical direction, a sixth-order resonator is installed on two planes having different heights to secure the amount of coupling and to shorten the distance in the horizontal direction. , Higher integration, smaller size, less insertion loss in pass band, higher suppression in stop band, and higher reliability.

Description

本発明はフィルタの分野に関し、より具体的には積層チップバンドパスフィルタに関する。   The present invention relates to the field of filters, and more particularly, to multilayer chip bandpass filters.

重要な信号周波数選択およびフィルタリング干渉装置として、バンドパスフィルタは、通信、レーダなどのマイクロ波およびミリ波システムにおいてシステム全体の信号伝送品質に直接に影響する。電子システムが高周波数、高集積化、および高性能に向かって進化し続けるにつれて、フィルタの小型化は、学術のおよび産業の研究においてホットスポットになっている。平面集積技術(例えばプリント回路基板(PCB)および集積型パッシブ・デバイス(IPD))および積層技術(例えば低温同時焼成セラミック(LTCC))を採用することで、フィルタをさらに小型にすることができる。前者は大きい高周波数損失、低いフィルタの品質係数(Q値)を有し、その高周波数と高性能の場合での応用をある程度に制限する。後者はその三次元(3D)集積の優位性および優れた材料特性で、マルチチップモジュールとマイクロ波/ミリ波システムで幅広く使用されている。   As an important signal frequency selection and filtering interferer, bandpass filters directly affect the signal transmission quality of the entire system in microwave and millimeter wave systems such as communications, radar and the like. As electronic systems continue to evolve toward higher frequencies, higher integration, and higher performance, filter miniaturization has become a hot spot in academic and industrial research. By employing planar integration techniques (eg, printed circuit boards (PCBs) and integrated passive devices (IPDs)) and lamination techniques (eg, low temperature co-fired ceramics (LTCC)), filters can be made even smaller. The former has a large high frequency loss and a low filter quality factor (Q value), which limits its application to high frequency and high performance cases to some extent. The latter is widely used in multi-chip modules and microwave / millimeter wave systems due to its three-dimensional (3D) integration advantages and excellent material properties.

多層のストリップ線路共振器の積層チップ構造は、簡単な構造、高い設計自由度および比較的に容易に加工などの利点で好まれる。現在の多層チップバンドパスフィルタは、一般的には、多層のストリップ線路共振器を同一の水平面上に配列するものであり、いわゆる「共平面集積」である。この構造は、負荷容量を増加させるために多層のストリップ線路を使用し、それによってより短いストリップ線路で1/4波長共振器を実現し、フィルタのサイズを大幅に小さくする。   A multilayer chip structure of a multilayer stripline resonator is preferred because of its advantages such as simple structure, high design freedom, and relatively easy processing. A current multilayer chip bandpass filter generally arranges multilayer stripline resonators on the same horizontal plane, which is a so-called “coplanar integration”. This structure uses a multi-layer stripline to increase the load capacitance, thereby realizing a quarter-wave resonator with a shorter stripline and greatly reducing the size of the filter.

しかしながら、共振器間の結合は主にそれらのスペース隔離によって定められるために、共平面集積方式を採用することで積層チップバンドパスフィルタの更なる小型化を制限している。   However, since the coupling between the resonators is mainly determined by their space separation, adopting the coplanar integration method limits the further miniaturization of the multilayer chip bandpass filter.

本発明は、従来技術における積層チップバンドパスフィルタの大型という問題を解決するための積層チップバンドパスフィルタを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer chip bandpass filter for solving the problem of a large multilayer chip bandpass filter in the prior art.

上記の目的を達成するために、本発明が採用する技術の解決手段は以下のとおりである。積層チップバンドパスフィルタを提供し、セラミック基体と、前記セラミック基体に設置された6次共振器と、それぞれ前記セラミック基体の両端に設置された入力端子と出力端子とを含み、各前記共振器は前記セラミック基体の幅方向に沿って延在して設置されており、各前記共振器はいずれも3層のストリップ線路共振器である。前記6次共振器は前記セラミック基体の長さ方向に沿って順次設置された1次ストリップ線路共振器、2次ストリップ線路共振器、3次ストリップ線路共振器、4次ストリップ線路共振器、5次ストリップ線路共振器と6次ストリップ線路共振器を含み、かつ前記1次ストリップ線路共振器、前記3次ストリップ線路共振器および前記5次ストリップ線路共振器は下平面に位置し、前記2次ストリップ線路共振器、前記4次ストリップ線路共振器および前記6次ストリップ線路共振器は上平面に位置し、前記下平面は前記セラミック基体の高さ方向に沿って前記上平面の下方にあり、前記1次ストリップ線路共振器は前記入力端子に接続されており、前記6次ストリップ線路共振器は前記出力端子に接続されている。前記積層チップバンドパスフィルタは、前記2次ストリップ線路共振器と前記4次ストリップ線路共振器とを交差結合する前記Z型結合線路をさらに含み、前記Z型結合線路は前記セラミック基体の幅方向に沿って延在して設置された第2のセグメントと第1のセグメントおよび前記セラミック基体の長さ方向に沿って延在して設置された第3のセグメントを含み、前記第2のセグメントと前記第1のセグメントはそれぞれ前記第3のセグメントの両端に連結されており、前記第2のセグメントと前記第1のセグメントはそれぞれ前記第3のセグメントの両側に位置し、前記第2のセグメントは前記2次ストリップ線路共振器の上方に位置し、前記第1のセグメントは前記4次ストリップ線路共振器の上方に位置する積層チップバンドパスフィルタである。   To achieve the above object, the solution of the technology adopted by the present invention is as follows. Provided is a multilayer chip bandpass filter, comprising: a ceramic substrate; a sixth-order resonator disposed on the ceramic substrate; and input terminals and output terminals respectively disposed on both ends of the ceramic substrate. Each of the resonators is a three-layered strip line resonator, and is installed extending along the width direction of the ceramic base. The sixth-order resonator is a primary stripline resonator, a secondary stripline resonator, a third-order stripline resonator, a fourth-order stripline resonator, and a fifth-order stripline resonator that are sequentially installed along the length direction of the ceramic base. A first stripline resonator, a third stripline resonator, and a fifth stripline resonator including a stripline resonator and a sixth-order stripline resonator, wherein the first stripline resonator, the third-order stripline resonator, and the fifth-order stripline resonator are located on a lower plane; The resonator, the fourth-order stripline resonator, and the sixth-order stripline resonator are located on an upper plane, and the lower plane is below the upper plane along a height direction of the ceramic base, and A stripline resonator is connected to the input terminal, and the sixth-order stripline resonator is connected to the output terminal. The multilayer chip bandpass filter further includes the Z-type coupling line cross-coupled between the secondary stripline resonator and the quaternary stripline resonator, and the Z-type coupling line extends in a width direction of the ceramic base. A second segment and a first segment extending along the length of the ceramic base, and a third segment extending along the length of the ceramic substrate. The first segment is connected to both ends of the third segment, respectively, the second segment and the first segment are respectively located on both sides of the third segment, and the second segment is connected to the third segment. The first segment is located above the secondary stripline resonator, and the first segment is located above the quaternary stripline resonator. It is a filter.

さらに、各前記共振器の3層のストリップ線路の層間間隔が同じであり、かつ最上層の前記ストリップ線路と最下層の前記ストリップ線路とは中間層の前記ストリップ線路に対して鏡面対称に設置されており、中間層の前記ストリップ線路の一端は接地されており、中間層の前記ストリップ線路の他端は吊り下げられており、最上層の前記ストリップ線路の前記中間層のストリップ線路の接地に近い端は宙釣りで、最上層の前記ストリップ線路の他端は接地されており、最下層の前記ストリップ線路の前記中間層のストリップ線路の接地に近い端は宙釣りで、最下層の前記ストリップ線路の他端は接地されている。   Further, the three layers of strip lines of each resonator have the same interlayer spacing, and the uppermost layer strip line and the lowermost layer strip line are arranged mirror-symmetrically with respect to the intermediate layer strip line. One end of the strip line of the intermediate layer is grounded, the other end of the strip line of the intermediate layer is suspended, and is close to the ground of the strip line of the intermediate layer of the uppermost layer. The other end of the strip line of the uppermost layer is grounded, and the end of the lowermost layer strip line near the ground of the intermediate layer strip line is fishing, and the lower end of the strip line is grounded. Is grounded.

さらに、各前記共振器はそれぞれ各層の前記ストリップ線路の宙釣り端に対応する突出ストリップをさらに含み、前記突出ストリップと対応する前記宙釣り端とは間隔をおいて設置されており、各前記突出ストリップはいずれも接地されている。   Further, each of the resonators further includes a protruding strip corresponding to a dangling end of the strip line of each layer, wherein the protruding strip and the corresponding dangling end are spaced apart from each other, Both strips are grounded.

さらに、前記積層チップバンドパスフィルタは、それぞれ前記セラミック基体の左右両側に設置された2つの接地ストリップをさらに含み、各前記接地ストリップは隣接する前記突出ストリップに接続されており、各前記ストリップ線路の接地端子は隣接する前記接地ストリップに接続されている。   Further, the multilayer chip bandpass filter further includes two ground strips provided on both left and right sides of the ceramic base, respectively, wherein each of the ground strips is connected to an adjacent one of the protruding strips. The ground terminal is connected to the adjacent ground strip.

さらに、前記積層チップバンドパスフィルタは、前記セラミック基体の上側に設置された上側接地板と、前記セラミック基体の下側に設置された下側接地板とをさらに含み、前記下平面から前記下側接地板までの距離は前記上平面から前記上側接地板までの距離とほぼ同じである。   Further, the multilayer chip bandpass filter further includes an upper ground plate provided above the ceramic base, and a lower ground plate provided below the ceramic base, wherein the lower ground plate is provided below the ceramic base. The distance to the ground plane is substantially the same as the distance from the upper plane to the upper ground plane.

さらに、前記上側接地板の両側の縁にそれぞれ、誘電体領域を形成するための上側切り欠きが設置されており、前記下側接地板の両側の縁に、それぞれ誘電体領域を形成するための下側切り欠きが設置されている。
さらに、前記1次ストリップ線路共振器と前記入力端子とは間隔をおいて設置されており、前記6次ストリップ線路共振器と前記出力端子とは間隔をおいて設置されており、前記積層チップバンドパスフィルタは前記1次ストリップ線路共振器を前記入力端子に接続する第1のタップと、前記6次ストリップ線路共振器を前記出力端子に接続する第2のタップとをさらに含む。
Further, upper notches for forming a dielectric region are provided on both sides of the upper ground plate, respectively, and a dielectric region for forming a dielectric region is formed on both sides of the lower ground plate. A lower notch is provided.
Further, the primary stripline resonator and the input terminal are disposed at an interval, and the sixth stripline resonator and the output terminal are disposed at an interval. The pass filter further includes a first tap connecting the primary stripline resonator to the input terminal, and a second tap connecting the sixth stripline resonator to the output terminal.

さらに、前記第1のタップと前記入力端子との接続箇所の幅は前記入力端子から前記入力端子から離れる方向に次第に収縮状になり、前記第2のタップと前記出力端子との接続箇所の幅は前記出力端子から前記出力端子から離れる方向に次第に収縮状になる。   Further, the width of the connection point between the first tap and the input terminal gradually contracts in a direction away from the input terminal from the input terminal, and the width of the connection point between the second tap and the output terminal. Gradually shrinks in a direction away from the output terminal from the output terminal.

さらに、前記第1のタップが単層の折り畳みストリップ線路であり、前記第2のタップは単層の折り畳みストリップ線路である。
さらに、各前記共振器の長さは異なる。
Further, the first tap is a single-layer folded strip line, and the second tap is a single-layer folded strip line.
Further, the length of each resonator is different.

本発明によって提供される積層チップバンドパスフィルタの有益な効果は以下のとおりである。従来技術に比べて、本発明は、6次の3層のストリップ線路共振器を設置することによって、共振器の長さが1/4波長よりずっと小さくなるように各共振器の3層のストリップ線路は2つの追加のプレートローディングコンデンサを形成する。縦方向のスペースを十分に利用するために、高さの異なる2つの平面に6次共振器を設置し、結合量を確保するとともに横方向の間隔を短くし、これによって、該積層チップバンドパスフィルタは集積化がより高く、小型で、通過帯域の挿入損失が小さく、阻止帯域の抑圧が高く、信頼性が高いなどの特性を有し、しかも低温同時焼成セラミック技術で加工するときに、加工工程が簡単で、コストが安い。   The beneficial effects of the multilayer chip bandpass filter provided by the present invention are as follows. Compared with the prior art, the present invention provides a three-layer stripline resonator of each resonator such that the length of the resonator is much smaller than a quarter wavelength by installing a sixth-order three-layer stripline resonator. The lines form two additional plate loading capacitors. In order to make full use of the space in the vertical direction, a sixth-order resonator is provided on two planes having different heights to secure the coupling amount and shorten the horizontal space, thereby enabling the multilayer chip bandpass to be formed. Filters are more integrated, smaller, have lower insertion loss in the passband, have higher suppression in the stopband, and are more reliable. The process is simple and the cost is low.

本発明の実施例における技術の解決手段をより明確に説明するために、以下に実施例または従来技術の説明で使用される図面を簡単に説明するが、明らかなことに、以下の説明における図面は本発明のいくつかの実施例にすぎず、当業者であれば、創造的な工夫をせずに、これらの図面から他の図面を取得することができる。   In order to more clearly explain the technical solutions in the embodiments of the present invention, the drawings used in the description of the embodiments or the prior art will be briefly described below. Are only some embodiments of the present invention, and those skilled in the art can obtain other drawings from these drawings without creative efforts.

本発明の実施例による提供する積層チップバンドパスフィルタの立体斜視構造概略図である。1 is a schematic perspective view of a multilayer chip bandpass filter provided according to an embodiment of the present invention; 本発明の実施例による提供する積層チップバンドパスフィルタの平面構造概略図である。FIG. 3 is a schematic plan view of a multilayer chip bandpass filter provided according to an embodiment of the present invention. 本発明の実施例による提供する積層チップバンドパスフィルタの正面構造概略図である。1 is a schematic front view of a multilayer chip bandpass filter provided according to an embodiment of the present invention. 本発明の実施例による提供する積層チップバンドパスフィルタの等価回路構造概略図である。FIG. 2 is a schematic diagram of an equivalent circuit structure of a multilayer chip bandpass filter provided according to an embodiment of the present invention. 本発明の実施例による採用する積層チップバンドパスフィルタのシミュレーション結果を示す概略図である。FIG. 4 is a schematic diagram showing a simulation result of a multilayer chip bandpass filter employed according to an embodiment of the present invention.

そのうち、図中の各図面の主要符号は符号の説明のとおりである。   Among them, the main reference numerals of the respective drawings in the drawings are as described in the reference numerals.

本発明が解決すべき技術的問題、技術的解決手段および有益な効果をより明確にするために、以下には図面および実施例によって、本発明をさらに詳細に説明する。本明細書に記載された特定の実施例は、単に本発明を解釈するためのものに過ぎず、本発明を限定するためのものではないことを理解されたい。   In order to make the technical problems, technical solutions, and beneficial effects to be solved by the present invention clearer, the present invention will be described in more detail with reference to the drawings and embodiments. It should be understood that the specific examples described herein are merely illustrative of the invention and are not intended to limit the invention.

ある要素が別の要素に「固定される」または「設置される」と言われる場合、それは他の要素上に直接的にあってもよいし、または他の要素上に間接的に存在することができることに留意されたい。ある要素が別の要素に「接続されている」と言われる場合、それは他の要素に直接接続されてもよいし、または他の要素に間接的に接続されてもよい。   When one element is said to be "fixed" or "installed" on another element, it may be directly on another element or indirectly on another element Note that you can When one element is said to be "connected" to another element, it may be connected directly to another element or indirectly to another element.

また、「第1」および「第2」という用語は、目的を説明するためのものに過ぎず、相対的な重要性を示すかまたは暗示する、または示される技術的特徴の数を暗黙的に示すと解釈されるべきではない。したがって、「第1」および「第2」を定義する特徴は、1つまたは複数の該特徴を明示的または暗黙的に含み得る。本発明の説明において、「複数」は、特に断りのない限り、2以上を意味する。「若干」の意味は、特に断りのない限り、1以上である。   Also, the terms "first" and "second" are merely descriptive of the purpose and indicate or imply relative importance, or implicit in the number of technical features indicated. Should not be construed as indicating. Thus, features defining "first" and "second" may include explicitly or implicitly one or more of the features. In the description of the present invention, “plurality” means two or more unless otherwise specified. The meaning of "slightly" is 1 or more unless otherwise specified.

本発明の説明では、用語「中央」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「最上」、「最下」、「内」、「外」などで示す向きまたは位置関係は図面に示す向きまたは位置関係に基づいており、それは本発明の説明を容易にして説明を簡略化するためのものに過ぎず、示す装置または構成要素が特定の向きを有し、特定の向きで構成されたり操作されたりしなければならないことを示すまたは暗示するものではなく、したがって本発明を限定すると解釈されるべきではない。   In the description of the present invention, the terms “center”, “length”, “width”, “thickness”, “top”, “bottom”, “front”, “back”, “left”, “right”, “ The orientation or positional relationship indicated by “vertical”, “horizontal”, “top”, “bottom”, “inside”, “outside”, etc. is based on the orientation or positional relationship shown in the drawings, which facilitates description of the present invention. It is merely to simplify the description and not to imply or imply that the device or component shown has a particular orientation and must be configured or operated in a particular orientation. Therefore, they should not be construed as limiting the invention.

本発明の説明において、他に明示的に規定および限定されない限り、「取り付け」、「連結」、および「接続」という用語は広く理解されるべきであり、例えば固定接続であっても取り外し可能な接続であっても、または一体的に接続であってもよく、機械的連結であっても、電気的接続であってもよく、直接接続であっても、中間媒体を介した間接的接続であってもよく、2つの要素の内部連通または2つの要素の相互作用であってもよい。当業者であれば、本発明における上記用語の具体的な意味をケースバイケースで理解することができる。   In the description of the present invention, unless otherwise explicitly defined and limited, the terms "attach", "couple", and "connect" are to be understood broadly, e.g. Connection, or an integral connection, a mechanical connection, an electrical connection, a direct connection, or an indirect connection through an intermediate medium. May be internal communication of two elements or interaction of two elements. Those skilled in the art can understand the specific meaning of the above terms in the present invention on a case-by-case basis.

説明の便宜で、定義された空間上に互いに直交する三つの座標軸はそれぞれX軸、Y軸とZ軸であり、ここでは、X軸とY軸は同じ水平面に互いに直交する2つの座標軸であり、Z軸は垂直方向の座標軸である。X軸、Y軸、及びZ軸は、XY平面、YZ平面、及びXZ平面の3つの平面内で互いに直交するように配置され、該積層チップバンドパスフィルタの長さ方向をX軸とし、幅方向をY軸とし、高さ方向をZ軸とし、かつ左右方向をY軸に平行な方向と定義し、上下方向をZ軸に平行な方向と定義する。   For convenience of description, three coordinate axes orthogonal to each other on a defined space are an X axis, a Y axis, and a Z axis, respectively, where the X axis and the Y axis are two coordinate axes orthogonal to each other on the same horizontal plane. , Z axis are vertical coordinate axes. The X-axis, the Y-axis, and the Z-axis are disposed so as to be orthogonal to each other in three planes of an XY plane, a YZ plane, and an XZ plane. The direction is defined as the Y axis, the height direction is defined as the Z axis, the horizontal direction is defined as a direction parallel to the Y axis, and the vertical direction is defined as a direction parallel to the Z axis.

図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタを説明する。前記積層チップバンドパスフィルタは、セラミック基体11、6次共振器20、入力端子12、出力端子13およびZ型結合線路31を含む。入力端子12と出力端子13はそれぞれセラミック基体11の両端に設置されており、6次共振器20とZ型結合線路31はいずれもセラミック基体11に設置されている。各共振器20はセラミック基体11の幅方向に沿って延在して設置されており、各共振器20はいずれも3層のストリップ線路共振器であり、それにより各共振器20の3層のストリップ線路200で2つの追加のプレートローディングコンデンサを形成することにより、共振器20は長さが1/4波長よりはるかに小さく、さらに該積層チップバンドパスフィルタをCバンド(動作周波数は4〜8GHzの周波数帯)で動作させることができる。6次共振器20は1次ストリップ線路共振器21、2次ストリップ線路共振器22、3次ストリップ線路共振器23、4次ストリップ線路共振器、5次ストリップ線路共振器および6次ストリップ線路共振器を含む。1次ストリップ線路共振器21、2次ストリップ線路共振器22、3次ストリップ線路共振器23、4次ストリップ線路共振器24、5次ストリップ線路共振器25および6次ストリップ線路共振器26はセラミック基体11の長さ方向に沿って順次設置されており、1次ストリップ線路共振器21は入力端子12に接続されており、6次ストリップ線路共振器26は出力端子13に接続されている。1次ストリップ線路共振器21、3次ストリップ線路共振器23および5次ストリップ線路共振器25は下平面42に位置し、2次ストリップ線路共振器22、4次ストリップ線路共振器24および6次ストリップ線路共振器26は上平面41に位置し、下平面42はセラミック基体11の高さ方向に沿って上平面41の下方にあり、それにより縦方向(セラミック基板11の高さ方向)のスペースを最大限に利用して、さらに横方向の間隔を縮め、集積度を高め、小型にし、しかも各共振器20の幅と隣接する2つの共振器20間の距離によって隣接結合を制御し、共振器20間の隣接結合は、ブロードサイド結合によって達成される。Z型結合線路31は2次ストリップ線路共振器22と4次ストリップ線路共振器24とを交差結合するために用いられ、Z型結合線路31はセラミック基体11の幅方向に沿って延在して設置された第1のセグメント311と第2のセグメント312とセラミック基体11の長さ方向に沿って延在して設置された第3のセグメント313を含み、第2のセグメント312と第1のセグメント311はそれぞれ第3のセグメント313の両端に連結されており、第2のセグメント312と第1のセグメント311はそれぞれ第3のセグメント313の両側に位置し、第2のセグメント312は2次ストリップ線路共振器22の上方に位置し、第1のセグメント311は4次ストリップ線路共振器24の上方に位置する。したがって、第2のセグメント312、第1のセグメント311および第3のセグメント313の長さと幅を調整することによって、結合量を制御することができる。該構造は6次共振器20の結合量の同一を確保することができる。   Referring to FIGS. 1 to 3 together, a multilayer chip bandpass filter provided by the present invention will be described. The multilayer chip bandpass filter includes a ceramic base 11, a sixth-order resonator 20, an input terminal 12, an output terminal 13, and a Z-type coupling line 31. The input terminal 12 and the output terminal 13 are provided at both ends of the ceramic base 11, respectively, and the sixth-order resonator 20 and the Z-type coupling line 31 are both provided on the ceramic base 11. Each resonator 20 is installed so as to extend along the width direction of the ceramic base 11, and each resonator 20 is a three-layer strip line resonator. By forming two additional plate loading capacitors in the stripline 200, the resonator 20 can be much smaller in length than a quarter wavelength, and furthermore, the multilayer chip bandpass filter can be switched to the C band (operating frequency is 4-8 GHz). Frequency band). The sixth-order resonator 20 includes a first-order stripline resonator 21, a second-order stripline resonator 22, a third-order stripline resonator 23, a fourth-order stripline resonator, a fifth-order stripline resonator, and a sixth-order stripline resonator. including. The first stripline resonator 21, the second stripline resonator 22, the third stripline resonator 23, the fourth stripline resonator 24, the fifth stripline resonator 25, and the sixth stripline resonator 26 are made of a ceramic substrate. The first strip line resonator 21 is connected to the input terminal 12, and the sixth strip line resonator 26 is connected to the output terminal 13. The primary stripline resonator 21, the tertiary stripline resonator 23, and the fifth-order stripline resonator 25 are located on the lower plane 42, and the secondary stripline resonator 22, the fourth-order stripline resonator 24, and the sixth-order strip The line resonator 26 is located on the upper plane 41, and the lower plane 42 is below the upper plane 41 along the height direction of the ceramic base 11, thereby saving a space in the vertical direction (the height direction of the ceramic substrate 11). By making full use of it, further reducing the lateral spacing, increasing the degree of integration and miniaturizing, and controlling the adjacent coupling by the width of each resonator 20 and the distance between two adjacent resonators 20, Adjacent coupling between the 20 is achieved by a broadside coupling. The Z-shaped coupling line 31 is used to cross-couple the secondary stripline resonator 22 and the quaternary stripline resonator 24, and the Z-shaped coupling line 31 extends along the width direction of the ceramic base 11. The first segment 311 and the second segment 312 are provided. The third segment 313 is provided to extend along the length direction of the ceramic base 11. The second segment 312 and the first segment are provided. 311 is connected to both ends of the third segment 313, the second segment 312 and the first segment 311 are respectively located on both sides of the third segment 313, and the second segment 312 is a secondary strip line. The first segment 311 is located above the resonator 22, and the first segment 311 is located above the fourth stripline resonator 24. Therefore, by adjusting the length and width of the second segment 312, the first segment 311 and the third segment 313, the coupling amount can be controlled. This structure can ensure the same coupling amount of the sixth-order resonator 20.

図4に示すように、本発明の積層チップバンドパスフィルタの等価回路において、各共振器20は1つのストリップ線路共振器プラスそのローディングコンデンサに等価し、即ち1次ストリップ線路共振器21はストリップ線路共振器R1プラスコンデンサC1に等価し、2次ストリップ線路共振器22はストリップ線路共振器R2プラスコンデンサC2に等価し、3次ストリップ線路共振器23はストリップ線路共振器R3プラスコンデンサC3に等価し、4次ストリップ線路共振器24はストリップ線路共振器R4プラスコンデンサC4に等価し、5次ストリップ線路共振器25はストリップ線路共振器R5プラスコンデンサC5に等価し、6次ストリップ線路共振器26はストリップ線路共振器R6プラスコンデンサC6に等価し、該積層チップバンドパスフィルタのフィルタリング機能は結合と共振メカニズムによって実現され、ここでは、M12、M23、M34、M45、M56が隣接結合であり、M24が交差結合であり、それにより、同じ結合量を確保し、通過帯域の挿入損失を減少させ、阻止帯域の抑圧を向上させ、信頼性が高い。 As shown in FIG. 4, in the equivalent circuit of the multilayer chip bandpass filter of the present invention, each resonator 20 is equivalent to one strip line resonator plus its loading capacitor, that is, the primary strip line resonator 21 is a strip line resonator. The secondary stripline resonator 22 is equivalent to the stripline resonator R2 plus the capacitor C2, the tertiary stripline resonator 23 is equivalent to the stripline resonator R3 plus the capacitor C3, The fourth-order stripline resonator 24 is equivalent to a stripline resonator R4 plus a capacitor C4, the fifth-order stripline resonator 25 is equivalent to a stripline resonator R5 plus a capacitor C5, and the sixth-order stripline resonator 26 is a stripline. Equivalent to a resonator R6 plus a capacitor C6, Filtering layer chip bandpass filter is implemented by coupling the resonance mechanism, where is the M 12, M 23, M 34 , M 45, M 56 is adjacent bond, M 24 is a cross-linked, whereby As a result, the same coupling amount is secured, the insertion loss in the pass band is reduced, the suppression of the stop band is improved, and the reliability is high.

本発明が提供する積層チップバンドパスフィルタにおいて、従来技術に比べて、本発明は、6次の3層ストリップ線路200共振器を設置することによって、共振器20の長さが1/4波長よりはるかに小さくなるように各共振器20の3層のストリップ線路200は2つの追加のプレートローディングコンデンサを形成する。縦方向のスペースを十分に利用するために、高さの異なる2つの平面に6次共振器20を設置し、同一結合量を確保するとともに横方向の間隔を短くし、これによって、該積層チップバンドパスフィルタは集積化がより高く、小型で、通過帯域の挿入損失が小さく、阻止帯域の抑圧が高く、信頼性が高いなどの特性を有し、しかも低温同時焼成セラミック技術で加工するときに、加工プロセスが簡単であり、コストが安い。   In the multilayer chip bandpass filter provided by the present invention, the present invention provides a 6th-order three-layer stripline 200 resonator in which the length of the resonator 20 is smaller than 1/4 wavelength compared to the prior art. As much smaller, the three layer stripline 200 of each resonator 20 forms two additional plate loading capacitors. In order to make full use of the space in the vertical direction, the sixth-order resonator 20 is installed on two planes having different heights, and the same coupling amount is secured and the horizontal distance is shortened. Bandpass filters have the characteristics of higher integration, smaller size, lower passband insertion loss, higher suppression of stopband, higher reliability, etc., and when processed with low-temperature co-fired ceramic technology. The processing process is simple and the cost is low.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、各共振器20の3層のストリップ線路200の層間間隔が同じであり、かつ最上層のストリップ線路202と最下層のストリップ線路203は中間層のストリップ線路201に対して鏡面対称に設置されている。各共振器20において、中間層のストリップ線路201の一端は接地されており、中間層のストリップ線路201の他端は宙吊りになっており、最上層のストリップ線路202の中間層のストリップ線路201の接地に近い端は宙吊りになっており、最上層のストリップ線路202の他端は接地されており、最下層のストリップ線路203の中間層のストリップ線路201の接地に近い端は宙吊りになっており、最下層のストリップ線路203の他端は接地されている。加工や製造を容易にし、設計しやすいだけでなく、各共振器20の対称性を確保し、通過帯域の挿入損失を低減することもできる。   Further, referring to FIGS. 1 to 3 together, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the three layers of each resonator 20 have the same interlayer spacing. In addition, the uppermost stripline 202 and the lowermost stripline 203 are arranged mirror-symmetrically with respect to the intermediate stripline 201. In each resonator 20, one end of the intermediate-layer strip line 201 is grounded, the other end of the intermediate-layer strip line 201 is suspended, and the intermediate-layer strip line 201 of the uppermost-layer strip line 202 is suspended. The end near the ground is suspended, the other end of the uppermost stripline 202 is grounded, and the end of the lowermost stripline 203 near the ground of the intermediate stripline 201 is suspended. The other end of the lowermost strip line 203 is grounded. Not only can processing and manufacturing be facilitated and design is easy, but also symmetry of each resonator 20 can be ensured and insertion loss in the pass band can be reduced.

さらに、1次ストリップ線路共振器21の中間層のストリップ線路201、3次ストリップ線路共振器23の中間層のストリップ線路201および5次ストリップ線路共振器25の中間層のストリップ線路201は下平面42に位置する。1次ストリップ線路共振器21の最上層のストリップ線路202、3次ストリップ線路共振器23の最上層のストリップ線路202および5次ストリップ線路共振器25の最上層のストリップ線路202は同一平面に位置する。1次ストリップ線路共振器21の最下層のストリップ線路203、3次ストリップ線路共振器23の最下層のストリップ線路203および5次ストリップ線路共振器25の最下層のストリップ線路203は同一平面に位置する。それと同時に、2次ストリップ線路共振器22の中間層のストリップ線路201、4次ストリップ線路共振器24の中間層のストリップ線路201および6次ストリップ線路共振器26の中間層のストリップ線路201は下平面42に位置する。2次ストリップ線路共振器22の最上層のストリップ線路202、4次ストリップ線路共振器24の最上層のストリップ線路202および6次ストリップ線路共振器26の最上層のストリップ線路202は同一平面に位置する。2次ストリップ線路共振器22の最下層のストリップ線路203、4次ストリップ線路共振器24の最下層のストリップ線路203および6次ストリップ線路共振器26の最下層のストリップ線路203は同一平面に位置する。2次ストリップ線路共振器22の最下層のストリップ線路203の位置する平面は1次ストリップ線路共振器21の最上層のストリップ線路202の位置する平面の上方にあり、即ち上平面41に対応する各共振器20における各層のストリップ線路200は全体的に下平面42に対応する各共振器20における各層のストリップ線路200の上に位置する。   Further, the strip line 201 of the intermediate layer of the primary strip line resonator 21, the strip line 201 of the intermediate layer of the tertiary strip line resonator 23, and the strip line 201 of the intermediate layer of the fifth strip line resonator 25 are the lower plane 42. Located in. The uppermost stripline 202 of the primary stripline resonator 21, the uppermost stripline 202 of the tertiary stripline resonator 23, and the uppermost stripline 202 of the fifth-order stripline resonator 25 are located on the same plane. . The lowermost stripline 203 of the primary stripline resonator 21, the lowermost stripline 203 of the tertiary stripline resonator 23, and the lowermost stripline 203 of the fifth-order stripline resonator 25 are located on the same plane. . At the same time, the strip line 201 in the middle layer of the secondary strip line resonator 22 and the strip line 201 in the middle layer of the fourth strip line resonator 24 and the strip line 201 in the middle layer of the sixth strip line resonator 26 are lower planes. 42. The uppermost stripline 202 of the secondary stripline resonator 22, the uppermost stripline 202 of the fourth stripline resonator 24, and the uppermost stripline 202 of the sixth stripline resonator 26 are located on the same plane. . The lowermost stripline 203 of the secondary stripline resonator 22, the lowermost stripline 203 of the fourth stripline resonator 24, and the lowermost stripline 203 of the sixth stripline resonator 26 are located on the same plane. . The plane where the lowermost stripline 203 of the secondary stripline resonator 22 is located is above the plane where the uppermost stripline 202 of the primary stripline resonator 21 is located, that is, each plane corresponding to the upper plane 41. The strip line 200 of each layer in the resonator 20 is located above the strip line 200 of each layer in each resonator 20 corresponding to the lower plane 42 as a whole.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、各共振器20において、中間層のストリップ線路201の幅は最上層のストリップ線路202より小さく、かつ中間層のストリップ線路201の幅は最下層のストリップ線路203より小さく、それにより各共振器20の対称性をしっかりと確保し、通過帯域の挿入損失を低減する。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, in each resonator 20, the width of the strip line 201 of the intermediate layer is the uppermost layer. , And the width of the intermediate-layer strip line 201 is smaller than that of the lowermost-layer strip line 203, whereby the symmetry of each resonator 20 is firmly secured, and the insertion loss in the pass band is reduced.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、各共振器20はそれぞれ各層のストリップ線路200の宙吊り端に対応する突出ストリップ204をさらに含み、各突出ストリップ204と対応する宙吊り端とは間隔をおいて設置され、各突出ストリップ204はいずれも接地され、それにより各層のストリップ線路200の一致性を高め、通過帯域の挿入損失を低減する。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, each resonator 20 corresponds to a suspended end of the strip line 200 of each layer. It further includes protruding strips 204, and each protruding strip 204 is spaced apart from the corresponding suspended end, and each protruding strip 204 is grounded, thereby increasing the consistency of the strip lines 200 of each layer and increasing the passband. To reduce the insertion loss.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、該積層チップバンドパスフィルタはそれぞれセラミック基体11の左右両側に設置された2つの接地ストリップ14を含み、各接地ストリップ14は隣接する突出ストリップ204に接続されており、各ストリップ線路200の接地端子は隣接する接地ストリップ14に接続されており、即ち各共振器20中各突出ストリップ204は隣接する接地ストリップ14に接続されており、各共振器20における各層のストリップ線路200の接地端子は隣接する接地ストリップ14に接続されている。各突出ストリップ204を接地させるとともに、各ストリップ線路200の一端を接地させるように接地ストリップ14を設置する。   Further, referring to FIGS. 1 to 3 together, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the multilayer chip bandpass filter is installed on each of the left and right sides of the ceramic base 11. And each ground strip 14 is connected to an adjacent projecting strip 204, and the ground terminal of each stripline 200 is connected to an adjacent ground strip 14, i.e., in each resonator 20. Each protruding strip 204 is connected to the adjacent ground strip 14, and the ground terminal of the strip line 200 of each layer in each resonator 20 is connected to the adjacent ground strip 14. The ground strip 14 is installed so that each protruding strip 204 is grounded and one end of each strip line 200 is grounded.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、各接地ストリップ14と入力端子12は非貫通形態を用いて、即ち入力端子12と各接地ストリップ14はずれて、例えば図1に示すように2つの接地ストリップ14はそれぞれセラミック基体11の左右両側に位置し、入力端子12はセラミック基体11の高さ方向に沿って設置されている。各接地ストリップ14と出力端子13は非貫通形態を用いて、即ち出力端子13と各接地ストリップ14はずれて、例えば図1に示すように2つの接地ストリップ14はそれぞれセラミック基体11の左右両側に位置し、出力端子13はセラミック基体11の高さ方向に沿って設置されている。それにより、入力端子12、出力端子13と対応する接地ストリップ14の間の距離が小さ過ぎることによる短絡の発生確率を低減することができる。   Further, referring to FIGS. 1 to 3 together, in one specific embodiment of the multilayer chip bandpass filter provided by the present invention, each of the ground strips 14 and the input terminals 12 use a non-through form, that is, The input terminals 12 are displaced from the respective ground strips 14. For example, as shown in FIG. Have been. Each of the ground strips 14 and the output terminals 13 use a non-penetration type, that is, the output terminal 13 and each of the ground strips 14 are disengaged. For example, as shown in FIG. The output terminal 13 is provided along the height direction of the ceramic base 11. Thereby, the probability of occurrence of a short circuit due to the distance between the input terminal 12, the output terminal 13 and the corresponding ground strip 14 being too small can be reduced.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、各次共振器20の長さは異なり、それにより非同期同調を達成し、さらに通過帯域の挿入損失を低減し、阻止帯域の抑圧および信頼性を改善する。   Still referring to FIGS. 1-3, in one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the length of each resonator 20 is different, thereby achieving asynchronous tuning. Further, the insertion loss in the pass band is reduced, and the suppression and reliability of the stop band are improved.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、1次ストリップ線路共振器21のストリップ線路201は入力端子12に接続されており、6次ストリップ線路共振器26のストリップ線路201は出力端子13に接続されており、それにより通過帯域の挿入損失を低減する。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the strip line 201 of the primary strip line resonator 21 is connected to the input terminal 12. The strip line 201 of the sixth-order strip line resonator 26 is connected to the output terminal 13, thereby reducing the insertion loss in the pass band.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、該積層チップバンドパスフィルタはセラミック基体11の上側に設置された上側に設置される上接地板33およびセラミック基体11の下側に設置された下側接地板32をさらに含み、下平面42から下側接地板32までの距離は上平面41から上側接地板33までの距離とほぼ等しく、それによりできるだけ縦方向の対称性を保証し、接地板の表面粗さによる損失を低減する。また、ほぼ等しいとは、できるだけ下平面42から下接地板32までの距離が上平面41から上接地板33までの距離に等しいことを意味し、製造誤差を許容することは言うまでもない。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the multilayer chip bandpass filter includes an upper side mounted on a ceramic base 11. And a lower ground plate 32 provided below the ceramic base 11. The distance from the lower plane 42 to the lower ground plate 32 is from the upper plane 41 to the upper ground plate 33. , So as to assure longitudinal symmetry as much as possible and to reduce losses due to surface roughness of the ground plane. Further, "substantially equal" means that the distance from the lower plane 42 to the lower ground plane 32 is equal to the distance from the upper plane 41 to the upper ground plane 33 as much as possible, and it goes without saying that a manufacturing error is allowed.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの具体的な実施形態として、上接地板33両側の縁にそれぞれ誘電体領域を形成するための上切り欠き331が設置成されており、下接地板32両側の縁にそれぞれ誘電体領域を形成するための下切り欠き321が設置されており、それにより通過帯域の挿入損失を低減する。さらに、上側接地板33における各上切り欠き331の長さは0.75mmであり、各上切り欠き331の幅は0.2mmである。下接地板32における各下切り欠き321の長さは0.75mmであり、各下切り欠き321の幅は0.2mmである。   Referring to FIGS. 1 to 3 together, as a specific embodiment of the multilayer chip bandpass filter provided by the present invention, upper cuts for forming dielectric regions on both sides of the upper ground plate 33 respectively. A notch 331 is provided, and a lower notch 321 for forming a dielectric region is provided on each side edge of the lower ground plate 32, thereby reducing insertion loss in a pass band. Further, the length of each upper notch 331 in the upper ground plate 33 is 0.75 mm, and the width of each upper notch 331 is 0.2 mm. The length of each lower notch 321 in the lower ground plate 32 is 0.75 mm, and the width of each lower notch 321 is 0.2 mm.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの具体的な実施形態として、1次ストリップ線路共振器21と入力端子12とは間隔をおいて設置されており、6次ストリップ線路共振器26と出力端子13とは間隔をおいて設置されており、不必要な寄生モードを抑制する。   Further, referring to FIGS. 1 to 3 together, as a specific embodiment of the multilayer chip bandpass filter provided by the present invention, the primary stripline resonator 21 and the input terminal 12 are installed at an interval. The sixth-order stripline resonator 26 and the output terminal 13 are arranged at an interval to suppress unnecessary parasitic modes.

該積層チップバンドパスフィルタは1次ストリップ線路共振器21と入力端子12とを接続した第1のタップ34および6次ストリップ線路共振器26と出力端子13とを接続した第2のタップ35をさらに含む。外部品質係数(外部Q値)は主に第1のタップ34と1次ストリップ線路共振器21との重ね継ぎ位置および第2のタップ35と6次ストリップ線路共振器26との重ね継ぎ位置によって定められ、それにより外部品質係数を向上させる。   The multilayer chip bandpass filter further includes a first tap 34 connecting the primary stripline resonator 21 and the input terminal 12 and a second tap 35 connecting the sixth stripline resonator 26 and the output terminal 13. Including. The external quality factor (external Q value) is determined mainly by the splicing position of the first tap 34 and the primary strip line resonator 21 and the splicing position of the second tap 35 and the sixth strip line resonator 26. Thereby improving the external quality factor.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、第1のタップ34と入力端子12との接続箇所の幅は該入力端子12から該入力端子12から離れる方向に次第に収縮状になる。第2のタップ35と出力端子13との接続箇所の幅は該出力端子13から該出力端子13から離れる方向に次第に収縮状になる。それにより、端子電極の接続の信頼性を確保するとともに、寄生パラメータの影響を低減する。   Further, referring to FIGS. 1 to 3 together, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the width of the connection point between the first tap 34 and the input terminal 12 is It gradually contracts in a direction away from the input terminal 12 from the input terminal 12. The width of the connection portion between the second tap 35 and the output terminal 13 gradually contracts in a direction away from the output terminal 13 and away from the output terminal 13. This ensures the reliability of the connection of the terminal electrodes and reduces the influence of the parasitic parameters.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、第1のタップ34は単層折り畳みストリップ線路であり、第2のタップ35は単層折り畳みストリップ線路であり、さらに、端子電極の接続の信頼性を確保するとともに、寄生パラメータの影響を低減する。   Further, referring to FIGS. 1 to 3 together, in one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the first tap 34 is a single-layer folded strip line and the second tap 34 is The tap 35 is a single-layer folded strip line, and further secures the connection of the terminal electrode and reduces the influence of the parasitic parameter.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、セラミック基体11の長さは3.2mmであり、セラミック基体11の幅は1.6mmであり、セラミック基体11の高さは0.9mmであり、それにより該積層チップバンドパスフィルタを小型化にする。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the length of the ceramic substrate 11 is 3.2 mm, and the length of the ceramic substrate 11 is 3.2 mm. The width is 1.6 mm and the height of the ceramic base 11 is 0.9 mm, thereby reducing the size of the multilayer chip bandpass filter.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、セラミック基体11の両端にそれぞれ入力端子12および出力端子13が設置されており、セラミック基体11の左右両側にそれぞれ接地ストリップ14が設置されており、2つの接地ストリップ14にそれぞれ2つの接地端子が形成されている。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, an input terminal 12 and an output terminal 13 are provided at both ends of a ceramic base 11, respectively. Ground strips 14 are provided on both left and right sides of the ceramic base 11, respectively, and two ground terminals are formed on each of the two ground strips 14.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、入力端子12のY軸方向に沿う長さは0.4mmであり、即ち入力端子12の幅は0.4mmである。出力端子13のY軸方向に沿う長さは0.4mmであり、即ち出力端子13の幅は0.4mmである。接地ストリップ14のX方向に沿う長さは2.7mmであり、即ち接地ストリップ14の長さは2.7mmである。   1 to 3, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the length of the input terminal 12 along the Y-axis direction is 0.4 mm. That is, the width of the input terminal 12 is 0.4 mm. The length of the output terminal 13 along the Y-axis direction is 0.4 mm, that is, the width of the output terminal 13 is 0.4 mm. The length of the ground strip 14 in the X direction is 2.7 mm, that is, the length of the ground strip 14 is 2.7 mm.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの具体的な実施形態として、セラミック基体11においてセラミック材料の誘電率が11.0−15.0であり、誘電損失係数tanα≦0.002である。即ち製造されたセラミック基体11のセラミック材料の誘電率が11.0−15.0であり、誘電損失係数tanα≦0.002であり、それにより信頼性を向上させ、通過帯域の挿入損失を低減する。   Furthermore, referring to FIGS. 1 to 3 together, as a specific embodiment of the multilayer chip bandpass filter provided by the present invention, the dielectric constant of the ceramic material in the ceramic substrate 11 is 11.0 to 15.0. , And the dielectric loss coefficient tan α ≦ 0.002. That is, the dielectric constant of the ceramic material of the manufactured ceramic substrate 11 is 11.0-15.0, and the dielectric loss coefficient tan α ≦ 0.002, thereby improving the reliability and reducing the insertion loss in the pass band. I do.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、導電性を向上させるために各共振器20はいずれも金属銀で製造される。各共振器20の各層のストリップ線路200は金属銀で製造される。さらに、各共振器20の各層のストリップ線路200の銀層の厚さは10±3μmである。さらに、各共振器20の各突出ストリップ204は金属銀で製造される。各共振器20の各突出ストリップ204の銀層の厚さは10±3μmである。   Referring to FIGS. 1 to 3 together, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, each of the resonators 20 is made of metallic silver in order to improve conductivity. Manufactured. The strip line 200 of each layer of each resonator 20 is made of metallic silver. Further, the thickness of the silver layer of the strip line 200 in each layer of each resonator 20 is 10 ± 3 μm. Further, each protruding strip 204 of each resonator 20 is made of metallic silver. The thickness of the silver layer of each projecting strip 204 of each resonator 20 is 10 ± 3 μm.

さらに、導電性を向上させるために、第1のタップ34はいずれも金属銀で製造される。さらに、第1のタップ34の銀層の厚さは10±3μmである。
さらに、導電性を向上させるために第2のタップ35はいずれも金属銀で製造される。 さらに、第2のタップ35の銀層の厚さは10±3μmである。
さらに、導電性を向上させるために上接地板33と下接地板32はいずれも金属銀で製造される。さらに、上側接地板33の銀層の厚さは10±3μmである。下側接地板32の銀層の厚さは10±3μmである。
Further, in order to improve the conductivity, each of the first taps 34 is made of metallic silver. Further, the thickness of the silver layer of the first tap 34 is 10 ± 3 μm.
Further, to improve conductivity, each of the second taps 35 is made of metallic silver. Further, the thickness of the silver layer of the second tap 35 is 10 ± 3 μm.
Further, in order to improve conductivity, the upper ground plate 33 and the lower ground plate 32 are both made of metallic silver. Further, the thickness of the silver layer of the upper ground plate 33 is 10 ± 3 μm. The thickness of the silver layer of the lower ground plate 32 is 10 ± 3 μm.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの具体的な実施形態として、導電性を向上させるために入力端子12は金属銀で製造される。入力端子12の銀層の厚さは15±3μmである。導電性を向上させるために出力端子13は金属銀で製造される。出力端子13の銀層の厚さは15±3μmである。   Further, referring to FIGS. 1 to 3 together, as a specific embodiment of the multilayer chip bandpass filter provided by the present invention, the input terminal 12 is made of metallic silver to improve conductivity. The thickness of the silver layer of the input terminal 12 is 15 ± 3 μm. The output terminal 13 is made of metallic silver to improve conductivity. The thickness of the silver layer of the output terminal 13 is 15 ± 3 μm.

さらに、図1から図3を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、導電性を向上させるために各接地ストリップ14金属銀で製造される。各接地ストリップ14の銀層の厚さは15±3μmである。   Further, referring to FIGS. 1 to 3 together, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, each ground strip 14 is made of metallic silver to improve conductivity. . The thickness of the silver layer of each ground strip 14 is 15 ± 3 μm.

さらに、図1から図5を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタの1つの具体的な実施形態として、該積層チップバンドパスフィルタの動作周波数の範囲は5500±500MHzであり、即ち該積層チップバンドパスフィルタの動作周波数の範囲は5000MHz−6000MHzである。   Further, referring to FIG. 1 to FIG. 5, as one specific embodiment of the multilayer chip bandpass filter provided by the present invention, the operating frequency range of the multilayer chip bandpass filter is 5500 ± 500 MHz. That is, the operating frequency range of the multilayer chip bandpass filter is 5000 MHz to 6000 MHz.

該積層チップバンドパスフィルタはLTCCプロセスを使用して製造することができ、例えば成形時に、下から上へ、まず、ブランク層をブランク誘電体膜で積層し、各層の金属パターンを下から上に順次印刷して、下接地板32、各共振器20、第1のタップ34、第2のタップ35、および上接地板33を製造し、次いでブランク誘電体膜の一部を積層するように製造する。焼結成形後、外部ポートはスクリーン印刷技術を使用して印刷して、接地ストリップ14、入力端子12および出力端子13のそれぞれを製造する。   The multilayer chip bandpass filter can be manufactured using an LTCC process. For example, at the time of molding, from the bottom to the top, first, a blank layer is laminated with a blank dielectric film, and the metal pattern of each layer is formed from the bottom to the top. The lower grounding plate 32, each resonator 20, the first tap 34, the second tap 35, and the upper grounding plate 33 are manufactured by printing sequentially, and then manufactured by laminating a part of the blank dielectric film. I do. After sintering, the external ports are printed using screen printing techniques to produce the ground strip 14, input terminal 12, and output terminal 13, respectively.

さらに、図1から図5を合わせて参照すると、本発明が提供する積層チップバンドパスフィルタのシミュレーションシミュレーション結果図として、図においてS11はシミュレーションの各周波数における反射減衰量曲線であり、S21はシミュレーションの各周波数における挿入損失曲線であり、シミュレーション結果から分かるように、該積層チップバンドパスフィルタの通過帯域範囲は5000MHz〜6000MHzであり、通過帯域の挿入損失は2.5dB未満であり、反射減衰量は19dB未満であり、阻止帯域の抑圧はDC−4600MHz周波数帯域で33dBより大きく、6400−12000MHz周波数帯域で32dBより大きい。 Still referring combined to FIGS. 1-5, as a simulation simulation result diagram of the laminated chip bandpass filter provided by the present invention, S 11 in the figure is a return loss curve at each frequency of the simulation, S 21 is It is an insertion loss curve at each frequency of the simulation. As can be seen from the simulation results, the passband range of the multilayer chip bandpass filter is 5000 MHz to 6000 MHz, the insertion loss of the passband is less than 2.5 dB, and the return loss The amount is less than 19 dB, and the suppression of the stopband is greater than 33 dB in the DC-4600 MHz frequency band and greater than 32 dB in the 6400-12000 MHz frequency band.

本発明の積層チップバンドパスフィルタはCバンドフロントエンドモジュールの分野に適用することができ、マイクロ波通信、レーダシステム、および電子対策などの分野にも適用することができる。   The multilayer chip bandpass filter of the present invention can be applied to the field of C-band front-end modules, and can also be applied to fields such as microwave communication, radar systems, and electronic countermeasures.

以上の記載は、本発明の好ましい実施例に過ぎず、本発明はこれらに限定されるものではなく、本発明の趣旨及び原則から逸脱することなく加えたいかなる修正、等価置換および改良等は、いずれも本発明の保護範囲に含まれるべきである。   The above description is only preferred embodiments of the present invention, and the present invention is not limited to these, and any modifications, equivalent replacements, improvements, etc. made without departing from the spirit and principle of the present invention are described below. Either should fall within the protection scope of the present invention.

11 セラミック基体
12 入力端子
13 出力端子
14 接地ストリップ
20 共振器
21 1次ストリップ線路共振器
22 2次ストリップ線路共振器
23 3次ストリップ線路共振器
24 4次ストリップ線路共振器
25 5次ストリップ線路共振器
26 6次ストリップ線路共振器
200 ストリップ線路
201 中間層のストリップ線路
202 最上層のストリップ線路
203 最下層のストリップ線路
204 突出ストリップ
31 Z型結合線路
311 第1のセグメント
312 第2のセグメント
313 第3のセグメント
32 下側接地板
321 下側切り欠き
33 上側接地板
331 上側切り欠き
34 第1のタップ
35 第2のタップ
41 上平面
42 下平面
Reference Signs List 11 ceramic substrate 12 input terminal 13 output terminal 14 ground strip 20 resonator 21 primary stripline resonator 22 secondary stripline resonator 23 tertiary stripline resonator 24 quaternary stripline resonator 25 quintic stripline resonator 26 Sixth-order stripline resonator 200 Stripline 201 Intermediate layer stripline 202 Uppermost layer stripline 203 Lowermost layer stripline 204 Projecting strip 31 Z-shaped coupling line 311 First segment 312 Second segment 313 Third Segment 32 Lower grounding plate 321 Lower notch 33 Upper grounding plate
331 Upper cutout 34 First tap 35 Second tap 41 Upper plane 42 Lower plane

Claims (10)

積層チップバンドパスフィルタであって、セラミック基体と、前記セラミック基体に設置された6次共振器と、それぞれ前記セラミック基体の両端に設置された入力端子と出力端子とを含み、各前記共振器は前記セラミック基体の幅方向に沿って延在して設置されており、各前記共振器はいずれも3層のストリップ線路共振器であり、前記6次共振器は前記セラミック基体の長さ方向に沿って順次設置された1次ストリップ線路共振器、2次ストリップ線路共振器、3次ストリップ線路共振器、4次ストリップ線路共振器、5次ストリップ線路共振器および6次ストリップ線路共振器を含み、かつ前記1次ストリップ線路共振器、前記3次ストリップ線路共振器および前記5次ストリップ線路共振器は下平面に位置し、前記2次ストリップ線路共振器、前記4次ストリップ線路共振器および前記6次ストリップ線路共振器は上平面に位置し、前記下平面は前記セラミック基体の高さ方向に沿って前記上平面の下方にあり、前記1次ストリップ線路共振器は前記入力端子に接続されており、前記6次ストリップ線路共振器は前記出力端子に接続されており、前記積層チップバンドパスフィルタは、前記2次ストリップ線路共振器と前記4次ストリップ線路共振器とを交差結合するZ型結合線路をさらに含み、前記Z型結合線路は前記セラミック基体の幅方向に沿って延在して設置された第2のセグメントと第1のセグメントおよび前記セラミック基体の長さ方向に沿って延在して設置された第3のセグメントを含み、前記第2のセグメントと前記第1のセグメントはそれぞれ前記第3のセグメントの両端に連結されており、前記第2のセグメントと前記第1のセグメントはそれぞれ前記第3のセグメントの両側に位置し、前記第2のセグメントは前記2次ストリップ線路共振器の上方に位置し、前記第1のセグメントは前記4次ストリップ線路共振器の上方に位置する、ことを特徴とする積層チップバンドパスフィルタ。   A multilayer chip bandpass filter, comprising: a ceramic substrate; a sixth-order resonator disposed on the ceramic substrate; and input terminals and output terminals disposed on both ends of the ceramic substrate, respectively, wherein each of the resonators is Each of the resonators is a strip line resonator having three layers, and the sixth resonator is arranged along the length direction of the ceramic base. And a primary stripline resonator, a secondary stripline resonator, a tertiary stripline resonator, a quaternary stripline resonator, a quintic stripline resonator, and a quaternary stripline resonator, which are sequentially installed. The primary stripline resonator, the tertiary stripline resonator, and the fifth-order stripline resonator are located on a lower plane, and the secondary stripline The resonator, the fourth-order stripline resonator, and the sixth-order stripline resonator are located on an upper plane, and the lower plane is below the upper plane along a height direction of the ceramic base, and The stripline resonator is connected to the input terminal, the sixth-order stripline resonator is connected to the output terminal, and the multilayer chip bandpass filter includes the second-order stripline resonator and the fourth-order stripline resonator. The ceramic substrate further includes a Z-shaped coupling line cross-coupled to a stripline resonator, the Z-shaped coupled line extending along a width direction of the ceramic base, a second segment and a first segment, and the Z-shaped coupling line. A third segment extending along a length direction of the ceramic base, wherein the second segment and the first segment are each provided with the third segment; The second segment and the first segment are respectively located on both sides of the third segment, and the second segment is located above the secondary stripline resonator. And wherein the first segment is located above the fourth-order stripline resonator. 各前記共振器の3層のストリップ線路の層間間隔が同じであり、かつ最上層の前記ストリップ線路と最下層の前記ストリップ線路とは中間層の前記ストリップ線路に関して鏡面対称に設置されており、中間層の前記ストリップ線路の一端は接地されており、中間層の前記ストリップ線路の他端は宙吊りになっており、最上層の前記ストリップ線路の前記中間層のストリップ線路の接地に近い端は宙吊りになっており、最上層の前記ストリップ線路の他端は接地されており、最下層の前記ストリップ線路の前記中間層のストリップ線路の接地に近い端は宙吊りになっており、最下層の前記ストリップ線路の他端は接地されている、ことを特徴とする請求項1に記載の積層チップバンドパスフィルタ。   The three layers of strip lines of each resonator have the same interlayer spacing, and the uppermost layer strip line and the lowermost layer strip line are arranged mirror-symmetrically with respect to the intermediate layer strip line. One end of the strip line of the layer is grounded, the other end of the strip line of the intermediate layer is suspended, and the end of the strip line of the uppermost layer near the ground of the strip line of the intermediate layer is suspended in the air. The other end of the uppermost layer of the stripline is grounded, the lowermost layer of the intermediate layer of the stripline near the ground is suspended, and the lowermost layer of the stripline is suspended. The multilayer chip bandpass filter according to claim 1, wherein the other end of the filter is grounded. 各前記共振器はそれぞれ各層の前記ストリップ線路の宙吊り端に対応する突出ストリップをさらに含み、前記突出ストリップと対応する前記宙吊り端とは間隔をおいて設置されており、各前記突出ストリップはいずれも接地されている、ことを特徴とする請求項2に記載の積層チップバンドパスフィルタ。   Each of the resonators further includes a protruding strip corresponding to a suspended end of the strip line of each layer, and the protruding strip and the corresponding suspended end are disposed at an interval, and each of the protruding strips is The multilayer chip bandpass filter according to claim 2, wherein the multilayer chip bandpass filter is grounded. 前記積層チップバンドパスフィルタは、それぞれ前記セラミック基体の左右両側に設置された2つの接地ストリップをさらに含み、各前記接地ストリップは隣接する前記突出ストリップに接続されており、各前記ストリップ線路の接地端子は隣接する前記接地ストリップに接続されている、ことを特徴とする請求項3に記載の積層チップバンドパスフィルタ。   The multilayer chip bandpass filter further includes two ground strips respectively installed on both left and right sides of the ceramic substrate, each of the ground strips being connected to the adjacent protruding strip, and a ground terminal of each of the strip lines. 4. The multilayer chip bandpass filter according to claim 3, wherein the filter is connected to the adjacent ground strip. 前記積層チップバンドパスフィルタは、前記セラミック基体の上側に設置された上接地板と、前記セラミック基体の下側に設置された下接地板とをさらに含み、前記下平面から前記下接地板までの距離は前記上平面から前記上接地板までの距離とほぼ同じである、ことを特徴とする請求項1から4のいずれか一項に記載の積層チップバンドパスフィルタ。   The multilayer chip bandpass filter further includes an upper ground plate provided above the ceramic base, and a lower ground plate provided below the ceramic base, wherein the lower ground plate extends from the lower plane to the lower ground plate. The multilayer chip bandpass filter according to any one of claims 1 to 4, wherein a distance is substantially the same as a distance from the upper plane to the upper ground plate. 前記上接地板の両側の縁にそれぞれ、誘電体領域を形成するための上切り欠きが設置されており、前記下接地板の両側の縁に、それぞれ誘電体領域を形成するための下切り欠きが設置されている、ことを特徴とする請求項5に記載の積層チップバンドパスフィルタ。   Upper notches for forming a dielectric region are respectively provided on both sides of the upper grounding plate, and lower notches for forming a dielectric region respectively on both sides of the lower grounding plate. The multilayer chip band-pass filter according to claim 5, wherein a filter is provided. 前記1次ストリップ線路共振器と前記入力端子とは間隔をおいて設置されており、前記6次ストリップ線路共振器と前記出力端子とは間隔をおいて設置されており、前記積層チップバンドパスフィルタは前記1次ストリップ線路共振器を前記入力端子に接続する第1のタップと、前記6次ストリップ線路共振器を前記出力端子に接続する第2のタップとをさらに含む、ことを特徴とする請求項1から4のいずれか一項に記載の積層チップバンドパスフィルタ。   The primary stripline resonator and the input terminal are disposed at an interval, and the sixth stripline resonator and the output terminal are disposed at an interval. And further comprising: a first tap connecting the primary stripline resonator to the input terminal; and a second tap connecting the sixth stripline resonator to the output terminal. Item 5. The multilayer chip bandpass filter according to any one of Items 1 to 4. 前記第1のタップと前記入力端子との接続箇所の幅は前記入力端子から前記入力端子から離れる方向に次第に収縮状になり、前記第2のタップと前記出力端子との接続箇所の幅は前記出力端子から前記出力端子から離れる方向に次第に収縮状になる、ことを特徴とする請求項7に記載の積層チップバンドパスフィルタ。   The width of the connection point between the first tap and the input terminal gradually contracts in a direction away from the input terminal from the input terminal, and the width of the connection point between the second tap and the output terminal is The multilayer chip bandpass filter according to claim 7, wherein the filter gradually shrinks in a direction away from the output terminal from the output terminal. 前記第1のタップが単層の折り畳みストリップ線路であり、前記第2のタップは単層の折り畳みストリップ線路である、ことを特徴とする請求項7に記載の積層チップバンドパスフィルタ。   The multilayer chip bandpass filter according to claim 7, wherein the first tap is a single-layer folded strip line, and the second tap is a single-layer folded strip line. 各前記共振器の長さが異なる、ことを特徴とする請求項1から4のいずれか一項に記載の積層チップバンドパスフィルタ。   The multilayer chip bandpass filter according to any one of claims 1 to 4, wherein each resonator has a different length.
JP2019524398A 2018-10-22 2019-03-27 Laminated chip bandpass filter Active JP6793829B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811231219.7A CN109301407A (en) 2018-10-22 2018-10-22 Lamination sheet type bandpass filter
CN201811231219.7 2018-10-22
PCT/CN2019/079889 WO2019158130A1 (en) 2018-10-22 2019-03-27 Stacked sheet-type bandpass filter

Publications (2)

Publication Number Publication Date
JP2020510326A true JP2020510326A (en) 2020-04-02
JP6793829B2 JP6793829B2 (en) 2020-12-02

Family

ID=65157499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019524398A Active JP6793829B2 (en) 2018-10-22 2019-03-27 Laminated chip bandpass filter

Country Status (3)

Country Link
JP (1) JP6793829B2 (en)
CN (1) CN109301407A (en)
WO (1) WO2019158130A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090045A (en) * 2020-12-22 2022-06-29 주식회사 에이오티코리아 Bandpass filter using low temperature co-fired ceramic process
WO2022209277A1 (en) * 2021-03-29 2022-10-06 株式会社村田製作所 Dielectric filter
WO2022209122A1 (en) * 2021-03-29 2022-10-06 株式会社村田製作所 Dielectric filter
WO2023090039A1 (en) * 2021-11-17 2023-05-25 株式会社村田製作所 Dielectric resonator and dielectric filter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109301407A (en) * 2018-10-22 2019-02-01 深圳振华富电子有限公司 Lamination sheet type bandpass filter
CN110034368A (en) * 2019-04-24 2019-07-19 南京理工大学 LTCC modified delamination helix formula balun power splitter
CN113708027A (en) * 2021-08-23 2021-11-26 成都频岢微电子有限公司 Capacitor loading type miniaturized 5G filter based on multilayer PCB structure
CN115866936B (en) * 2023-03-01 2023-05-30 四川斯艾普电子科技有限公司 Method for realizing multilayer circuit board by adopting thick film technology

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856102A (en) * 1994-06-08 1996-02-27 Fuji Elelctrochem Co Ltd Laminated dielectric filter
CN102509829A (en) * 2011-10-27 2012-06-20 无锡南理工科技发展有限公司 Miniature C-band band-pass filter with low insertion loss and excellent high-order harmonic suppression
CN102610886A (en) * 2012-03-22 2012-07-25 南京理工大学常熟研究院有限公司 L-waveband high stopband rejection micro band-pass filter
CN205488435U (en) * 2015-12-16 2016-08-17 中国电子科技集团公司第四十三研究所 Miniature L frequency channel stromatolite broadband band -pass filter
CN109301407A (en) * 2018-10-22 2019-02-01 深圳振华富电子有限公司 Lamination sheet type bandpass filter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090045A (en) * 2020-12-22 2022-06-29 주식회사 에이오티코리아 Bandpass filter using low temperature co-fired ceramic process
KR102589444B1 (en) * 2020-12-22 2023-10-16 주식회사 에이오티코리아 Bandpass filter using low temperature co-fired ceramic process
WO2022209277A1 (en) * 2021-03-29 2022-10-06 株式会社村田製作所 Dielectric filter
WO2022209122A1 (en) * 2021-03-29 2022-10-06 株式会社村田製作所 Dielectric filter
WO2023090039A1 (en) * 2021-11-17 2023-05-25 株式会社村田製作所 Dielectric resonator and dielectric filter

Also Published As

Publication number Publication date
CN109301407A (en) 2019-02-01
WO2019158130A1 (en) 2019-08-22
JP6793829B2 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
JP6793829B2 (en) Laminated chip bandpass filter
US8816797B2 (en) Multilayer resonator and multilayer filter
JP4579198B2 (en) Multilayer bandpass filter
US10110196B2 (en) Electronic component
JP2006311100A (en) Chip type multistage filter device
CN103986438A (en) Laminated plate type filter
EP3098900B1 (en) Passive component
US11522259B2 (en) Multilayered filter device
US10381700B2 (en) Dielectric filter
CN112164846B (en) Millimeter wave band-pass filter
WO2021042743A1 (en) Miniature multilayer ceramic bandpass filter
EP1806841A2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP6518340B2 (en) Dielectric filter unit and communication device
TWI715478B (en) Filter
CN112563696B (en) Low-frequency dielectric filter and method for manufacturing same
CN209217164U (en) Lamination sheet type bandpass filter
CN110071352B (en) Full magnetic wall triangle filter
CN105762469A (en) Novel multilayer resonant structure ultra wide-band filter
US20140022032A1 (en) Microwave resonator with impedance jump, notably for band-stop or band-pass microwave filters
US20230083216A1 (en) Multilayer electronic component
CN214672907U (en) Band-pass filter
US20230327632A1 (en) Filter and multiplexer
WO2023079903A1 (en) Dielectric filter
JP2023057845A (en) Electronic component
CN105762468A (en) Novel LTCC ultra wide band band-pass filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250