JP2020505813A - 符号化方法及び符号化装置 - Google Patents

符号化方法及び符号化装置 Download PDF

Info

Publication number
JP2020505813A
JP2020505813A JP2019536849A JP2019536849A JP2020505813A JP 2020505813 A JP2020505813 A JP 2020505813A JP 2019536849 A JP2019536849 A JP 2019536849A JP 2019536849 A JP2019536849 A JP 2019536849A JP 2020505813 A JP2020505813 A JP 2020505813A
Authority
JP
Japan
Prior art keywords
rank index
rank
index set
code length
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019536849A
Other languages
English (en)
Other versions
JP2020505813A5 (ja
Inventor
ルンシン ワン
ルンシン ワン
チョンニン ナ
チョンニン ナ
ミンヤン ヤン
ミンヤン ヤン
洋介 佐野
洋介 佐野
聡 永田
聡 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority claimed from PCT/CN2018/071656 external-priority patent/WO2018127156A1/zh
Publication of JP2020505813A publication Critical patent/JP2020505813A/ja
Publication of JP2020505813A5 publication Critical patent/JP2020505813A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0043Realisations of complexity reduction techniques, e.g. use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013Rate matching, e.g. puncturing or repetition of code symbols
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)

Abstract

入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法及び符号化装置が開示されている。前記符号化方法には、第1の順位インデックスセットに基づいて前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するステップと、第2の順位インデックスセットに基づいて、入力データ系列を前記マザー符号長に等しいビット数のデータ系列に拡張するステップと、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。

Description

本開示は、チャネル符号化に関し、具体的には、入力データ系列に対してポーラ符号化を行う符号化方法及び符号化装置に関する。
信号伝送の品質を確保するために、データをチャネル符号化する必要がある。一般的に、長さ(ビット数)がKである入力データ系列に対して、符号長がMのチャネル符号を生成し、ここで、M>Kである。より優れたパフォーマンスを得るために、ポーラ符号化(Polar coding)を含む様々なチャネル符号化方法が提案されている。
ポーラ符号化方法では、長さがKである入力データ系列を長さがNであるデータ系列に拡張して、この拡張されたデータ系列を符号化(基本的なポーラ符号化)することで、符号長(つまり、マザー符号長)がNであるマザーポーラ符号を生成し、その後、マザーポーラ符号に対してレートマッチングを行うことで、符号長がMであるポーラ符号を生成する必要がある。長さがNで有る入力データ系列(Nビット位置を含み)を生成するために、追加のN−Kビット位置に送信側と受信側両方で既知のビットを挿入する必要がある。前記送信側と受信側両方で既知のビットは、フローズンビット(frozen bit)と呼ばれ、例えば0であってもよい。信号伝送品質を確保するために、すべてのNビット位置のうち、これらN−Kビット位置を適切に選択し、これらN−Kビット位置のセットがフローズンセット(frozen set)と呼ばれる。
実際の通信システムでは、2のべき乗、例えば4や8、1024、2048等である異なるマザー符号長を有するポーラ符号を生成する必要がある。そのため、可能なマザー符号長毎にフローズンセットを決定しなければならない。従来は、通信するときに用いられるように、ポーラ符号の各マザー符号長及び符号化速率に対してフローズンセットを予め決定して、ストレージに記憶させるが、これは多くのストレージスペースを必要とする。ストレージスペースに対するニーズを低減するために、通信するにあたり、生成しようとするポーラ符号のマザー符号長に基づいて、対応するフローズンセットをすぐに決定することが提案される。しかし、これは動作の複雑さを増やすとともに、大きな遅延も引き起こす。
本開示の1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法であって、第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するステップと、第2の順位インデックスセットに基づいて、入力データ系列を前記マザー符号長に等しいビット数のデータ系列に拡張するステップと、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである方法が提供されている。
本開示のもう1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成するための符号化装置であって、第1の順位インデックスセットを記憶しているように配置される記憶部と、第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するように配置される生成部と、第2の順位インデックスセットに基づいて、入力データ系列を前記マザー符号長に等しいビット数のデータ系列に拡張するように配置される拡張部と、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成する符号化部と、を備え、前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである符号化装置が提供されている。
本開示のもう1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法であって、第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するステップと、取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するステップと、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである方法が提供されている。
本開示のもう1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成するための符号化装置であって、第1の順位インデックスセットを記憶しているように配置される記憶部と、第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するように配置される取得部と、取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するように配置される拡張部と、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するように配置される符号化部と、を備え、前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである符号化装置が提供されている。
本開示のもう1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法であって、第1の順位インデックスセットに基づいて、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するステップと、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである方法が提供されており、前記第1の順位インデックスセットは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。
本開示のもう1つの実施形態によれば、入力データ系列をポーラ符号化することにより、ポーラ符号を生成するための符号化装置であって、第1の順位インデックスセットを記憶しているように配置される記憶部と、第1の順位インデックスセットを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するように配置される拡張部と、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するように配置される符号化部と、を備え、前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである符号化装置が提供されており、ここで、前記第1の順位インデックスセットは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。
本開示の実施形態の技術案を図面と結合してより詳細に説明することにより、本開示の上述及び他の目的、特徴、利点をより明らかにする。図面は、本開示の実施形態に対する更なる理解を提供するためのものであり、明細書の一部として、本開示の実施形態とともに本開示を説明するに用いられ、本開示を限定するものではない。図面において、同一の符号は、通常、同一の手段又はステップを代表するものである。
ポーラ符号化の原理を模式的に示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 図2(2)の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 図2(3)の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 図2(4)の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 本開示の実施形態による順位インデックスセットの例を示す。 図2(16)の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 図2(17)の続きである。 図2(17)−1の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 図2(18)の続きである。 図2(18)−1の続きである。 図2(18)−2の続きである。 図2(18)−3の続きである。 図2(18)−4の続きである。 図2(18)−5の続きである。 図2(18)−6の続きである。 本開示の実施形態による順位インデックスセットの例を示す。 図2(19)の続きである。 図2(19)−1の続きである。 所定のマザー符号長用の順位インデックスセットを決定する方法のフローチャートである。 本開示の第1の実施形態による、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法のフローチャートである。 本開示の第1の実施形態による、符号長用の順位インデックスセット及び選択された順位インデックスの模式図である。 本開示の第1の実施形態による符号化装置のブロック図である。 本開示の第2の実施形態による、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法のフローチャートである。 本開示の第2の実施形態による、第1の順位インデックスセットに基づいて、順位インデックスを取得する例を示す。 マザー符号長4096用の順位インデックスセットがビット反転されることによって取得される反転順位インデックスセットの例を示す。 図8Bの続きである。 マザー符号長4096用の順位インデックスセットがビット反転されることによって取得される反転順位インデックスセットの例を示す。 図8Cの続きである。 マザー符号長4096用の順位インデックスセットがビット反転されることによって取得される反転順位インデックスセットの例を示す。 図8Dの続きである。 マザー符号長4096用の順位インデックスセットがビット反転されることによって取得される反転順位インデックスセットの例を示す。 図8Eの続きである。 本開示の第2の実施形態による符号化装置のブロック図である。 本開示の第3の実施形態による、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法のフローチャートである。 本開示の第3の実施形態による符号化装置のブロック図である。 本開示の実施形態による無線基地局及びユーザ端末のハードウェア構成の例を示す図である。
本開示の目的、技術案、及び利点をより明らかにさせるように、以下、添付の図面を参照し、本開示の例示的な実施形態を詳細に説明する。勿論、説明される実施形態は、ただ本開示の一部の実施形態であり、本開示の全ての実施形態ではない。本開示は、ここで説明された例示的な実施形態で限定されないことが理解されるべきである。本開示に説明された実施形態に基づいて、創造的な努力を払うことなく、当業者によって得られるすべての他の実施形態は、本開示の保護範囲内に含まれるべきである。
まず、ポーラ符号化方法の原理を簡単に説明する。図1に示されるように、長さ(ビット数)がKである入力データ系列をNビットの入力データ系列に拡張し、ここで、K<Nである。そして、拡張されたデータ系列を基本的なポーラ符号化することにより、長さがNであるマザー符号(mother code)を生成する。続いて、長さがNであるマザー符号に対してレートマッチングを行うことで、長さがM(≦N)であるポーラ符号を生成する。Nは、前記ポーラ符号のマザー符号長と呼ばれてもよく、Mは前記ポーラ符号の符号長と呼ばれて良い。基本的なポーラ符号化およびレートマッチングは、当技術分野での周知の手段によって実行されることができ、ここでは再度説明しない。
上述したように、長さ(ビット数)がKである入力データ系列をNビットの入力データ系列に拡張するために、Nビット位置から適切に選択されたN−Kビット位置にフローズンビットを挿入するとともに、入力データ系列のKビット(情報ビット)を残りのKビット位置に配置する必要がある。
本開示の実施形態では、ポーラ符号のすべての可能なマザー符号長のうち所定のマザー符号長Npredについて、順位インデックス(order index)のセット(つまり、順位インデックスセット)を生成する。前記所定のマザー符号長Npredは、すべての可能なマザー符号長のうち最大の可能なマザー符号長(あるいは、最大マザー符号長という)であってもよく、最大の可能なマザー符号長により小さいあるマザー符号長であってもよい。通信する場合に、生成しようとするポーラ符号のマザー符号長Nが前記所定のマザー符号長Npredと異なると、所定のマザー符号長Npred用の順位インデックスセットに基づいて、生成しようとするポーラ符号のマザー符号長N用の順位インデックスセットを生成し、生成された順位インデックスセットに基づいて、入力データ系列を拡張することにより、長さがNであるデータ系列を生成してもよく、あるいは、所定のマザー符号長用の順位インデックスセットそのままに基づいて、入力データ系列を拡張することにより、長さがNであるデータ系列を生成してもよい。
上述したような順位インデックスセットは、前記マザー符号長に等しい数の順位インデックスを含み、各順位インデックスは、前記順位インデックスセットにおける他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。具体的には、各順位インデックスの値は1つのビット位置を指し、順位インデックスセットにおける各順位インデックスの位置(又は順位)は、前記順位インデックスセットにおける他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示す。図2(1)は、マザー符号長8用の順位インデックスセットの例を示し、この例では、数がマザー符号長に等しい8つであり、かつ、それぞれにビット位置0−7を指す順位インデックスがある。ここで、順位インデックス000(0)はビット位置0を指し、順位インデックス001(1)はビット位置1を指す。インデックスセットにおける右側の順位インデックスによって指されるビット位置に対応する優先順位(つまり、右側の順位インデックスによって指されるビット位置での情報ビットの送信の優先順位)がインデックスセットにおける左側の順位インデックスによって指されるビット位置に対応する優先順位(つまり、左側の順位インデックスによって指されるビット位置での情報ビットの送信の優先順位)より優先するように、右から左への順に各順位インデックスによって指されるビット位置に対応する優先順位を決定する。図2(1)に示された例では、順位インデックス「111」が最も右側に位置し、当該順位インデックスによって指されるビット位置「7」(つまり、ビット位置0−7のうち、第8のビット位置)に対応する優先順位は他のビット0−6位置に対応する優先順位より優先している。図2(1)に示される順位インデックスセットはただ例示的なものにすぎず、必要に応じて、所定のマザー符号長用の順位インデックスセットはより多くまたは少ない順位インデックス(数はマザー符号長と同じ)を含んでもよいことに留意すべきである。例えば、前記所定のマザー符号長は4096であり、マザー符号長4096用の順位インデックスセットは、例えば、図2(2)、図2(2)−1、図2(3)、図2(3)−1、図2(4)、図2(4)−1に示されるものであってもよい。また、例えば、前記所定のマザー符号長は64であり、マザー符号長64用の順位インデックスセットは、例えば、図2(5)に示される順位インデックスセット1−6何れの1つ、または図2(6)に示される順位インデックスセット7−12何れの1つであってもよい。他の例として、前記所定のマザー符号長は128であり、マザー符号長128用の順位インデックスセットは、例えば、図2(7)、図2(8)、図2(9)、図2(10)、図2(11)、図2(12)、図2(13)に示される順位インデックスセット1−20何れの1つであってもよい。また、前記所定のマザー符号長が64の場合、マザー符号長64用の順位インデックスセットは、例えば、図2(14)に示される3つの順位インデックスセット何れの1つであってもよい。また、前記所定のマザー符号長が128である場合、マザー符号長128用の順位インデックスセットは、例えば図2(15)に示される3つのインデックスセット何れの1つであってもよい。また、前記所定のマザー符号長が256であり、マザー符号長256用の順位インデックスセットが、例えば、図2(16)、図2(16)−1に示される3つの順位インデックスセット何れの1つであってもよい。また、前記所定のマザー符号長が512であり、マザー符号長512用の順位インデックスセットが、例えば、図2(17)、図2(17)−1、図2(17)−2に示される3つの順位インデックスセット何れの1つであってもよい。また、前記所定のマザー符号長が1024であり、マザー符号長1024用の順位インデックスセットが、例えば、図2(18)、図2(18)−1、図2(18)−2、図2(18)−3、図2(18)−4、図2(18)−5、図2(18)−6、図2(18)−7に示される5つの順位インデックスセット何れの1つであってもよい。また、前記所定の符号長が1024の場合、マザー符号長1024用の順位インデックスセットは、例えば、図2(19)、図2(19)−1、図2(19)−2に示される2つの順位インデックスセット何れの1つであってもよい。図2(19)、図2(19)−1、図2(19)−2に示されるように、これら2つの順位インデックスセットの夫々は512個の「x」を含み、これら512個の「x」の長さが512である系列を形成するように、これら512個の「x」は値0−511のうちのお互いに異なる値を示すことができる。この長さが512である系列は図2(17)、図2(17)−1、図2(17)−2に示される系列と同じであってもよく、任意の他の形式の系列であってもよい。また、順位インデックスの位置に対応する優先順位は変わってもよく、例えば、インデックスセットにおける左側の順位インデックスによって指されるビット位置に対応する優先順位がインデックスセットにおける右側の順位インデックスによって指されるビット位置に対応する優先順位より優先するように、左から右への順に前記優先順位を決定してもよい。以下、右から左への順に前記優先順位を決定することを例として本開示の実施形態を説明する。
図3に示される方法によって所定のマザー符号長Npred用の順位インデックスセットを決定する。当該順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれ異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合に前記情報ビットの受信のエラー確率にしたがって選択されるビット位置であってもよい。説明の便利のために、チャネル条件の一例として、信噪比SNRを用いる。まず、1つのSNR系列{SNR、SNR、…SNRNpred}を初期化し、SNR、SNR、…SNRNpredの値は、基地局とユーザ装置との間の実際なチャネル条件および/または必要に応じて設定されてもよい。例えば、SNRは、ある時刻における基地局とユーザ装置との間のチャネルのSNRの測定値に設定されてもよい。また、SNR≦SNR≦…≦ SNRNpredとなるように設定されてもよく、SNR、SNR、…SNRNpredについて他の関係を付けるように設定されてもよい。上述したように、Npredは最大の可能なマザー符号長Nmaxであってもよく、他のマザー符号長であってもよい。
ステップS301では、iを1に初期化し、SNR系列からSNR(このとき、SNR)を選択する。ステップS302では、SNRに基づいて、Npredビット位置のうちの各ビット位置(サブチャネル)でそれぞれに情報ビットが送信される場合の、受信側における当該情報ビットの受信のエラー確率e、e、…eNpredを算出する。当技術分野での周知の方法によって、例えば密度発展(Density Evolution)法またはガウス近似(Gaussian Approximation)法によって当該エラー確率を算出することができ、ここでその詳細な説明を省略する。そして、ステップS303では、エラー確率e、e、…eNpredのうち最小のエラー確率に対応するビット位置(つまり、それで情報ビットが送信される場合にエラー確率が最も小さいビット位置)を、所定のマザー符号長用の順位インデックスセットにおける残りの順位インデックスのうち、最高の優先順位を示す順位インデックスによって指されるビット位置として選択する。図1の例では、ビット位置0−7のうち、ビット位置7が最も小さいエラー確率に対応するため、ビット位置7(あるいは、そのバイナリが111を示す)を、残りの順位インデックス(このとき、8つの順位インデックス)のうち最高の優先順位を示す順位インデックス(つまり、最右側の順位インデックス)によって指されるビット位置として設定する。そして、ステップS304では、iがNpred未満であるか否かを確定する。そうであれば、ステップS305に進み、当該ステップでは、i=i+1となるように設定し、SNR系列からSNRi+1(このとき、SNR)を選択し、ステップS303では、SNRに基づいて、Nmaxビット位置のうちの各ビット位置(サブチャネル)でそれぞれに情報ビットが送信される場合の、受信側における当該情報ビットの受信のエラー確率e、e、…eNpredを算出する。そして、ステップS303では、エラー確率e、e、…eNpredのうち最も小さいエラー確率に対応するビット位置が、所定のマザー符号長用の順位インデックスセットにおける残りの順位インデックスのうち、最高の優先順位を示す順位インデックスによって指されるビット位置として選択される。図1の例では、ビット位置0−7のうち、ビット位置6が最も小さいエラー確率に対応するため、当該ビット位置6(あるいは、110)を残りの順位インデックスのうち最高の優先順位を示す順位インデックス(右側から第2の順位インデックス)によって指されるビット位置として設定する。そして、ステップS304では、iがNpred未満であるか否かを確定する。そうであれば、上述したようにステップS302−S304が繰り返して実行される。逆に、そうでなければ、当該手順が終了する。なお、ステップS302では、ある巡のエラー確率の算出において選択される、最小のエラー確率に対応するビット位置がその前に選択されたため、既に所定のマザー符号長用の順位インデックスセットに含まれてしまった場合には、2番目に小さいエラー確率に対応するビット位置を選択して所定のマザー符号長用の順位インデックスセットに含ませてもよく、2番目に小さいエラー確率に対応するビット位置がその前に選択されたため、既に所定のマザー符号長用の順位インデックスセットに含まれてしまった場合には、3番目に小さいエラー確率に対応するビット位置を選択して所定のマザー符号長用の順位インデックスセットに含ませてもよく、これに準じて類推する。代わりに、ステップS302では、ある巡のエラー確率の算出において選択される最小のエラー確率に対応するビット位置がその前に選択されたため、既に所定のマザー符号長用の順位インデックスセットに含まれてしまった場合には、当該巡のエラー確率の算出について、ビット位置を選択せず、次の巡のエラー確率の算出を行ってもよく、この場合に、次の巡でビット位置を複数選択してもよく、あるいは、最終的にNpredビット位置を選択することで、所定のマザー符号長用の順位インデックスセットにおけるNpred個の順位インデックスを決定するまで、エラー確率の算出を一巡追加して最小のエラー確率に対応するビット位置を選択してもよい。
このように、それぞれにNpred個のSNRに基づいて、前記エラー確率をNpred個の巡で算出し、各巡の算出後で最小のエラー確率に対応する1つのビット位置を選択することにより、Npred個の順位インデックスを含む所定のマザー符号長Npred用の順位インデックスセットを生成することができる。上述した所定のマザー符号長用の順位インデックスセットを決定する方法は示例的なものであり、限制的なものではないことに留意すべきである。例えば、上記の例では、Npred個のSNRを含むSNR系列が設定され、それに応じてエラー確率の算出をNpred個の巡で実行するが、L(Npred未満)個のSNRを含むSNR系列が設定され、それに応じてエラー確率の算出をL個の巡で実行してもよく、各巡のエラー確率の算出後で、エラー確率の小さい値から大きい値の順に1つ又は複数のエラー確率を選択してから、選択された1つ又は複数のエラー確率に対応するビット位置を、所定のマザー符号長用の順位インデックスセットにおける対応する順位インデックスによって指されるビット位置として決定することにより、Npred個の順位インデックスを含む順位インデックスセットを決定してもよい。代わりに、各巡のエラー確率の算出後で、エラー確率の小さい値から大きい値の順に第1の数のエラー確率を選択し、選択された第1の数のエラー確率の位置に基づいて第2の数のエラー確率を選択し、その後、前記ビット位置を所定のマザー符号長用の順位インデックスセットにおける対応する順位インデックスによって指されるビット位置として決定してもよい。例えば、仮に、ある巡のエラー確率の算出後でビット位置7を選択するようにすれば、当該ビット位置に隣接するビット位置(例えば、6)又は離間するビット位置(例えば、5)がさらに選択され、前記ビット位置を所定のマザー符号長用の順位インデックスセットにおける対応する順位インデックスによって指されるビット位置として決定してもよい。他の方法によって前記第1の順位インデックスセットを生成してもよく、上述した方法に限定されないことに留意すべきである。例えば、必要に応じて、第1の順位インデックスセットにおける各順位インデックスをそのまま指定してもよい。
次に、図4を参照し、本開示の第1の実施形態による、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法について説明する。当該方法は、移動通信システムにおける基地局および/またはユーザ装置によって実行されることができる。
図3に示されるように、ステップS401では、第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長(N)用の第2の順位インデックスセットを生成する。上述したように、前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。
第1の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長Nmax用の順位インデックスセットである。上述したように、当該最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしたがって選択されるビット位置である。上述したような所定のマザー符号長用の順位インデックスセットを決定する方式によって、第1の順位インデックスセットを決定してもよく(このとき、前記所定のマザー符号長が最大の可能なマザー符号長Nmax)、ここでその詳細な説明を省略する。図4のような方法を実行する前に第1の順位インデックスセットを決定して記憶してもよく、図4のような方法を実行するときにステップS401の一部として、あるいは、ステップS401の前に第1の順位インデックスセットを決定して記憶してもよいことに留意すべきである。
前記ポーラ符号のマザー符号長Nが最大の可能なマザー符号長Nmaxに等しい場合には、第1の順位インデックスセットを前記ポーラ符号のマザー符号長N用の第2の順位インデックスセットとしてもよい。
前記ポーラ符号のマザー符号長が最大の可能なマザー符号長Nmaxより小さい場合には、第1の順位インデックスセットから、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の順位インデックスセットにおける順位インデックスを生成してもよい。例えば、第1の順位インデックスセットにおける各順位インデックスのうち高有効ビットに基づいて、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の第2の順位インデックスセットにおける順位インデックスを生成してもよい。例えば、第1の順位インデックスセットから、前記マザー符号長に対応する数の、高有効ビットの値が前記マザー符号長より小さくかつ残りのビット(低有効ビット)すべてが0又はすべてが1である順位インデックスを選択してもよい。図2(1)〜図2(19)−2に示される第1の順位インデックスセットでは、仮に、マザー符号長Nが4であるとすれば、第1の順位インデックスセットから、前記マザー符号長に対応する数の、高有効ビット(2つの高有効ビット、つまり、最高有効ビットと次高有効ビット)の値が前記マザー符号長の4より小さくかつ残りの位が0である順位インデックス000、010、100、110を選択してもよい。そして、マザー符号長が4の場合に4つのビット位置のみあり、これら4つのビット位置が2つのビットで示されることができるので、選択された各順位インデックス000、010、100、110の最後の1つのビットを除去して、図5に示されるように、マザー符号長N=4用の第2の順位インデックスセットにおける順位インデックス「00、01、10、11」を生成してもよい。他の方式を採用して、第1の順位インデックスセットから前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいてマザー符号長用の順位インデックスセットにおける順位インデックスを生成してもよいことに留意すべきである。例えば、第1の順位インデックスセットにおける各順位インデックスの低有効ビットに基づいて、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいてマザー符号長用の第2の順位インデックスセットにおける順位インデックスを生成してもよい。例えば、第1の順位インデックスセットから、前記マザー符号長に対応する数の、低有効ビットの値が前記マザー符号長より小さくかつ残りの位(高有効ビット)すべてが0又はすべてが1である順位インデックスを選択することで、マザー符号長用の第2の順位インデックスセットにおける順位インデックスを取得してもよい。また、例えば、図2(1)〜図2(19)−2に示される第1の順位インデックスセットでは、仮に、マザー符号長Nが4であるとすれば、第1の順位インデックスセットから第1、3、5、7の順位インデックス、あるいは、第2、4、6、8の順位インデックスを選択し、選択された順位インデックスに基づいてマザー符号長用の順位インデックスセットにおける順位インデックスを生成してもよい。
第2の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長Nmaxより小さいある符号長Nmiddle用の順位インデックスセットである。この場合、上述したような所定のマザー符号長用の順位インデックスセットを決定する方式によって、第1の順位インデックスセットを決定してもよく(このとき、前記所定のマザー符号長はNmiddle)、ここではその詳細な説明を省略する。
本実施形態では、生成しようとするポーラ符号の符号長NがNmiddleに等しい場合、第1の順位インデックスセットを前記ポーラ符号のマザー符号長N用の第2の順位インデックスセットとしてもよい。
前記ポーラ符号のマザー符号長NがNmiddleより小さい場合、第1の実施形態と同様に、第1の順位インデックスセットから前記マザー符号長Nに等しい数の順位インデックスを選択し、選択された順位インデックスに基づいてマザー符号長N用の順位インデックスセットにおける順位インデックスを生成してもよい。生成しようとするポーラ符号のマザー符号長NがNmiddleより大きい場合、第1の順位インデックスセットを拡張することにより、生成しようとするポーラ符号のマザー符号長N用の順位インデックスセットが構成(生成)されてもよい。生成しようとするポーラ符号のマザー符号長用の順位インデックスセットは、種々な方式よって構成されることができる。例えば、マザー符号長4用の第1の順位インデックスセットは、{a、b、c、d}であり、ただし、0≦a, b, c, d<4であり、生成しようとするポーラ符号のマザー符号長が8である場合、第1の順位インデックスセットを{2a, 2a+1, 2b, 2b+1, 2c, 2c+1, 2d, 2d+1}に拡張し、生成しようとするポーラ符号のマザー符号長用の順位インデックスセットとしてもよい。例として、図2(1)〜図2(19)−2に示されるマザー符号長8用の第1の順位インデックスセットを挙げる。仮に、生成しようとするポーラ符号のマザー符号長が16であるとすれば、マザー符号長8用の第1の順位インデックスセットに基づいて、マザー符号長16用の第2の順位インデックスセットを構成してもよい。一例では、第1の順位インデックスセットにおける各順位インデックスが示す10進数に2を掛けて0、2、4、8、6、10、12、14を取得し、第1の順位インデックスセットにおける各順位インデックスが示す10進数に2を掛けてから1を加えて、1、3、5、9、7、11、13、15を取得し、その後で両方を組み合わせることで、順位インデックスセット「0、1、2、3、4、5、8、9、6、7、10、11、12、13、14、15」をマザー符号長16用の第2の順位インデックスセットとして取得してもよい。
本実施形態では、第1の順位インデックスセットは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよく、この場合、上述した方式又は他の方式によって図2(1)〜図2(19)−2に示される第1の順位インデックスセットに基づいて、第2の順位インデックスセットを生成してもよい。代わりに、第2の順位インデックスセットは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよく、この場合、上述した方式又は他の方式によって、第1の順位インデックスセット(図2(1)〜図2(19)−2に示される順位インデックスセットうちの1つ、又は、他の順位インデックスセットであってもよい)に基づいて、第2の順位インデックスセットを生成してもよい。図4を引き続いて参照し、ステップS402では、第2の順位インデックスセットに基づいて、入力データ系列を、ビット数が前記マザー符号長Nに等しいデータ系列に拡張する。
具体的には、入力データ系列は、Kビットを有し、Nビットを有するデータ系列に拡張される必要があるので、Nビット位置のうちのN−Kビット位置にフローズンビットを挿入し、かつ、残りのKビット位置に入力データ系列の情報ビットを配置する必要がある。そのために、第2の順位インデックスセットにおける各順位インデックスが示す優先順位に基づいて、第2の順位インデックスセットから入力データ系列のビット数Kと同じ数の順位インデックスを選択してもよい。具体的には、優先順位の降順に前記K個の順位インデックスを選択してもよい。その後、選択された順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置するとともに、他のビット位置にフローズンビットを配置することにより、ビット数が前記マザー符号長Nに等しいデータ系列を生成してもよい。例として、図4を挙げる。仮に、K=2とすれば、2つの順位インデックスを選択する必要がある。この例では、右側の順位インデックスが示す優先順位が高いので、右から左への順に2つの順位インデックス100,110を選択し、図5に示されるように、これら2つの順位インデックスによって指されるビット位置2及びビット位置3に入力データ系列の2つの情報ビットを配置し、ビット位置0及び1にフローズンビットを挿入することにより、長さが4である拡張のデータ系列を生成する。
図4に戻し、ステップS403では、拡張されたデータ系列をポーラ符号化して、前記ポーラ符号を生成する。具体的には、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNであるマザーポーラ符号を生成し、その後、当該マザーポーラ符号に対してレートマッチングを行うことで、符号長がMであるポーラ符号を生成してもよい。当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを行うことができ、ここでその詳細な説明を省略する。なお、使用するレートマッチング方法によって、上述のような順位インデックスを選択する方法を適応的に変更することで、使用するレートマッチング方法に合致する順位インデックスを選択してもよい。
次に、図6を参照し、本開示第1の実施形態による符号化装置について説明する。当該符号化装置は、図4に示される方法を実行することができ、基地局又は移動局に含まれることができる。当該符号化装置によって実行される動作の詳細は、図4に示される方法と同じであるので、ここで同じ部分に対する説明を省略する。図6に示されるように、符号化装置600は、記憶部601と、生成部602と、拡張部603と、符号化部604とを備える。
記憶部601は、第1の順位インデックスセットを記憶する。上述したように、前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものであり、例えば、上述したような順位インデックスセットであってもよい。上述したように、前記第1の順位インデックスセットは、予め生成されて記憶部601に記憶されるものであってもよい。
生成部602は、第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長(N)用の第2の順位インデックスセットを生成することができる。
第1の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長Nmax用の順位インデックスセットである。上述したように、当該最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしたがって選択されるビット位置である。
前記ポーラ符号のマザー符号長Nが最大の可能なマザー符号長Nmaxに等しい場合、生成部602は、第1の順位インデックスセットを前記ポーラ符号のマザー符号長N用の第2の順位インデックスセットとしてもよい。前記ポーラ符号のマザー符号長が最大の可能なマザー符号長Nmaxより小さい場合、生成部602は、第1の順位インデックスセットから前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の順位インデックスセットにおける順位インデックスを生成してもよい。例えば、生成部601は、第1の順位インデックスセットにおける各順位インデックスの高有効ビット又は低有効ビットに基づいて、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の第2の順位インデックスセットにおける順位インデックスを生成する。
第2の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長Nmaxより小さいある符号長Nmiddle用の順位インデックスセットである。この場合、上述したような所定のマザー符号長用の順位インデックスセットを決定する方式によって、第1の順位インデックスセットを決定してもよく(このとき、前記所定のマザー符号長はNmiddle)、ここではその詳細な説明を省略する。
本実施形態では、生成しようとするポーラ符号の符号長NがNmiddleに等しい場合、生成部602は、第1の順位インデックスセットを前記ポーラ符号のマザー符号長N用の第2の順位インデックスセットとしてもよい。
前記ポーラ符号のマザー符号長NがNmiddleより小さい場合、生成部602は、第1の実施形態と同様に、第1の順位インデックスセットから前記マザー符号長Nに等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長N用の順位インデックスセットにおける順位インデックスを生成してもよい。
生成しようとするポーラ符号のマザー符号長NがNmiddleより大きい場合、生成部602は、第1の順位インデックスセットを拡張することにより、生成しようとするポーラ符号のマザー符号長N用の順位インデックスセットを構成(生成)する。生成部602は、図4を参照して説明した上記の方式によって、生成しようとするポーラ符号のマザー符号長N用の順位インデックスセットを構成(生成)し、ここではその詳細な説明を省略する。
拡張部603は、第2の順位インデックスセットに基づいて、入力データ系列をビット数が前記マザー符号長Nに等しいデータ系列に拡張する。具体的には、入力データ系列は、Kビットを有し、Nビットを有するデータ系列に拡張される必要があるので、Nビット位置のうちのN−Kビット位置にフローズンビットが挿入され、残りのKビット位置に入力データ系列の情報ビットが配置される必要がある。そのために、拡張部603は、第2の順位インデックスセットにおける各順位インデックスが示す優先順位に基づいて、第2の順位インデックスセットから入力データ系列のビット数Kと同じ数の順位インデックスを選択してもよい。具体的には、拡張部603は、優先順位の降順に前記K個の順位インデックスを選択してもよい。その後、拡張部603は、選択された順位インデックスによって指されるビット位置に、入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、ビット数が前記マザー符号長Nに等しいデータ系列を生成してもよい。
符号化部604は、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成してもよい。具体的には、符号化部604は、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNのマザーポーラ符号を生成し、その後で当該マザーポーラ符号に対してレートマッチングを行うことにより、符号長がMのポーラ符号を生成してもよい。符号化部604は、当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを実行することができ、ここではその詳細な説明を省略する。
本開示の第1の実施形態では、所定のマザー符号長(例えば最大の可能なマザー符号長)に対して、順位インデックスセットを予め生成して記憶し、生成しようとするポーラ符号のマザー符号長が当該最大の可能なマザー符号長と異なる場合、最大の可能なマザー符号長用の順位インデックスセットに基づいて、生成しようとするポーラ符号のマザー符号長用の順位インデックスセットを生成してもよい。これにより、すべての可能なマザー符号長に対して順位インデックスセットを予め生成して記憶する必要がなく、ストレージスペースが節約される。生成しようとするポーラ符号のマザー符号長が最大の可能なマザー符号長より小さいので、生成しようとするポーラ符号のマザー符号長用の順位インデックスセットを直ちに決定しても、著しい遅延を引き起こさない。
次に、本開示の第2の実施形態による、入力データ系列をポーラ符号化することによりポーラ符号を生成する方法について説明する。
図7に示されるように、ステップS701では、第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得する。上述したように、第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。
第1の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである。上述したように、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしたがって選択されるビット位置である。上述したように、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットを生成することができ、ここではその詳細な説明を省略する。
この場合、第1の順位インデックスセットにおける各順位インデックスをビット反転して反転順位インデックスセットを生成してもよい。例として、図2(1)〜図2(19)−2のような第1の順位インデックスセットを挙げる。当該第1の順位インデックスセットにおける各順位インデックスに対してビット反転を行うことで、図8Aに示されるように、反転順位インデックスセット「000、100、010、001、110、101、011、111」を生成する。また、例えば、第1の順位インデックスセットがマザー符号長4096用の順位インデックスセットである場合、それが反転されることによって生成された反転順位インデックスセットは図8B〜図8E−1に示されるようになってもよい。その後、反転順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択してもよい。図8Aの例では、仮にポーラ符号の符号長Mが3であるとすれば、反転順位インデックスセットから、値が3未満の順位インデックスを選択してもよい。選択された順位インデックスが4つ未満であるので、2ビットだけで対応するビット位置が示されてもよい。
第2の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットの順位インデックスがビット反転されることによって取得される順位インデックスセットである。図8Aの例では、前記第1の順位インデックスセットは、第1の行に示される順位インデックスセットではなく、第2の行に示される反転順位インデックスセットである。最大の可能なマザー符号長が4096である例では、前記第1の順位インデックスセットは、図8B〜図8E−1に示される反転順位インデックスセットである。この場合、ステップS701では、当該第1の順位インデックスセット(反転順位インデックスセット)から、前記ポーラ符号の符号長より小さい値の順位インデックスを選択してもよい。
本実施形態では、第1の順位インデックスセットは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。この場合、上述した方式又は他の方式によって、図2(1)〜図2(19)−2に示される第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得してもよい。代わりに、前記ポーラ符号の符号長より小さい値の順位インデックスは、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。この場合、上述した方式又は他の方式によって、第1の順位インデックスセット(図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つ、又は、他の順位インデックスセットであってもよい)に基づいて、前記ポーラ符号の符号長より小さい値の順位インデックスを取得してもよい。
図7に戻し、ステップS702では、取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張する。
第1の実施形態では、まず、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから、入力データ系列のビット数と同じの数の順位インデックスを選択してもよい。図8Aに示される例では、仮に、入力データ系列のビット数Kが2であるとすれば、取得された順位インデックスから、右から左への順に2つの順位インデックスを選択してもよい。そして、選択された順位インデックスをビット反転して、反転順位インデックスを生成してもよい。図8Aの例では、反転順位インデックス01和10を生成する。そして、反転順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成してもよい。図8Aの例では、反転順位インデックスによって指されるビット位置1および2に入力データ系列の2つのビットを順に配置し、ビット位置0および3にフローズンビットを配置することにより、長さが4のデータ系列を生成してもよい。
第2の実施形態では、まず、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから、入力データ系列のビット数と同じの数の順位インデックスを選択してもよい。そして、選択されたこれらK個の順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成してもよい。
図7を引き続き参照し、ステップS703では、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成する。具体的には、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNのマザーポーラ符号を生成し、その後、当該マザーポーラ符号に対してレートマッチングを行うことで、符号長がMであるポーラ符号を生成してもよい。当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを行うことができ、ここではその詳細な説明を省略する。
次に、図9を参照し、本開示第2の実施形態による符号化装置について説明する。当該符号化装置は、図7に示される方法を実行することができ、基地局又は移動局に含まれることができる。当該符号化装置によって実行される動作の詳細は、図7に示される方法と同じであるので、ここで同じものに対する説明を省略する。図9に示されるように、符号化装置900は、記憶部901と、取得部902と、拡張部903と、符号化部904とを備える。
記憶部901は、第1の順位インデックスセットを記憶する。上述したように、第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものであり、例えば、上述したような順位インデックスセットであってもよい。上述したように、第1の順位インデックスセットは、予め生成されて記憶部901に記憶されてもよい。
取得部902は、第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得してもよい。
第1の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである。上述したように、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしたがって選択されるビット位置である。上述したように、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットを生成してもよく、ここでその詳細な説明を省略する。この場合、取得部902は、第1の順位インデックスセットにおける各順位インデックスをビット反転して反転順位インデックスセットを生成してもよい。その後、取得部902は、反転順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択してもよい。
第2の実施形態では、前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける順位インデックスがビット反転されることによって取得される順位インデックスセットである。この場合、取得部902は、第1の順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択してもよい。
拡張部903は、取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張してもよい。
第1の実施形態では、拡張部903は、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じの数の順位インデックスを選択してもよい。そして、拡張部903は、選択された順位インデックスをビット反転して反転順位インデックスを生成してもよい。そして、拡張部903は、反転順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成してもよい。
第2の実施形態では、拡張部903は、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じ数の順位インデックスを選択してもよい。そして、拡張部903は、選択されたこれらK個の順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成してもよい。
符号化部904は、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成してもよい。具体的には、符号化部904は、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNのマザーポーラ符号を生成し、その後で当該マザーポーラ符号に対してレートマッチングを行うことで、符号長がMであるポーラ符号を生成してもよい。符号化部904は、当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを実行することができ、ここではその詳細な説明を省略する。
本開示の第2の実施形態では、所定のマザー符号長(例えば、最大の可能なマザー符号長)に対して、順位インデックスセットを予め生成して記憶し、生成しようとするポーラ符号の符号長が当該最大の可能なマザー符号長と異なる場合、最大の可能なマザー符号長用の順位インデックスセットに基づいて、入力データ系列を拡張してもよい。これにより、すべての可能なマザー符号長に対して順位インデックスセットを予め生成して記憶する必要がなく、ストレージスペースが節約される。代わりに、所定のマザー符号長用の順位インデックスセットを記憶し、所定のマザー符号長用の順位インデックスセットにおける順位インデックスがビット反転されることによって生成される順位インデックスセットをそのまま記憶してもよく、実際な通信際にビット反転動作を実行する必要がなく、算出量がさらに減少される。
次に、本開示の第3の実施形態による、入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法について説明する。
図10に示されるように、ステップS1001では、第1の順位インデックスセットに基づいて、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張する。前記第1の順位インデックスセットは、第1の実施形態を参照して説明されている上記の順位インデックスセットであってもよく、例えば、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。この場合、前記第1の順位インデックスセットは、前記ポーラ符号のマザー符号長に等しい数の順位インデックスを含む。言い換えると、例えば、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つが前記ポーラ符号のマザー符号長に等しい数の順位インデックスを含む場合、当該順位インデックスセットをそのまま利用して入力データ系列を拡張してもよい。上述したように、第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。
具体的には、入力データ系列は、Kビットを有し、Nビットを有するデータ系列に拡張される必要があるので、Nビット位置のうちのN−Kビット位置にフローズンビットが挿入され、残りのKビット位置に入力データ系列の情報ビットが配置される必要がある。そのために、第1の順位インデックスセットにおける各順位インデックスが示す優先順位に基づいて、第1の順位インデックスセットから入力データ系列のビット数Kと同じ数の順位インデックスを選択してもよい。例えば、優先順位の降順に前記K個の順位インデックスを選択してもよい。その後、選択された順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、ビット数が前記マザー符号長Nに等しいデータ系列を生成してもよい。
その後、ステップS1002では、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成する。具体的には、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNのマザーポーラ符号を生成し、その後、当該マザーポーラ符号に対してレートマッチングを行うことで、符号長がMであるポーラ符号を生成してもよい。当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを行うことができ、ここではその詳細な説明を省略する。なお、使用されるレートマッチング方法によって、上述のような順位インデックスを選択する方法を適応的に変更することで、使用するレートマッチング方法に合致する順位インデックスを選択してもよい。
次に、図11を参照して、本開示の第3の実施形態による符号化装置について説明する。当該符号化装置は、図10に示される方法を実行することができ、基地局又は移動局に含まれることができる。当該符号化装置によって実行される動作の詳細は、図10に示される方法と同じであるので、ここでは同じ部分に対する説明を省略する。図11に示されるように、符号化装置1100は、記憶部1101と、拡張部1102と、符号化部1103とを備える。
記憶部1101は、第1の順位インデックスセットを記憶する。上述したように、第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである。上述したように、第1の順位インデックスセットは、予め生成されて記憶部1101に記憶されているものであってもよく、図2(1)〜図2(19)−2に示される順位インデックスセット何れの1つであってもよい。
拡張部1102は、第1の順位インデックスセットを利用し、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張してもよい。図10で説明されている上記の方式を参照して、この拡張を行ってもよい。
符号化部1103は、拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成する。具体的には、符号化部1103は、拡張されたデータ系列を基本的なポーラ符号化して、マザー符号長がNのマザーポーラ符号を生成し、その後、当該マザーポーラ符号に対してレートマッチングを行うことにより、符号長がMであるポーラ符号を生成する。符号化部1103は、当技術分野での周知の方法によって基本的なポーラ符号化およびレートマッチングを実行することができ、ここでその詳細な説明を省略する。
なお、上記実施形態の説明に用いたブロック図は、機能単位のブロックを示している。これらの機能ブロック(構成部)は、ハードウェア及び/又はソフトウェアの任意の組み合わせによって実現される。また、各機能ブロックの実現手段は特に限定されない。すなわち、各機能ブロックは、物理的及び/又は論理的に結合した1つの装置により実現されてもよいし、物理的及び/又は論理的に分離した2つ以上の装置を直接的及び/又は間接的に(例えば、有線及び/又は無線)で接続し、これら複数の装置により実現されてもよい。
例えば、本開示の一実施形態における無線基地局、ユーザ端末などは、本開示の無線通信方法の処理を行うコンピュータとして機能してもよい。図12は、本開示の一実施形態に係る無線基地局及びユーザ端末のハードウェア構成の一例を示す図である。上述の無線基地局10及びユーザ端末20は、物理的には、プロセッサ1201、メモリ1202、ストレージ1203、通信装置1204、入力装置1205、出力装置1206、バス1207などを含むコンピュータ装置として構成されてもよい。ここで、プロセッサ1201は、上述したような符号化装置としてもよいし、上述したような方法を実行してもよい。
なお、以下の説明では、「装置」という文言は、回路、デバイス、ユニットなどに読み替えることができる。無線基地局10及びユーザ端末20のハードウェア構成は、図に示した各装置を1つ又は複数含むように構成されてもよいし、一部の装置を含まずに構成されてもよい。
無線基地局10及びユーザ端末20における各機能は、プロセッサ1201、メモリ1202などのハードウェア上に所定のソフトウェア(プログラム)を読み込ませることで、プロセッサ1201が演算を行い、通信装置1204による通信や、メモリ1202及びストレージ1203におけるデータの読み出し及び/又は書き込みを制御することで実現される。
プロセッサ1201は、例えば、オペレーティングシステムを動作させてコンピュータ全体を制御する。プロセッサ1201は、周辺装置とのインターフェース、制御装置、演算装置、レジスタなどを含む中央処理装置(CPU:Central Processing Unit)で構成されてもよい。例えば、上記の各符号化装置などは、プロセッサ1201で実現されてもよい。
また、プロセッサ1201は、プログラム(プログラムコード)、ソフトウェアモジュール、データを、ストレージ1203及び/又は通信装置1204からメモリ1202に読み出し、これらに従って各種の処理を実行する。プログラムとしては、上述の実施形態で説明した動作の少なくとも一部をコンピュータに実行させるプログラムが用いられる。上述の各種処理は、1つのプロセッサ1201で実行される旨を説明してきたが、2以上のプロセッサ1201により同時又は逐次に実行されてもよい。プロセッサ1201は、1以上のチップで実装されてもよい。なお、プログラムは、電気通信回線を介してネットワークから送信されても良い。
メモリ1202は、コンピュータ読み取り可能な記録媒体であり、例えば、ROM(Read Only Memory)、EPROM(Erasable Programmable ROM)、EEPROM(Electrically Erasable Programmable ROM)、RAM(Random Access Memory)などの少なくとも1つで構成されてもよい。メモリ1202は、レジスタ、キャッシュ、メインメモリ(主記憶装置)などと呼ばれてもよい。メモリ1202は、本開示の一実施形態に係る無線通信方法を実施するために実行可能なプログラム(プログラムコード)、ソフトウェアモジュールなどを保存することができる。
ストレージ1203は、コンピュータ読み取り可能な記録媒体であり、例えば、CD−ROM(Compact Disc ROM)などの光ディスク、ハードディスクドライブ、フレキシブルディスク、光磁気ディスク(例えば、コンパクトディスク、デジタル多用途ディスク、Blu−ray(登録商標)ディスク)、スマートカード、フラッシュメモリ(例えば、カード、スティック、キードライブ)、フロッピー(登録商標)ディスク、磁気ストリップなどの少なくとも1つで構成されてもよい。ストレージ1203は、補助記憶装置と呼ばれてもよい。上述の記憶媒体は、例えば、メモリ1202及び/又はストレージ1203を含むデータベース、サーバその他の適切な媒体であってもよい。
通信装置1204は、有線及び/又は無線ネットワークを介してコンピュータ間の通信を行うためのハードウェア(送受信デバイス)であり、例えばネットワークデバイス、ネットワークコントローラ、ネットワークカード、通信モジュールなどともいう。
入力装置1205は、外部からの入力を受け付ける入力デバイス(例えば、キーボード、マウス、マイクロフォン、スイッチ、ボタン、センサなど)である。出力装置1206は、外部への出力を実施する出力デバイス(例えば、ディスプレイ、スピーカー、LEDランプなど)である。なお、入力装置1205及び出力装置1206は、一体となった構成(例えば、タッチパネル)であってもよい。
また、プロセッサ1201やメモリ1202などの各装置は、情報を通信するためのバス1207で接続される。バス1207は、単一のバスで構成されてもよいし、装置間で異なるバスで構成されてもよい。
また、無線基地局10及びユーザ端末20は、マイクロプロセッサ、デジタル信号プロセッサ(DSP:Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、PLD(Programmable Logic Device)、FPGA(Field Programmable Gate Array)などのハードウェアを含んで構成されてもよく、当該ハードウェアにより、各機能ブロックの一部又は全てが実現されてもよい。例えば、プロセッサ1201は、これらのハードウェアの少なくとも1つで実装されてもよい。
本明細書で説明した各態様/実施形態は、LTE(Long Term Evolution)、LTE−A(LTE−Advanced)、SUPER 3G、IMT−Advanced、4G、5G、FRA(Future Radio Access)、W−CDMA(登録商標)、GSM(登録商標)、CDMA2000、UMB(Ultra Mobile Broadband)、IEEE 802.11(Wi−Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、UWB(Ultra−WideBand)、Bluetooth(登録商標)、その他の適切なシステムを利用するシステム及び/又はこれらに基づいて拡張された次世代システムに適用されてもよい。
本明細書で説明した各態様/実施形態の処理手順、シーケンス、フローチャートなどは、矛盾の無い限り、順序を入れ替えてもよい。例えば、本明細書で説明した方法については、例示的な順序で様々なステップの要素を提示しており、提示した決定の順序に限定されない。
本明細書において基地局によって行われるとした特定動作は、場合によってはその上位ノード(upper node)によって行われることもある。基地局を有する1つまたは複数のネットワークノード(network nodes)からなるネットワークにおいて、端末との通信のために行われる様々な動作は、基地局及び/又は基地局以外の他のネットワークノード(例えば、MMEまたはS−GWなどが考えられるが、これらに限られない)によって行われ得ることは明らかである。上記において基地局以外の他のネットワークノードが1つである場合を例示したが、複数の他のネットワークノードの組み合わせ(例えば、MMEおよびS−GW)であってもよい。
入出力された情報等は特定の場所(例えば、メモリ)に保存されてもよいし、管理テーブルで管理してもよい。入出力される情報等は、上書き、更新、または追記され得る。出力された情報等は削除されてもよい。入力された情報等は他の装置へ送信されてもよい。
本明細書で使用する「判断(determining)」、「決定(determining)」という用語は、多種多様な動作を包含する場合がある。「判断」、「決定」は、例えば、判定(judging)、計算(calculating)、算出(computing)、処理(processing)、導出(deriving)、調査(investigating)、探索(looking up)(例えば、テーブル、データベースまたは別のデータ構造での探索)、確認(ascertaining)した事を「判断」「決定」したとみなす事などを含み得る。また、「判断」、「決定」は、受信(receiving)(例えば、情報を受信すること)、送信(transmitting)(例えば、情報を送信すること)、入力(input)、出力(output)、アクセス(accessing)(例えば、メモリ中のデータにアクセスすること)した事を「判断」「決定」したとみなす事などを含み得る。また、「判断」、「決定」は、解決(resolving)、選択(selecting)、選定(choosing)、確立(establishing)、比較(comparing)などした事を「判断」「決定」したとみなす事を含み得る。つまり、「判断」「決定」は、何らかの動作を「判断」「決定」したとみなす事を含み得る。判定は、1ビットで表される値(0か1か)によって行われてもよいし、真偽値(Boolean:trueまたはfalse)によって行われてもよいし、数値の比較(例えば、所定の値との比較)によって行われてもよい。
本明細書で説明した各態様/実施形態は単独で用いてもよいし、組み合わせて用いてもよいし、実行に伴って切り替えて用いてもよい。また、所定の情報の通知は、明示的に行うものに限られず、暗黙的に行われてもよい。
上述したようなソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるか、他の名称で呼ばれるかを問わず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、手順、機能などを意味するよう広く解釈されるべきである。
また、ソフトウェア、命令などは、伝送媒体を介して送受信されてもよい。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア及びデジタル加入者回線(DSL)などの有線技術及び/又は赤外線、無線及びマイクロ波などの無線技術を使用してウェブサイト、サーバ、又は他のリモートデータソースから送信される場合、これらの有線技術及び/又は無線技術は、伝送媒体の定義内に含まれる。
本明細書で説明した情報、信号などは、異なる技術のいずれかを使用して表されてもよい。例えば、上記の説明全体に渡って言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、チップなどは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光子、又はこれらの任意の組み合わせによって表されてもよい。
なお、本明細書で説明した用語及び/又は本明細書の理解に必要な用語については、同一の又は類似する意味を有する用語と置き換えてもよい。例えば、チャネル及び/又はシンボルは信号(シグナル)であってもよい。また、信号はメッセージであってもよい。
また、本明細書で説明した情報、パラメータなどは、絶対値で表されてもよいし、所定の値からの相対値で表されてもよいし、対応する別の情報で表されてもよい。例えば、無線リソースはインデックスで指されるものであってもよい。上述したパラメータに使用する名称はいかなる点においても限定的なものではない。さらに、これらのパラメータを使用する数式等は、本明細書で明示的に開示したものと異なる場合もある。様々なチャネル(例えば、PUCCH、PDCCHなど)及び情報要素(例えば、TPCなど)は、あらゆる好適な名称によって識別できるので、これらの様々なチャネル及び情報要素に割り当てている様々な名称は、いかなる点においても限定的なものではない。
基地局は、1つまたは複数(例えば、3つ)のセル(セクタとも呼ばれる)を収容することができる。基地局が複数のセルを収容する場合、基地局のカバレッジエリア全体は複数のより小さいエリアに区分でき、各々のより小さいエリアは、基地局サブシステム(例えば、屋内用の小型基地局RRH:Remote Radio Head)によって通信サービスを提供することもできる。「セル」または「セクタ」という用語は、このカバレッジにおいて通信サービスを行う基地局、及び/又は基地局サブシステムのカバレッジエリアの一部または全体を指す。さらに、「基地局」「eNB」、「セル」、および「セクタ」という用語は、本明細書では互換的に使用され得る。基地局は、固定局(fixed station)、NodeB、eNodeB(eNB)、アクセスポイント(access point)、フェムトセル、スモールセルなどの用語で呼ばれる場合もある。
移動局は、当業者によって、加入者局、モバイルユニット、加入者ユニット、ワイヤレスユニット、リモートユニット、モバイルデバイス、ワイヤレスデバイス、ワイヤレス通信デバイス、リモートデバイス、モバイル加入者局、アクセス端末、モバイル端末、ワイヤレス端末、リモート端末、ハンドセット、ユーザエージェント、モバイルクライアント、クライアント、またはいくつかの他の適切な用語で呼ばれる場合もある。
本明細書で使用する「に基づいて」という記載は、別段に明記されていない限り、「のみに基づいて」を意味しない。言い換えれば、「に基づいて」という記載は、「のみに基づいて」と「に少なくとも基づいて」の両方を意味する。
本明細書で使用する「第1の」、「第2の」などの呼称を使用した要素へのいかなる参照も、それらの要素の量または順序を全般的に限定するものではない。これらの呼称は、2つ以上の要素間を区別する便利な方法として本明細書で使用され得る。したがって、第1および第2の要素への参照は、2つの要素のみがそこで採用され得ること、または何らかの形で第1の要素が第2の要素に先行しなければならないことを意味しない。
「含む(including)」、「含んでいる(comprising)」、およびそれらの変形が、本明細書あるいは特許請求の範囲で使用されている限り、これら用語は、用語「備える」と同様に、包括的であることが意図される。さらに、本明細書あるいは特許請求の範囲において使用されている用語「または(or)」は、排他的論理和ではないことが意図される。
以上、本発明について詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更態様として実施することができる。したがって、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。

Claims (24)

  1. 入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法であって、
    第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するステップと、
    第2の順位インデックスセットに基づいて、入力データ系列を前記マザー符号長に等しいビット数のデータ系列に拡張するステップと、
    拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、
    前記第1の又は第2の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである方法。
  2. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである請求項1に記載の方法。
  3. 最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしがって選択されるビット位置である請求項2に記載の方法。
  4. 第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するステップには、
    第1の順位インデックスセットにおける各順位インデックスの高有効ビット又は低有効ビットに基づいて、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の順位インデックスセットにおける順位インデックスを生成するステップ、を含む請求項2又は請求項3に記載の方法。
  5. 入力データ系列をポーラ符号化することにより、ポーラ符号を生成するための符号化装置であって、
    第1の順位インデックスセットを記憶しているように配置される記憶部と、
    第1の順位インデックスセットに基づいて、前記ポーラ符号のマザー符号長用の第2の順位インデックスセットを生成するように配置される生成部と、
    第2の順位インデックスセットに基づいて、入力データ系列を前記マザー符号長に等しいビット数のデータ系列に拡張するように配置される拡張部と、
    拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成する符号化部と、を備え、
    前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである符号化装置。
  6. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである請求項5に記載の符号化装置。
  7. 最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしがって選択されるビット位置である請求項6に記載の符号化装置。
  8. 前記生成部は、第1の順位インデックスセットにおける各順位インデックスの高有効ビット又は低有効ビットに基づいて、前記マザー符号長に等しい数の順位インデックスを選択し、選択された順位インデックスに基づいて、マザー符号長用の順位インデックスセットにおける順位インデックスを生成する請求項6又は7に記載の符号化装置。
  9. 入力データ系列をポーラ符号化することにより、ポーラ符号を生成する方法であって、
    第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するステップと、
    取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するステップと、
    拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するステップと、を含み、
    前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである方法。
  10. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである請求項9に記載の方法。
  11. 第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するステップには、
    第1の順位インデックスセットにおける各順位インデックスをビット反転して反転順位インデックスセットを生成するステップと、
    反転順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択するステップと、を含む請求項10に記載の方法。
  12. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける順位インデックスがビット反転されることによって取得される順位インデックスセットである請求項9に記載の方法。
  13. 第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するステップには、
    第1の順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択するステップ、を含む請求項12に記載の方法。
  14. 前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしがって選択されるビット位置である請求項10ないし13のうちいずれか1項に記載の方法。
  15. 取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するステップには、
    取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じの数の順位インデックスを選択するステップと、
    選択された順位インデックスをビット反転して反転順位インデックスを生成するステップと、
    反転順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成するステップと、を含む請求項9ないし14のうちいずれか1項に記載の方法。
  16. 取得された順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するステップには、
    取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じの数の順位インデックスを選択するステップと、
    選択された順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成するステップと、を含む請求項9ないし14のうちいずれか1項に記載の方法。
  17. 入力データ系列をポーラ符号化することにより、ポーラ符号を生成するための符号化装置であって、
    第1の順位インデックスセットを記憶しているように配置される記憶部と、
    第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得するように配置される取得部と、
    取得した順位インデックスを利用して、入力データ系列を前記ポーラ符号のマザー符号長に等しいビット数のデータ系列に拡張するように配置される拡張部と、
    拡張されたデータ系列をポーラ符号化することにより、前記ポーラ符号を生成するように配置される符号化部と、を備え、
    前記第1の順位インデックスセットにおける各順位インデックスは、他のインデックスによって指されるビット位置での情報ビットの送信に対する、当該順位インデックスによって指されるビット位置での情報ビットの送信の優先順位を示すものである符号化装置。
  18. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットである請求項17に記載の符号化装置。
  19. 第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得することは、
    第1の順位インデックスセットにおける各順位インデックスをビット反転して反転順位インデックスセットを生成することと、
    反転順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択することと、を含む請求項18に記載の符号化装置。
  20. 前記第1の順位インデックスセットは、前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットの順位インデックスがビット反転されることによって取得される順位インデックスセットである請求項17に記載の符号化装置。
  21. 第1の順位インデックスセットに基づいて、ポーラ符号の符号長より小さい値の順位インデックスを取得することは、
    第1の順位インデックスセットから、前記ポーラ符号の符号長より小さい値の順位インデックスを選択すること、を含む請求項20に記載の符号化装置。
  22. 前記ポーラ符号の最大の可能なマザー符号長用の順位インデックスセットにおける各順位インデックスによって指されるビット位置は、それぞれに異なるチャネル条件に基づいて算出された、各ビット位置で情報ビットが送信される場合の前記情報ビットの受信のエラー確率にしがって選択されるビット位置である請求項18ないし21のうちいずれか1項に記載の符号化装置。
  23. 前記拡張部は、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じの数の順位インデックスを選択し、選択された順位インデックスをビット反転して反転順位インデックスを生成し、反転順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成する請求項17ないし22のうちいずれか1項に記載の符号化装置。
  24. 前記拡張部は、取得された各順位インデックスが示す優先順位に基づいて、取得された各順位インデックスから入力データ系列のビット数と同じの数の順位インデックスを選択し、選択された順位インデックスによって指されるビット位置に入力データ系列の各ビットを順に配置し、他のビット位置にフローズンビットを配置することにより、前記ポーラ符号のマザー符号長に等しいビット数のデータ系列を生成する請求項17ないし22のうちいずれか1項に記載の符号化装置。
JP2019536849A 2017-01-06 2018-01-05 符号化方法及び符号化装置 Pending JP2020505813A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201710011206.8 2017-01-06
CN201710011206 2017-01-06
CN201710656896.2A CN108282261A (zh) 2017-01-06 2017-08-03 编码方法和编码器
CN201710656896.2 2017-08-03
PCT/CN2018/071656 WO2018127156A1 (zh) 2017-01-06 2018-01-05 编码方法和编码器

Publications (2)

Publication Number Publication Date
JP2020505813A true JP2020505813A (ja) 2020-02-20
JP2020505813A5 JP2020505813A5 (ja) 2021-04-22

Family

ID=62801182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019536849A Pending JP2020505813A (ja) 2017-01-06 2018-01-05 符号化方法及び符号化装置

Country Status (3)

Country Link
US (1) US11184027B2 (ja)
JP (1) JP2020505813A (ja)
CN (3) CN108282260A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112438023B (zh) * 2018-07-20 2024-03-29 上海诺基亚贝尔股份有限公司 极化编码和解码
CN114172617A (zh) 2018-11-16 2022-03-11 华为技术有限公司 Polar码编码方法及装置
CN111010255B (zh) * 2019-11-22 2022-03-01 苏州大学 基于极化码编码im/dd传输方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528008A (ja) * 2016-08-11 2019-10-03 華為技術有限公司Huawei Technologies Co.,Ltd. ポーラ符号化方法、装置、およびデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903857B2 (en) * 2016-06-14 2021-01-26 Lg Electronics Inc. Data retransmission method for polar code, and device therefor
CN109391363B (zh) * 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528008A (ja) * 2016-08-11 2019-10-03 華為技術有限公司Huawei Technologies Co.,Ltd. ポーラ符号化方法、装置、およびデバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUAWEI, HISILICON: "Polar code design and rate matching[online]", 3GPP TSG-RAN WG1#86 R1-167209, JPN6021049137, August 2016 (2016-08-01), ISSN: 0004662010 *

Also Published As

Publication number Publication date
CN110226290A (zh) 2019-09-10
CN108282261A (zh) 2018-07-13
CN108282260A (zh) 2018-07-13
US20190334552A1 (en) 2019-10-31
US11184027B2 (en) 2021-11-23
CN110226290B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN110351010B (zh) 一种信道盲检方法、信号传输方法和相关设备
JP6734406B2 (ja) 端末及び基地局
JP2020505813A (ja) 符号化方法及び符号化装置
WO2019015592A1 (zh) 一种Polar码编码方法及装置
CN109792742B (zh) 用户装置和基站
WO2019138522A1 (ja) ユーザ装置及びプリアンブル送信方法
US11057154B2 (en) Method and apparatus for rate matching interleaving for polar codes
WO2020014843A1 (zh) 通信方法及相应的用户终端、基站
WO2018127155A1 (zh) 编码方法和编码器
JP7438191B2 (ja) 情報処理装置
WO2020195148A1 (ja) 情報処理装置
WO2018143124A1 (ja) 通信装置、及び系列選択方法
WO2020042089A1 (zh) Scl并行译码方法、装置及设备
JPWO2019146574A1 (ja) ユーザ装置及びプリアンブル送信方法
WO2022078316A1 (zh) 通信译码方法、装置、存储介质、芯片及相关设备
WO2021251187A1 (ja) 予測装置
WO2018167980A1 (ja) 通信装置、符号化方法、及び復号方法
JP7449778B2 (ja) 需要予測装置
JP7016405B2 (ja) 対話サーバ
CN111543098A (zh) 一种传输系统信息的方法、装置及系统
CN111279736B (zh) 一种用于生成扩展符号的方法及装置
WO2018127156A1 (zh) 编码方法和编码器
JP2019129534A (ja) 参照信号系列を生成する方法、ユーザ端末及び基地局
JP6948221B2 (ja) 在宅率推定装置
WO2018220857A1 (ja) 通信装置、符号化方法、及び復号方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220705