JP2020504334A - 画素アレイおよびそれを有する表示装置ならびに電子装置 - Google Patents

Abstract

本開示は、複数の画素ユニット（１００）を含む画素アレイ（１０００）に関する。各々の画素ユニット（１００）は、３×３のパターンに配置された第１の色を有する第１のサブ画素（１０）、第２の色を有する第２のサブ画素（２０）、および第３の色を有する第３のサブ画素（３０）を含む。第１のサブ画素（１０）は、各々の画素ユニット（１００）の中心および４つの頂点に配置され、第２のサブ画素（２０）および第３のサブ画素（３０）は、各々の画素ユニット（１００）の境界線の中央に交互に配置される。隣接する画素ユニット（１００）は、共通の境界線を共有するように配置される。画素アレイ（１０００）の縁部に第２のサブ画素（２０）と第３のサブ画素（３０）とが交互に配置されるように、画素ユニットのうちの画素アレイ（１０００）の縁部に位置する頂点には、第１のサブ画素（１０）が存在しない。さらに、本開示は、表示装置（４００）および電子装置（５００）を提供する。

Description

本開示は、表示装置の技術分野に関し、より詳細には、画素アレイおよびそれを有する表示装置ならびに電子装置に関する。

表示装置の分野、とりわけアクティブマトリクス有機発光ダイオード表示装置（ＡＭＯＬＥＤ）の技術分野において、画素アレイを改良することによって表示効果を改善することが一般的に望まれている。画素アレイの既存の配置では、表示装置の縁部において画素の各色が不均衡になり、表示装置の縁部の領域において均衡の取れた白色を得ることが困難である。

本開示の一実施形態において提供される画素アレイおよびこの画素アレイを有する表示装置は、表示効果を改善することができる。

画素アレイは、複数の画素ユニットを含む。各々の画素ユニットは、第１の色を有する第１のサブ画素と、第２の色を有する第２のサブ画素と、第３の色を有する第３のサブ画素とを含む。第１の色を有する第１のサブ画素、第２の色を有する第２のサブ画素、および第３の色を有する第３のサブ画素は、各行の３つのサブ画素および各列の３つのサブ画素による３×３のパターンに配置され、第１の色を有する第１のサブ画素は、各々の画素ユニットの中心および４つの頂点に配置され、第２の色を有する第２のサブ画素および第３の色を有する第３のサブ画素は、各々の画素ユニットの境界線の中央に交互に配置され、隣接する画素ユニットは、共通の境界線を共有するように配置され、画素アレイの縁部には第２の色を有する第２のサブ画素および第３の色を有する第３のサブ画素が交互に配置されるように、画素ユニットのうちの画素アレイの縁部に位置する頂点には、第１の色を有する第１のサブ画素が存在しない。

一実施形態において、第１の色を有する第１のサブ画素は、マトリクス状に配置され、第１の色を有する第１のサブ画素を結ぶ線が、複数の規則的な幾何学的パターンを定め、第２の色を有する第２のサブ画素および第３の色を有する第３のサブ画素は、各行において規則的な幾何学的パターンの幾何学的中心に交互に配置される。

一実施形態において、第１の色を有する第１のサブ画素は、マトリクス状に配置され、第１の色を有する第１のサブ画素を結ぶ線が、複数の規則的な幾何学的パターンを定め、第２の色を有する第２のサブ画素および第３の色を有する第３のサブ画素は、各列において規則的な幾何学的パターンの幾何学的中心に交互に配置される。

一実施形態において、隣接する画素ユニット間で共有された共通の境界線は、第１の方向に延びる第１の仮想線または第２の方向に延びる第２の仮想線を定め、第１の色を有する第１のサブ画素および第２の色を有する第２のサブ画素は、第１の仮想線に沿って交互に配置され、第１の色を有する第１のサブ画素および第３の色を有する第３のサブ画素は、第２の仮想線に沿って交互に配置される。

一実施形態において、第１の方向は、第２の方向に対して垂直である。

一実施形態において、第１のサブ画素の第１の色は、三原色のうちの第１の色であり、第２のサブ画素の第２の色は、三原色のうちの第２の色であり、第３のサブ画素の第３の色は、三原色のうちの第３の色である。

一実施形態において、第１のサブ画素の第１の色は、緑色である。

一実施形態において、第２のサブ画素の第２の色は、赤色および青色のうちの一方であり、第３のサブ画素の第３の色は、赤色および青色のうちの他方である。

表示装置が提供される。表示装置は、基板と、入力回路と、上述の画素アレイと、駆動回路とを含む。入力回路は、基板上に配置され、画像を受け取るように構成される。上述の画素アレイは、基板上に配置される。駆動回路は、基板上に配置され、画像を表示すべく画素アレイを駆動するように構成される。

一実施形態において、表示装置は、有機発光ダイオード表示装置である。

電子装置が提供される。電子装置は、ハウジングと、プロセッサと、メモリと、回路基板と、電源回路と、表示装置とを備える。回路基板は、ハウジングによって囲まれる。プロセッサおよびメモリは、回路基板上に配置される。電源回路は、電子装置のそれぞれの回路または構成要素に電力を供給するように構成される。表示装置は、上述の画素アレイを含む。

上述の画素アレイおよび表示装置においては、第２の色を有する第２のサブ画素および第３の色を有する第３のサブ画素が表示装置の縁部に交互に配置されるため、不均衡な画素の分布によって引き起こされる特定の色縞などの表示欠陥が、表示装置の縁部領域に現れないかもしれない。

本開示の一実施形態による画素アレイの概略図である。 本開示の一実施形態による表示装置の概略図である。 本開示の一実施形態による電子装置の概略図である。

図１に示されるように、本開示の一実施形態は、画素アレイ１０００を提供する。画素アレイ１０００は、複数の画素ユニット１００を含む。各々の画素ユニット１００は、第１の色を有する第１のサブ画素１０と、第２の色を有する第２のサブ画素２０と、第３の色を有する第３のサブ画素３０とを含む。

第１のサブ画素１０の第１の色は、三原色のうちの第１の色であってよく、第２のサブ画素２０の第２の色は、三原色のうちの第２の色であってよく、第３のサブ画素３０の第３の色は、三原色のうちの第３の色であってよい。三原色は、赤色、緑色、および青色を指し、これらを混ぜ合わせて白色を作り出すことができる。

第１の色を有する第１のサブ画素１０、第２の色を有する第２のサブ画素２０、および第３の色を有する第３のサブ画素３０は、各行の３つのサブ画素および各列の３つのサブ画素による３×３の並べ方にて配置される。第１の色を有する第１のサブ画素１０が、各々の画素ユニット１００の中心および４つの頂点に配置され、第２の色を有する第２のサブ画素２０および第３の色を有する第３のサブ画素３０は、各々の画素ユニットの境界線の中央に交互に配置される。行および列は、互いに直交していても、斜めであってもよい。したがって、さまざまな配置に基づいて、各々の画素ユニット１００内のそれぞれのサブ画素を結ぶ線は、長方形、正方形、またはひし形など、さまざまな幾何学的パターンを定めることができる。

隣接する画素ユニット１００は、共通の境界線を共有するように配置され、例えば、図１に示されるように、画素ユニット１００は、画素ユニット１１０ｂと共通の境界を共有する。画素アレイ１０００の縁部に位置する各々の画素ユニット１００に関しては、第１の色を有する第１のサブ画素１０が、画素ユニット１００の頂点に存在せず、したがって第２の色を有する第２のサブ画素２０および第３の色を有する第３のサブ画素３０が、画素アレイ１０００の縁部に交互に配置されている。例えば、図１に示されているように、画素ユニット１００ｂおよび画素ユニット１００ｃが、画素アレイ１０００の縁部に配置されている。画素ユニット１００ｂにおいて、αで示される頂点に位置する第１の色を有する第１のサブ画素１０は、存在しない。画素ユニット１００ｃにおいて、βで示される頂点に位置する第１の色を有する第１のサブ画素１０およびγで示される頂点に位置する第１の色を有する第１のサブ画素１０は、存在しない。画素アレイ１０００の縁部に位置するこのような画素ユニット１００において、従来は画素アレイ１０００の縁部に位置していた第１の色を有する第１のサブ画素が存在しないため、画素ユニット１００の境界線上の第２の色を有する第２のサブ画素２０および第３の色を有する第３のサブ画素３０が、画素アレイ１０００の縁部に交互に配置される。したがって、画素アレイ１０００の縁部には、図１において破線の円によって示されているように、第１の色を有する第１のサブ画素１０、第２の色を有する第２のサブ画素２０、および第３の色を有する第３のサブ画素３０が、三角形の領域を定めるように交互に配置される。したがって、第１の色を有する第１のサブ画素、第２の色を有する第２のサブ画素、および第３の色を有する第３のサブ画素が、画素アレイ１０００の縁部に均等に分布し、したがってサブ画素の不均衡に起因する劣った表示効果が回避される。

一実施形態において、第１の色を有する第１のサブ画素１０は、緑色である。また、第２のサブ画素２０の第２の色は、赤色および青色のうちの一方であり、第３のサブ画素３０の第３の色は、赤色および青色のうちの他方である。例えば、第２のサブ画素２０の第２の色は、赤色であり、第３のサブ画素３０の第３の色は、青色である。画素アレイ１０００の上述の配置によれば、上述の画素アレイ１０００を有する表示装置上に白色を表示したい場合に、特定の色の色縞が表示装置の縁部の領域に現れることを防止でき、サブ画素を均等に混ぜ合わせることによって形成される白色が表示される。

図１に示されるように、一実施形態においては、第１の色を有する第１のサブ画素１０がマトリクス状に配置され、第１の色を有する第１のサブ画素を結ぶ線が、複数の規則的な幾何学的パターン４０を定める。第２の色を有する第２のサブ画素２０および第３の色を有する第３のサブ画素３０は、各行において規則的な幾何学的パターン４０の幾何学的中心に交互に配置される。

さらに、第１の色を有する第１のサブ画素１０がマトリクス状に配置され、第１の色を有する第１のサブ画素を結ぶ線が、複数の規則的な幾何学的パターン４０を定める。第２の色を有する第２のサブ画素２０および第３の色を有する第３のサブ画素３０は、各列において規則的な幾何学的パターン４０の幾何学的中心に交互に配置される。

規則的な幾何学的パターン４０は、対称的であり、例えば、正方形、ひし形、または長方形であってよい。

図１に示されるように、各々の画素ユニット１００において、画素ユニット１００の各々の境界線上に３つのサブ画素が配置され、すなわち１つの第２の色を有する第２のサブ画素２０または１つの第３の色を有する第３のサブ画素３０が、各々の境界線の中央に配置され、２つの第１の色を有する第１のサブ画素１０が、各々の境界線の２つの端部、すなわち画素ユニット１００の２つの頂点に、それぞれ配置される。隣接する画素ユニット１００間で共有される共通の境界線は、第１の方向に延びる第１の仮想線ｌまたは第２の方向に延びる第２の仮想線ｈを形成する。第１の仮想線ｌと第２の仮想線ｈとは、画素ユニット１００内のそれぞれのサブ画素を結ぶ線によって定められる幾何学的パターンに応じて、互いに垂直であっても、斜めであってもよい。図１に示した実施形態においては、第１の仮想線ｌと第２の仮想線ｈとは、互いに垂直である。

第１の仮想線ｌ上には、第１の色を有する第１のサブ画素１０と第２の色を有する第２のサブ画素２０とが交互に配置されている。第２の仮想線ｈ上には、第１の色を有する第１のサブ画素１０と第３の色を有する第３のサブ画素３０とが交互に配置されている。

さらに、本開示の実施形態は、表示装置４００を提供する。図２に示されるように、表示装置４００は、基板４１０と、基板４１０上に配置された入力回路４２０と、基板４１０上に配置された上述の画素アレイ１０００と、基板４１０上に配置された駆動回路４３０とを含む。入力回路４２０は、画像を受け取るように構成される。駆動回路４３０は、画像を表示するために画素アレイ１０００を駆動するように構成される。一実施形態において、表示装置４００は、有機発光ダイオード表示装置である。本開示の実施形態による表示装置４００によれば、表示装置４００の縁部領域において、不均衡な画素分布によって引き起こされる特定の色縞などの表示欠陥を、現れないようにすることができる。

さらに、本開示の実施形態は、電子装置５００を提供する。図３に示されるように、電子装置５００は、ハウジング５１０と、プロセッサ５２０と、メモリ５３０と、回路基板５４０と、電源回路５５０と、表示装置５６０とを有する。表示装置５６０は、例えば、上述の画素アレイ１０００を有する表示装置である。回路基板５４０は、ハウジング５１０によって囲まれる。プロセッサ５２０およびメモリ５３０は、回路基板５４０上に配置される。電源回路５５０は、電子装置５００のそれぞれの回路または構成要素に電力を供給するように構成される。電子装置５００によれば、画像が表示されるときに、表示装置の縁部領域において、不均衡な画素分布によって引き起こされる特定の色縞などの表示欠陥を、現れないようにすることができる。

上述した実施形態における技術的特徴は、任意に組み合わせることが可能である。説明を簡潔にするために、上記の実施形態における技術的特徴について、可能なすべての組み合わせが説明されているわけではない。しかしながら、技術的特徴のこれらの組み合わせが互いに矛盾しない限りにおいて、それらのすべてが本明細書の範囲内であると考えられるべきである。

上記の実施形態は、詳しく説明されているが、本開示の範囲を限定するものとは解釈されない本開示のいくつかの実施例を示しているにすぎない。

Claims (11)

1. 複数の画素ユニット（１００）を備える画素アレイ（１０００）であって、各々の画素ユニット（１００）は、第１の色を有する第１のサブ画素（１０）と、第２の色を有する第２のサブ画素（２０）と、第３の色を有する第３のサブ画素（３０）とを有し、前記第１の色を有する第１のサブ画素（１０）、前記第２の色を有する第２のサブ画素（２０）、および前記第３の色を有する第３のサブ画素（３０）は、各行の３つのサブ画素および各列の３つのサブ画素による３×３のパターンに配置され、前記第１の色を有する第１のサブ画素（１０）は、各々の画素ユニット（１００）の中心および４つの頂点に配置され、前記第２の色を有する第２のサブ画素（２０）および前記第３の色を有する第３のサブ画素（３０）は、各々の画素ユニット（１００）の境界線の中央に交互に配置され、隣接する画素ユニット（１００）は、共通の境界線を共有するように配置され、前記画素アレイ（１０００）の縁部には前記第２の色を有する第２のサブ画素（２０）および前記第３の色を有する第３のサブ画素（３０）が交互に配置されるように、画素ユニットのうちの前記画素アレイ（１０００）の縁部に位置する頂点には、前記第１の色を有する第１のサブ画素（１０）が存在しない、画素アレイ（１０００）。
2. 前記第１の色を有する第１のサブ画素（１０）は、マトリクス状に配置され、前記第１の色を有する第１のサブ画素（１０）を結ぶ線が、複数の規則的な幾何学的パターンを定め、前記第２の色を有する第２のサブ画素（２０）および前記第３の色を有する第３のサブ画素（３０）は、各行において前記規則的な幾何学的パターンの幾何学的中心に交互に配置される、請求項１に記載の画素アレイ（１０００）。
3. 前記第１の色を有する第１のサブ画素（１０）は、マトリクス状に配置され、前記第１の色を有する第１のサブ画素（１０）を結ぶ線が、複数の規則的な幾何学的パターンを定め、前記第２の色を有する第２のサブ画素（２０）および前記第３の色を有する第３のサブ画素（３０）は、各列において前記幾何学的パターンの幾何学的中心に交互に配置される、請求項１に記載の画素アレイ（１０００）。
4. 隣接する画素ユニット（１００）間で共有された前記共通の境界線は、第１の方向に延びる第１の仮想線または第２の方向に延びる第２の仮想線を定め、前記第１の色を有する第１のサブ画素（１０）および前記第２の色を有する第２のサブ画素（２０）は、前記第１の仮想線に沿って交互に配置され、前記第１の色を有する第１のサブ画素（１０）および前記第３の色を有する第３のサブ画素（３０）は、前記第２の仮想線に沿って交互に配置されている、請求項１から３のいずれか一項に記載の画素アレイ（１０００）。
5. 前記第１の方向は、前記第２の方向に垂直である、請求項４に記載の画素アレイ（１０００）。
6. 前記第１のサブ画素（１０）の前記第１の色は、三原色のうちの第１の色であり、前記第２のサブ画素（２０）の前記第２の色は、前記三原色のうちの第２の色であり、前記第３のサブ画素（３０）の前記第３の色は、前記三原色のうちの第３の色である、請求項１から５のいずれか一項に記載の画素アレイ（１０００）。
7. 前記第１のサブ画素（１０）の前記第１の色は、緑色である、請求項１から６のいずれか一項に記載の画素アレイ（１０００）。
8. 前記第２のサブ画素（２０）の前記第２の色は、赤色および青色のうちの一方であり、前記第３のサブ画素（３０）の前記第３の色は、赤色および青色のうちの他方である、請求項６に記載の画素アレイ（１０００）。
9. 基板（４１０）と、
   前記基板（４１０）上に配置され、画像を受け取るように構成された入力回路（４２０）と、
   前記基板（４１０）上に配置された請求項１から８のいずれか一項に記載の画素アレイ（１０００）と、
   前記基板（４１０）上に配置され、前記画像を表示すべく前記画素アレイ（１０００）を駆動するように構成された駆動回路（４３０）と
   を備える表示装置（４００）。
10. 有機発光ダイオード表示装置である、請求項９に記載の表示装置（４００）。
11. ハウジング（５１０）と、プロセッサ（５２０）と、メモリ（５３０）と、回路基板（５４０）と、電源回路（５５０）と、表示装置（５６０）とを備える電子装置（５００）であって、
    前記回路基板（５４０）は、前記ハウジング（５１０）によって囲まれ、
    前記プロセッサ（５２０）および前記メモリ（５３０）は、前記回路基板（５４０）上に配置され、
    前記電源回路（５５０）は、前記電子装置（５００）のそれぞれの回路または構成要素に電力を供給するように構成され、
    前記表示装置（５６０）は、請求項１から８のいずれか一項に記載の画素アレイ（１０００）を備える、電子装置（５００）。

Images