KR20230143630A - 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 - Google Patents
픽셀 구조, 디스플레이 패널 및 디스플레이 장치 Download PDFInfo
- Publication number
- KR20230143630A KR20230143630A KR1020237033641A KR20237033641A KR20230143630A KR 20230143630 A KR20230143630 A KR 20230143630A KR 1020237033641 A KR1020237033641 A KR 1020237033641A KR 20237033641 A KR20237033641 A KR 20237033641A KR 20230143630 A KR20230143630 A KR 20230143630A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- pixel
- subpixel
- display panel
- chips
- Prior art date
Links
- 239000003086 colorant Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 206010047571 Visual impairment Diseases 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000007 visual effect Effects 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
본원 발명은 픽셀 구조(10), 디스플레이 패널 및 디스플레이 장치에 관한 것이다. 픽셀 구조(10)는 다수의 픽셀 그룹(100)을 포함하고, 다수의 픽셀 그룹(100)은 어레이형 배열을 이루며, 각각의 픽셀 그룹(100)은 모두 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)을 포함하고; 제1 서브 픽셀, (110) 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 중심 연결선은 제1 가상 이등변 직각 삼각형(200)을 형성하며; 어레이형 구조의 행 방향을 따라 배열된 인접하는 두 개의 픽셀 그룹(100)에서, 그 중의 한 픽셀 그룹(100)에서의 제2 서브 픽셀(120)과 제3 서브 픽셀(130) 및 다른 한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)의 중심 연결선은 제2 가상 이등변 직각 삼각형(210)을 형성하고; 어레이형 구조의 열 방향을 따라 배열한 인접하는 두 개의 픽셀 그룹에서, 그 중의 한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)과 제2 서브 픽셀(120) 및 다른 한 픽셀 그룹(100)에서의 제3 서브 픽셀(130)의 중심 연결선은 제3 가상 이등변 직각 삼각형(220)을 형성한다.
Description
본원 발명은 디스플레이 기술 분야에 관한 것으로, 특히 픽셀 구조, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
현재 출시된 COB (chip on board, 칩 온 보드) 디스플레이 패널의 픽셀 포인트 사이의 도트 피치는 일반적으로 2mm인 바, 디스플레이 패널의 해상도를 향상시키기 위하여 픽셀 포인트 사이의 간격을 축소하고 픽셀 포인트의 용량을 증가해야 하는데 이렇게 되면 원가가 증가하고 전통적인 기술에서 0.9mm 이하의 도트 피치를 구현하기 어렵게 된다.
본원 발명은 고 해상도의 픽셀 구조, 디스플레이 패널 및 디스플레이 장치를 제공한다.
본원 발명은 고 해상도의 픽셀 구조, 디스플레이 패널 및 디스플레이 장치를 제공한다.
그 중의 한 실시예에서는, 픽셀 구조를 제공하는데, 이는 어레이형 배열을 이루어 어레이형 구조를 형성하는 다수의 픽셀 그룹을 포함하고, 각각의 상기 픽셀 그룹은 모두 제1 서브 픽셀, 제2 서브 픽셀 및 제3 서브 픽셀을 포함하며, 각각의 픽셀 그룹에서 상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀의 수량비는 1:1:1이고; 각각의 상기 픽셀 그룹에서, 상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀의 중심의 연결선은 제1 가상 이등변 직각 삼각형을 형성하며; 상기 제2 서브 픽셀은 상기 제1 가상 이등변 직각 삼각형의 직각 꼭지점을 형성하고, 각각의 상기 픽셀 그룹에서의 상기 제1 서브 픽셀, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀의 배열방식은 동일하며; 상기 어레이형 구조의 동일한 행에서의 서로 인접하는 두 개의 상기 픽셀 그룹에서, 그 중의 한 상기 픽셀 그룹에서의 상기 제2 서브 픽셀과 상기 제3 서브 픽셀 및 다른 한 상기 픽셀 그룹에서의 상기 제1 서브 픽셀의 중심 연결선은 제2 가상 이등변 직각 삼각형을 형성하고; 상기 어레이형 구조의 동일한 열에서의 서로 인접하는 두 개의 상기 픽셀 그룹에서, 그 중의 한 상기 픽셀 그룹에서의 상기 제1 서브 픽셀과 상기 제2 서브 픽셀 및 다른 한 상기 픽셀 그룹에서의 상기 제3 서브 픽셀의 중심 연결선은 제3 가상 이등변 직각 삼각형을 형성한다.
상술한 픽셀 구조는 "가상 픽셀” 기술(즉 사람의 눈의 시각 잔상 효과를 이용하여 실제 픽셀에 대해 시분할 멀티플렉싱을 진행하여 더 많은 가상 픽셀을 재사용하는 기술)을 이용하는데, 상술한 픽셀 구조를 디스플레이 패널에 응용한 후, 동등한 서브 픽셀의 수량을 가지는 전제하에, 상기 디스플레이 패널의 해상도는 실제 픽셀디스플레이 패널의 4배이고, 디스플레이 패널의 해상도는 향상되어 디스플레이 패널의 제조비용을 절감할 수 있다.
그 중의 한 실시예에서는, 상술한 픽셀 구조를 포함하는 디스플레이 패널을 제공한다.
그 중의 한 실시예에서는, 회로기판 및 어레이형 배열을 이루어 어레이형 구조를 형성하는 다수의 픽셀 그룹을 포함하는 디스플레이 패널을 제공하는데; 각각의 상기 픽셀 그룹은 모두 수량비가 2:1:1인 제1 칩, 제2 칩 및 제3 칩을 포함하고, 상기 제1 칩, 상기 제2 칩 및 상기 제3 칩은 상기 회로기판의 동일한 면에 형성되며;
각각의 상기 픽셀 그룹에서, 상기 제1 칩, 상기 제2 칩 및 제3 칩은 각각 가상 정방형의 네 개의 꼭지점에 위치하고, 모든 상기 제1 칩은 상기 가상 정방형의 한 갈래의 대각선에서의 두 개의 꼭지점에 위치하며; 각각의 상기 픽셀 그룹에서의 상기 제1 칩, 상기 제2 칩 및 상기 제3 칩의 배열방식은 동일하다.
그 중의 한 실시예에서는 상술한 바와 같은 디스플레이 패널을 포함하는 디스플레이 장치를 더 제공한다.
본 발명은 가상 픽셀 기술을 이용하여 해상도를 향상시키고 디스플레이 패널의 제조비용을 절감할 수 있다.
도 1은 본원 발명의 일 실시예에 따른 픽셀 구조의 모식도이고;
도 2는 본원 발명의 다른 실시예에 따른 픽셀 구조의 모식도이며;
도 3은 본원 발명의 일 실시예에 따른 디스플레이 패널의 픽셀 구조의 모식도이고;
도 4는 본원 발명의 다른 실시예에 따른 디스플레이 패널의 픽셀 구조의 모식도이며;
도 5는 본원 발명의 일 실시예에 따른 픽셀 그룹의 다이 본딩 및 와이어 본딩 구조 모식도이고;
도 6은 본원 발명의 일 실시예에 따른 픽셀 그룹의 다이 본딩 및 와이어 본딩 구조 모식도이다.
도 2는 본원 발명의 다른 실시예에 따른 픽셀 구조의 모식도이며;
도 3은 본원 발명의 일 실시예에 따른 디스플레이 패널의 픽셀 구조의 모식도이고;
도 4는 본원 발명의 다른 실시예에 따른 디스플레이 패널의 픽셀 구조의 모식도이며;
도 5는 본원 발명의 일 실시예에 따른 픽셀 그룹의 다이 본딩 및 와이어 본딩 구조 모식도이고;
도 6은 본원 발명의 일 실시예에 따른 픽셀 그룹의 다이 본딩 및 와이어 본딩 구조 모식도이다.
본원 발명의 목적, 기술적 해결수단 및 장점을 더 뚜렷하게 하기 위하여 이하 도면 및 발명의 상세한 설명과 결부하여 본원 발명을 추가로 상세히 설명한다. 여기서 설명한 발명의 상세한 설명은 단지 본원 발명을 해석하기 위한 것일 뿐 본원 발명의 보호범위를 한정하기 위한 것이 아님을 이해해야 한다.
별도로 정의되지 않은 한 본 명세서에서 사용하는 모든 기술적 용어와 과학적 용어는 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 자들이 통상적으로 이해하는 의미와 동일하다. 본원 발명의 명세서에서 사용하는 용어는 구체적인 실시예의 목적을 설명하기 위한 것일 뿐 본원 발명을 한정하기 위한 것이 아니다. 본 명세서에서 사용하는 용어 "및/또는"은 하나 또는 다수의 관련 열거 항목의 임의의 조합과 모든 조합을 포함한다.
본원 발명에서 설명하는 "제1", "제2"는 구체적인 수량 및 순서를 대표하는 것이 아니라 단지 명칭을 구별하기 위한 것이다.
도 1에 도시된 바와 같이, 본원 발명의 일 실시예와 관련된 픽셀 구조(10)는 다수의 픽셀 그룹(100)을 포함하고, 다수의 픽셀 그룹(100)은 어레이형 배열을 이루며, 각각의 픽셀 그룹(100)은 모두 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)을 포함하고, 각각의 픽셀 그룹(100)에서, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 수량비는 1:1:1이다. 구체적으로, 일 실시예에서, 각각의 픽셀 그룹(100)에서, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 모두 1개이고, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 모두 적색 발광칩, 남색 발광칩 및 녹색 발광칩에서의 일종이며, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 발광 색상은 서로 다르다. 물론, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 또는 제3 서브 픽셀(130)의 발광 색상은 적색, 남색 및 녹색 외의 기타 색상일 수도 있다.
각 하나의 픽셀 그룹(100)에서, 제1 서브 픽셀(110)과 제2 서브 픽셀(120)은 제1 방향을 따라 배열되고, 제2 서브 픽셀(120)과 제3 서브 픽셀(130)은 제2 방향을 따라 배열되며, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 중심의 연결선은 제1 가상 이등변 직각 삼각형(200)을 형성한다. 구체적으로, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 중심은 각각 제1 가상 이등변 직각 삼각형(200)의 3개의 꼭지점이다. 여기서, 제2 서브 픽셀(120)은 제1 가상 이등변 직각 삼각형(200)의 직각 꼭지점이다.
여기서, 어레이형 구조의 동일한 행에서의 서로 인접하는 두 개의 픽셀 그룹(100)에서, 그 중의 한 픽셀 그룹(100)에서의 제2 서브 픽셀(120)과 제3 서브 픽셀(130) 및 다른 한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)의 중심의 연결선은 제2 가상 이등변 직각 삼각형(210)을 형성하고; 어레이형 구조의 동일한 열에서의 서로 인접하는 두 개의 픽셀 그룹(100)에서, 그 중의 한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)과 제2 서브 픽셀(120) 및 다른 한 픽셀 그룹(100)에서의 제3 서브 픽셀(130)의 중심의 연결선은 제3 가상 이등변 직각 삼각형(220)을 형성한다. 자연적으로, 그 중의 한 픽셀 그룹(100)의 제2 서브 픽셀(120), 상기 픽셀 그룹(100)과 어레이형 구조의 행 방향을 따라 인접하는 하나의 픽셀 그룹(100)의 제1 서브 픽셀(110) 및 상기 픽셀 그룹(100)과 어레이형 구조의 열 방향을 따라 인접하는 하나의 픽셀 그룹(100)의 제3 서브 픽셀(130)의 중심의 연결선은 제4 가상 이등변 직각 삼각형(230)을 형성한다.
구체적으로, 도 1에 도시된 픽셀 구조(10)를 예로 들면: 제1 행 제1 열에 위치한 픽셀 그룹(100)에서의 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 중심의 연결선은 제1 가상 이등변 직각 삼각형(200)을 형성하고; 제1 행 제1 열에 위치한 픽셀 그룹(100)에서의 제2 서브 픽셀(120)과 제3 서브 픽셀(130) 및 제1 행 제2 열에 위치한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)의 중심의 연결선은 제2 가상 이등변 직각 삼각형(210)을 형성하며; 제1 행 제1 열에 위치한 픽셀 그룹(100)에서의 제1 서브 픽셀(110)과 제2 서브 픽셀(120) 및 제2 행 제1 열에 위치한 픽셀 그룹(100)에서의 제3 서브 픽셀(130)의 중심의 연결선은 제3 가상 이등변 직각 삼각형(220)을 형성하고; 제1 행 제1 열에 위치한 픽셀 그룹(100)에서의 제2 서브 픽셀(120), 제1 행 제2 열에 위치한 픽셀 그룹(100)에서의 제1 서브 픽셀(110) 및 제2 행 제1 열에 위치한 픽셀 그룹(100)에서의 제3 서브 픽셀(130)의 중심의 연결선은 제4 가상 이등변 직각 삼각형(230)을 형성한다.
상술한 픽셀 구조는 "가상 픽셀" 기술(즉 사람의 눈의 시각 잔상 효과를 이용하여 실제 픽셀에 대해 시분할 멀티플렉싱을 진행하여 더 많은 가상 픽셀을 재사용하는 기술)을 이용하는데, 상술한 픽셀 구조(10)에서, 상기 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)이 활성화될 경우, 제1 가상 이등변 직각 삼각형(200)의 외심은 하나의 제1 픽셀 포인트(201)를 형성하고; 제2 가상 이등변 직각 삼각형(210)의 외심은 하나의 제2 픽셀 포인트(211)를 형성하며; 제3 가상 이등변 직각 삼각형(220)의 외심은 하나의 제3 픽셀 포인트(221)를 형성하고; 제4 가상 이등변 직각 삼각형(230)의 외심은 하나의 제4 픽셀 포인트(231)를 형성한다. 이렇게, 상술한 픽셀 구조(10)를 디스플레이 패널에 응용한 후, 상기 디스플레이 패널과 실제 픽셀디스플레이 패널이 동등한 수량의 서브 픽셀을 가지는 전제하에, 디스플레이 패널의 해상도는 향상되어 디스플레이 패널의 제조비용을 절감할 수 있다.
그 중의 한 실시예에서, 다수의 픽셀 그룹(100)은 어레이형 배열을 이루어 어레이형 구조를 형서하고, 어레이형 구조의 모든 픽셀 그룹(100)은 행 방향에서 균일하게 이격 설치되며, 어레이형 구조의 모든 픽셀 그룹(100)은 열 방향에서 균일하게 이격 설치된다. 이렇게, 전체 픽셀 구조(10)에서의 모든 픽셀 그룹(100)은 배열이 균일하여 발광의 균일성을 담보할 수 있다.
구체적으로, 이상에서 설명한 제1 방향은 어레이형 구조의 행 방향과 동일하고, 제2 방향은 어레이형 구조의 열 방향과 동일하며, 어레이형 구조의 동일한 행에서의 모든 픽셀 그룹(100)에서의 제1 서브 픽셀(110) 및 제2 서브 픽셀(120)은 동일한 직선에 놓이고, 동일한 행에서의 모든 픽셀 그룹(100)에서의 제3 서브 픽셀(130)은 동일한 직선에 놓이며; 어레이형 구조의 동일한 열에서의 모든 픽셀 그룹(100)에서의 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 동일한 직선에 놓이고, 동일한 열에서의 모든 픽셀 그룹(100)에서의 제1 서브 픽셀(110)은 동일한 직선에 놓인다. 어레이형 구조의 동일한 행에서의 모든 제1 가상 이등변 직각 삼각형(200)의 외심은 동일한 직선에 놓이고; 어레이형 구조의 동일한 열에서의 모든 제1 가상 이등변 직각 삼각형(200)의 외심은 동일한 직선에 놓인다. 이렇게, 픽셀 구조(10)에서 형성될 수 있는 모든 제1 픽셀 포인트(201)는 어레이형 배열을 이루고, 픽셀 구조(10)에서 동일한 행에 놓이는 제1 픽셀 포인트(201)는 동일한 직선에 있으며, 동일한 열에 놓이는 제1 픽셀 포인트(201)는 동일한 직선에 있고, 제1 픽셀 포인트(201)은 배열이 균일하여 발광의 균일성을 담보할 수 있다.
나아가, 어레이형 구조의 동일한 행에서 서로 인접하는 두 개의 제1 가상 이등변 직각 삼각형(200)의 외심의 연결선의 길이는 동일하고; 어레이형 구조의 동일한 열에서의 서로 인접하는 두 개의 제1 가상 이등변 직각 삼각형(200)의 외심의 연결선의 길이는 동일하다. 이렇게, 픽셀 구조(10)에서 동일한 행에 놓이는 모든 제1 픽셀 포인트(201)에서, 인접하는 두 개의 제1 픽셀 포인트(201) 사이의 거리는 동일하고, 픽셀 구조(10)에서 동일한 열에 놓이는 모든 제1 픽셀 포인트(201)에서, 인접하는 두 개의 제1 픽셀 포인트(201) 사이의 거리는 동일하다. 이렇게, 제1 픽셀 포인트(201)가 분포하는 균일성을 담보하여 발광의 균일성을 담보할 수 있다.
더 나아가, 어레이형 구조의 동일한 행에서의 서로 인접하는 두 개의 제1 가상 이등변 직각 삼각형(200)의 외심의 연결선의 길이는 제1 가상 이등변 직각 삼각형(200)의 직각변 길이의 두 배와 같다. 따라서, 동일한 행의 인접하는 두 개의 픽셀 그룹(100)에서, 좌측의 픽셀 그룹(100)에서의 제2 서브 픽셀(120)과 제3 서브 픽셀(130) 및 우측의 픽셀 그룹(100)에서의 제1 서브 픽셀(110)의 중심의 연결선은 제2 가상 이등변 직각 삼각형(210)을 형성할 수 있고, 상기 제2 가상 이등변 직각 삼각형(210)의 외심에는 제2 픽셀 포인트(211)를 형성할 수 있다. 어레이형 구조의 동일한 열에서의 서로 인접하는 두 개의 제1 가상 이등변 직각 삼각형(200)의 외심의 연결선의 길이는 제1 가상 이등변 직각 삼각형의 직각변 길이의 두 배와 같다. 따라서, 동일한 열의 인접하는 두 개의 픽셀 그룹(100)에서, 상측의 픽셀 그룹(100)에서의 제1 서브 픽셀(110)과 제2 서브 픽셀(120) 및 하측의 픽셀 그룹(100)에서의 제3 서브 픽셀(130)의 중심의 연결선은 제3 가상 이등변 직각 삼각형(220)을 형성할 수 있고, 상기 제3 가상 이등변 직각 삼각형(220)의 외심에는 제3 픽셀 포인트(221)를 형성할 수 있다.
상술한 픽셀 구조는 "가상 픽셀" 기술(즉 사람의 눈의 시각 잔상 효과를 이용하여 실제 픽셀에 대해 시분할 멀티플렉싱을 진행하여 더 많은 가상 픽셀을 재사용하는 기술)을 이용하는데, 상술한 픽셀 구조(10)에서, 제1 가상 이등변 직각 삼각형(200)의 외심은 하나의 제1 픽셀 포인트(201)를 형성하고; 제2 가상 이등변 직각 삼각형(210)의 외심은 하나의 제2 픽셀 포인트(211)를 형성하며; 제3 가상 이등변 직각 삼각형(220)의 외심은 하나의 제3 픽셀 포인트(221)를 형성하고; 제4 가상 이등변 직각 삼각형(230)의 외심은 하나의 제4 픽셀 포인트(231)를 형성한다. 이렇게, 상술한 픽셀 구조(10)를 디스플레이 패널에 응용한 후, 상기 디스플레이 패널과 실제 픽셀디스플레이 패널이 동등한 수량의 서브 픽셀을 가지는 전제하에, 디스플레이 패널의 해상도는 향상되어 디스플레이 패널의 제조비용을 절감할 수 있다.
그 중의 한 실시예에서, 도 2에 도시된 바와 같이, 각각의 픽셀 그룹은 제4 서브 픽셀(140)을 더 포함할 수 있는데, 여기서 제1 서브 픽셀(110), 제2 서브 픽셀(120), 제3 서브 픽셀(130) 및 제4 서브 픽셀(140)의 중심은 각각 가상 정방형의 네 개의 꼭지점에 위치하고, 상기 가상 정방형의 그 중의 한 대각선의 두 개의 서브 픽셀의 발광 색상은 동일하다. 본 실시예에서, 예를 들어, 제2 서브 픽셀(120)과 제4 서브 픽셀(140)의 발광 색상은 동일하다.
상술한 픽셀 구조는 "가상 픽셀" 기술(즉 사람의 눈의 시각 잔상 효과를 이용하여 실제 픽셀에 대해 시분할 멀티플렉싱을 진행하여 더 많은 가상 픽셀을 재사용하는 기술)을 이용한다. 상술한 픽셀 구조(10)에서, 상기 제1 서브 픽셀(110), 제2 서브 픽셀(120), 제3 서브 픽셀(130) 및 제4 서브 픽셀(140)이 활성화될 경우, 제1 픽셀 포인트(201)은 대체적으로 제1 서브 픽셀(110), 제2 서브 픽셀(120), 제3 서브 픽셀(130) 및 제4 서브 픽셀(140)을 꼭지점으로 하는 가상 정방형의 기하학적 중심점에 위치하게 된다.
나아가, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 모두 적색 발광칩, 남색 발광칩 및 녹색 발광칩에서의 일종이고, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)의 발광 색상은 서로 다르며, 제2 서브 픽셀(120)과 제4 서브 픽셀(140)의 발광 색상은 동일하다. 따라서, 픽셀 구조(10)가 단색일 경우 한 갈래의 직선으로 나타나고, 임의의 두 가지 색상이 믹싱된 중심은 한 갈래의 직선으로 나타나며, 3 가지 색상으로 믹싱된 중심은 가지런하게 배열된다. 하나의 픽셀 그룹(100)에서, 발광 색상이 동일하고 각각 가상 정방향의 그 중의 한 대각선에 위치한 두 개의 꼭지점의 서브 픽셀은 동시에 활성화될 필요가 없이 픽셀 그룹(100)에서의 각 서브 픽셀을 시분할 멀티플렉싱하여 더 많은 픽셀 포인트를 디스플레이하도록 한다.
나아가, 제1 서브 픽셀(110), 제2 서브 픽셀(120), 제3 서브 픽셀(130) 및 제4 서브 픽셀(140)을 꼭지점으로 하는 가상 정방형의 변의 길이(d0) 범위는 0.4mm~3mm이다. 이웃하는 두 개의 픽셀 그룹(100)의 기하학적 중심점 사이의 거리는 가상 정방형의 변의 길이의 두 배이므로 실제 픽셀 포인트 사이의 거리는 제일 작아 0.8mm가 될 수 있고, 0.9mm보다 작아 더 작은 도트 피치를 구현할 수 있다.
본원 발명의 일 실시예는 상술한 바와 같은 픽셀 구조(10)를 포함하는 디스플레이 패널을 더 제공한다.
선택적으로, 디스플레이 패널은 OLED(Organic Light-Emitting Diode, 유기 발광 다이오드) 디스플레이 패널, COB디스플레이 패널, LED(Light Emitting Diode, 발광 다이오드) 디스플레이 패널 등 일 수 있다.
구체적으로, 디스플레이 패널은 COB디스플레이 패널이고, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 포워드 구조의 발광칩 일 수도 있고 플립 칩 구조의 발광칩 일 수도 있다.
도 3에 도시된 바와 같이, 본원 발명의 일 실시예는 디스플레이 패널을 더 제공한다. 디스플레이 패널회로기판 및 어레이형 배열을 이루어 어레이형 구조를 형성하는 다수의 픽셀 그룹을 포함한다. 각각의 픽셀 그룹은 모두 수량비가 2:1:1인 제1 칩, 제2 칩 및 제3 칩을 포함하고, 제1 칩, 제2 칩 및 제3 칩은 몰딩 방식을 통해 회로기판의 동일한 면에 형성되며; 각각의 픽셀 그룹에서, 제1 칩, 제2 칩 및 제3 칩은 각각 가상 정방형의 네 개의 꼭지점에 위치하고, 모든 제1 칩은 가상 정방형의 한 갈래의 대각선의 두 개의 꼭지점에 위치하며; 각 픽셀 그룹에서의 제1 칩, 제2 칩 및 제3 칩의 배열방식은 동일하다.
예시적으로, 회로기판은 PCB회로기판 일 수 있고, 다수의 내부 배열방식이 동일한 픽셀 그룹은 PCB회로기판에 설치된다. 도 3은 일 실시예에 따른 디스플레이 패널에서의 픽셀 구조의 모식도이다. 도 4는 다른 실시예에 따른 디스플레이 패널에서의 픽셀 구조의 모식도이다. 도 3과 도 4에 도시된 바와 같이, 각 픽셀 그룹(100)에서의 제1 칩(111)의 수량은 두 개이고, 제2 칩(112)과 제3 칩(113)의 수량은 모두 하나이다. 기타 실시예에서, 각 픽셀 그룹(100)에서의 제1 칩(111)의 수량은 네 개이고, 제2 칩(112)과 제3 칩(113)의 수량은 모두 두 개인 바, 제1 칩(111), 제2 칩(112) 및 제3 칩(113)의 수량비를 2:1:1로 확보할 수 있으면 된다. 제1 칩(111), 제2 칩(112) 및 제3 칩(113)은 각각 적색 발광칩, 남색 발광칩 및 녹색 발광칩에서의 한 가지 일 수 있고, 제1 칩(111), 제2 칩(112) 및 제3 칩(113)의 발광 색상은 상이하다.
예시적으로, 제1 칩(111)이 녹색 발광칩이고, 제2 칩(112)이 적색 발광칩이며, 제3 칩(113)이 남색 발광칩이다. 각각의 픽셀 그룹(100)에서, 녹색 발광칩, 적색 발광칩 및 남색 발광칩의 수량비는 2:1:1이다. 물론, 제2 칩(112)이 남색 발광칩이고, 제3 칩(113)이 적색 발광칩 일 수도 있다.
예시적으로, 제1 칩(111)이 적색 발광칩이고, 제2 칩(112)이 녹색 발광칩이며, 제3 칩(113)이 남색 발광칩이다. 각각의 픽셀 그룹(100)에서, 적색 발광칩, 녹색 발광칩 및 남색 발광칩의 수량비는 2:1:1이다. 물론, 제2 칩(112)이 남색 발광칩이고, 제3 칩(113)이 녹색 발광칩 일 수도 있다.
예시적으로, 상기 제1 칩(111)이 남색 발광칩이고, 상기 제2 칩(112)이 적색 발광칩이며, 상기 제3 칩(113)이 녹색 발광칩이다. 각각의 픽셀 그룹(100)에서, 남색 발광칩, 적색 발광칩 및 녹색 발광칩의 수량비는 2:1:1이다. 물론, 제2 칩(112)이 녹색 발광칩이고, 제3 칩(113)이 적색 발광칩 일 수도 있다.
물론, 제1 칩(111), 제2 칩(112) 및 제3 칩(113)은 기타 색상의 발광칩 일 수도 있다.
각 픽셀 그룹(100)에 대하여, 이 내부의 제1 칩(111), 제2 칩(112) 및 제3 칩(113)은 몰딩 방식을 통해 PCB회로기판의 동일한 면에 형성된다. 두 개의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)은 각각 가상 정방형의 네 개의 꼭지점에 위치하고, 두 개의 제1 칩(111)은 각각 가상 정방형의 한 갈래의 대각선의 두 개의 꼭지점에 위치하며, 하나의 제2 칩(112)과 하나의 제3 칩(113)은 각각 상기 가상 정방형의 다른 한 갈래 대각선의 두 개의 꼭지점에 위치한다. 하나의 픽셀 그룹에서의 두 개의 제1 칩(111)은 동시에 활성화되지 않고, 픽셀 그룹(100)에서의 각 칩이 시분할 멀티플렉싱하도록 제어하는 것을 통해 더 많은 픽셀 포인트를 디스플레이 할 수 있다.
도 3을 참조하면, 동일한 행의 인접하는 두 개의 픽셀 그룹(100)에 대하여, 각 픽셀 그룹(100)은 모두 그 중의 하나의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)을 활성화하도록 제어하는 것을 통해 제1 가상 픽셀 포인트(114)를 디스플레이 할 수 있다. 제1 가상 픽셀 포인트(114)는 대체적으로 픽셀 그룹(100)에서 두 개의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)을 꼭지점으로 하는 가상 정방형의 기하학적 중심점에 위치한다. 이 외에, 이 두 개의 인접하는 픽셀 그룹(100)은 실제 픽셀 포인트를 재사용, 예를 들어 좌측 픽셀 그룹(100)의 제1 칩(111)과 제3 칩(113)을 활성화 및 우측 픽셀 그룹(100)의 제2 칩(112)을 활성화하는 것을 통해 제2 가상 픽셀 포인트(115)를 디스플레이 할 수 있는데, 제2 가상 픽셀 포인트(115)는 이 3개의 칩을 꼭지점으로 하는 가상 삼각형의 외심에 근사하게 위치할 수 있고, 물론, 제2 가상 픽셀 포인트(115)는 상기 가상 삼각형의 내부에 위치할 수도 있다.
유사하게, 동일한 열의 인접하는 두 개의 픽셀 그룹(100)에 대하여, 각 픽셀 그룹(100)은 모두 그 중의 하나의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)이 활성화하도록 제어하여 제1 가상 픽셀 포인트(114)를 디스플레이 할 수 있다. 제1 가상 픽셀 포인트(114)는 대체적으로 픽셀 그룹(100)에서 두 개의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)을 꼭지점으로 하는 가상 정방형의 기하학적 중심점에 위치한다. 이 외에, 이 두 개의 인접하는 픽셀 그룹(100)은 실제 픽셀 포인트를 재사용, 예를 들어 상부 픽셀 그룹(100)의 제1 칩(111)과 제2 칩(112)을 활성화 및 하부 픽셀 그룹(100)의 제3 칩(113)을 활성화하는 것을 통해 제2 가상 픽셀 포인트(115)를 디스플레이 할 수 있는데, 제2 가상 픽셀 포인트(115)는 이 3개의 칩을 꼭지점으로 하는 가상 삼각형의 외심에 근사하게 위치할 수 있고, 물론, 제2 가상 픽셀 포인트(115)는 상기 가상 삼각형의 내부에 위치할 수도 있다.
상술한 디스플레이 패널은 "가상 픽셀" 기술(즉 사람의 눈의 시각 잔상 효과를 이용하여 실제 픽셀에 대해 시분할 멀티플렉싱을 진행하여 더 많은 가상 픽셀을 재사용하는 기술)을 이용하는데, 상술한 디스플레이 패널에서, 동일한 행 또는 동일한 열에서의 인접하는 두 개의 픽셀 그룹(100)은 하나의 제1 가상 픽셀 포인트(114)를 형성할 수 있고, 또한 인접하는 두 개의 픽셀 그룹(100)에서의 칩을 재사용 할 경우, 이 두 개의 픽셀 그룹(100) 사이에 제2 가상 픽셀 포인트(115)를 형성할 수도 있다. 이렇게, 상기 디스플레이 패널과 실제 픽셀디스플레이 패널이 동등한 수량의 서브 픽셀을 가지는 전제하에, 디스플레이 패널의 해상도는 향상되어 디스플레이 패널의 제조비용을 절감할 수 있으며; 이 외에, 가상 픽셀 포인트를 사용하면 사용자가 관람할 때의 피로감을 저하시킬 수도 있다.
또한, 각 픽셀 그룹(100)에서의 제1 칩(111) 수량이 두 개이고, 제2 칩(112) 수량이 하나이며, 제3 칩(113)수량이 하나일 경우, 그리고 픽셀 어레이에서의 픽셀 그룹(100)의 수량이 충분히 많을 경우, 동등한 칩 수량에서, 상기 디스플레이 패널의 디스플레이 효과는 4배의 실제 픽셀의 디스플레이 효과와 대응, 즉 상기 디스플레이 패널이 동등한 해상도에서 전통적인 디스플레이 패널보다 2분의 1의 칩을 적게 사용하여 구동 칩의 사용도 감소할 수 있다.
선택적으로, 실제 픽셀의 시분할 멀티플렉싱을 진행할 경우, 서브 픽셀 알고리즘을 통해 디스플레이 패널에서 이미지를 디스플레이 하는 가장자리의 첨예도를 저하시킬 수 있다.
일 실시예에서, 어레이형 구조의 동일한 행에서의 모든 픽셀 그룹(100)은 모두 이격 설치되고, 어레이형 구조의 동일한 열에서의 모든 픽셀 그룹(100)은 모두 이격 설치되어 제1 가상 픽셀 포인트(114)와 제2 가상 픽셀 포인트(115)가 전반적으로 디스플레이 패널에서의 분포가 더 균일하도록 함으로써 사용자가 관람할 때의 피로감을 더 저하시킬 수 있다.
구체적으로, 다시 도 3을 참조하면, 어레이형 구조의 행 방향에서, 픽셀 그룹(100)에서의 제3 칩(113) 및 그 중의 한 제1 칩(111)은 동일한 행에 위치하고, 픽셀 그룹(100)에서의 제2 칩(112) 및 다른 한 제1 칩(111)은 동일한 행에 위치하며; 어레이형 구조의 열 방향에서, 픽셀에서의 제2 칩(!12) 및 그 중의 한 제1 칩(111)은 동일한 열에 위치하고, 픽셀 그룹(100)에서의 제3 칩(113)과 다른 한 제1 칩(111)은 동일한 열에 위치한다.
나아가, 인접하는 두 개의 픽셀 그룹(100)의 기하학적 중심점 사이의 거리(d1)는 가상 정방형의 변의 길이(d0)의 두 배, 즉, 인접하는 두 개의 픽셀 그룹(100)에서 제일 가까운 두 개의 칩 사이의 거리는 하나의 픽셀 그룹(100)에서 제일 가까운 두 개의 칩의 거리이다. 본 실시예에서, 어레이형 구조의 각 픽셀 그룹(100)에서의 일부 제1 칩(111)은 한 갈래의 직선에 위치하고, 각 픽셀 그룹(100)에서의 일부 제2 칩(112)과 제3 칩(113)도 한 갈래의 직선에 위치한다. 또한, 제1 가상 픽셀 포인트(114)와 제2 가상 픽셀 포인트(115)는 이격되게 배열되고, 인접하는 제1 가상 픽셀 포인트(114)와 제2 가상 픽셀 포인트(115) 사이의 거리는 모두 동일하다. 이로써 추가로 가상 픽셀 포인트 전체가 디스플레이 패널에서의 배치가 더 균일하도록 한다.
예시적으로, 픽셀 그룹(100)에서의 두 개의 제1 칩(111), 하나의 제2 칩(112) 및 하나의 제3 칩(113)을 꼭지점으로 하는 가상 정방형의 변의 길이(d0) 범위는 0.4mm~3mm이다. 그러면, 인접하는 두 개의 픽셀 그룹(100)의 중심점, 즉 두 개의 동일한 컬러 발광칩 중심점 사이의 거리는 이 범위의 두 배로서 실제 픽셀 포인트 사이의 간격이 최소 0.8mm이 될 수 있도록 한다.
일 실시예에서, 제1 칩(111), 제2 칩(112) 및 제3 칩(113)은 모두 포워드 발광칩 또는 플립 칩 발광칩을 포함할 수 있는데, 실제 수요에 근거하여 포워드 발광칩 또는 플립 칩 발광칩을 선택하면 된다.
도 5에 도시된 바와 같이, 일 실시예에서는, 하나의 픽셀 그룹(100)에서, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)이 포워드 구조이고, 제1 서브 픽셀(110), 제2 서브 픽셀(120) 및 제3 서브 픽셀(130)은 고체 크리스탈 접착제에 의해 공통 극(300)에 고정되며, 제1 와이어 본딩 영역(310), 제2 와이어 본딩 영역(320) 및 제3 본딩 영역(330)은 모두 공통 극(300)과 이격 설치되고, 제1 서브 픽셀(110)은 제1 와이어 본딩 영역(310)과 제1 결합선(340)을 통해 전기적으로 연결되며, 제2 서브 픽셀(120)은 제2 와이어 본딩 영역(320)과 제2 결합선(350)을 통해 전기적으로 연결되고, 제3 서브 픽셀(130)은 제3 와이어 본딩 영역(330)과 제3 결합선(360)을 통해 전기적으로 연결된다. 이렇게, 와이어 본딩 영역의 위치와 고체 크리스탈 접착제의 위치는 서로 이격되어 본딩 와이어 품질을 확보하는데 유리하게 된다.
도 6에 도시된 바와 같이, 다른 실시예에서는, 하나의 픽셀 그룹(100)에서, 제1 칩(111), 제2 칩(112) 및 제3 칩(113)이 포워드 구조이고, 두 개의 제1 칩(111)은 고체 크리스탈 접착제를 통해 공통 극(121)에 고정되며, 제1 와이어 본딩 영역(122)은 제1 칩(111)과 제3 칩(113) 사이에 설치되고, 제2 와이어 본딩 영역(123)은 다른 한 제1 칩(111)과 제2 칩(112) 사이에 설치되며, 두 개의 제1 칩(111)은 각각 결합선(124)을 통해 제1 와이어 본딩 영역(122) 및 제2 와이어 본딩 영역(123)과 연결되고, 제2 칩(112)과 제3 칩(113)은 모두 결합선(124)을 통해 공통 극(121)과 연결된다. 본 실시예에서, 제1 와이어 본딩 영역(122)과 제2 와이어 본딩 영역(123)은 각각 고체 크리스탈 접착제의 양측에 위치하여 와이어 본딩 영역의 위치와 고체 크리스탈 접착제의 위치가 서로 이격되도록 함으로써 본딩 와이어 품질을 확보하는데 유리하게 된다.
상기 픽셀 구조(10) 및 디스플레이 패널의 동일한 구상에 기반하여 일 실시예는 상술한 바와 같은 디스플레이 패널을 포함하는 디스플레이 장치를 더 제공한다.
선택적으로, 상기 디스플레이 장치는 디스플레이 스크린, 휴대폰, 태블릿, 개인 휴대 정보 단말기, 스마트 시계 등 디지털 기기 일 수 있다.
이상의 실시예의 각 기술적 특징은 임의로 조합할 수 있으나 설명의 간결함을 위하여 상기 실시예에서의 각 기술적 특징의 모든 가능한 조합을 모두 설명하지 않았는 바, 이러한 기술적 특징의 조합이 서로 모순되지 않는 한 모두 본 명세서에 기재된 범위로 간주되어야 한다.
이상에서 설명한 실시예는 단지 본원 발명의 몇 가지 실시형태를 나타내는 바, 이의 설명은 비교적 구체적이고 상세하지만 이로써 출원 특허범위를 한정하는 것으로 이해하지 말아야 한다. 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서, 본원 발명의 구상을 벗어나지 않는 전제하에 약간의 변형과 개선을 진행할 수 있고 이는 모두 본 발명의 보호범위에 속한다는 것을 응당 지적해야 한다. 따라서, 본원 발명 특허의 보호범위는 응당 첨부된 청구범위를 기준으로 해야 한다.
Claims (5)
- 회로기판 및 어레이형 배열을 이루어 어레이형 구조를 형성하는 다수의 픽셀 그룹을 포함하는 디스플레이 패널에 있어서,
각각의 상기 픽셀 그룹은 모두 수량비가 2:1:1인 제1 칩, 제2 칩 및 제3 칩을 포함하고, 상기 제1 칩, 상기 제2 칩, 및 상기 제3 칩은 상기 회로기판의 동일한 면에 형성되며;
상기 각각의 픽셀 그룹에서, 상기 제1 칩, 상기 제2 칩, 및 상기 제3 칩은 각각 가상 정방형의 네 개의 꼭지점에 위치하고, 모든 상기 제1 칩은 상기 가상 정방형의 한 갈래의 대각선에서의 두 개의 꼭지점에 위치하며; 각각의 상기 픽셀 그룹에서의 상기 제1 칩, 상기 제2 칩, 및 상기 제3 칩의 배열방식은 동일한 것을 특징으로 하고,
상기 각각의 픽셀 그룹에서, 두 개의 제1 칩은 고체 크리스탈 접착제를 통해 공통 극에 고정되고;
제1 와이어 본딩 영역은 상기 두 개의 제1 칩 중 하나의 제1 칩과 상기 제3 칩 사이에 설치되고, 제2 와이어 본딩 영역은 상기 두 개의 제1 칩 중 다른 하나의 제1 칩과 상기 제2 칩 사이에 설치되며;
상기 두 개의 제1 칩은 각각 결합선을 통해 상기 제1 와이어 본딩 영역 및 상기 제2 와이어 본딩 영역과 연결되고, 상기 제2 칩 및 상기 제3 칩은 모두 결합선을 통해 상기 공통 극과 연결되며; 및
상기 제1 와이어 본딩 영역 및 상기 제2 와이어 본딩 영역은 각각 상기 고체 크리스탈 접착제의 양측에 위치하는 디스플레이 패널. - 제1 항에 있어서,
상기 어레이형 구조의 모든 상기 픽셀 그룹은 행 방향에서 모두 이격 설치되고, 상기 어레이형 구조의 모든 상기 픽셀 그룹은 열 방향에서 모두 이격 설치되는 것을 특징으로 하는 디스플레이 패널. - 제1 항에 있어서,
상기 가상 정방형의 변의 길이 범위는 0.4mm~3mm인 것을 특징으로 하는 디스플레이 패널. - 제1 항에 있어서,
상기 제1 칩, 상기 제2 칩 및 상기 제3 칩은 모두 적색 발광칩, 남색 발광칩 및 녹색 발광칩에서의 일종이고 상기 제1 칩, 상기 제2 칩 및 상기 제3 칩의 발광 색상은 서로 다른 것을 특징으로 하는 디스플레이 패널. - 제1 항 내지 제4 항 중 어느 한 항에 따른 디스플레이 패널을 포함하는 것을 특징으로 하는 디스플레이 장치.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921207314.3 | 2019-07-26 | ||
| CN201921207314.3U CN210142481U (zh) | 2019-07-26 | 2019-07-26 | 像素结构、显示面板及显示装置 |
| CN202021141796.XU CN212209487U (zh) | 2020-06-18 | 2020-06-18 | 显示面板及显示装置 |
| CN202021141796.X | 2020-06-18 | ||
| KR1020217020274A KR20210099058A (ko) | 2019-07-26 | 2020-07-23 | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 |
| PCT/CN2020/103670 WO2021017992A1 (zh) | 2019-07-26 | 2020-07-23 | 像素结构、显示面板及显示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217020274A Division KR20210099058A (ko) | 2019-07-26 | 2020-07-23 | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230143630A true KR20230143630A (ko) | 2023-10-12 |
Family
ID=74229425
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217020274A KR20210099058A (ko) | 2019-07-26 | 2020-07-23 | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 |
| KR1020237033641A KR20230143630A (ko) | 2019-07-26 | 2020-07-23 | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217020274A KR20210099058A (ko) | 2019-07-26 | 2020-07-23 | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20210327959A1 (ko) |
| EP (1) | EP3893232A4 (ko) |
| JP (1) | JP7281549B2 (ko) |
| KR (2) | KR20210099058A (ko) |
| AU (1) | AU2020323022B2 (ko) |
| CA (1) | CA3125304C (ko) |
| WO (1) | WO2021017992A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114822375A (zh) * | 2022-03-18 | 2022-07-29 | 长春希达电子技术有限公司 | 一种显示面板虚拟像素复用结构、控制方法以及系统 |
| CN115084213A (zh) * | 2022-07-29 | 2022-09-20 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置 |
| CN115472652A (zh) * | 2022-08-26 | 2022-12-13 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19746329A1 (de) * | 1997-09-13 | 1999-03-18 | Gia Chuong Dipl Ing Phan | Display und Verfahren zur Ansteuerung des Displays |
| US7215347B2 (en) * | 1997-09-13 | 2007-05-08 | Gia Chuong Phan | Dynamic pixel resolution, brightness and contrast for displays using spatial elements |
| JP2000200061A (ja) * | 1999-01-05 | 2000-07-18 | Nec Corp | 表示装置及びその制御方法 |
| TWI227340B (en) * | 2002-02-25 | 2005-02-01 | Himax Tech Inc | Color filter and liquid crystal display |
| US7907133B2 (en) * | 2006-04-13 | 2011-03-15 | Daktronics, Inc. | Pixel interleaving configurations for use in high definition electronic sign displays |
| JP2007147802A (ja) * | 2005-11-25 | 2007-06-14 | Epson Imaging Devices Corp | 表示装置 |
| JP5403860B2 (ja) * | 2006-10-10 | 2014-01-29 | 株式会社ジャパンディスプレイ | カラー液晶表示装置 |
| JP5215090B2 (ja) * | 2008-02-25 | 2013-06-19 | 三菱電機株式会社 | 画像表示装置及び画像表示装置用表示ユニット |
| CA2686174A1 (en) * | 2009-12-01 | 2011-06-01 | Ignis Innovation Inc | High reslution pixel architecture |
| US8922603B2 (en) * | 2010-01-28 | 2014-12-30 | Sharp Kabushiki Kaisha | Multi-primary color display device |
| CN102725681B (zh) * | 2010-01-29 | 2015-01-28 | 夏普株式会社 | 液晶显示装置 |
| JP5694026B2 (ja) * | 2011-03-25 | 2015-04-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2014074752A (ja) * | 2012-10-03 | 2014-04-24 | Sony Corp | 画像表示装置および画像表示装置の駆動方法、並びに、信号生成装置、信号生成プログラムおよび信号生成方法 |
| KR20150007961A (ko) * | 2013-07-11 | 2015-01-21 | 에버라이트 일렉트로닉스 컴패니 리미티드 | 발광 소자 및 발광 장치 |
| CN204029292U (zh) * | 2014-04-08 | 2014-12-17 | 深圳市奥蕾达科技有限公司 | 一种晶片分散邦定像素复用led模组 |
| TWI556478B (zh) * | 2014-06-30 | 2016-11-01 | 億光電子工業股份有限公司 | 發光二極體裝置 |
| WO2016008158A1 (zh) * | 2014-07-18 | 2016-01-21 | 深圳市奥拓电子股份有限公司 | Led虚拟排列结构及具有其的led显示屏 |
| US9342865B2 (en) * | 2014-09-25 | 2016-05-17 | Sony Corporation | Sigma-delta ADC with integrated raw image scaling filter |
| CN104375302B (zh) * | 2014-10-27 | 2020-09-08 | 上海中航光电子有限公司 | 一种像素结构、显示面板及其像素补偿方法 |
| JP2017037179A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社ジャパンディスプレイ | 表示装置及びその駆動方法 |
| CN108369787B (zh) * | 2015-12-11 | 2021-02-09 | 株式会社半导体能源研究所 | 显示装置 |
| CN205881361U (zh) * | 2016-05-22 | 2017-01-11 | 上海大学 | 一种led显示屏 |
| CN206076230U (zh) * | 2016-09-23 | 2017-04-05 | 利亚德光电股份有限公司 | Led显示装置 |
| CN106298753B (zh) * | 2016-09-23 | 2019-05-17 | 利亚德光电股份有限公司 | Led显示装置 |
| CN109903684A (zh) * | 2017-12-08 | 2019-06-18 | 郑州希硕信息科技有限公司 | Led结构及其led屏 |
| DE102017129981A1 (de) * | 2017-12-14 | 2019-06-19 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und Betriebsverfahren für eine Anzeigevorrichtung |
| CN108231845B (zh) * | 2018-01-02 | 2020-04-24 | 上海天马有机发光显示技术有限公司 | 一种显示面板、电子设备 |
| CN210142481U (zh) * | 2019-07-26 | 2020-03-13 | 深圳雷曼光电科技股份有限公司 | 像素结构、显示面板及显示装置 |
| US20210360154A1 (en) * | 2020-05-14 | 2021-11-18 | David Elliott Slobodin | Display and image-capture device |
-
2020
- 2020-07-23 EP EP20846067.5A patent/EP3893232A4/en active Pending
- 2020-07-23 JP JP2021538834A patent/JP7281549B2/ja active Active
- 2020-07-23 WO PCT/CN2020/103670 patent/WO2021017992A1/zh unknown
- 2020-07-23 KR KR1020217020274A patent/KR20210099058A/ko not_active Application Discontinuation
- 2020-07-23 KR KR1020237033641A patent/KR20230143630A/ko not_active Application Discontinuation
- 2020-07-23 CA CA3125304A patent/CA3125304C/en active Active
- 2020-07-23 AU AU2020323022A patent/AU2020323022B2/en active Active
-
2021
- 2021-06-29 US US17/362,837 patent/US20210327959A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022516299A (ja) | 2022-02-25 |
| JP7281549B2 (ja) | 2023-05-25 |
| CA3125304C (en) | 2023-08-15 |
| KR20210099058A (ko) | 2021-08-11 |
| AU2020323022A1 (en) | 2021-07-15 |
| WO2021017992A1 (zh) | 2021-02-04 |
| EP3893232A4 (en) | 2022-03-30 |
| AU2020323022B2 (en) | 2023-02-02 |
| EP3893232A1 (en) | 2021-10-13 |
| CA3125304A1 (en) | 2021-02-04 |
| US20210327959A1 (en) | 2021-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10274654B2 (en) | Pixel arrangement structure, display panel and display device | |
| US11764226B2 (en) | Pixel arrangement structure, display panel and display device | |
| US9735207B2 (en) | Display substrate and driving method thereof, display apparatus | |
| CN106887208B (zh) | 显示设备及其像素阵列 | |
| US9887247B2 (en) | Sub-pixel arrangement structure of organic light emitting diode display | |
| US8717255B2 (en) | Image device with pixel dots with multi-primary colors | |
| KR20230143630A (ko) | 픽셀 구조, 디스플레이 패널 및 디스플레이 장치 | |
| CN107610644B (zh) | 像素结构、显示面板、显示装置及显示面板的驱动方法 | |
| KR101600994B1 (ko) | 픽셀 어레이 및 이를 구비하는 디스플레이 | |
| CN104680948A (zh) | 一种像素结构、其驱动方法及显示装置 | |
| KR20200010561A (ko) | 이형의 디스플레이 스크린 및 디스플레이 장치 | |
| CN106094334B (zh) | 显示面板及显示装置 | |
| US9655201B2 (en) | Pixel arrangement structure for organic light-emitting diode display panel | |
| CN106783937A (zh) | 具有曲线形边缘的阵列基板、显示面板及显示装置 | |
| US10798369B2 (en) | Three-dimensional display device | |
| US20220157897A1 (en) | Pixel arrangement structure and display panel | |
| CN210142481U (zh) | 像素结构、显示面板及显示装置 | |
| US20140240205A1 (en) | Image device with pixel dots with multi-primary colors | |
| CN108598106B (zh) | 有机发光二极管像素排列结构及显示面板 | |
| CN107817625B (zh) | 像素结构、彩膜基板及显示面板 | |
| CN107994048A (zh) | 一种oled显示面板及oled显示装置 | |
| CN209911734U (zh) | 像素结构、阵列基板及显示装置 | |
| CN207303102U (zh) | 像素排列结构及显示装置 | |
| CN219393398U (zh) | 微发光二极管显示面板和显示设备 | |
| CN209911703U (zh) | 像素结构、阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |