JP2020504299A - 光子センサ装置 - Google Patents

Abstract

光子検出用のセンサ装置であって、該センサ装置は複数のピクセルデバイスを備え、各ピクセルデバイスは、各々が光子検出イベントに応答して光子検出信号を生成するように構成された複数の光子検出器と、前記光子検出信号を処理して光子検出イベント信号を生成するように構成された処理リソースであって、各光子検出イベント信号がそれぞれの光子検出イベントが発生した光子検出時間を表す時間データを含む、処理リソースと、ピクセルメモリと、検出期間にわたる光子検出イベントを表す検出データを取得すべく前記光子検出イベント信号を処理するように構成された他の処理リソースと、前記検出データを前記ピクセルデバイスから送信する通信リソースと、を備え、前記光子検出イベント信号の前記処理は、前記検出データの蓄積及び／又は送信が前記光子検出イベント信号を直接蓄積及び／又は送信する場合より少ない蓄積容量及び／又は通信容量を使用するという結果をもたらす。

Description

本発明は光子センサ装置、例えばスパース光子イベントの非同期検出及び測定に適した装置、に関する。

電荷結合デバイス（ＣＣＤ）及び相補型メタルオキサイド半導体（ＣＭＯＳ）は２つのタイプの慣用ラインセンサである。どちらも時間分解出力を生成し得ない。競合単一光子アバランシダイオードアバランシェダイオード（ＳＰＡＤ）アレイ技術が存在する。

ポイント、ライン及び２Ｄ画像アレイ等の様々な光検出器内のＳＰＡＤが知られている。基本的なＳＰＡＤレシーバは単一光子で叩かれると電子出力を生成する。これらの個々のレシーバは典型的には追加の回路とともにアレイに配列してピクセルデバイスを形成することができ、これは略してピクセルと称することができる。次に、ピクセルデバイスはリニアチェーンに配列してラインセンサを形成すること、又は２Ｄアレイに配列して画像センサを形成することができる。これらのセンサは高感度光学機器用に固有の組み合わせの検出機能を提供し、超高速光学現象に関連する時間分解情報を得ることできる。

時間相関単一光子計数（ＴＣＳＰＣ）ヒストグラミングに対して、オフチップヒストグラムメモリは大きい。既知の固体ＳＰＡＤセンサは時間−ディジタル変換器（ＴＤＣ）をピクセルに実装するが、タイムスタンプデータは外部メモリリソース、例えば外部固体メモリ又はハードドライブを用いてＴＣＳＰＣヒストグラミングを実行するためにオフチップで転送される。ＳＰＡＤにより検出された各光子がデータをオフチップ転送されることを要求するので、入／出力（Ｉ／Ｏ）データボトルネックになり得る。

Ｐはピクセルの総数、Ｒは最大Ｉ／Ｏレート（ビット／秒）及びＬは１ピクセルにつき発生されるワードのサイズ（ビット数）であるとすると、１ピクセル当たりの最大光子レートはＲ／（Ｌ×Ｐ）Ｈｚに制限される。ピクセルの数が増加するにつれて、対応する減少が外部メモリに転送し得る光子の最大レートに生じる。このレートは、ＳＰＡＤがパルスを発生し得るレート（数１００ＭＨｚ）及びＴＤＣがこれらのパルスを処理し得るレート（数１００ＭＨｚ）より著しく低い。チップのＩ／Ｏレートは通常はパッドの数、これらのパッドのデータレート及び電力消費により制限される。Ｇｂ／ｓの範囲のレートＲは高解像度ＣＭＯＳイメージセンサの典型である。これは約１０００ピクセルのピクセルアレイに対して約１ＭＨｚの最大光子レートになり、これらの他のファクタにより決定される利用可能なピーク容量より２桁低い。１０−１００ｋピクセルを有する画像に対して、この状況は比例してより厳しくなる。

本発明の第１の態様では、光子検出用センサ装置が提供され、該センサ装置は複数のピクセルデバイスを備え、各ピクセルデバイスは、光子検出イベントに応答して光子検出信号を生成するように構成された複数の光子検出器を備える。前記装置は、処理リソース、例えば当該ピクセルに専用の又は他のピクセルと共有される、前記光子検出信号を処理して光子検出イベント信号を生成するように構成された処理リソースを備えることができ、各光子検出イベント信号はそれぞれの光子検出イベントが発生した光子検出時間を表す時間データを含む。前記装置は、前記光子検出イベント信号を処理して検出期間に亘る光子検出イベントを表す検出データを得るように構成された他の処理リソースを備えることができる。前記装置は、ピクセルメモリを備えることができる。前記装置は、前記検出データを前記ピクセルデバイスから送信する通信リソースを備えることができる。前記光子検出イベント信号の前記処理は、前記検出データの蓄積及び／又は送信が前記光子検出イベント信号を直接蓄積及び／又は送信する場合よりも少ない蓄積容量及び／又は通信容量を使用するという結果をもたらす。前記ピクセルメモリは前記検出イベント信号及び／又は検出データを蓄積するように構成することができる。前記処理リソースが共有処理リソースである場合には、複数のピクセルに対して、検出信号を処理して光子検出イベント信号を生成するように構成された単一の共有処理リソース（例えば、ＴＤＣ）を存在させてよい。

各光子検出器は単一光子アバランシェダイオード(ＳＰＡＤ)を備えてよい。

前記光子検出イベント信号の前記処理はヒストグラミングプロセスを含んでよく、前記検出データはヒストグラムデータを含んでよい。

前記光子検出器により生成される前記光子検出信号の前記処理は時間−ディジタル変換プロセスを含んでよい。

前記検出データは前記センサ装置で時間の関数として検出された光子の分布を表すものとしてよい。

前記光子検出イベント信号の前記処理は、前記光子検出イベント信号を複数の時間ビンに割り当てる処理を含んでよい。前記光子検出イベント信号の前記処理は、前記複数の時間ビンの各時間ビンに対してそれぞれのカウント値を表すカウントデータを得る処理を含んでよい。検出イベントに応答して、収集及び蓄積された光子検出データは前記センサ装置に到達する光子の時間分布を表すものとしてよい。

各時間ビンは時間インターバルを表す幅を有するものとしてよく、且つ前記他の処理リソースは前記時間ビンの少なくとも１つの幅を選択又は変更するように構成してよい。

前記他の処理リソースは、前記時間ビンの少なくとも１つの幅を自動的に又はユーザ入力に応答して、及び／又は少なくとも１つの設定パラメータに基づいて選択又は変更するように構成してよい。

前記他の処理リソースは、前記検出期間を光子検出イベントの分布のピークの測定又は予想位置などの関心特徴に基づいて選択するように構成してよい。

前記光子検出イベント信号は前記検出期間中に得ることができ、前記光子検出イベント信号の前記処理は、前記検出期間の一部分を選択し、例えば検出データを得るために検出信号を処理する際に、前記検出期間の前記選択部分の外部から光子検出イベント信号を排除する処理を含んでよい。

前記処理リソースは、前記検出期間の前記選択部分に対する前記検出イベント信号を前記時間ビンに割り当てるように構成してよい。

前記他の処理リソースは、例えば前記時間ビンの幅を選択又は変更するために及び／又は前記検出期間の一部分を選択するために、前記時間データの一部分を変更及び／又は選択するように構成してよい。

前記時間データの各項目は一連のビットを含み、前記時間データの変更は、タイムスタンプデータの前記項目の少なくともいくつかに対して、前記一連のビットの少なくともいくつかのビットを排除することを含んでよい。

各ピクセルデバイスは前記他の処理リソースをリセットし、前記他の処理リソースからの信号を自動的に書き込むように構成してよい。

前記時間データの少なくとも一部分の選択は、前記データの前記項目の少なくともいくつかに対して、前記一連のビットのいくつかをビットを選択することを含んでよい。

前記装置は前記最初の処理リソースに提供されるクロック信号を修正する遅延発生器を更に備え、それにより光子検出データを遅延させる及び／又は前記検出期間をシフトさせるようにしてよい。

前記ピクセルメモリは１つ以上のカウンタを備えてよい。前記ピクセルメモリはトライステートＭＵＸコンポーネントを備えてよい。これらのカウンタは各ビンに対して検出された光子イベントの数をカウントするために使用してよい。露光時間の終了時に、カウンタの内容は（読出しに備えて）ヒストグラムメモリに蓄積され、カウンタは次の露光サイクルのためにリセットしてよい。

前記ピクセルメモリは、５バイト又は１０バイト以上及び１キロバイト未満のサイズを有してよい。好ましくは、ピクセルメモリは５０バイト未満、例えば４４バイトである。ピクセルメモリサイズはヒストグラムビンの数及び／又は１ビン当たりのビット数に基づいて選択することができる。例えば、３２ビンで１１ビット／ビン、従って全体で４４バイトのピクセルヒストグラムメモリとしてよい。

前記ピクセルデバイスの各々に対して、各ピクセルデバイスの前記通信リソースは前記ピクセルデバイスからの前記検出データを前記ピクセルデバイスから遠く離れた追加の処理リソース及び／又は前記ピクセルデバイスから遠く離れた他のメモリに送信するように構成してよい。

前記追加の処理リソース及び／又は前記他のメモリは前記複数のピクセルデバイスの各々からの検出データを処理及び／又は蓄積するように構成してよい。

前記センサ装置はチップ又は回路基板の上に設けられ、前記追加の処理リソース及び／又は前記他のリソースは前記チップ又は前記回路基板の外にあってよい。

前記複数のピクセルデバイスの各々に対して、前記ピクセルデバイスの前記最初のリソース及び／又は他の処理リソース及び／又はメモリは前記複数の光子検出器に隣接して又は少なくとも部分的のその下に設置してよい。

前記複数のピクセルデバイスはアレイに配列してよく、前記複数のピクセルデバイスの少なくともいくつかに対して、前記ピクセルデバイスの前記他の及び／又は最初の処理リソース及び／又はメモリは前記ピクセルデバイスの前記光子検出器と隣接ピクセルデバイスの前記光子検出器との間に設置してよい。

前記光子検出イベントは対象へのレーザ光線の照射に応答して生起し得る。前記装置は、前記光子センサの動作及び／又は前記検出イベント信号及び／又は前記検出期間の処理が前記レーザ光線を照射するように構成されたレーザの動作と同期するように構成してよい。

前記装置は、例えばライダーシステム、飛行時間システム、蛍光分光システム又はラマン分光システムで使用するように構成してよい。

独立して提供することができる他の態様では、検出方法が提供され、該検出方法は、ピクセルデバイスにおいて光子検出イベントに応答して光子検出イベント信号を取得するステップであって、各光子検出イベント信号は前記光子検出イベントが生起した検出時間を表す時間データを含む、ステップと、前記ピクセルデバイスにおいて所定の期間に亘る光子検出イベントを表す検出データを取得すべく前記光子検出イベント信号を処理するステップと、前記検出データを前記ピクセルデバイスから送信するステップとを含み、前記処理は、前記検出データの蓄積及び／又は送信が前記光子検出イベント信号を直接蓄積及び／又は送信する場合よりも少ない蓄積容量及び／又は通信容量を使用するという結果をもたらす。

別の態様では、レーザ光線を対象に照射するように構成されたレーザと、前記レーザ光線に応答して前記対象により放出される光子を検出するように構成された請求の範囲又は本明細書に記載されたセンサ装置とを備える検出システムが提供される。

一つの態様における特徴は任意の他の態様における又はそれらの適切な組み合わせにおける特徴として提供し得る。例えば、方法の特徴は装置の特徴として提供することができ、その逆も同様である。

本発明の様々な態様が、ほんの一例として、添付の図面を参照して以下で説明される。

光子センサ装置の概略図である。 一実施形態による光子センサチップの構造の概要を示す概略図である。 光子センサ装置のピクセル素子の概略図である。 図４（ａ）及び図４（ｂ）は光子センサ装置により発生される及び受信される信号のサブセットのタイミング図である。 光子センサ装置により生成されるヒストグラムの例示的なプロット図である。 １１ビットヒストグラムビンの回路図である。 ヒストグラムデコーダの回路図である。 ３２ビットヒストグラムメモリの回路図である。 光子センサを用いて取得された例示的な寿命減衰を示す。 ラインセンサを用いて取得された最大カウントレートの比較を示す。 ラインセンサを用いて取得された（ａ）ＴＣＳＰＣモード及び（ｂ）ヒストグラムモードに基づく時間分解３Ｄスペクトルを示す。 ラインセンサを用いて取得された（ａ）ＴＣＳＰＣモード及び（ｂ）ヒストグラムモードに基づく推定寿命を示す。 ラインセンサを用いて取得された（ａ）ＴＣＳＰＣモード及び（ｂ）ヒストグラムモードとの間のカウントレート比較を示す。 ヒストグラムモードのズーミング機能を示す。

試料の特性を測定する光子センサ装置の例示的な構成が図１に示される。光子センサ装置は光子センサ１０を有する。光学機器、例えば内視鏡など、が提供される。光学機器は、イメージングバンドル、キャピラリファイバ及び蛍光ビーズ及び／又は表面増感ラマンスペクトロスコピー（ＳＥＲＳ）ファイバを備えるファイババンドルを有する。２つのパルスレーザが適切なフォーカス手段及び顕微鏡対物を介してファイババンドルと光学連通する。適切なフォーカス手段はダイクロイックミラーとし得る。

レーザからのパルスレーザ光はマルチモードファイバに結合され、試料を照明するために使用される。試料の照明に応答して、光子検出イベントが生じる。検出イベントは用途に応じて変化する。例えば、検出イベントは蛍光散乱及び／又はラマン散乱により起こり得る。信号はファイババンドルにより受信され、ミラー又は格子を介して光子センサ装置に送信される。ラインセンサからのデータはその後コンピュータに送信され、ディスプレイに表示される。

光子センサ１０の例示的な実施形態が図２に示される。光子センサ１０は１×５１２ピクセルを含むピクセルアレイを有する。センサ構造は、スキャン動作のために、毎秒１Ｍスペクトルの読み出し及びビデオレート光子計数／粗時間相関単一光子計数（ＴＣＳＰＣ）を提供することができる。センサ構造は、いくつかある動作モードで特にオンチップ及びインピクセルのリアルタイムヒストグラミング（ヒストグラム生成）機能を提供する。センサ構造はインピクセルヒストグラミング機能にズーム及びシフト機能も提供する。

ピクセルアレイの例示的なピクセルデバイス４２（略してピクセルとも称する）も図２に示される。ピクセル４２は２組の各組８個の「赤色」単一光子アバランシェダイオード（ＳＰＡＤ）４４及び２組の各組８個の「青色」ＳＰＡＤ４５を含む。図２の実施形態では赤色及び青色ＳＰＡＤが設けられるが、代替実施形態では、異なるＳＰＡＤデバイス規格、例えば限定ではないが、異なる色感度のＳＰＡＤの任意の他の適切な構成を設けてもよく、また全てのＳＰＡＤを同じ規格、例えば同じ波長感度プロファイルを有するものとしても及び／又はすべてのＳＰＡＤを任意のＳＰＡＤ規格の混合としてもよい。

赤色ＳＰＡＤ４４は６００ｎｍ〜９００ｎｍの範囲の光に感応する。青色ＳＰＡＤ４６は４５０ｎｍ〜５５０ｎｍの範囲の光に感応する。２組の赤色ＳＰＡＤ４４及び２組の青色ＳＰＡＤ４６は共同でピクセルＳＰＡＤアレイ４６を形成する。ピクセル４２は、ピクセル内に配置された専用の処理リソース、例えば時間−ディジタル変換器（ＴＤＣ）４８、及びピクセル単位メモリリソース５０など、も有する。ＴＤＣは光子検出イベント信号を、例えば時間スタンプデータ、ディジタルタイミング信号又はイベント発生時間の他の表現の形で提供する。ピクセル単位のメモリリソース５０と関連する他の処理リソースが光子検出イベント信号を処理して検出データを得るためにピクセルごとに設けられる。他の処理リソースはピクセル単位のメモリリソースの一部として又は別のコンポーネントとして設けてもよい。最初の処理リソース、ピクセル単位メモリリソース及び他の処理リソースはセンサの動作モードに従って機能する。センサは制御モジュール５２及び遅延発生器５４の形態のグローバル処理リソースも有する。制御モジュール５２は様々な設定パラメータの値を格納する設定レジスタを含んでよい。センサ１０は、本実施形態ではセンサ出力バスの形態の通信リソースも含み、該センサ出力バスはシリアライザ５６及び読み出しモジュール６０を含む。センサ出力バスはセンサ１０からの検出及び他のデータの外部処理リソース（図示せず）への送信を可能にする。

例示のピクセルデバイス４２は「赤色」及び「青色」ＳＰＡＤを有する。しかし、ピクセルデバイス４２は一例にすぎない。例えば、ピクセルデバイスは同じ規格のＳＰＡＤのみを用いて実装してもよい。

単一光子の到着の瞬間はＳＰＡＤの状態の変化、例えば非活性状態から活性状態への変化として登録される。活性化に続いて、各ＳＰＡＤは固有のデッドタイム期間を有し、これは典型的には数十ナノ秒続く。デッドタイム期間の経過後に、ＳＰＡＤは元の非活性状態にリセットする。

各ピクセルの幅は２３．７８μｍであるため、ピクセルアレイは約１２．１２７５ｍｍに等しい幅（６２で示される）を有する。センサ１０は２ｍｍ以下の高さ（６４で示される）を有する。センサは約１３ｍｍに等しい幅を有する。上記の寸法は説明の目的のためにのみ提示され、他の数法及び形状も可能である。ピクセルアレイ及び個々のピクセルは任意の適切な形状及び大きさとしてよい。図２に示されるように、ピクセルアレイは分光分析又はライン走査用のラインセンサを形成するために１ピクセルの幅を有する一次元アレイとすることができる。代わりに、ピクセルアレイはイメージセンサを形成するために１ピクセルより大きい長さ及び幅を有する二次元アレイにしてもよい。

本明細書の特徴は、センサ１０はＳＰＡＤアレイと平行にチップ上に配置されたメモリ及び処理コンポーネントのいくつかを選択したデバイスのみの処理及び／又は送信及び／又は格納を保証するために使用することができることにある。

光子センサ１０は様々な動作モードの１つで動作することができ、その選択によりピクセル単位メモリリソース５０をどのように使用するかを決定する。特に関心がるのはオンチップヒストグラミングモードであり、このモードの動作は図３、図４及び図５を参照して説明される。他の動作モードは単一光子計数（ＳＰＣ）モード（時間ゲート）を含み、この場合にはメモリはカウンタＡとカウンタＢの２つのカウンタを有し、両カウンタは、例えば１０ビットモードと２０ビットモードを有する。他の動作モードは、例えば１１ビット又は１７ビットモードのＴＣＳＰＣ動作モードも含む。

図３は、センサのピクセル４２の回路コンポーネント及び処理ロジックにより実行される一連の動作を示すフローチャート及び回路図である。図３は、ピクセル４２の光検出用のピクセルＳＰＡＤアレイ４６及びピクセル単位メモリ５０を示す。図３は遅延発生器５４も示す。制御リソース７０も示す。制御リソース７０はオンチップコントローラ５４の一部分として設けても、オフチップとして設けてもよい。上記のピクセルコンポーネントに加えて、ピクセルはパルス合成回路７２、他の処理リソース、例えばデコーダ（図３にピクセル単位メモリ５０の一部分として示されている）、及び読み出しモジュール７４も有する。

いくつかの実施形態では、単一ＴＤＣ、又はＴＤＣの少なくともいくつかのコンポーネント、が複数のピクセル４２により共有される。従って、このような実施形態では、複数のピクセル４２に対するタイムスタンプ又は他のタイミング情報が共通のＴＤＣにより又は少なくともいくつかの共通コンポーネントを共有するＴＤＣにより発生され得る。ＴＤＣのこのような共有は回路の縮小及び電力の低減を可能にするが、場合よってはより多くのＳＰＡＤイベントの検出ミスを生じる可能性がある。

遅延発生器５４はすべてのピクセルに結合されたグローバルコンポーネントである。以下でより詳しく説明されるように、遅延発生器５４はグローバル修正クロック信号をピクセルに提供する（ＳＴＯＰｄで示されている）。特に、修正クロック信号はＴＤＣ４８に提供される。修正クロック信号は概して、光子検出イベントをセンサ装置において生起せしめる対象からの蛍光又は他の光子放出プロセスの発生と一致する。ピクセル４２のコンポーネントは、ＳＰＡＤアレイ４６における光子の到着時間が遅延発生器５４により提供される修正クロック信号を基準として測定されるように構成される。ピクセルの処理ロジックは複数の光子の到着時間測定値（例えば光子検出イベント信号と称することもできる）を提供することができ、該測定値を分類及び／又は処理してタイミング分布、例えばヒストグラムをピクセル単位メモリリソース５０に沿って生成し記憶することができ、該ヒストグラムは例えば検出データと称することもできる。ピクセル４２は検出データを含む又は表す読み出し信号をセンサ出力バスから提供することができ、該読み出し信号はＳＰＡＤアレイでの検出期間に亘る検出光子の時間分布を表す。時間分布はピクセルごとに提供され、よってセンサ１０はすべてのピクセルに対する時間分布を提供する。

更に詳細には、ＳＰＡＤピクセルアレイ４６の各ＳＰＡＤは複数のＳＰＡＤパルスチャネルを介してパルス合成器７２に結合され、各ＳＰＡＤは各自のＳＰＡＤパルスチャネルを有する。各ＳＰＡＤは対応する処理ロジック（図示せず）を有し、該処理ロジックはフロントエンド、ディジタイザ、ディジタルバッファ、及びクェンチング回路を含み、それらは能動又は受動の何れかとしてよい。ディジタルバッファはＳＰＡＤキャパシタンスが後続の回路により負荷されないように絶縁するとともにパルス信号をパルス合成回路７２に送信するように働く。

いくつかの実施形態ではピクセル処理ロジックの一部形成する、パルス合成回路７２は、ＳＰＡＤアレイ４６をＴＤＣ４８に結合する。バルス合成回路は圧縮器として働き、ＳＰＡＤ出力を単一合成チャネルに合成する。単一チャネルは１光子カウントにつき１つの短パルスを提供する。比較的長いＳＰＡＤパルス（数十ナノ秒）がパルス合成回路７２により時間圧縮され、それによってＳＰＡＤパルスの如何なるデッドタイムも除去される。比較的長いＳＰＡＤパルス（数十ナノ秒）は最初に単安定により時間圧縮され、その後ＯＲツリーにより論理和処理（空間圧縮）される。

例示的な実施形態では、ＳＰＡＤアレイは赤色及び青色ＳＰＡＤを含み、赤色ＳＰＡＤからのＳＰＡＤパルスは青色ＳＰＡＤからのＳＰＡＤパルスとは別に合成される。本例では、青色又は赤色パルスストリームの何れか一方が次の処理ステップのために選択される。パルス合成器７２はセンサの他の段、例えばＴＤＣ４８及びピクセル単位メモリリソース５０、のハードウェア要求を低減する有効な手段を提供する。パルス信号の精密な起源に関するいくつかの空間情報はＳＰＡＤチャネルを合成することにより失われる。例えば、合成されたパルス信号を検査してパルスを発生した個別のＳＰＡＤを決定することは不可能になるかもしれない。

ピクセル処理ロジックの一部を構成するＴＤＣ４８はパルス合成回路７２から単一チャネル入力を受信するとともに遅延発生器５４から遅延されたクロック信号を受信するよう構成され、該クロック信号はセンサのピクセルの各々に対するグローバルクロック信号として働く。ＴＤＣ４８はこれらの入力を処理し、光子検出イベントが発生した検出時間を表す検出時間データを含む検出イベント信号を発生する。

システムは、異なるモード、例えばＴＣＳＰＣモード及びヒストグラミングモード、で動作するように構成される。ＴＤＣ及び他のコンポーネントはＴＣＳＰＣモード及びヒストグラミングモードにおいて異なって動作し得る。ＴＣＳＰＣモード及びヒストグラミングモードにおける動作の更なる説明は図４に関連して以下で与えられる。

ヒストグラミングモードにおいて、ＴＤＣ４８は、これらの入力を処理し、合成されたパルス信号の各パルスに対して発生した光子検出イベントの検出時間を表す時間データを含む光子検出イベント信号を発生するように構成される。ＴＤＣはゲートリング発振器ＴＤＣとしてよい。

ピクセル処理ロジックの一部を形成する、例えば図７に示すようなデコーダは、ピクセルの別個のコンポーネントを形成しても、又はピクセルメモリリソース５０の一部を形成してもよい。代わりに、デコーダはＴＤＣ４８の一部を形成してもよい。デコーダはＴＤＣ４８とメモリリソース５０との間のインタフェースを提供する。デコーダは、ＴＤＣ４８により発生された光子検出イベント信号に少なくとも部分的に基づいて復号された信号及び少なくとも１つの制御パラメータを生成するように構成される。制御パラメータはヒストグラムの分解能を指示する又は決定するために使用し得るズーミングパラメータとしてよい。

ユーザ制御の下で、ヒストグラム全体に亘るビンへの時間領域の割り当ては、有用な情報を含む領域のみがスパンされるまで、「ズーミング」プロセスにおいて連続的に改善することができる。通常いつでもオフチップ記憶されるデータのすべてを記憶する必要はないため、高度に時間分解されたデータを適度の量のオンチップメモリ／ピクセルで実現することができる。このメモリはあまり大きな面積を占めないため、このメモリは光感応領域に対して適度の充填比を維持しつつ各ピクセルに追加することができる。

各ピクセル単位メモリリソース５０は複数のメモリ部分に分割され、各メモリ部分は、例えばヒストグラムプロセスに使用される時間ビンとして作用する。メモリ部分はカウンタとし得る。デコーダは復号信号を対応するメモリ部分に提供し、対応するメモリ部分は受信した復号信号を計数する。従って、ピクセル単位メモリリソースは光子の時間分布をヒストグラムの形で表す計数データ、例えば計数値、を生成し記憶する。例えばズーミングパラメータによって、又は他の適切なプロセスを用いて、デコーダはヒストグラム時間分解能を設定することができる。ピクセル単位メモリリソース５０はリプルカウンタのアレイなどの多くの代替方法で実装することができる。デコーダは１カウントづつインクリメントされるべき１つのヒストグラムビンを選択する論理ゲートチェーンとして実装することができる。

ピクセルは、センサの別のコンポーネントからの又はセンサの外部からの読み出し信号を受信するように構成されたピクセル読み出しモジュール７４を有する。読み出し信号の受信に応答して、読み出しモジュール７４はメモリリソースの状態を表すピクセル出力信号７８を生成する。ピクセル読み出しモジュール７４はピクセル出力をセンサ出力バスに提供する。

遅延発生器５４は遅延パラメータを受信するように構成される。遅延パラメータはユーザ入力値又はピクセル出力７８の何れかに基づいて制御リソース７０により生成される。制御リソース７０はピクセル４２と遅延発生器５４との間の帰還ループを提供し得る。遅延発生器５４はレーザのパルスと同期したＳＴＯＰ信号を受信し、遅延パラメータを用いてＳＴＯＰ信号を調整して遅延されたＳＴＯＰ信号を発生するように構成される。特定の実施形態では、ＳＴＯＰｄ信号はＤ×Ｔdelのタイミングだけ遅延されたＳＴＯＰ信号のコピーであり、ここでＤは遅延パラメータであり、Ｄdelは遅延ロックループ（ＤＬＬ）又はプログラマブル遅延チェーンの基本遅延分解能である。

使用中に、ヒストグラミングモードにおいて、光子放出イベントが発生し、光子がＳＰＡＤアレイ４６のＳＰＡＤに入射し、ピクセルＳＰＡＤアレイ４６にＳＰＡＤパルスを生ぜしめる。ＳＰＡＤパルスはＳＰＡＤからその処理ロジックを介してパルス合成器７２に送信される。パルス合成回路７２は合成パルス信号をＴＤＣ４８に提供する。ＴＤＣ４８は合成パルス信号の各パルスに対して光子検出イベント信号をタイムスタンプの形で生成する。タイムスタンプは実質的にはＴＤＣ４８により受信された合成パルス信号の各パルスに対して生成される。ＴＤＣが検出されたＳＰＡＤイベントを処理する（例えばタイムスタンプを発生する）のに要する時間は場合によってはパルスの見逃しを生じ得ることに留意されたい。例えば、発生したＳＰＡＤパルスが互いに近すぎる場合には、ＴＤＣは現在のＳＰＡＤパルスの処理中で次のＳＰＡＤパルスを処理することができなくなり得る。

デコーダはタイムスタンプを復号して復号信号を生成し、復号信号をピクセル単位メモリリソース５０の正しい部分（例えば特定の時間ビンを表す）に分配し、それによりそれぞれのメモリ部分の計数を増加する。ピクセルＳＰＡＤアレイに入射する光子のバーストの直後に、ピクセル単位メモリ５０の部分に亘って計数分布が記憶される。読み出し信号に応答して、読み出しモジュール７４はピクセル単位メモリ５０の状態を表す読み出し信号７８を送信する。送信信号はピクセルに対する計数分布を含む。

送信ピクセル信号はセンサの他のピクセルからのピクセル信号と一緒にセンサ出力バスにより受信される。これらのピクセルセンサは一緒に更に処理されてセンサアレイヒストグラムを生成する。一例として、センサアレイヒストグラムが図５に示される。光子はヒストグラムビンをオフチップで加算することにより計数することもできる。

図３を参照して別個の機能モジュールとして説明したが、ＴＤＣ、デコーダ及びメモリは、ＳＴＯＰ（又はＳＴＯＰｄ）信号を提供する遅延発生器と通信するピクセル処理ロジック回路の一部を形成してよい。一実施形態では、図７に示すように、ＴＤＣはゲートリング発振器、リプルカウンタ、及びシフトレジスタを含み、デコーダはロジックチェーンを含む。メモリリソースは、本実施形態では、インピクセルヒストグラムを実施するリプルカウンタのアレイにより提供される（例えば、図６及び図８を参照）。動作中、１つのＳＰＡＤが光子放出し、ＴＤＣ内のリプルカウンタを動作するゲートリングカウンタ（ＧＲＯ）を始動する。これはシフトレジスタに１を入力するクロックを発生する。ＳＴＯＰパルスはシフトレジスタの状態をサンプリングしてサーモメータコードを生成し、該サーモメータコードはＸＯＲチェーンにより復号されてインピクセルヒストグラムを実施するリプルカウンタのアレイの単一ビンをインクリメントする。ＳＴＯＰ信号はシフトレジスタが１をどのぐらい長くシフトした後に対応するヒストグラムビンを直接活性化するかをサンプリングする。シフトレジスタはＧＲＯ出力の分周出力により動作させてもよい。いくつかの実施形態では、ピクセル処理ロジックの他のコンポーネントが単一の１をシフトするように構成される場合にはデコーダは不要になる。

図４（ａ）及び図（ｂ）を参照するに、異なる動作モードにおけるセンサの代表的なタイミング図が示される。図４（ａ）はＴＣＳＰＣモードにおけるシステムの動作に対するタイミング図を示す。ＴＣＳＰＣは光子効率及び特異性のために微小光時間分解イメージングに好ましい技術である。図４（ｂ）はヒストグラムモードにおけるシステムの動作に対するタイミング図を示す。ＴＤＣ、メモリリソース及びデコーダの動作はセンサの動作モードに依存する。

例えば、図４（ａ）に示されるように、ＴＣＳＰＣモードにおける動作において、光子検出イベント、例えばタイムスタンプ、が露光時間窓内に捕獲される最初の光子に対してのみ生成される。図４（ｂ）に示されるように、ヒストグラムモードにおける動作において、光子検出イベント信号が合成ＳＰＡＤパルスの各パルスに対して生成される。

図４（ａ）及び図４（ｂ）は両図とも１７の波形を示す。第１（一番上）の波形はパルスレーザにより発生される波形である。パルスレーザは、例えば飛行時間システム又は蛍光／ラマン顕微鏡又は分光システムのための刺激を発生する。別の実施形態では、典型的にはＭＨｚレートで単パルスを発生し得るレーザをパルスＬＩＤＡＲシステム内で試料を励起するため又はエコーを発生させるために使用することができる。第２の波形、ＳＴＯＰクロック、はレーザパルスに同期される。ＳＴＯＰクロックは通常はレーザからのＳＹＮＣ出力から導出される。ＳＴＯＰクロック信号は基準信号を提供し、これを基準として光子の到着を測定することができる。ＳＴＯＰクロック信号は遅延発生器５４に提供され、他の部分で記述したように設定時間だけ遅延させて第３の波形ＳＴＯＰｄを提供することができる。第４の波形はＳＰＡＤパルスを示す。第５の波形は可変露光窓（ＷＩＮ）信号である。

第６及び第７の波形はＴＤＣ波形であり、ＴＤＣカウンタ（ＴＤＣ_counter）
及びＴＤＣ出力（ＴＤＣ_output）波形に対応する。第８の波形はピクセルライト波形（ＰＩＸ_ＷＲＩＴＥ）である。第９の波形はピクセルリセット波形（ＰＩＸ_ＲＥＳＥＴｎ）である。ピクセルリセット信号はいくつかの他の制御信号、例えばＰＩＸ_ＷＲＩＴＥ、と一緒に（ＦＰＧＡボードによって）外部から生成される。ピクセルリセット信号間の時間インターバルが露光時間を決定する（しかし、活性窓（即ち、図４（ａ）のＷＩＮ）内のＳＰＡＤイベントのみは各露光サイクル内であるとみなされる）。

第１０の波形はＡＵＴＯ_ＳＥＱ信号である。第１１及び第１２の波形はＴＤＣライト信号（ＴＤＣ_ＷＲＩＴＥ）及びＴＤＣリセット信号（ＴＤＣ_ＲＥＳＥＴｎ）に対応する。第１３の波形（ＨＩＳＴ_ＥＮ）はパラメータＳｅｌに対応し、これはメモリリソース内のヒストグラムモードをエネイブルする制御レジスタビットである。ヒストグラムモードパラメータ（ＨＩＳＴ_ＭＯＤＥ）制御信号は第１４の波形である。この制御信号は表１、表２及び表３を参照して更に詳細に説明される。第１５、第１６及び第１７の波形はヒストグラム読み出し波形（ＨＩＳＴ_ＲＥＡＤＯＵＴ）、ＴＤＣ読み出し（ＴＤＣ_ＲＥＡＤＯＵＴ）及びピクセル出力信号（ＰＩＸ_ＯＵＴ）である。

ＴＣＳＰＣモードとヒストグラムモードとの差は図４（ａ）と図４（ｂ）を比較すると明らかである。例えば、ＴＣＳＰＣモードではタイムスタンプが露光時間内の最初の光子捕捉に対してのみ発生される。更に、ＴＣＳＰＣモードではヒストグラムメモリはバイパスされ、発生されたタイムスタンプは直接読み出される。

ヒストグラムモードでは、ＴＤＣは露光時間内により多くのＳＰＡＤを変換し、各変換されたＳＰＡＤが（１つのヒストグラムビンをインクリメントすることにより）ヒストグラムを形成するために使用される。このモードでは、図４（ｂ）に示すように、ＡＵＴＯ_ＳＥＱ制御信号をハイに設定することによって、（グローバルＰＩＸ_ＷＲＩＴＥ及びＰＩＸ_ＲＥＳＥＴｎとは別に）ＴＤＣ_ＷＲＩＴＥ及びＴＤＣ_ＲＥＳＥＴｎ制御信号が各ピクセルに対して自動的に且つ独立にオンチップ生成される。ヒストグラミングモードでは、多数の光子イベントがこれらのＴＤＣリセット及びＴＤＣライト信号により単一露光サイクル中に変換される。対照的に、ＴＣＳＰＣモードでは、１露光サイクルにつき１つの光子イベントのみが変換され、（すべてのピクセルの）すべてのＴＤＣはグローバルリセット信号（ＰＩＸ_ＲＥＳＴｎ）によりリセットされる。

図４（ｂ）及びヒストグラミングモードの動作を参照すると、光子が検出されてＳＰＡＤパルスの形の検出信号を発生する（第４の波形に示される）。ＳＰＡＤパルスはＴＤＣカウント信号をトリガし、次のＳＴＯＰｄの立上り縁がＴＤＣカウンタを停止する。ＴＤＣライト及びＴＤＣリセット制御信号が自動的に各ピクセルに対して独立にオンチップ生成される。これらのＴＤＣ制御信号はグローバルピクセルライト信号及びピクセルリセット信号とは独立に生成される。ＴＤＣライト制御信号の受信に応答して、ＴＤＣはＴＤＣ値をメモリに書き込む。ＴＤＣリセット制御信号の受信に応答して、ＴＤＣカウンタはゼロにリセットされる。図４（ｂ）に示されるように、グローバルピクセルライト制御信号信号（ＰＩＸ_ＷＲＩＴＥ）がすべてのピクセルに送られる。グローバルピクセルライト信号の受信時に、現在のヒストグラムビンカウントがヒストグラムメモリに記憶され、ヒストグラムビンはグローバルピクセルリセット制御信号（ＰＩＸ_ＲＥＳＥＴｎ）の受信時にクリアされる。これに続いてＨＩＳＴ_ＲＥＡＤＯＵＴ制御信号の下で各ヒストグラムが読み出される。

ヒストグラムメモリはグローバルリセット信号によりリセットすることができる。しかしながら、ヒストグラミングモードでは、光子イベントの検出（例えばタイムスタンプの発生）後にＴＤＣデータは更なる処理のためのヒストグラムモジュールに送られ、ＴＤＣカウンタが自動的にリセットされる（例えば、図４（ｂ）の制御信号ＡＵＴＯ_ＳＥＱ，ＴＤＣ_ＷＲＩＴＥ及びＴＤＣ_ＲＥＳＥＴｎ参照）。

ここで図３にもどり、ピクセルのズーミング及び遅延機能を説明する。ヒストグラミングモードでは、タイムスタンプが検出期間中にＴＤＣにより受信されるほぼすべての光子ごとに生成されるので、ＴＤＣ４８から送信されるタイミング信号は多数のタイムスタンプを含む（典型的には１ｋから１Ｍの間）。各タイムスタンプはＴＤＣ４８により決定される。例えば、ＴＤＣはＬビットワードのタイムスタンプを出力するように構成し得る。Ｌビットのタイムスタンプは２^Ｌの時間インターバルに対応する情報を保存することができ、従って各ＴＤＣは本来最高時間分解能を有する。

メモリリソース５０は規定の数の区分又はカウンタを有し、各カウンタは所定のサイズを有する。各カウンタはカウント情報を保存するのに適切なサイズを有する。タイムスタンプ、Ｍビットサイズのカウンタは２^Ｍまでのイベントの発生をカウントすることができる。

数値例はＬ＝１０及びＭ＝８である。比較例として、イベントのタイミング情報を最高時間分解能で保存するにはメモリリソースをどのくらいの大きさにする必要があるかについて考察する。上記の値及びこの分解能では、２^Ｌ＝１０２４カウンタ（各時間インターバルにつき１カウンタ）が必要とされ、各カウンタは８ビット（１バイト）である。この分解能でタイミング情報を記憶するためには、メモリは各ピクセルにつき１０２４バイトのサイズとなる。このようなサイズはオンチップピクセル単位メモリに対して大きすぎる。

それゆえ、ピクセル単位メモリリソース５０は低減した数のメモリ部分を備え、各メモリ部分はそれぞれの時間ビンに対応する。全部でＮ個の時間ビンがあり、Ｎ＜２^Ｌである。ビンの数を減らすことにより、必要とされるピクセル単位メモリエリアのオーバヘッドが減少し、メモリリソース５０はピクセル４２内に設置される。ピクセル内に設定されたメモリはメモリとＴＤＣ４８との近さのために数１００ＭＨｚのタイムスタンプの蓄積を達成することができる。本実施形態では、ＴＤＣ出力の異なるビット数を選択することによってヒストグラムのズーミングが実行される。

ピクセル単位メモリリソースはＭ×Ｎビットの大きさであり、ここでＮはヒストグラムの時間ビンの数であり、Ｍは各ビンのカウンタの大きさである。ピクセルデコーダはＬビットタイムスタンプを受信し、Ｌビットタイムスタンプの一部分を選択し、Ｌビットタイムスタンプの選択した部分がどのビンに割り当てられるべきかを決定する。

例示的な実施形態では、ピクセルデコーダは設定パラメータＫ及びＳｅｌを含む入力信号を受信する。パラメータＫはズーミングパラメータとみなせ、その値は時間ビンの大きさを決定する。Ｓｅｌはメモリリソースにおけるヒストグラムモードをイネーブルする制御レジスタビットである。入力信号Ｋ及びＳｅｌはそれぞれ図４（ａ）及び図４（ｂ）にＨＩＳＴ_ＭＯＤＥ及びＨＩＳＴ_ＥＮとして示されている。デコーダはＬビットワードのＫ及びＮの値により決まる第１の部分を選択し、特に、デコーダはＬビットワードのビットＫ〜Ｋ＋ｌｏｇ_２Ｎ−１に対応する部分を選択する。この選択はヒストグラミングを実行する際に少なくともいくつかのビットを効果的に排除するためとみなせる。従って、この復号化された信号はｌｏｇ_２Ｋに等しい大きさを有する。同じ操作を各Ｌビットタイムスタンプに実行することにより、各ヒストグラムビンの時間インターバルはズーミングパラメータＫにより決まる係数倍になる。Ｋは０からＬ−ｌｏｇ_２Ｎまでの任意の値に選択することができる。ズーミングパラメータＫの選択はビン時間幅をＴＤＣ分解能ビン幅から２^Ｋ倍に増大する。

オンチップヒストグラムオプションの例示的な実施形態が図５及び表１、表２及び表３に示されている。この特定の実施形態では、５０ｐｓの時間分解能を有する１２ビット（Ｌ＝１２）ＴＤＣに対してオプションが指定される。Ｋの値の選択又は変更はビンの時間幅を効果的に選択又は変更することができ、よってヒストグラムズーミングのレベルを効果的に選択又は変更することができる。オプション１〜８は表１に示され、これらのオプションは７から０のＫの値に対応する。オプション１，２及び３の下で生成されるヒストグラムが図５に示されている。この例示的実施形態では、時間ビンの数はＮ＝１２である。この実施形態では、１２ビットＴＤＣタイムスタンプの５ビット部分が選択される。２^５＝３２であるので、選択５ビット部分は時間ビンで表される３２の可能な時間インターバルのうちの１つを表し、従ってこの部分がどのビンに割り当てられるべきかを決定する。

図５（ａ）はＴＤＣにより受信されるＳＴＯＰ信号に対応するレーザ同期信号を示す。図５（ｂ）は時間とともに光子カウントで測定された蛍光又は他の光子放出過程に対応する実際の応答曲線を示す。応答曲線はピークまでの第１の傾斜部及びピーク後の減衰部を有する。図５（ｃ）〜５（ｅ）に示すヒストグラムは、システムにより生成された、連続的に細かくなる分解能における応答曲線の形状を表す。

オプション１の選択はＫを最大可能値７に選択することに対応する。得られるヒストグラムのプロットは図５（ｃ）に示される。この選択はデコーダにＴＤＣにより出力される１２ビットタイムスタンプの５ビット部分を選択させ、この部分は１２ビットタイムスタンプのビット７〜１１に対応する。このときデコーダはこの５ビット部分をヒストグラムメモリ（即ち、ヒストグラムビン）に割り当てる。ビット０〜６はビニングレベルを決定する。この場合には、ビット０〜６は２^７＝１２８の連続ＴＤＣコードに対応する。従って、ＴＤＣコード０〜１２７は第１のビンにビニングされ、第１のビンカウンタが１だけインクリメントされる。同様に、ＴＤＣコード１２８〜２５６は第２のビンにビニングされ、第２のビンカウンタが１だけインクリメントされる。このように、すべての３２ビンカウンタが更新される。オプション１のヒストグラムの総時間範囲は２０４．８ｎｓであり、ビン幅は６．４ｎｓである。

オプション２の選択はＫを第２の最大可能値６に選択することに対応する。得られるヒストグラムのプロットは図５（ｄ）に示される。この選択はデコーダにＴＤＣにより出力される１２ビットタイムスタンプの５ビット部分を選択させ、この部分は１２ビットタイムスタンプのビット６〜１０に対応する。このときデコーダはこの５ビット部分をヒストグラムメモリに割り当てる。ビット０〜５はビニングレベルを決定する。この場合には、ビット０〜５は２^６＝６４の連続ＴＤＣコードに対応する。従って、ＴＤＣコード０〜６３は第１のビンにビニングされ、第１のビンカウンタが１だけインクリメントされる。同様に、ＴＤＣコード６４〜１２７は第２のビンにビニングされ、第２のビンカウンタが１だけインクリメントされる。このように、すべての３２ビンカウンタに入力が与えられる。ビット１１により保持される情報は使用されない。最も高いビット、ビット１１、の消失は総ＴＤＣ範囲の値をオプション１と比較して半分に減少する。従って、オプション２のヒストグラムの総時間範囲は１０２．４ｎｓであり、ビン幅は３．２ｎｓである。

オプション３の選択はＫを第３の最大可能値５に選択することに対応する。得られるヒストグラムのプロットは図５（ｅ）に示される。この選択はデコーダにＴＤＣにより出力される１２ビットタイムスタンプの５ビット部分を選択させ、この部分は１２ビットタイムスタンプのビット５〜９に対応する。このときデコーダはこの５ビット部分をヒストグラムメモリに割り当てる。ビット０〜４はビニングレベルを決定する。この場合には、ビット０〜４は２^５＝３２の連続ＴＤＣコードに対応する。従って、ＴＤＣコード０〜３１は第１のビンにビニングされ、第１のビンカウンタが１だけインクリメントされる。同様に、ＴＤＣコード３２〜６３は第２のビンにビニングされ、第２のビンカウンタが１だけインクリメントされる。このように、すべての３２ビンカウンタに入力が与えられる。ビット１０及び１１により保持される情報は使用されない。最も高い２ビット、ビット１０及び１１、の消失は総ＴＤＣ範囲の値をオプション２と比較して半分に減少する。従って、オプション３のヒストグラムの総時間範囲は５１．２ｎｓであり、ビン幅は１．６ｎｓである。

Ｋの更なる選択は表１、表２、及び表３に示される。オプション８の選択はＫを最小可能値０に選択することに対応する。この選択はデコーダにＴＤＣにより出力される１２ビットタイムスタンプの５ビット部分を選択させ、この部分は１２ビットタイムスタンプのビット０〜４に対応する。このときデコーダはこの５ビット部分をヒストグラムメモリに割り当てる。従って、ビット５〜１１ビットが保持するタイミング情報が記憶されない。

オプション８ではビン幅は０．０５ｎｓであり、総ＴＤＣ範囲は１．６ｎｓである。このオプションでの分解能はＴＤＣの固有の分解能に対応する。言い換えれば、時間ビン幅はＴＤＣの時間分解能に等しい。

ＨＩＳＴモード＜２．０＞はＫのために選択された値に対応する。表２は各選択モードに対するＴＤＣ範囲をナノ秒単位で表わしている。総ＴＤＣ範囲は利用可能な時間インターバルの数（第１の場合には２¹²＝４０９６）にＴＤＣの時間分解能（５０ｐｓ）を乗算することにより計算される。

表３は表１及び表２の同じＴＤＣ範囲をＴＤＣコードの利用可能な数として表し、ヒストグラムビン幅はＴＤＣコードの数として表されている。

表１、表２及び表３において、ヒストグラムビンサイズはビン連結ありの場合とビン連結なしの場合について記載されている。ビン連結は２つのＭビットビンを単一の２Ｍビットビンとして使用することを可能にする。結果として、ビンサイズは２倍になり、ビン数は半分になる。

１１ビットヒストグラムビンの例示的な実施形態の回路図が図１１に示される。各ビンは１１ビットリプル加算器及びＭＵＸベースのトライステートメモリユニットとして実装される。３２ビットヒストグラムの例示的な実施形態の回路図が図７に示される。

ビン連結の例示的な実施形態では、各ビンは図６に示すように実装される。動作中、ビン連結モードにおいて、２つの１１ビット加算器が単に連結され（一方の加算器の最上位ビットが他方の加算器の最下位ビットに接続され）、２２ビット加算器（事実上残りの２ビットはオーバフロービットであるため２０ビット）を形成する。

更なる処理リソースの一例であるヒストグラムデコーダの例示的な実施形態の回路図が図７に示されている。ヒストグラムデコーダは入力として、ＴＤＣからのタイムスタンプ（ＴＤＣ＿ＯＵＴ）、ヒストグラムモード（ＨＩＳＴ＿ＭＯＤＥ）制御信号及びヒストグラムモードイネーブル（ＨＩＳＴ＿ＥＮ）制御信号を入力として受け取る。ヒストグラムモード制御信号は表１、表２及び表３に関連して記載したように、Ｋの値を示す。

ヒストグラムデコーダは、Ｋの値を用いてＴＤＣタイムスタンプがヒストグラム窓内にあるかどうかを検査する。このとき、表１、表２及び表３に関連して記載したように、Ｋの値を用いて５ビットＴＤＣデータチャンクがＴＤＣ出力から選択される。この５ビットの選択ＴＤＣデータチャンクはその後５−３２デコーダにより変換され、この出力はその後ヒストグラムメモリに提供され、対応するヒストグラムカウンタをインクリメントする。

３２ヒストグラムビンメモリの回路図が図８に示される。図８は単一光子計数モードでの動作のために含まれる２つの単一光子カウンタＳＰＣＡ及びＳＰＣＢも示す。図７を参照して説明したように、ヒストグラムデコーダはＴＤＣタイムスタンプから導出されたヒストグラムビン情報を出力し、ビンカウンタをインクリメントする。割り当ては連続的に実行することができる。

上述したズーミング機能に加えて、遅延信号はズーミング前にヒストグラムの遅延オフセットも提供する。遅延オフセットは関心特徴部、例えばピーク及び指数減衰部を、ヒストグラムのビンが２^Ｋ倍に拡大される際にこの特徴部がヒストグラムの第１のビンを占めるようにシフトさせる。パラメータＤはヒストグラムの最初の数ビンに向かうレーザパルスに対応するヒストグラムの鋭い特徴部をシフトさせて有効なズーミングを可能にする。これは自働的に、又はシステムのユーザにより行うことができる。制御リソース７０によって、システムは粗いビンサイズを用い次第にＫを減少させることによりヒストグラムピーク位置をモニタ及び調整するとともにＤの精密な選択によりピークを調整することができる。パルスレーザにより生成される鋭い特徴部の周囲の光波形の特徴のズーミングはより精密な距離推定をもたらすのでＴＯＦ測距システムにとって重要である。ズーミング及び遅延は蛍光成分の抑制をもたらすのでラマン分光分析にも重要である。

前節で概説した遅延信号の使用は、検出期間又は検出期間の一部分（例えば、ピーク及びその後の減衰部のような関心特徴部において又はその直前で開始する検出期間の部分）を選択し、検出期間の選択部分の前及び／又は後の検出信号（例えば、ピークより早い時点に、もしあれば、得られる検出信号）を排除するために有効に使用することができる。

ヒストグラミング又は他のプロセスに使用される検出期間又は検出期間の一部分を選択するために任意の他の適切なプロセスを使用することができる。例えば、いくつかの実施形態では、閾値プロセスを、カウント数が閾値レベルに到達するかそれを超える時点を決定することができる。この時点より前の検出期間の部分は、十分有用なデータを含まないと考えられるので、ヒストグラミング又は他のプロセスでの使用から排除することができる。同様に、いくつかの実施形態では、閾値プロセスを、カウント数がピーク後に更なる閾値レベル以下に下がる時点を決定するために使用することができる。この時点より後のデータは例えば除外し、減衰曲線の終わりを有効に切除することができる。他の実施形態では、使用する検出期間又は検出期間の一部分は光子検出イベントが予想される期間に基づいて選択することができる。例えば、対象へのレーザパルスの印加に続いて予想される光子検出イベントの開始前にデッドタイムが存在し、それに続いて予想される長さの減衰プロセスがあり、その減衰プロセス中に光子検出イベントの数がピークからゼロ又は閾値まで低下する。いくつかの実施形態では、有用又は所望のデータ、例えば検出イベント信号が得られると予想される期間と一致する検出期間が選択されるように、制御装置をレーザの動作と同期させることができる。

図９は、図２を参照して説明した一次元センサを用いてオンチップピクセル単位ヒストグラムで取得した例示的な寿命減衰を示す。上図はピクセルアレイヒストグラムを示す３次元プロット図である。ｘ軸はピクセル数を表し、ｙ軸はビン数を表す。ビン数は０から３１に及ぶ。ピクセル数は０から５１１に及ぶ。ｚ軸は光子カウントを表す。従って、このプロット図は各ピクセルに対する各ビンの光子カウントを表す。

下図は対応するヒートマップを示す。ｘ軸はビン数を表し、ｙ軸はピクセル数を表す。各ピクセルビンの色は上図に示される高さ（光子カウント）に対応する。

いくつかの実施形態の特徴は、複数のピクセルの各々に対して、ピクセル単位処理リソース及び／又はメモリを、例えばＳＰＡＤの下に層構造に形成された複数の光子検出器に隣接して又は少なくとも部分的にその下に設置することができることにある。ピクセルはアレイに配列することができ、少なくとも一部のピクセルに対して、ピクセルデバイスの処理リソース及び／又はメモリはピクセルのＳＰＡＤ又は他の光子検出器と隣のピクセルのＳＰＡＤ又は他の光子検出器との間に配置することができる。

図２の実施形態のセンサ１０は単一のチップ又は回路基板の上又は複数のチップ又は回路基板の上設けることができ、ピクセルデバイスの通信リソースは検出データを、チップ又は回路基板から、例えばチップ又は回路基板の外部の他のメモリ、プロセッサ又は他の処理リソースに送信するように構成することができる。例えば、ピクセルデバイスの各々からの検出データは、更なる処理及び記憶のためにＰＣ又は他のコンピュータに、又はサーバに、又は専用の処理及び記憶ハードウェアに送信することができる。チップ又は回路基板は他の通信リソースを含むことができ、ピクセルデバイスの通信リソースからの検出データをチップ又は回路基板の他の通信リソースを介して他のメモリ及び／又は他の処理リソースに送信することができる。検出データは他の通信リソースによって受信し、再送信することができる。いくつかの実施形態ではチップ及び回路基板は、チップまたは回路基板外への送信前に検出データの更なる処理を実行可能にする、検出データ又は他のデータを記憶する追加のメモリ及び／又は追加の処理リソースを含むことができる。追加の処理リソースは、例えば検出データを処理して関心特徴を抽出することができる。関心特徴はヒストグラムデコーダ内で識別される関心特徴、例えばピークの位置又は高さ、又は減衰曲線をヒストグラムデータに適合させるために使用し得る１つ以上のフィッティングパラメータ、を含む。追加の処理リソースをチップ上に設けることによって、特徴抽出又は他のプロセスをより急速に実行することができる。しかしながら、追加の処理リソースは検出器と同じチップ又は回路基板の上に設けるだけでなく、いくつかの実施形態では追加の処理リソースはオフチップ又はオフ回路基板として設けてもよい。

実施形態に基づくラインセンサを、すべてのモードにおける最大カウントレートを測定するために、１００ＭＨｚでトリガされる制御ＬＥＤ照明の下で試験した。図１０に示されるように、ピクセル単位ヒストグラミングは〜１／４ＳＰＣカウントレートを達成し、ＴＣＳＰＣイベントタイミングを最大にする能力を実証している。センサの時間分解スペクトル性能を実証するためにフルオロセイン−ローダミンＦＲＥＴを調査した。ラインセンサを分光器内に置き、４８３ｎｍパルスレーザダイオード（２０ＭＨｚ繰り返し比）により照明された試料からの蛍光を捕集した。図１１は、ＴＣＳＰＣモードで得られた混合物の時間分解スペクトル（図１１（ａ））及びオンチップヒストグラミングモード（図１１（ｂ））を示す。２つの明確なピークが５２７ｎｍ及び５８４ｎｍの波長で得られ、２つの異なる寿命を有する。蛍光寿命は関連する染料に関して予想どおりである（図１２）。図１３は、１波長当たりのオンチップヒストグラミングのデータ収集レートは純ＴＣＳＰＣモードより最大１５倍になることを示す。これはフルオロセイン試料単独の場合の６８倍になる。３．２ｎｓ／ビンから０．８ｎｓ/ビンへのズーミングが図１４に示されている。本センサは既存の時間分解スペクトロスコピー及びイメージング応用を強化し、新たな応用を可能にする。

いくつかの実施形態では、前記センサは光子が衝突したときだけ電力を消費する。実施形態により提供される別の利点は、前記センサはＳＰＡＤベースの時間分解イメージセンサで出力されなければならない大きなデータ量も低減することにある。加えて、前記センサはセンサに入射する光子の数に対応して低い電力要件を有する。更なる利点として、前記センサは先進の低段数プロセスで積層３ＤＣＭＯＳに効率的に実装することができる。

当業者は、本発明の範囲から逸脱することなく開示の構成の様々な変形が可能であることは理解されよう。例えば、ピクセル単位メモリリソース５０はより大きなメモリリソースの一部分としてよい。例えば、すべてのピクセルに対して１つのメモリリソースを設けるが、それを１ピクセルごとに独立のピクセル区分に分割してよい。更なる例では、時間ビンは等しい幅として示されているが、可変時間モードを実装し、ヒストグラム用に対数的に変化する時間幅例えばＴ，２Ｔ，４Ｔ，８Ｔ等を有する時間ビンを提供ことができる。これは、蛍光寿命で見られるような指数的に減少する波形の応答曲線に対して各ビンの光子カウントを均等化することができる。

前記センサには更なる変更を加え、ＴＤＣを変換時間の関数である供給電圧で動作させることによってサーモメータデコーダの必要性を除去するとともに電力を低減することができる。

いくつかの実施形態のセンサは短い（例えば、数１００ｎｓ）光のバーストが発生するどこでも有用であり、イベントにおける光子の数を決定するのみならず、光子の空間位置及び到着時間を正確に獲得するのに望ましい。１つの用途は医学的／化学的用途、例えば内視鏡検査、癌検出、摂取可能ピル、のためのスペクトル蛍光寿命スキャニングの分野にある。本発明は上記の用途に限定されず、例えばＴＯＦ距離センシング／イメージング、３Ｄイメージング、ライダー、自動運転用ライダー（ＬＤＡＳ）、ビル内の人数計数、生産ライン上の３Ｄ物体スキャニング、防御用コーナ背後シーイング、バーコードスキャニング、ドローンによる地上ディジタル化、３Ｄレンジイメージング、オブジェクトディジタル化等に等しく使用することができる。

処理リソース及び更なる処理リソースは所望の機能を提供する専用回路、例えば電子コンポーネントの専用回路配置として設けても、或いはソフトウェアハードウェア又はソフトウェアとハードウェアの任意の適切な組み合わせとして設けてもよい。

特定の実施形態の上記の説明はほんの一例としてなされたものであり、限定を意図するものではない。様々な細部の変更が本明細書の範囲内でなし得ることは当業者に明らかであろう。

Claims (25)

1. 光子検出用のセンサ装置であって、
   複数のピクセルデバイスを備え、各ピクセルデバイスは、
   各々が光子検出イベントに応答して光子検出信号を生成するように構成された複数の光子検出器と、
   前記光子検出信号を処理して光子検出イベント信号を生成するように構成された処理リソースであって、各光子検出イベント信号がそれぞれの光子検出イベントが発生した光子検出時間を表す時間データを含む、処理リソースと、
   ピクセルメモリと、
   検出期間にわたる光子検出イベントを表す検出データを取得すべく前記光子検出イベント信号を処理するように構成された他の処理リソースと、
   前記検出データを前記ピクセルデバイスから送信する通信リソースと、
   を備え、
   前記光子検出イベント信号の前記処理は、前記検出データの蓄積及び／又は送信が前記光子検出イベント信号を直接蓄積及び／又は送信する場合より少ない蓄積容量及び／又は通信容量を使用するという結果をもたらす、
   センサ装置。
2. 各光子検出器は単一光子アバランシェダイオード(ＳＰＡＤ)を備える、請求項１に記載のセンサ装置。
3. 前記光子検出器により生成された前記光子検出信号の前記処理は時間−ディジタル変換プロセスを含む、請求項１又は２に記載のセンサ装置。
4. 前記光子検出イベント信号の前記処理はヒストグラミングプロセスを含み、及び／又は前記検出データはヒストグラムデータを含む、請求項１−３の何れかに記載のセンサ装置。
5. 前記他の処理リソースは、前記検出期間を光子検出イベントの分布のピークの測定又は予想位置に基づいて選択するように構成されている、請求項１−４の何れかに記載のセンサ装置。
6. 前記光子検出イベント信号は前記検出期間中に得られ、前記光子検出イベント信号の前記処理は前記検出期間の一部分を選択し、前記検出期間の選択した部分の外部の光子検出イベント信号を排除する処理を含む、請求項１−５の何れかに記載のセンサ装置。
7. 前記検出データは前記センサ装置で時間の関数として検出された光子の分布を表す、請求項１−６の何れかに記載のセンサ装置。
8. 前記光子検出イベント信号の前記処理は、前記光子検出イベント信号を複数の時間ビンに割り当てる処理、及び必要に応じ、前記複数の時間ビンの各時間ビンに対してそれぞれのカウント値を表すカウントデータを得る処理を含む、請求項１−７の何れかに記載のセンサ装置。
9. 各時間ビンは時間インターバルを表す幅を有し、前記他の処理リソースは前記時間ビンの少なくとも１つの幅を選択又は変更するように構成されている、請求項８に記載のセンサ装置。
10. 前記他の処理リソースは、前記時間ビンの少なくとも１つの幅を自動的に又はユーザ入力に応答して、及び／又は、少なくとも１つの設定パラメータに基づいて選択又は変更するように構成されている、請求項９に記載のセンサ装置。
11. 前記他の処理リソースは、前記光子検出イベント信号を前記検出期間又は前記検出期間の前記選択部分に対して一連の時間ビンに亘って割り当てるように構成されている、請求項８−１０の何れかに記載のセンサ装置。
12. 前記他の処理リソースは、前記時間ビンの幅を選択又は変更するために及び／又は前記検出期間の一部分を選択するために前記時間データの一部分を変更及び／又は選択するように構成されている、請求項１−１１の何れかに記載のセンサ装置。
13. 前記時間データの各項目は一連のビットを含み、前記時間データの変更は、前記時間データの前記項目の少なくともいくつかに対して、前記一連のビットの少なくともいくつかのビットを排除することを含む、請求項１２に記載のセンサ装置。
14. 各ピクセルデバイスは前記他の処理リソースをリセットし、前記他の処理リソースからの信号を自動的に書き込むように構成されている、請求項１−１３の何れかに記載のセンサ装置。
15. 前記ピクセルデバイスの各々に対して、各ピクセルデバイスの前記通信リソースは前記ピクセルデバイスからの前記検出データを前記ピクセルデバイスから遠く離れた追加の処理リソース及び／又は前記ピクセルデバイスから遠く離れた他のメモリに送信するように構成されている、請求項１−１４の何れかに記載のセンサ装置。
16. 前記追加の処理リソース及び／又は前記他のメモリは前記複数のピクセルデバイスの各々からの検出データを処理及び／又は蓄積するように構成されている、請求項１５に記載のセンサ装置。
17. 前記検出データは時間変化データを含み又は表し、前記追加の処理リソースは前記時間変化データから少なくとも一つの関心特徴を抽出するように構成されている、請求項１５に記載のセンサ装置。
18. 前記センサ装置はチップ又は回路基板の上に設けられ、前記追加の処理リソース及び／又は前記他のリソースは前記チップ又は前記回路基板の外にある、請求項１５又は１６に記載のセンサ装置。
19. 前記複数のピクセルデバイスの各々に対して、前記ピクセルデバイスの前記他の処理リソース及び／又は前記メモリは前記複数の光子検出器に隣接して又は少なくとも部分的にそれらの下に位置する、請求項１−１８の何れかに記載のセンサ装置。
20. 前記複数のピクセルデバイスはアレイに配列され、前記複数のピクセルデバイスの少なくともいくつかに対して、前記ピクセルデバイスの前記他の処理リソース及び／又は前記メモリは前記ピクセルデバイスの前記光子検出器と隣接ピクセルデバイスの前記光子検出器との間に位置する、請求項１−１９の何れかに記載のセンサ装置。
21. 前記ピクセルデバイスの少なくともいくつかに対して、前記処理リソースは前記複数のピクセルデバイスの少なくともいくつかにより共有される共有処理リソース又はコンポーネントを備える、請求項１−２０の何れかに記載のセンサ装置。
22. 前記光子検出イベントは対象へのレーザ光線の照射に応答して生起し、前記装置は前記光子センサの動作及び／又は前記検出イベント信号及び／又は前記検出期間の処理が前記レーザ光線を照射するように構成されたレーザの動作と同期するように構成されている、請求項１−２１の何れかに記載の装置。
23. ライダーシステム、飛行時間システム、蛍光分光システム又はラマン分光システムで使用するように構成された請求項１−２１の何れかに記載のセンサ装置。
24. ピクセルデバイスにおいて光子検出イベントに応答して光子検出イベント信号を取得するステップであって、各光子検出イベント信号は前記光子検出イベントが生起した検出時間を表す時間データを含む、ステップと、
    前記ピクセルデバイスにおいて所定の期間に亘る光子検出イベントを表す検出データを取得すべく前記光子検出イベント信号を処理するステップと、
    前記検出データを前記ピクセルデバイスから送信するステップと、
    を含み、
    前記処理は、前記検出データの蓄積及び／又は送信が前記光子検出イベント信号を直接蓄積及び／又は送信する場合より少ない蓄積容量及び／又は通信容量を使用するという結果をもたらす、
    検出方法。
25. レーザ光線を対象に照射するように構成されたレーザと、前記レーザ光線に応答して前記対象により放出される光子を検出するように構成された請求項１−２３の何れかに記載のセンサ装置とを備える検出システム。