JP2020148562A - 計測装置および測距装置 - Google Patents

Abstract

【課題】クロック周波数を上げることなく分解能を向上させることができる計測装置および測距装置を提供する。【解決手段】計測装置は、発光部から光が出射された出射タイミングから受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、時間デジタル変換回路により計測される時間に対し、時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、遅延手段により遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路が計測した時間を示す時間情報を、遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、を備える。【選択図】図２

Description

本発明は、計測装置および測距装置に関する。

光を用いて被測定物までの距離を測定する測距方式の一つとして、直接ＴｏＦ（Time of Flight）方式と呼ばれる手法が知られている。直接ＴｏＦ方式は、発光部から出射され被測定物により反射された光を受光部により受光し、光の発光タイミングと受光タイミングの時間差に基づき、被測定物までの距離を測定する方式である。具体的には、発光部から出射された光が被測定物で反射して受光部に到達するまでの時間を時間デジタル変換回路（ＴＤＣ：Time to Digital Converter）により計測し、計測した時間に基づいて被測定物までの距離を測定する。

特開２０１６−２１１８８１号公報

直接ＴｏＦ方式を用いた既存技術では、測定する距離の分解能が、時間デジタル変換回路が使用するクロックの周波数により制限されており、分解能を向上するにはクロック周波数を上げる（クロックの周期を短くする）必要があった。クロック周波数を上げるには、最先端の微細加工プロセスを用いる必要があり、コストの上昇を招く。また、特に受光部として複数の受光素子を配列した受光素子アレイを用い、空間的な距離マップを得られるようにした測距装置においては、高速なクロックを広範囲に遅延差が発生しないように分配する必要があり、クロックツリーの面積や消費電力の増加が問題となる。

本開示は、クロック周波数を上げることなく分解能を向上させることができる計測装置および測距装置を提供することを目的の一つとする。

本開示に係る計測装置は、発光部から光が出射された出射タイミングから受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、時間デジタル変換回路により計測される時間に対し、時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、遅延手段により遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路が計測した時間を示す時間情報を、遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、を備える。

直接ＴｏＦ方式による測距を模式的に示す図である。 第１実施形態に係る測距装置の構成例を示すブロック図である。 発光部の一例を示す概略図である。 受光部の一例を示す概略図である。 時間デジタル変換回路の一例を示す概略図である。 遅延手段の一例を示す概略図である。 第１実施形態の動作の一例を説明するタイミングチャートである。 第１実施形態の動作の一例を説明するタイミングチャートである。 第１実施形態の動作の一例を説明するタイミングチャートである。 第１実施形態の動作の一例を説明するタイミングチャートである。 第１実施形態で用いられる対応表の一例を示す図である。 変形例の動作の一例を説明するタイミングチャートである。 変形例の動作の一例を説明するタイミングチャートである。 変形例の動作の一例を説明するタイミングチャートである。 変形例の動作の一例を説明するタイミングチャートである。 変形例で用いられる対応表の一例を示す図である。 第２実施形態に係る測距装置の構成例を示すブロック図である。 第２実施形態の動作の一例を説明するタイミングチャートである。 第２実施形態の動作の一例を説明するタイミングチャートである。 第２実施形態の動作の一例を説明するタイミングチャートである。 第２実施形態の動作の一例を説明するタイミングチャートである。 第３実施形態に係る測距装置の構成例を示すブロック図である。 遅延手段の一例を示す概略図である。 第３実施形態の動作の一例を説明するタイミングチャートである。 第３実施形態の動作の一例を説明するタイミングチャートである。 第３実施形態の動作の一例を説明するタイミングチャートである。 第３実施形態の動作の一例を説明するタイミングチャートである。 第３実施形態で用いられる対応表の一例を示す図である。 第４実施形態に係る測距装置の構成例を示すブロック図である。 遅延手段の一例を示す概略図である。 遅延手段の一例を示す概略図である。 遅延手段の一例を示す概略図である。 第４実施形態の動作の一例を説明するタイミングチャートである。 第４実施形態の動作の一例を説明するタイミングチャートである。 第４実施形態の動作の一例を説明するタイミングチャートである。 第４実施形態の動作の一例を説明するタイミングチャートである。 第５実施形態に係る測距装置の構成例を示すブロック図である。 第５実施形態に係る測距装置の構造の一例を模式的に示す図である。 第６実施形態に係る測距装置の構成例を示すブロック図である。 第６実施形態に係る測距装置の構造の一例を模式的に示す図である。 各実施形態に係る測距装置を使用する使用例を示す図である。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の例を示す図である。

以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。

＜直接ＴｏＦ方式の概要＞
本開示は、直接ＴｏＦ方式により測距を行う技術に関するものである。本開示の各実施形態の説明に先んじて、理解を容易とするために、各実施形態に適用される直接ＴｏＦ方式の概要について説明する。

図１は、直接ＴｏＦ方式による測距を模式的に示す図である。測距装置１００は、発光部１０１と受光部１０２とを含む。発光部１０１は、例えばパルス状のレーザ光を発光するレーザダイオードなどの光源を含む。発光部１０１から出射された光は、被測定物２００により反射され、反射光として受光部１０２に受光される。受光部１０２は、受光した光を光電変換により電気信号に変換する受光素子を含み、光を受光することに応じて所定の信号を出力する。

ここで、発光部１０１が光を出射した時刻（発光タイミング）をｔ₀、発光部１０１から出射されて被測定物２００により反射された光を受光部１０２が受光した時刻（受光タイミング）をｔ₁とする。定数ｃを光速度（２．９９７９×１０⁸［ｍ／ｓｅｃ］）とすると、測距装置１００から被測定物２００までの距離Ｄは、次式（１）により計算される。
Ｄ＝（ｃ／２）×（ｔ₁−ｔ₀） …（１）

受光タイミングｔ₁と発光タイミングｔ₀との差分（ｔ₁−ｔ₀）は、発光部１０１から出射された光が被測定物２００で反射して受光部１０２に到達するまでの時間に相当し、光飛行時間ＴＯＦＯと呼ばれる。測距装置１００は、後述の時間デジタル変換回路を用いてこの光飛行時間ＴＯＦＯを計測し、後述の信号処理部により光飛行時間ＴＯＦＯから被測定物２００までの距離Ｄを測定する。

なお、受光部１０２が受光する光は、発光部１０１から出射されて被測定物２００で反射された反射光に限らない。例えば、測距装置１００の周囲の環境光なども、受光部１０２によって受光される。このような環境光は受光部１０２にランダムに入射され、受光タイミングｔ₁を特定すべき反射光に対するノイズとなり得る。そこで、以下に示す方法で環境光などのランダムノイズの影響を抑制するようにしてもよい。

すなわち、測距装置１００は、発光部１０１による光の出射を所定回数繰り返しながら、受光部１０２が光を受光するたびに上記の差分（ｔ₁−ｔ₀）を求め、得られた多数の差分（ｔ₁−ｔ₀）の値を、所定の時間単位で区切った時間範囲ごとに分類してヒストグラムを生成する。そして、生成したヒストグラム中で頻度が最大となる時間範囲の代表時間（例えばその時間範囲の中央値）を光飛行時間ＴＯＦＯとする。これにより、ランダムなノイズに対して頑強な測距を実現することができる。

本開示の実施形態に係る測距装置１００は、時間デジタル変換回路により計測される時間に対し、時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段を備える。そして、遅延手段により遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路が計測した時間を示す時間情報を、遅延手段による遅延量を示す遅延情報と対応付けて記憶部に記憶しておき、記憶部が記憶する時間情報と遅延情報との組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、クロック周波数を上げることなく、測定する距離の分解能を向上させることが可能となる。以下では、遅延手段のバリエーションに応じた各実施形態について、具体例を挙げながら詳細に説明する。

＜第１実施形態＞
まず、本開示の第１実施形態について説明する。図２は、第１実施形態に係る測距装置１００Ａの構成例を示すブロック図である。本実施形態の測距装置１００Ａは、図２に示すように、時間計測部（計測装置）１１０Ａと、信号処理部１２０と、出力部１３０とを備える。

時間計測部１１０Ａは、発光部１０１と、受光部１０２と、時間デジタル変換回路１１１と、記憶部１１２と、タイミング制御部１１３と、遅延手段１１４Ａとを含む。本実施形態では、空間的な距離マップを得られるように受光部１０２が複数配列され、各受光部１０２に対して時間デジタル変換回路１１１と記憶部１１２がそれぞれ配置されて、並列に測距動作が可能な構成となっているものとする。なお、発光部１０１は、時間計測部１１０Ａの外部にあってもよい。

タイミング制御部１１３は、時間計測部１１０Ａにおける動作のタイミングを制御する。例えば、タイミング制御部１１３は、発光部１０１に入力されるトリガ信号ＬＤＴや時間デジタル変換回路１１１に入力される計測開始信号ＳＴＲＴを出力する。トリガ信号ＬＤＴは、発光部１０１が光を出射するタイミングを制御する信号である。計測開始信号ＳＴＲＴは、時間デジタル変換回路１１１に時間の計測の開始を指示する信号であり、トリガ信号ＬＤＴと同期してタイミング制御部１１３より出力される。また、タイミング制御部１１３は、所定周波数（所定周期）のクロックＣＬＫを、時間デジタル変換回路１１１および遅延手段１１４Ａに供給する。また、タイミング制御部１１３は、遅延手段１１４Ａおよび記憶部１１２に対し、遅延手段１１４Ａの遅延量ＤＥＬＡＹを示すデジタルデータの遅延情報ＡＤＬＹを出力する。

本実施形態では、図２に示すように、遅延手段１１４Ａが、タイミング制御部１１３のトリガ信号ＬＤＴを出力する出力端子と発光部１０１との間に配置されている。この遅延手段１１４Ａは、タイミング制御部１１３から出力されたトリガ信号ＬＤＴが発光部１０１に入力されるタイミングを、遅延情報ＡＤＬＹにより示される遅延量ＤＥＬＡＹに応じて遅延させることにより、時間デジタル変換回路１１１により計測される時間に対し正の遅延を付加する。

すなわち、タイミング制御部１１３より出力されたトリガ信号ＬＤＴは、遅延手段１１４Ａによって遅延情報ＡＤＬＹにより示される遅延量ＤＥＬＡＹだけ遅延された後、発光部１０１に入力される。発光部１０１は、トリガ信号ＬＤＴが入力されると被測定物２００に向けて光を出射する。被測定物２００からの反射光は受光部１０２により受光されて電気信号に変換され、計測停止信号ＳＴＰとして受光部１０２から出力され、時間デジタル変換回路１１１に入力される。

時間デジタル変換回路１１１は、トリガ信号ＬＤＴと同期してタイミング制御部１１３より出力される計測開始信号ＳＴＲＴを入力したタイミングで、タイミング制御部１１３から供給されるクロックＣＬＫを基準としたカウント動作を開始する。そして、時間デジタル変換回路１１１は、受光部１０２からの計測停止信号ＳＴＰが入力されると、その入力時刻のカウント値をデジタルデータの時間情報ＯＢＪとして出力し、時間デジタル変換を実現する。時間デジタル変換回路１１１より出力された時間情報ＯＢＪは、記憶部１１２に入力される。

なお、時間デジタル変換回路１１１により計測される時間とは、タイミング制御部１１３がトリガ信号ＬＤＴを出力してから、時間デジタル変換回路１１１に計測停止信号ＳＴＰが入力されるまでの時間、つまり、発光部１０１から光が出射された出射タイミングから受光部１０２が光を受光するまでの時間である。本実施形態では、上述のように、タイミング制御部１１３から出力されたトリガ信号ＬＤＴが発光部１０１に入力されるタイミングが遅延手段１１４Ａによって遅延されることにより、時間デジタル変換回路１１１により計測される時間に対し正の遅延が付加される。

記憶部１１２は、時間デジタル変換回路１１１より出力された時間情報ＯＢＪを、タイミング制御部１１３より出力された遅延情報ＡＤＬＹと対応付けて記憶する。本実施形態では、１回の測距について、遅延手段１１４Ａによる遅延量ＤＥＬＡＹ（遅延なしを含む）を切り替えながら時間計測部１１０による上記の動作が繰り返し行われ、遅延手段１１４Ａにより遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１より出力される時間情報ＯＢＪが、タイミング制御部１１３より出力される遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶される。

図３は、発光部１０１の一例を示す概略図である。発光部１０１は、トリガ信号LDTの入力端子を持ち、トリガ信号ＬＤＴがＨ（アクティブ）となると、スイッチ３０２がオンしてレーザダイオード３０１に所定のバイアスが印可され、レーザダイオード１５１がレーザ光を発光することにより光を出射する。レーザダイオード１５１から出射された光は、光軸方向に沿って略直進する。

図４は、受光部１０２の一例を示す概略図である。受光部１０２は、微弱な光を検出可能な光電変換素子としてアバランシェフォトダイオード３１１を有しているが、その他の素子でもよい。アバランシェフォトダイオード３１１は、抵抗素子３１２を介して電源電圧ＶＤＤＨが供給された状態で光子待ち受け状態となる。このとき、アバランシェフォトダイオード３１１の両端にはブレークダウン電圧以上の電圧が印加された状態となっている。ひとたびアバランシェフォトダイオード３１１に光子が入射して光電変換され、キャリアが発生して発生キャリアがブレークダウンを起こすと、抵抗素子３１２はアバランシェフォトダイオード３１１に流れるブレークダウン電流を電圧に変換する。インバータ３１３はアバランシェフォトダイオード３１１のカソード電位変化を２値化して、計測停止信号ＳＴＰの出力端子にパルスを供給する。

図５は、時間デジタル変換回路１１１の一例を示す概略図である。グレイコード発生器３２１は、クロックＣＬＫと計測開始信号ＳＴＲＴに基づき、Ｎビットのグレイコード（Gray code)を出力する。このグレイコード発生器３２１は、複数の時間デジタル変換回路１１１で共通であってもよい。フリップフロップ３２２は受光部１０２から計測停止信号ＳＴＰが入力されたタイミングで、グレイコードをラッチする。ラッチされたグレイコードはバイナリ変換部３２３でバイナリコードに変換され、デジタルデータの時間情報ＯＢＪとして出力される。

図６は、遅延手段１１４Ａの一例を示す概略図である。図６に例示する遅延手段１１４Ａは、ＤＬＬ（Delayed Locked Loop）を利用してＮ段の遅延出力（遅延なしを含む）を可能にする。ＤＬＬを構成する遅延バッファ３３１と、周波数位相検知器（ＰＦＤ）／チャージポンプ（ＣＰ）／ローパスフィルタ（ＬＰＦ）３３２により、１段あたりの遅延バッファ３３１の遅延量（単位遅延量）はクロックＣＬＫの１周期（クロック周期）の１／Ｎとなる。この遅延量を本信号用の遅延バッファ３３３にレプリカすることで、入力端子ＩＮに入力されるトリガ信号ＬＤＴに対して、所定の遅延量ＤＥＬＡＹを持たせることができる。セレクタ３３４は、遅延情報ＡＤＬＹに基づいてＮ段の遅延出力のうちの一つの遅延出力を選択する。本実施形態ではＮ＝４を想定するため、ＯＵＴ１〜ＯＵＴ４のうち１つの出力が選択され、遅延情報ＡＤＬＹに応じた遅延量ＤＥＬＡＹで遅延されたトリガ信号ＬＤＴが出力端子ＯＵＴより出力されて、発光部１０１に入力される。

信号処理部１２０は、時間計測部１１０Ａの記憶部１１２に記憶された情報に基づいて、測距装置１００Ａから被測定物２００までの距離Ｄを算出する。本実施形態の測距装置１００Ａでは、上述のように、１回の測距について、遅延手段１１４Ａによる遅延量ＤＥＬＡＹ（遅延なしを含む）を切り替えながら、時間計測部１１０による動作がＮ回繰り替えされる。そして、時間デジタル変換回路１１１より出力される時間情報ＯＢＪと遅延手段１１４Ａによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹとの組合せが、Ｎ回の動作に対応してＮ個、記憶部１１２に記憶される。例えばＮ＝４であれば、遅延量ＤＥＬＡＹが０（遅延なし）であることを示す遅延情報ＡＤＬＹ、遅延量ＤＥＬＡＹがクロック周期の１／４であることを示す遅延情報ＡＤＬＹ、遅延量ＤＥＬＡＹがクロック周期の２／４であることを示す遅延情報ＡＤＬＹ、遅延量ＤＥＬＡＹがクロック周期の３／４であることを示す遅延情報ＡＤＬＹの各々と対応付けて、各遅延量ＤＥＬＡＹが付加された場合に時間デジタル変換回路１１１より出力される時間情報ＯＢＪが記憶部１１２に記憶される。

信号処理部１２０は、これらＮ個の時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、上述の光飛行時間ＴＯＦＯを、クロック周期の１／Ｎの分解能で算出することができる。そして、信号処理部１２０は、算出した光飛行時間ＴＯＦＯから、上記式（１）に基づいて、被測定物２００までの距離Ｄを算出することができる。

出力部１３０は、信号処理部１２０により算出された被測定物２００までの距離Ｄを示す距離情報を、外部に出力する。なお、出力部１３０は、被測定物２００までの距離Ｄの代わりに、上述の光飛行時間ＴＯＦＯに相当する値を距離情報として外部に出力してもよい。このような出力部１３０としては、例えばＭＩＰＩ（Mobile Industry Processor Interface）などのインタフェースを適用することができる。

次に、第１実施形態の動作の一例を図７Ａ乃至図７Ｄのタイミングチャートを用いて説明する。第１実施形態に係る測距装置１００Ａは、上述のように、遅延手段１１４Ａによる遅延量DELAY（遅延なしを含む）を切り替えながら時間計測部１１０による動作をＮ（本実施形態ではＮ＝４）回繰り返すことで１つの測距情報を得るが、図７Ａ乃至図７Ｄのタイミングチャートは、それぞれ時間計測部１１０による１回の動作に対応している。

本実施形態では、遅延手段１１４Ａの単位遅延量をクロック周期の１／４とし、遅延量ＤＥＬＡＹが０（遅延なし）であることを示す遅延情報ＡＤＬＹを“００”、遅延量ＤＥＬＡＹがクロック周期の１／４であることを示す遅延情報ＡＤＬＹを“０１”、遅延量ＤＥＬＡＹがクロック周期の２／４であることを示す遅延情報ＡＤＬＹを“１０”、遅延量ＤＥＬＡＹがクロック周期の３／４であることを示す遅延情報ＡＤＬＹを“１１”の２ビットで表すものとする。

まず、遅延情報ＡＤＬＹが“００”の場合の動作について図７Ａを用いて説明する。タイミング制御部１１３からクロックＣＬＫと計測開始信号ＳＴＲＴが入力されると、時間デジタル変換回路１１１はカウント動作を開始する。また、計測開始信号ＳＴＲＴと同期したトリガ信号ＬＤＴにより、発光部１０１から被測定物２００に向かって、パルス状のレーザ光が出射される。ここでは、遅延情報ＡＤＬＹが“００”であるため、トリガ信号ＬＤＴは遅延手段１１４Ａによって遅延されることなく、発光部１０１に入力される。発光部１０１からの出射光は被測定物２００にて反射され、反射光となって受光部１０２により受光される。発光部１０１が出射光を出射してから受光部１０２が反射光を受光するまでに経過した時間が光飛行時間ＴＯＦＯである。

受光部１０２により受光された反射光は、光電変換により電気信号に変換され、計測停止信号ＳＴＰが生成されて時間デジタル変換回路１１１に入力される。時間デジタル変換回路１１１は、計測停止信号ＳＴＰが入力された時刻のカウント値をラッチし、バイナリ変換してデジタルデータである時間情報ＯＢＪとして出力する。

ここで、計測開始信号ＳＴＲＴの内部遅延をＴＤ１、発光部１０１までのトリガ信号ＬＤＴの内部遅延をＴＤ２、受光部１０２から時間デジタル変換回路１１１までの計測停止信号ＳＴＰの内部遅延をＴＤ３とすると、時間デジタル変換回路１１１が出力する時間情報ＯＢＪは、次式（２）で表すことができる。
ＯＢＪ＝ＴＯＦＯ＋ＴＤ２＋ＴＤ３＋ＴＤ１ …（２）
なお、ＴＤ１、ＴＤ２、ＴＤ３はそれぞれ固定値であり、これらを別途計測することで時間情報ＯＢＪから真の光飛行時間であるＴＯＦＯを求めることができるため、本開示においては、これらＴＤ１、ＴＤ２、ＴＤ３は無視できるものとし、時間デジタル変換回路１１１が出力する時間情報ＯＢＪが光飛行時間ＴＯＦＯに相当する値であるものとする。

図７Ａの例では、時間デジタル変換回路１１１により時間情報ＯＢＪとして値“Ｋ”が得られたとする。この場合、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ”が、遅延情報ＡＤＬＹ＝“００”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“０１”の場合の動作について図７Ｂを用いて説明する。遅延情報ＡＤＬＹ＝“０１”に従って、遅延手段１１４Ａにおいて、トリガ信号ＬＤＴに対してクロック周期の１／４（単位遅延量の１単位分）の遅延量ＤＥＬＡＹが与えられ、トリガ信号ＬＤＴがクロック周期の１／４だけ遅れて発光部１０１に入力される。これにより、出射光、反射光、および計測停止信号ＳＴＰが各々クロック周期の１／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の１／４だけ長くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の１／４に相当する正の遅延が付加される。しかし、図７Ｂの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ”のままであるため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ”が、遅延情報ＡＤＬＹ＝“０１”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“１０”の場合の動作について図７Ｃを用いて説明する。遅延情報ＡＤＬＹ＝“０１”に従って、遅延手段１１４Ａにおいて、トリガ信号ＬＤＴに対してクロック周期の２／４（単位遅延量の２単位分）の遅延量ＤＥＬＡＹが与えられ、トリガ信号ＬＤＴがクロック周期の２／４だけ遅れて発光部１０１に入力される。これにより、出射光、反射光、および計測停止信号ＳＴＰが各々クロック周期の２／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の２／４だけ長くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の２／４に相当する正の遅延が付加される。しかし、図７Ｃの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ”のままであるため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ”が、遅延情報ＡＤＬＹ＝“１０”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“１１”の場合の動作について図７Ｄを用いて説明する。遅延情報ＡＤＬＹ＝“１１”に従って、遅延手段１１４Ａにおいて、トリガ信号ＬＤＴに対してクロック周期の３／４（単位遅延量の３単位分）の遅延量ＤＥＬＡＹが与えられ、トリガ信号ＬＤＴがクロック周期の３／４だけ遅れて発光部１０１に入力される。これにより、出射光、反射光、および計測停止信号ＳＴＰが各々クロック周期の３／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の３／４だけ長くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の３／４に相当する正の遅延が付加される。ここで、図７Ｄの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ＋１”となっている。このため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ＋１”が、遅延情報ＡＤＬＹ＝“１１”と対応付けて格納され、保持される。

信号処理部１２０は、以上の図７Ａ乃至図７Ｄの動作によって記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図８に示す対応表と照合することにより、光飛行時間ＴＯＦＯに相当する値を求め、クロック周期の１／４の分解能で測距情報を得ることができる。すなわち、時間情報ＯＢＪが“Ｋ”から“Ｋ＋１”に遷移する遅延情報ＡＤＬＹの値に基づいて、小数点以下の情報として、０、１／４、２／４、３／４の２ビット情報を付与する。結果として、クロック周期の１／４に相当する分解能で測距情報を得ることができる。図７Ａ乃至図７Ｄで示した例の場合、光飛行時間ＴＯＦＯに相当する値はＫ＋１／４となる。

以上、具体的な例を挙げながら詳細に説明したように、本実施形態によれば、遅延手段１１４Ａによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ａによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

また、本実施形態では、遅延手段１１４Ａがトリガ信号ＬＤＴに適用されているため、複数の受光部１０２に対応させて時間デジタル変換回路１１１が複数設けられている構成であっても、遅延手段１１４Ａによる遅延量を１つのブロックで管理すればよく、簡便な構成で面内の均一な遅延を適用することができる。

＜変形例＞
なお、以上説明した第１実施形態では、遅延手段１１４Ａの単位遅延量をクロック周期の１／４としたが、その限りではない。遅延手段１１４Ａの単位遅延量はクロック周期とは異なる値であればよい。例えば、クロック周期をτ１、遅延手段１１４Ａの単位遅延量をτ２としたときに、トリガ信号ＬＤＴをクロック周期τ１で制御可能にし、トリガ信号ＬＤＴの遅延ステップ（クロック周期τ１）と遅延手段１１４Ａの単位遅延量τ２との組み合わせで、ノギスの原理を用いて（τ１−τ２）に分解能を向上させてもよい。

図９Ａ乃至図９Ｄは、変形例の動作の一例を説明するタイミングチャートである。この例では、遅延手段１１４Ａの単位遅延量τ２がクロック周期の３／４（τ２＝（３／４）×τ１）となっており、遅延情報ＡＤＬＹ＝“００”は遅延量ＤＥＬＡＹが０、遅延情報ＡＤＬＹ＝“０１”は遅延量ＤＥＬＡＹが（３／４）×τ１、遅延情報ＡＤＬＹ＝“１０”は遅延量ＤＥＬＡＹが（６／４）×τ１、遅延情報ＡＤＬＹ＝“１１”は遅延量ＤＥＬＡＹが（９／４）×τ１であることをそれぞれ示している。

図９Ａ乃至図９Ｄで示す例では、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“００”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“０１”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“１０”の組合せ、時間情報ＯＢＪ＝“Ｋ＋２”と遅延情報ＡＤＬＹ＝“１１”の組合せが、それぞれ記憶部１１２に格納され、保持される。信号処理部１２０は、これら記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図１０に示す対応表と照合することにより、光飛行時間ＴＯＦＯに相当する値を求める。これにより、遅延手段１１４Ａの単位遅延量τ２ではなく、τ１−τ２、すなわち（１／４）×τ１の分解能で測距情報を得ることができる。

本変形例では、遅延手段１１４Ａの単位遅延量τ２がプロセス世代などによる制約で小さくできない場合に、その単位遅延量τ２以下の分解能を得ることができるといった効果が得られる。

＜第２実施形態＞
次に、本開示の第２実施形態について説明する。図１１は、第２実施形態に係る測距装置１００Ｂの構成例を示すブロック図である。本実施形態では、図１１に示すように、遅延手段１１４Ｂが、受光部１０２と時間デジタル変換回路１１１との間に配置されている。この遅延手段１１４Ｂは、受光部１０２から出力された計測停止信号ＳＴＰが時間デジタル変換回路１１１に入力されるタイミングを、遅延情報ＡＤＬＹにより示される遅延量ＤＥＬＡＹに応じて遅延させることにより、時間デジタル変換回路１１１により計測される時間（タイミング制御部１１３がトリガ信号ＬＤＴを出力してから、時間デジタル変換回路１１１に計測停止信号ＳＴＰが入力されるまでの時間）に対し正の遅延を付加する。第２実施形態に係る測距装置１００Ｂのその他の構成は、第１実施形態に係る測距装置１００Ａと同様である。

図１２Ａ乃至図１２Ｄは、第２実施形態の動作の一例を説明するタイミングチャートである。なお、遅延手段１１４Ｂの単位遅延量は、上述の第１実施形態で説明した例と同様にクロック周期の１／４であり、遅延情報ＡＤＬＹ＝“００”は遅延量ＤＥＬＡＹが０、遅延情報ＡＤＬＹ＝“０１”は遅延量ＤＥＬＡＹがクロック周期の１／４、遅延情報ＡＤＬＹ＝“１０”は遅延量ＤＥＬＡＹがクロック周期の２／４、遅延情報ＡＤＬＹ＝“１１”は遅延量ＤＥＬＡＹがクロック周期の３／４であることをそれぞれ示している。

本実施形態では、遅延手段１１４Ｂによって時間デジタル変換回路１１１に入力される計測停止信号ＳＴＰが遅れることにより、上述の第１実施形態と同様に、時間デジタル変換回路１１１により計測される時間に対し正の遅延が付加される。図１２Ａ乃至図１２Ｄで示す例では、上述の第１実施形態で説明した例と同様に、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“００”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“０１”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“１０”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“１１”の組合せが、それぞれ記憶部１１２に格納され、保持される。信号処理部１２０は、上述の第１実施形態と同様に、これら記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図８に示した対応表と照合して光飛行時間ＴＯＦＯに相当する値を求めることにより、クロック周期の１／４の分解能で測距情報を得ることができる。

以上のように、本実施形態によれば、遅延手段１１４Ｂによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ｂによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、上述の第１実施形態と同様に、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

なお、本実施形態では、複数の受光部１０２に対応する複数の時間デジタル変換回路１１１ごとに個別に遅延手段１１４Ｂが必要となるが、遅延手段１１４Ｂに含まれるＤＬＬ自体は全体で一つ共通なものを使用してもよい。このように複数の遅延手段１１４ＢでＤＬＬを共通化することにより、回路構成が煩雑になる不都合を有効に抑制できる。

なお、以上説明した第２実施形態では、遅延手段１１４Ｂの単位遅延量をクロック周期の１／４としたが、これに限らない。遅延手段１１４Ｂの単位遅延量はクロック周期とは異なる値であればよく、例えば上述の第１実施形態の変形例で説明したように、ノギスの原理を用いて分解能を向上させてもよい。

＜第３実施形態＞
次に、本開示の第３実施形態について説明する。図１３は、第３実施形態に係る測距装置１００Ｃの構成例を示すブロック図である。本実施形態では、図１３に示すように、遅延手段１１４Ｃが、タイミング制御部１１３から時間デジタル変換回路１１１に供給されるクロックＣＬＫと計測開始信号ＳＴＲＴの経路上に配置されている。遅延手段１１４Ｃは、クロックＣＬＫと計測開始信号ＳＴＲＴが時間デジタル変換回路１１１に供給されるタイミングを、遅延情報ＡＤＬＹにより示される遅延量ＤＥＬＡＹに応じて遅延させることにより、時間デジタル変換回路１１１により計測される時間（タイミング制御部１１３がトリガ信号ＬＤＴを出力してから、時間デジタル変換回路１１１に計測停止信号ＳＴＰが入力されるまでの時間）に対し負の遅延を付加する。第３実施形態に係る測距装置１００Ｃのその他の構成は、第１実施形態に係る測距装置１００Ａと同様である。

図１４は、本実施形態の遅延手段１１４Ｃの一例を示す概略図である。図１４に例示する遅延手段１１４Ｃは、図６に示した第１実施形態の遅延手段１１４Ａと同様の構成であるが、入力端子ＩＮに入力され、出力端子ＯＵＴから出力される信号がトリガ信号ＬＤＴではなく計測開始信号ＳＴＲＴである。また、この遅延手段１１４Ｃは、ＤＬＬに供給しているクロックＣＬＫ自体も遅延段から出力している点が異なる。すなわち、遅延情報ＡＤＬＹに基づいてＮ段の遅延出力のうちの一つの遅延出力がセレクタ３３４およびセレクタ３３５により選択され、遅延情報ＡＤＬＹに応じた遅延量ＤＥＬＡＹで遅延された計測開始信号ＳＴＲＴが出力端子ＯＵＴより出力されるとともに、遅延情報ＡＤＬＹに応じた遅延量ＤＥＬＡＹで遅延されたクロックＣＬＫが出力端子ＣＬＫＯＵＴより出力され、時間デジタル変換回路１１１に供給される。

第３実施形態の動作の一例を図１５Ａ乃至図１５Ｄのタイミングチャートを用いて説明する。ここでは、上述の第１実施形態で説明した例と同様に、遅延手段１１４Ｃの単位遅延量がクロック周期の１／４であるものとする。遅延情報ＡＤＬＹ＝“００”は遅延量ＤＥＬＡＹが０、遅延情報ＡＤＬＹ＝“０１”は遅延量ＤＥＬＡＹがクロック周期の１／４、遅延情報ＡＤＬＹ＝“１０”は遅延量ＤＥＬＡＹがクロック周期の２／４、遅延情報ＡＤＬＹ＝“１１”は遅延量ＤＥＬＡＹがクロック周期の３／４であることをそれぞれ示している。

まず、遅延情報ＡＤＬＹが“００”の場合の動作について図１５Ａを用いて説明する。タイミング制御部１１３からクロックＣＬＫと計測開始信号ＳＴＲＴが入力されると、時間デジタル変換回路１１１はカウント動作を開始する。このとき、遅延情報ＡＤＬＹが“００”であるため、クロックＣＬＫと計測開始信号ＳＴＲＴは遅延手段１１４Ｃによって遅延されることなく、時間デジタル変換回路１１１に供給される。また、計測開始信号ＳＴＲＴと同期したトリガ信号ＬＤＴにより、発光部１０１から被測定物２００に出射光が照射され、被測定物２００からの反射光が受光部１０２に受光されると、計測停止信号ＳＴＰが生成されて時間デジタル変換回路１１１に入力される。時間デジタル変換回路１１１は、計測停止信号ＳＴＰが入力された時刻のカウント値をラッチし、バイナリ変換してデジタルデータである時間情報ＯＢＪとして出力する。

図１５Ａの例では、時間デジタル変換回路１１１により時間情報ＯＢＪとして値“Ｋ”が得られている。したがって、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ”が、遅延情報ＡＤＬＹ＝“００”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“０１”の場合の動作について図１５Ｂを用いて説明する。遅延情報ＡＤＬＹ＝“０１”に従って、遅延手段１１４Ｂにおいて、クロックＣＬＫと計測開始信号ＳＴＲＴに対してクロック周期の１／４（単位遅延量の１単位分）の遅延量ＤＥＬＡＹが与えられ、クロックＣＬＫと計測開始信号ＳＴＲＴがクロック周期の１／４だけ遅れて時間デジタル変換回路１１１に供給される。これにより、時間デジタル変換回路１１１によるカウント動作の開始がクロック周期の１／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の１／４だけ短くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の１／４に相当する負の遅延が付加される。しかし、図１５Ｂの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ”のままであるため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ”が、遅延情報ＡＤＬＹ＝“０１”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“１０”の場合の動作について図１５Ｃを用いて説明する。遅延情報ＡＤＬＹ＝“０１”に従って、遅延手段１１４Ｃにおいて、クロックＣＬＫと計測開始信号ＳＴＲＴに対してクロック周期の２／４（単位遅延量の２単位分）の遅延量ＤＥＬＡＹが与えられ、クロックＣＬＫと計測開始信号ＳＴＲＴがクロック周期の２／４だけ遅れて時間デジタル変換回路１１１に供給される。これにより、時間デジタル変換回路１１１によるカウント動作の開始がクロック周期の２／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の２／４だけ短くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の２／４に相当する負の遅延が付加される。ここで、図１５Ｃの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ−１”となっている。このため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ−１”が、遅延情報ＡＤＬＹ＝“１０”と対応付けて格納され、保持される。

次に、遅延情報ＡＤＬＹが“１１”の場合の動作について図１５Ｄを用いて説明する。遅延情報ＡＤＬＹ＝“１１”に従って、遅延手段１１４Ｃにおいて、クロックＣＬＫと計測開始信号ＳＴＲＴに対してクロック周期の３／４（単位遅延量の３単位分）の遅延量ＤＥＬＡＹが与えられ、クロックＣＬＫと計測開始信号ＳＴＲＴがクロック周期の３／４だけ遅れて時間デジタル変換回路１１１に供給される。これにより、時間デジタル変換回路１１１によるカウント動作の開始がクロック周期の３／４だけ遅れ、結果として、時間デジタル変換回路１１１により計測される時間がクロック周期の３／４だけ短くなる。つまり、時間デジタル変換回路１１１により計測される時間に対してクロック周期の３／４に相当する負の遅延が付加される。ここで、図１５Ｄの例では、時間デジタル変換回路１１１によりラッチされるカウント値を示す時間情報ＯＢＪは“Ｋ−１”となっている。このため、記憶部１１２には、時間情報ＯＢＪ＝“Ｋ−１”が、遅延情報ＡＤＬＹ＝“１１”と対応付けて格納され、保持される。

信号処理部１２０は、以上の図１５Ａ乃至図１５Ｄの動作によって記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図１６に示す対応表と照合することにより、光飛行時間ＴＯＦＯに相当する値を求め、クロック周期の１／４の分解能で測距情報を得ることができる。すなわち、時間情報ＯＢＪが“Ｋ”から“Ｋ−１”に遷移する遅延情報ＡＤＬＹの値に基づいて、小数点以下の情報として、０、１／４、２／４、３／４の２ビット情報を付与する。結果として、クロック周期の１／４に相当する分解能で測距情報を得ることができる。図１５Ａ乃至図１５Ｄで示した例の場合、光飛行時間ＴＯＦＯに相当する値はＫ＋１／４となる。

以上のように、本実施形態によれば、遅延手段１１４Ｃによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ｃによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、上述の各実施形態と同様に、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

また、本実施形態では、遅延手段１１４Ｃが共通のクロックＣＬＫと計測開始信号ＳＴＲＴに適用されているため、複数の受光部１０２に対応させて時間デジタル変換回路１１１が複数設けられている構成であっても、遅延手段１１４Ｃによる遅延量を１つのブロックで管理すればよく、簡便な構成で面内の均一な遅延を適用することができる。

なお、以上説明した第３実施形態では、遅延手段１１４Ｃの単位遅延量をクロック周期の１／４としたが、これに限らない。遅延手段１１４Ｃの単位遅延量はクロック周期とは異なる値であればよく、例えば上述の第１実施形態の変形例で説明したように、ノギスの原理を用いて分解能を向上させてもよい。

＜第４実施形態＞
次に、本開示の第４実施形態について説明する。図１７は、第４実施形態に係る測距装置１００Ｄの構成例を示すブロック図である。本実施形態では、図１７に示すように、発光部１０１から出射される出射光の光路上に、遅延手段１１４Ｄが配置されている。遅延手段１１４Ｄは、発光部１０１から出射された光が測距装置１００Ｄの外部に出射されるまでの光路長を、遅延情報ＡＤＬＹにより示される遅延量ＤＥＬＡＹに応じて延長することにより、時間デジタル変換回路１１１により計測される時間（タイミング制御部１１３がトリガ信号ＬＤＴを出力してから、時間デジタル変換回路１１１に計測停止信号ＳＴＰが入力されるまでの時間）に対し正の遅延を付加する。第４実施形態に係る測距装置１００Ｄのその他の構成は、第１実施形態に係る測距装置１００Ａと同様である。

図１８Ａ乃至図１８Ｃは、本実施形態の遅延手段１１４Ｄの一例を示す概略図である。遅延手段１１４Ｄは、図１８Ａに示すように、遅延セル３４０を複数段連結して構成される。遅延セル３４０は、図１８Ｂおよび図１８Ｃに示すように、制御信号ＣＴＲＬに従って動作する２つの可動ミラー３４１と、２つの固定ミラー３４２とを有する。２つの可動ミラー３４１は、制御信号ＣＴＲＬ＝Ｌのとき（図１８Ｂ参照）に光を透過し、制御信号ＣＴＲＬ＝Ｈのとき（図１８Ｃ参照）に光を９０度で反射するように配置されている。２つの固定ミラー３４２の一方は、２つの可動ミラー３４１の一方で反射された光を９０度で反射し、２つの固定ミラー３４２の他方は、２つの固定ミラー３４２の一方で反射された光をさらに９０度で反射して、２つの可動ミラー３４１の他方に導くように配置されている。なお、可動ミラー３４１や固定ミラー３４２は、ＭＥＭＳ（Micro Electro Mechanical Systems)技術により半導体基板上に実装してもよい。

遅延手段１１４Ｄを構成する各遅延セル３４０は、制御信号ＣＴＲＬ＝Ｈのときに、内部を通過する光の光路長を制御信号ＣＴＲＬ＝ＬのときよりもＬだけ延長させる。つまり、光速度をｃとすると、遅延セル３４０の入力窓ＬＩから入射した光は、制御信号ＣＴＲＬ＝Ｈのときに、制御信号ＣＴＲＬ＝ＬのときよりもＬ／ｃだけ遅延して出力窓ＬＯから出射される。例えば、遅延手段１１４Ｄの単位遅延量をクロック周期の１／４として４段階の遅延制御を行う場合、Ｌ／ｃがクロック周期の１／４となるように２つの可動ミラー３４１と２つの固定ミラー３４２の位置が調整された遅延セル３４０が、３段連結される。そして、遅延情報ＡＤＬＹに応じて、制御信号ＣＴＲ＝Ｈとする遅延セル３４０の個数が決定される。すなわち、制御信号ＣＴＲ＝Ｈとする遅延セル３４０の個数を０個、１個、２個、３個で切り替えることで、遅延手段１１４Ｄによる遅延量ＤＬＡＹを０、クロック周期の１／４、クロック周期の２／４、クロック周期の３／４の４段階で切り替えることができる。

図１９Ａ乃至図１９Ｄは、第４実施形態の動作の一例を説明するタイミングチャートである。なお、遅延手段１１４Ｄの単位遅延量は、上述の第１実施形態で説明した例と同様にクロック周期の１／４であり、遅延情報ＡＤＬＹ＝“００”は遅延量ＤＥＬＡＹが０、遅延情報ＡＤＬＹ＝“０１”は遅延量ＤＥＬＡＹがクロック周期の１／４、遅延情報ＡＤＬＹ＝“１０”は遅延量ＤＥＬＡＹがクロック周期の２／４、遅延情報ＡＤＬＹ＝“１１”は遅延量ＤＥＬＡＹがクロック周期の３／４であることをそれぞれ示している。

本実施形態では、遅延手段１１４Ｄによって発光部１０１から出射された光が測距装置１００Ｄの外部に出射されるまでの光路長が延長され、被測定物２００で反射された反射光が受光部１０２で受光されるタイミングが遅れることにより、上述の第１実施形態と同様に、時間デジタル変換回路１１１により計測される時間に対し正の遅延が付加される。図１９Ａ乃至図１９Ｄで示す例では、上述の第１実施形態で説明した例と同様に、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“００”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“０１”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“１０”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“１１”の組合せが、それぞれ記憶部１１２に格納され、保持される。信号処理部１２０は、上述の第１実施形態と同様に、これら記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図８に示した対応表と照合して光飛行時間ＴＯＦＯに相当する値を求めることにより、クロック周期の１／４の分解能で測距情報を得ることができる。

以上のように、本実施形態によれば、遅延手段１１４Ｄによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ｄによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、上述の各実施形態と同様に、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

また、本実施形態では、遅延手段１１４Ｄが発光部１０１から出射された光が測距装置１００Ｄの外部に出射されるまでの光路長を延長することにより、時間デジタル変換回路１１１により計測される時間に対し正の遅延を付加する構成であり、常時動作する電子回路を必要としないため、消費電力を低減することができる。また、機械的な光路長で遅延制御するため、測距装置１００Ｄに与える電源電圧や環境温度に左右されにくい利点がある。

なお、以上説明した第４実施形態では、遅延手段１１４Ｄの単位遅延量をクロック周期の１／４としたが、これに限らない。遅延手段１１４Ｄの単位遅延量はクロック周期とは異なる値であればよく、例えば上述の第１実施形態の変形例で説明したように、ノギスの原理を用いて分解能を向上させてもよい。

また、上述の遅延手段１１４Ｄは、２つの可動ミラー３４１と２つの固定ミラー３４２を有する遅延セル３４０を複数段連結して複数段の遅延制御を行う構成であるが、これに限らない。遅延手段１１４Ｄは、発光部１０１から受光部１０２までの光路長を延長することで、時間デジタル変換回路１１１により計測される時間に対し正の遅延を付加する構成であればよい。

＜第５実施形態＞
次に、本開示の第５実施形態について説明する。図２０は、第５実施形態に係る測距装置１００Ｅの構成例を示すブロック図である。なお、説明を簡略化するため、受光部１０２は１つのみ図示しているが、複数配列されているものとする。本実施形態では、図２０に示すように、複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄが、それぞれ被測定物２００までの光路長が所定量Ｌずつ異なるように、出射光の光軸方向において異なる位置に配置されている。これら複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄには、それぞれトリガ信号ＬＤＴ＿Ａ，ＬＤＴ＿Ｂ，ＬＤＴ＿Ｃ，ＬＤＴ＿Ｄが個別に入力され、互いに独立して動作可能となっている。すなわち、タイミング制御部１１３は、トリガ信号ＬＤＴ＿Ａ，ＬＤＴ＿Ｂ，ＬＤＴ＿Ｃ，ＬＤＴ＿Ｄのいずれかを選択的に出力することで、複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄのうち、光を出射する発光部１０１を切り替えることができる。

ここで、光速度をｃとすると、発光部１０１ａからの出射光ａが被測定物２００に到達するまでの時間を基準として、発光部１０１ｂからの出射光ｂはＬ／ｃだけ遅延して到達し、発光部１０１ｃからの出射光ｃは２Ｌ／ｃだけ遅延して到達し、発光部１０１ｄからの出射光ｄは３Ｌ／ｃだけ遅延して到達することとなる。したがって、例えばＬ／ｃがクロック周期の１／４となるように複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄを配置し、タイミング制御部１１３が光を出射する発光部１０１を切り替えることにより、上述の各実施形態と同様に、クロック周期の１／４を単位遅延量として遅延量ＤＬＡＹ＝０を含む４段階の遅延制御が可能となる。すなわち、本実施形態では、複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄとタイミング制御部１１３とにより、遅延手段１１４Ｅが構成される。

本実施形態では、発光部１０１ａから光を出射させる場合が遅延情報ＡＤＬＹ＝“００”となり、発光部１０１ｂから光を出射させる場合が遅延情報ＡＤＬＹ＝“０１”となり、発光部１０１ｃから光を出射させる場合が遅延情報ＡＤＬＹ＝“１０”となり、発光部１０１ｄから光を出射させる場合が遅延情報ＡＤＬＹ＝“１１”となる。本実施形態の動作は、図１９Ａ乃至図１９Ｄに示した第４実施形態の例と同様となり、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“００”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“０１”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“１０”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“１１”の組合せが、それぞれ記憶部１１２に格納され、保持される。信号処理部１２０は、これら記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図８に示した対応表と照合して光飛行時間ＴＯＦＯに相当する値を求めることにより、クロック周期の１／４の分解能で測距情報を得ることができる。

図２１は、第５実施形態に係る測距装置１００Ｅの構造の一例を模式的に示す図である。複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄは、それぞれ異なる基板に形成されたＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）アレイであり、これらを積層して光路長差Ｌを形成している。一方、受光部１０２、時間デジタル変換回路１１１、記憶部１１２、タイミング制御部１１３、信号処理部１２０、出力部１３０は、別の半導体基板上に形成されており、これらが３次元的に積層されて測距装置１００Ｅを構成している。

以上のように、本実施形態によれば、遅延手段１１４Ｅによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ｅによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、上述の各実施形態と同様に、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

また、本実施形態では、遅延手段１１４Ｅが、複数の発光部１０１ａ，１０１ｂ，１０１ｃ，１０１ｄのうち、光を出射する発光部１０１を切り替えることで、時間デジタル変換回路１１１により計測される時間に対し正の遅延を付加する構成であり、上述の第４実施形態と同様に、常時動作する電子回路を必要としないため、消費電力を低減することができる。また、機械的な光路長で遅延制御するため、測距装置１００Ｅに与える電源電圧や環境温度に左右されにくい利点がある。

なお、以上説明した第５実施形態では、遅延手段１１４Ｅの単位遅延量をクロック周期の１／４としたが、これに限らない。遅延手段１１４Ｅの単位遅延量はクロック周期とは異なる値であればよく、例えば上述の第１実施形態の変形例で説明したように、ノギスの原理を用いて分解能を向上させてもよい。

また、以上説明した第５実施形態では、発光部１０１ａに対し、発光部１０１ｂ，１０１ｃ，１０１ｄが、それぞれＬ，２Ｌ，３Ｌだけ被測定物２００までの光路長が長くなるように配置されているが、発光部１０１ｂ，１０１ｃ，１０１ｄを、発光部１０１ａに対してそれぞれＬ，２Ｌ，３Ｌだけ被測定物２００までの光路長が短くなるように配置してもよい。この場合、遅延手段１１４Ｅは、時間デジタル変換回路１１１により計測される時間に対し負の遅延が付加する構成となる。

＜第６実施形態＞
次に、本開示の第６実施形態について説明する。図２２は、第６実施形態に係る測距装置１００Ｆの構成例を示すブロック図である。本実施形態では、図２２に示すように、複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄが、それぞれ被測定物２００までの光路長が所定量Ｌずつ異なるように、光が入射する方向に沿った異なる位置に配置されている。これら複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄの出力端は、それぞれセレクタ１１５に接続されている。セレクタ１１５は、タイミング制御部１１３から供給される遅延情報ＡＤＬＹに基づいて、複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄの出力のうちのいずれか１つを選択的にアクティブとすることで、測距に用いる光を受光する受光部１０２を切り替えることができる。

ここで、光速度をｃとすると、反射光ａが受光部１０２ａに到達するまでの時間を基準として、反射光ｂはＬ／ｃだけ遅延して受光部１０２ｂに到達し、反射光ｃは２Ｌ／ｃだけ遅延して受光部１０２ｃに到達し、反射光ｄは３Ｌ／ｃだけ遅延して受光部１０２ｄに到達することとなる。したがって、例えばＬ／ｃがクロック周期の１／４となるように複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄを配置し、セレクタ１１５によって使用する受光部１０２を切り替えることにより、上述の各実施形態と同様に、クロック周期の１／４を単位遅延量として遅延量ＤＬＡＹ＝０を含む４段階の遅延制御が可能となる。すなわち、本実施形態では、複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄとセレクタ１１５とにより、遅延手段１１４Ｆが構成される。

本実施形態では、セレクタ１１５が、遅延情報ＡＤＬＹ＝“００”の場合に受光部１０２ａの出力を選択し、遅延情報ＡＤＬＹ＝“０１”の場合に受光部１０２ｂの出力を選択し、遅延情報ＡＤＬＹ＝“１０”の場合に受光部１０２ｃの出力を選択し、遅延情報ＡＤＬＹ＝“１１”の場合に受光部１０２ｄの出力を選択する。本実施形態の動作は、図１９Ａ乃至図１９Ｄに示した第４実施形態の例と同様となり、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“００”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“０１”の組合せ、時間情報ＯＢＪ＝“Ｋ”と遅延情報ＡＤＬＹ＝“１０”の組合せ、時間情報ＯＢＪ＝“Ｋ＋１”と遅延情報ＡＤＬＹ＝“１１”の組合せが、それぞれ記憶部１１２に格納され、保持される。信号処理部１２０は、これら記憶部１１２に格納された時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せを、図８に示した対応表と照合して光飛行時間ＴＯＦＯに相当する値を求めることにより、クロック周期の１／４の分解能で測距情報を得ることができる。

図２３は、第６実施形態に係る測距装置１００Ｆの構造の一例を模式的に示す図である。複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄは、それぞれ異なる基板に形成された受光素子アレイであり、これらを積層して光路長差Ｌを形成している。一方、発光部１０１、時間デジタル変換回路１１１、記憶部１１２、タイミング制御部１１３、信号処理部１２０、出力部１３０は、別の半導体基板上に形成されており、これらが３次元的に積層されて測距装置１００Ｆを構成している。

以上のように、本実施形態によれば、遅延手段１１４Ｆによって遅延が付加されていない場合と付加された場合の各々について、時間デジタル変換回路１１１が計測した時間を示す時間情報ＯＢＪを、遅延手段１１４Ｆによる遅延量ＤＥＬＡＹを示す遅延情報ＡＤＬＹと対応付けて記憶部１１２に記憶しておくようにしている。そして、記憶部１１２が記憶する時間情報ＯＢＪと遅延情報ＡＤＬＹとの組合せに基づいて、被測定物２００までの距離Ｄを算出する。これにより、上述の各実施形態と同様に、クロック周波数を上げることなく、測定する距離の分解能を向上させることができる。

また、本実施形態では、遅延手段１１４Ｆが、複数の受光部１０２ａ，１０２ｂ，１０２ｃ，１０２ｄのうち、測距に用いる光を受光する受光部１０２を切り替えることで、時間デジタル変換回路１１１により計測される時間に対し正の遅延を付加する構成であり、上述の第４実施形態や第５実施形態と同様に、常時動作する電子回路を必要としないため、消費電力を低減することができる。また、機械的な光路長で遅延制御するため、測距装置１００Ｆに与える電源電圧や環境温度に左右されにくい利点がある。

なお、以上説明した第６実施形態では、遅延手段１１４Ｆの単位遅延量をクロック周期の１／４としたが、これに限らない。遅延手段１１４Ｆの単位遅延量はクロック周期とは異なる値であればよく、例えば上述の第１実施形態の変形例で説明したように、ノギスの原理を用いて分解能を向上させてもよい。

また、以上説明した第６実施形態では、受光部１０２ａに対し、受光部１０２ｂ，１０２ｃ，１０２ｄが、それぞれＬ，２Ｌ，３Ｌだけ被測定物２００までの光路長が長くなるように配置されているが、受光部１０２ｂ，１０２ｃ，１０２ｄを、受光部１０２ａに対してそれぞれＬ，２Ｌ，３Ｌだけ被測定物２００までの光路長が短くなるように配置してもよい。この場合、遅延手段１１４Ｆは、時間デジタル変換回路１１１により計測される時間に対し負の遅延が付加する構成となる。

＜本開示の適用例＞
次に、本開示の適用例を説明する。図２４は、本開示の各実施形態に係る測距装置１００を使用する使用例を示す図である。上述した各実施形態に係る測距装置１００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。

＜移動体への適用例＞
本開示に係る技術は、さらに、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットといった各種の移動体に搭載される装置に対して適用されてもよい。

図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示す例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（インタフェース）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット１２０３０は、例えば、受信した画像に対して画像処理を施し、画像処理の結果に基づき物体検出処理や距離検出処理を行う。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２６は、撮像部１２０３１の設置位置の例を示す図である。図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２６には、撮像部１２１０１〜１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２および１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２および１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１〜１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１〜１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１〜１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１〜１２１０４から得られた距離情報を基に、撮像範囲１２１１１〜１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１〜１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１〜１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１〜１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１〜１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１〜１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、上述した本開示の各実施形態に係る測距装置１００を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、走行する車両からの測距をより高精度に実行することが可能となる。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成も取ることができる。
（１）
発光部から光が出射された出射タイミングから受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、
前記時間デジタル変換回路により計測される時間に対し、前記時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、
前記遅延手段により遅延が付加されていない場合と付加された場合の各々について、前記時間デジタル変換回路が計測した時間を示す時間情報を、前記遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、を備える
計測装置。
（２）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記トリガ信号が前記発光部に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１）に記載の計測装置。
（３）
前記時間デジタル変換回路は、前記受光部が光を受光することに伴って出力する計測停止信号が入力されると時間の計測を停止する構成であり、
前記遅延手段は、前記計測停止信号が前記時間デジタル変換回路に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１）に記載の計測装置。
（４）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記クロックと前記計測開始信号が前記時間デジタル変換回路に供給されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し負の遅延を付加する
前記（１）に記載の計測装置。
（５）
前記遅延手段は、前記発光部から出射された光が装置外部に出射されるまでの光路長を延長することにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１）に記載の計測装置。
（６）
前記発光部は、光軸の方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記発光部のうち光を出射する発光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（１）に記載の計測装置。
（７）
前記受光部は、光が入射する方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記受光部のうち光を受光する受光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（１）に記載の計測装置。
（８）
発光部と、
受光部と、
前記発光部から光が出射された出射タイミングから前記受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、
前記時間デジタル変換回路により計測される時間に対し、前記時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、
前記遅延手段により遅延が付加されていない場合と付加された場合の各々について、前記時間デジタル変換回路が計測した時間を示す時間情報を、前記遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、
前記記憶部が記憶する前記時間情報と前記遅延情報との組合せに基づいて、被測定物までの距離を算出する信号処理部と、を備える
測距装置。
（９）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記トリガ信号が前記発光部に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（８）に記載の測距装置。
（１０）
前記時間デジタル変換回路は、前記受光部が光を受光することに伴って出力する計測停止信号が入力されると時間の計測を停止する構成であり、
前記遅延手段は、前記計測停止信号が前記時間デジタル変換回路に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（８）に記載の測距装置。
（１１）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記クロックと前記計測開始信号が前記時間デジタル変換回路に供給されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し負の遅延を付加する
前記（８）に記載の測距装置。
（１２）
前記遅延手段は、前記発光部から出射された光が装置外部に出射されるまでの光路長を延長することにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（８）に記載の測距装置。
（１３）
前記発光部は、光軸の方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記発光部のうち光を出射する発光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（８）に記載の測距装置。
（１４）
前記受光部は、光が入射する方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記受光部のうち光を受光する受光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（８）に記載の測距装置。
（１５）
発光部と、
受光部と、
前記発光部から光が出射された出射タイミングから前記受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、
前記時間デジタル変換回路により計測される時間に対し、前記時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、
前記遅延手段により遅延が付加されていない場合と付加された場合の各々について、前記時間デジタル変換回路が計測した時間を示す時間情報を、前記遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、
前記記憶部が記憶する前記時間情報と前記遅延情報との組合せに基づいて、被測定物までの距離を算出する信号処理部と、を備える測距装置と、
前記測距装置が搭載される本体部と、
前記本体部を移動させる移動制御部と、を備える
移動体。
（１６）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記トリガ信号が前記発光部に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１５）に記載の移動体。
（１７）
前記時間デジタル変換回路は、前記受光部が光を受光することに伴って出力する計測停止信号が入力されると時間の計測を停止する構成であり、
前記遅延手段は、前記計測停止信号が前記時間デジタル変換回路に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１５）に記載の移動体。
（１８）
前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
前記遅延手段は、前記クロックと前記計測開始信号が前記時間デジタル変換回路に供給されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し負の遅延を付加する
前記（１５）に記載の移動体。
（１９）
前記遅延手段は、前記発光部から出射された光が装置外部に出射されるまでの光路長を延長することにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
前記（１５）に記載の移動体。
（２０）
前記発光部は、光軸の方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記発光部のうち光を出射する発光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（１５）に記載の移動体。
（２１）
前記受光部は、光が入射する方向に沿った異なる位置に複数配置され、
前記遅延手段は、複数の前記受光部のうち光を受光する受光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
前記（１５）に記載の移動体。

１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ 測距装置
１０１，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ 発光部
１０２，１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ 受光部
１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ，１１０Ｅ，１１０Ｆ 時間計測部
１１１ 時間デジタル変換回路
１１２ 記憶部
１１３ タイミング制御部
１１４Ａ，１１４Ｂ，１１４Ｃ，１１４Ｄ，１１４Ｅ，１１４Ｆ 遅延手段
１２０ 信号処理部

Claims (14)

1. 発光部から光が出射された出射タイミングから受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、
   前記時間デジタル変換回路により計測される時間に対し、前記時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、
   前記遅延手段により遅延が付加されていない場合と付加された場合の各々について、前記時間デジタル変換回路が計測した時間を示す時間情報を、前記遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、を備える
   計測装置。
2. 前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
   前記遅延手段は、前記トリガ信号が前記発光部に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
   請求項１に記載の計測装置。
3. 前記時間デジタル変換回路は、前記受光部が光を受光することに伴って出力する計測停止信号が入力されると時間の計測を停止する構成であり、
   前記遅延手段は、前記計測停止信号が前記時間デジタル変換回路に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
   請求項１に記載の計測装置。
4. 前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
   前記遅延手段は、前記クロックと前記計測開始信号が前記時間デジタル変換回路に供給されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し負の遅延を付加する
   請求項１に記載の計測装置。
5. 前記遅延手段は、前記発光部から出射された光が装置外部に出射されるまでの光路長を延長することにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
   請求項１に記載の計測装置。
6. 前記発光部は、光軸の方向に沿った異なる位置に複数配置され、
   前記遅延手段は、複数の前記発光部のうち光を出射する発光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
   請求項１に記載の計測装置。
7. 前記受光部は、光が入射する方向に沿った異なる位置に複数配置され、
   前記遅延手段は、複数の前記受光部のうち光を受光する受光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
   請求項１に記載の計測装置。
8. 発光部と、
   受光部と、
   前記発光部から光が出射された出射タイミングから前記受光部が光を受光するまでの時間を計測する時間デジタル変換回路と、
   前記時間デジタル変換回路により計測される時間に対し、前記時間デジタル変換回路が使用するクロックの周期とは異なる長さを単位遅延量とする正または負の遅延を付加する遅延手段と、
   前記遅延手段により遅延が付加されていない場合と付加された場合の各々について、前記時間デジタル変換回路が計測した時間を示す時間情報を、前記遅延手段による遅延量を示す遅延情報と対応付けて記憶する記憶部と、
   前記記憶部が記憶する前記時間情報と前記遅延情報との組合せに基づいて、被測定物までの距離を算出する信号処理部と、を備える
   測距装置。
9. 前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
   前記遅延手段は、前記トリガ信号が前記発光部に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
   請求項８に記載の測距装置。
10. 前記時間デジタル変換回路は、前記受光部が光を受光することに伴って出力する計測停止信号が入力されると時間の計測を停止する構成であり、
    前記遅延手段は、前記計測停止信号が前記時間デジタル変換回路に入力されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
    請求項８に記載の測距装置。
11. 前記時間デジタル変換回路は、前記出射タイミングを制御するトリガ信号と同期する計測開始信号が入力されると時間の計測を開始する構成であり、
    前記遅延手段は、前記クロックと前記計測開始信号が前記時間デジタル変換回路に供給されるタイミングを遅延させることにより、前記時間デジタル変換回路により計測される時間に対し負の遅延を付加する
    請求項８に記載の測距装置。
12. 前記遅延手段は、前記発光部から出射された光が装置外部に出射されるまでの光路長を延長することにより、前記時間デジタル変換回路により計測される時間に対し正の遅延を付加する
    請求項８に記載の測距装置。
13. 前記発光部は、光軸の方向に沿った異なる位置に複数配置され、
    前記遅延手段は、複数の前記発光部のうち光を出射する発光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
    請求項８に記載の測距装置。
14. 前記受光部は、光が入射する方向に沿った異なる位置に複数配置され、
    前記遅延手段は、複数の前記受光部のうち光を受光する受光部を切り替えることにより、前記時間デジタル変換回路により計測される時間に対し正または負の遅延を付加する
    請求項８に記載の測距装置。

Images