JP2020202727A

JP2020202727A - Electronic apparatus and control method

Info

Publication number: JP2020202727A
Application number: JP2019110518A
Authority: JP
Inventors: 理湖山; Osamu Koyama; 祐樹野川; Yuki Nogawa
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2019-06-13
Filing date: 2019-06-13
Publication date: 2020-12-17

Abstract

To provide an electronic apparatus and a control method that reduce driving noise generated when a plurality of switching elements having different characteristics connected in parallel are driven.SOLUTION: A DC/DC converter built into an electronic apparatus includes first switches SW102A and SW104A, second switches SW102B and SW104B that are connected in parallel with the first switches and have different characteristics from the first switches, drive means 402 and 404 that drive the first and second switches, and control means 406 switches to second control after changing the voltage value of a drive signal that the drive means drives the second switch when switching from first control to the second control, and changes the voltage value of a drive signal that the drive means drives the first switch after switching to the first control when switching from the second control to the first control.SELECTED DRAWING: Figure 4B

Description

本発明は、電源回路を有する電子機器、その制御方法などに関する。 The present invention relates to an electronic device having a power supply circuit, a control method thereof, and the like.

特許文献１には、複数のスイッチング素子が並列接続された構成において、負荷電流の大きさに応じて駆動するスイッチング素子数を変更することが記載されている。特許文献２には、複数のＤＣ／ＤＣコンバータが並列接続された構成が記載されている。 Patent Document 1 describes that in a configuration in which a plurality of switching elements are connected in parallel, the number of switching elements to be driven is changed according to the magnitude of the load current. Patent Document 2 describes a configuration in which a plurality of DC / DC converters are connected in parallel.

特開２００３−３１９６４５号公報Japanese Unexamined Patent Publication No. 2003-319645 特開２０１５−１２８３４５号公報Japanese Unexamined Patent Publication No. 2015-128345

しかしながら、特許文献１においては、同じ特性の複数のスイッチング素子を切り替えて駆動することを前提としているため、寄生容量の異なる複数のスイッチング素子で構成しても寄生ダイオードによる導通損失を低減することができない。このような問題は、特許文献２に記載されている構成で解決できない。 However, in Patent Document 1, since it is premised that a plurality of switching elements having the same characteristics are switched and driven, it is possible to reduce the conduction loss due to the parasitic diode even if the plurality of switching elements having different parasitic capacitances are configured. Can not. Such a problem cannot be solved by the configuration described in Patent Document 2.

そこで、本発明は、並列接続された特性が異なる複数のスイッチング素子を駆動する際に発生する駆動ノイズを低減することを目的とする。 Therefore, an object of the present invention is to reduce drive noise generated when driving a plurality of switching elements connected in parallel and having different characteristics.

本発明に係る電子機器は、第１のスイッチと、前記第１のスイッチと並列接続され、前記第１のスイッチと異なる特性を有する第２のスイッチと、前記第１のスイッチと前記第２のスイッチを駆動する駆動手段と、第１の制御から第２の制御に切り替える場合は、前記駆動手段が前記第２のスイッチを駆動する駆動信号の電圧値を変更してから前記第２の制御へ切り替え、前記第２の制御から前記第１の制御に切り替える場合は、前記第１の制御へ切り替えた後に前記駆動手段が前記第１のスイッチを駆動する駆動信号の電圧値を変更する制御手段とを有する。 The electronic device according to the present invention includes a first switch, a second switch that is connected in parallel to the first switch and has characteristics different from those of the first switch, the first switch, and the second switch. When switching between the drive means for driving the switch and the first control to the second control, the drive means changes the voltage value of the drive signal for driving the second switch, and then moves to the second control. When switching from the second control to the first control, the control means changes the voltage value of the drive signal in which the drive means drives the first switch after switching to the first control. Has.

本発明に係る制御方法は、電子機器の制御方法であって、前記電子機器は、第１のスイッチと、前記第１のスイッチと並列接続され、前記第１のスイッチと異なる特性を有する第２のスイッチと、前記第１のスイッチと前記第２のスイッチを駆動する駆動手段とを有し、前記制御方法は、第１の制御から第２の制御に切り替える場合は、前記駆動手段が前記第２のスイッチを駆動する駆動信号の電圧値を変更してから前記第２の制御へ切り替えるステップと、前記第２の制御から前記第１の制御に切り替える場合は、前記第１の制御へ切り替えた後に前記駆動手段が前記第１のスイッチを駆動する駆動信号の電圧値を変更するステップとを有する。 The control method according to the present invention is a control method for an electronic device, wherein the electronic device is connected in parallel to a first switch and the first switch, and has characteristics different from those of the first switch. When the control method is to switch from the first control to the second control, the drive means is said to have the first switch and a drive means for driving the first switch and the second switch. The step of switching to the second control after changing the voltage value of the drive signal for driving the switch 2 and switching to the first control when switching from the second control to the first control. Later, the drive means has a step of changing the voltage value of the drive signal for driving the first switch.

本発明によれば、並列接続された特性が異なる複数のスイッチング素子を駆動する際に発生する駆動ノイズを低減することができる。 According to the present invention, it is possible to reduce drive noise generated when driving a plurality of switching elements having different characteristics connected in parallel.

実施形態１〜４におけるにおける電子機器１０の構成要素を説明するためのブロック図である。It is a block diagram for demonstrating the component of the electronic device 10 in Embodiments 1 to 4. 実施形態１〜４におけるＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。It is a block diagram for demonstrating the component | component of the DC / DC converter 100 in Embodiments 1-4. 実施形態１〜４におけるＤＣ／ＤＣコンバータ１００の電圧／電流波形の例を説明するための図である。It is a figure for demonstrating the example of the voltage / current waveform of the DC / DC converter 100 in Embodiments 1 to 4. 実施形態１におけるＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。It is a block diagram for demonstrating the component | component of the DC / DC converter 100 in Embodiment 1. FIG. 実施形態２および４におけるＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。It is a block diagram for demonstrating the component | component of the DC / DC converter 100 in Embodiments 2 and 4. 実施形態３におけるＤＣ／ＤＣコンバータ１００の構成要素を説明するためのブロック図である。It is a block diagram for demonstrating the component | component of the DC / DC converter 100 in Embodiment 3. マルチフェーズ駆動で駆動するスイッチ回路１０２、１０４の動作例を説明するための図である。It is a figure for demonstrating the operation example of the switch circuits 102, 104 which are driven by a multi-phase drive. 実施形態１および３におけるＤＣ／ＤＣコンバータ１００のスイッチング制御を説明するためのフローチャートである。It is a flowchart for demonstrating the switching control of the DC / DC converter 100 in Embodiments 1 and 3. 実施形態２および４におけるＤＣ／ＤＣコンバータ１００のスイッチング制御を説明するためのフローチャートである。It is a flowchart for demonstrating the switching control of the DC / DC converter 100 in Embodiments 2 and 4. 実施形態１および３におけるＤＣ／ＤＣコンバータ１００のスイッチング制御時のスイッチ回路１０２、１０４の状態遷移の例を説明するための図である。It is a figure for demonstrating the example of the state transition of the switch circuits 102, 104 at the time of the switching control of the DC / DC converter 100 in Embodiments 1 and 3. 実施形態２および４におけるＤＣ／ＤＣコンバータ１００のスイッチング制御時のスイッチ回路１０２、１０４の状態遷移の例を説明するための図である。It is a figure for demonstrating the example of the state transition of the switch circuits 102, 104 at the time of the switching control of the DC / DC converter 100 in Embodiments 2 and 4.

以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.

［実施形態１］
まず、図１を参照して、実施形態１〜４における電子機器１０の構成要素を説明する。ただし、実施形態１〜４における電子機器１０の構成要素は、図１に示す構成要素に限るものではない。電子機器１０は、撮像装置（例：デジタルカメラ）、携帯電話（例：スマートフォン）、携帯端末（例：タブレット端末）のいずれかまたは少なくとも一つとして動作可能である。 [Embodiment 1]
First, the components of the electronic device 10 according to the first to fourth embodiments will be described with reference to FIG. However, the components of the electronic device 10 in the first to fourth embodiments are not limited to the components shown in FIG. The electronic device 10 can operate as any or at least one of an image pickup device (eg, a digital camera), a mobile phone (eg, a smartphone), and a mobile terminal (eg, a tablet terminal).

電池２７は、ＤＣ／ＤＣコンバータ１００の電源であり、電子機器１０の電源でもある。 The battery 27 is a power source for the DC / DC converter 100 and a power source for the electronic device 10.

ＤＣ／ＤＣコンバータ１００は、電池２７の出力電圧を所定の電圧に変換して電子機器１０の各構成要素に供給する電源回路である。 The DC / DC converter 100 is a power supply circuit that converts the output voltage of the battery 27 into a predetermined voltage and supplies it to each component of the electronic device 10.

制御部１１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）またはＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を有し、電子機器１０の全ての構成要素を制御する。 The control unit 11 has a CPU (Central Processing Unit) or an MPU (Micro Processing Unit), and controls all the components of the electronic device 10.

操作部１２は、例えば、電源ボタン、記録開始ボタン、ズーム調整ボタン、オートフォーカスボタンなどの撮影に関連する種操作を入力するスイッチ類を有する。また、操作部１２は、メニュー表示ボタン、決定ボタン、その他カーソルキー、ポインティングデバイス、タッチパネルなどを有する。操作部１２は、ユーザにより操作されると制御部１１に操作信号を送信する。 The operation unit 12 has switches for inputting seed operations related to photography, such as a power button, a recording start button, a zoom adjustment button, and an autofocus button. In addition, the operation unit 12 includes a menu display button, a decision button, other cursor keys, a pointing device, a touch panel, and the like. The operation unit 12 transmits an operation signal to the control unit 11 when operated by the user.

バス１３は、各種データ、制御信号、指示信号などを電子機器１０の各構成要素に送信するための汎用バスである。 The bus 13 is a general-purpose bus for transmitting various data, control signals, instruction signals, and the like to each component of the electronic device 10.

メモリ１４は、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などを有する。メモリ１４は、撮像部１５で生成された画像データ（静止画データまたは動画データ）を一時的に記憶するバッファメモリとして使用される。 The memory 14 has a RAM (Random Access Memory) and the like. The memory 14 is used as a buffer memory for temporarily storing image data (still image data or moving image data) generated by the imaging unit 15.

制御部１１は、ユーザからの操作を受け付ける操作部１２からの操作信号に応じて、各種処理（プログラム）を実行して電子機器１０の各構成要素を制御したり、構成要素間でのデータ転送を制御したりする。制御部１１は、ＣＰＵおよびメモリがハードウェアプロセッサとして構成されたマイクロコンピュータであってもよい。 The control unit 11 executes various processes (programs) in response to an operation signal from the operation unit 12 that receives an operation from the user to control each component of the electronic device 10 or transfer data between the components. To control. The control unit 11 may be a microcomputer in which the CPU and the memory are configured as a hardware processor.

撮像部１５は、ＣＣＤ（Ｃｈａｒｇｅ−ＣｏｕｐｌｅｄＤｅｖｉｃｅ）またはＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌ−ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されたイメージセンサを有する。撮像部１５は、レンズユニット２５を介してイメージセンサ上に結像された被写体の光学像から画像データに生成する。撮像部１５で生成された画像データ（静止画データまたは動画データ）は、メモリ１４に一時的に格納される。 The image pickup unit 15 has an image sensor composed of a CCD (Charge-Coupled Device) or a CMOS (Complementary metal-xide MOSFET). The imaging unit 15 generates image data from an optical image of a subject imaged on an image sensor via a lens unit 25. The image data (still image data or moving image data) generated by the imaging unit 15 is temporarily stored in the memory 14.

画像処理部１６は、所定の画像処理を実行することにより、撮像部１５で生成された画像データ（静止画データまたは動画データ）を処理する。所定の画像処理は、例えば、撮像部１５で生成された静止画データまたは動画データのホワイトバランス、色、明るさなどを、ユーザに設定された設定値または画像の特性から判定した設定値に基づいて調整する画質調整処理を含む。所定の画像処理が実行された後、画像処理部１６は、動画データまたは静止画データを表示制御部２０および記録再生部２１に供給する。 The image processing unit 16 processes the image data (still image data or moving image data) generated by the imaging unit 15 by executing a predetermined image processing. The predetermined image processing is based on, for example, a set value set by the user or a set value determined from the characteristics of the image, such as white balance, color, and brightness of still image data or moving image data generated by the imaging unit 15. Includes image quality adjustment processing to adjust. After the predetermined image processing is executed, the image processing unit 16 supplies the moving image data or the still image data to the display control unit 20 and the recording / reproducing unit 21.

音声入力部１７は、例えば、電子機器１０に内蔵された無指向性のマイク、音声入力端子に接続された外部マイクなどにより集音された音（音声を含む）から音声データを生成する。音声入力部１７で生成された音声データは、メモリ１４に一時的に格納される。 The voice input unit 17 generates voice data from sound (including voice) collected by, for example, an omnidirectional microphone built in the electronic device 10 or an external microphone connected to a voice input terminal. The voice data generated by the voice input unit 17 is temporarily stored in the memory 14.

音声処理部１８は、所定の音声処理を実行することにより、音声入力部１７で生成された音声データを処理する。所定の音声処理が実行された後、音声処理部１８は、音声データを記録再生部２１およびスピーカ部に供給する。スピーカ部は、音声処理部１８から供給された音声データを外部に出力する。 The voice processing unit 18 processes the voice data generated by the voice input unit 17 by executing a predetermined voice processing. After the predetermined voice processing is executed, the voice processing unit 18 supplies the voice data to the recording / playback unit 21 and the speaker unit. The speaker unit outputs the voice data supplied from the voice processing unit 18 to the outside.

表示制御部２０は、画像処理部１６から供給された画像データ（静止画データまたは動画データ）を表示部１９に表示させる。表示部１９は、例えば、液晶表示パネルまたは有機ＥＬ表示パネルであってもよいし、電子機器１０に接続された表示装置であってもよい。 The display control unit 20 causes the display unit 19 to display the image data (still image data or moving image data) supplied from the image processing unit 16. The display unit 19 may be, for example, a liquid crystal display panel or an organic EL display panel, or may be a display device connected to the electronic device 10.

記録再生部２１は、画像処理部１６から供給された静止画データまたは動画データと、音声処理部１８からの音声データとを記録媒体２２に記録する。ここで、記録媒体２２は、電子機器１０に内蔵された記録媒体であっても、電子機器１０から取り外し可能な記録媒体でもよい。記録媒体２２は、例えば、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ、磁気テープ、不揮発性の半導体メモリ、フラッシュメモリのいずれであってもよい。 The recording / reproducing unit 21 records the still image data or the moving image data supplied from the image processing unit 16 and the audio data from the audio processing unit 18 on the recording medium 22. Here, the recording medium 22 may be a recording medium built in the electronic device 10 or a recording medium removable from the electronic device 10. The recording medium 22 may be, for example, any of a hard disk, an optical disk, a magneto-optical disk, a CD-R, a DVD-R, a magnetic tape, a non-volatile semiconductor memory, and a flash memory.

記録再生部２１は、記録媒体２２に記録された静止画データ、動画データおよび音声データの少なくとも一つを、記録媒体２２から再生可能である。記録媒体２２から再生された静止画データまたは動画データは、表示制御部２０に供給される。記録媒体２２から再生された音声データは、スピーカ部に供給される。表示制御部２０は、記録再生部２１から供給された静止画データまたは動画データを表示部１９に表示させる。スピーカ部は、音声処理部１８から供給された音声データを外部に出力する。 The recording / playback unit 21 can reproduce at least one of the still image data, the moving image data, and the audio data recorded on the recording medium 22 from the recording medium 22. The still image data or moving image data reproduced from the recording medium 22 is supplied to the display control unit 20. The audio data reproduced from the recording medium 22 is supplied to the speaker unit. The display control unit 20 causes the display unit 19 to display the still image data or the moving image data supplied from the recording / playback unit 21. The speaker unit outputs the voice data supplied from the voice processing unit 18 to the outside.

出力部２３は、画像データまたは音声データをアナログ信号として外部装置に出力する音声出力端子または画像出力端子である。 The output unit 23 is an audio output terminal or an image output terminal that outputs image data or audio data as an analog signal to an external device.

通信部２４は、有線通信または無線通信により外部装置と通信する通信部である。 The communication unit 24 is a communication unit that communicates with an external device by wired communication or wireless communication.

レンズユニット２５は、被写体の光学像を電子機器１０に取り込むレンズと、光量を制御する絞り機構と、被写体像の焦点を合わせるフォーカス機構と、イメージセンサへの露光時間を制御するシャッター機構とを有する。 The lens unit 25 includes a lens that captures an optical image of the subject into the electronic device 10, an aperture mechanism that controls the amount of light, a focus mechanism that focuses the subject image, and a shutter mechanism that controls the exposure time to the image sensor. ..

機構制御部２６は、レンズユニット２５の絞り機構、フォーカス機構およびシャッター機構を、制御部１１からの制御信号に基づいて制御する。 The mechanism control unit 26 controls the aperture mechanism, the focus mechanism, and the shutter mechanism of the lens unit 25 based on the control signal from the control unit 11.

次に、図２および図３を参照して、実施形態１のＤＣ／ＤＣコンバータ１００の構成および動作について説明する。 Next, the configuration and operation of the DC / DC converter 100 of the first embodiment will be described with reference to FIGS. 2 and 3.

図２は、実施形態１におけるＤＣ／ＤＣコンバータ１００の１つの電源部の構成要素を示している。 FIG. 2 shows a component of one power supply unit of the DC / DC converter 100 according to the first embodiment.

電子機器１０に電力を供給するＤＣ／ＤＣコンバータ１００は、同期整流型の降圧電回路を構成する。電圧を維持するためのフィードバック機構は、電圧ループ信号に応じてパルス制御することで実現する。電圧ループ信号は出力電圧を出力設定抵抗１３０で分圧してエラーアンプ１２３で基準電圧１２２と比較増幅することで得られる。駆動制御部１１２に電圧ループ信号とパルスデューティ制御の基準クロックであるＯＳＣ１３１の信号が接続される。駆動制御部１１２からの駆動信号によって、ハイサイドのスイッチ回路１０２とローサイドのスイッチ回路１０４がオン状態またはオフ状態になるように制御される。スイッチ回路１０２は、１つまたは複数のスイッチング素子を有する。スイッチ回路１０２の１つまたは複数のスイッチング素子はいずれも、例えばＰ型ＭＯＳＦＥＴで構成される。スイッチ回路１０４は、１つまたは複数のスイッチング素子を有する。スイッチ回路１０４の１つまたは複数のスイッチング素子はいずれも、例えばＮ型ＭＯＳＦＥＴで構成される。駆動制御部１１２は、スイッチ回路１０２における１つまたは複数のスイッチング素子と、スイッチ回路１０４における１つまたは複数のスイッチング素子を独立にオン状態またはオフ状態にする。 The DC / DC converter 100 that supplies electric power to the electronic device 10 constitutes a synchronous rectification type step-down electric circuit. The feedback mechanism for maintaining the voltage is realized by pulse control according to the voltage loop signal. The voltage loop signal is obtained by dividing the output voltage by the output setting resistor 130 and amplifying it by comparison with the reference voltage 122 by the error amplifier 123. A voltage loop signal and a signal of OSC131, which is a reference clock for pulse duty control, are connected to the drive control unit 112. The drive signal from the drive control unit 112 controls the high-side switch circuit 102 and the low-side switch circuit 104 to be on or off. The switch circuit 102 has one or more switching elements. Each of the switching elements of the switch circuit 102 may be composed of, for example, a P-type MOSFET. The switch circuit 104 has one or more switching elements. Each of the switching elements of the switch circuit 104 is composed of, for example, an N-type MOSFET. The drive control unit 112 independently turns one or more switching elements in the switch circuit 102 and one or more switching elements in the switch circuit 104 into an on or off state.

スイッチ回路１０２とスイッチ回路１０４がオン状態またはオフ状態にされることでインダクタ１０８に流れる電流が制御され、コンデンサ１１０で平滑化されることで一定の出力電圧が得られる。 The current flowing through the inductor 108 is controlled by turning on or off the switch circuit 102 and the switch circuit 104, and a constant output voltage is obtained by smoothing with the capacitor 110.

インダクタ１０８は、スイッチ回路１０２がオン状態、スイッチ回路１０４がオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、スイッチ回路１０２で降圧した電圧を整流するためのパワーインダクタである。コンデンサ１１０は、インダクタ１０８による電圧と電流の脈流を平滑化する。 The inductor 108 is a power inductor for accumulating exciting energy from the battery 27 and rectifying the voltage stepped down by the switch circuit 102 when the switch circuit 102 is in the on state and the switch circuit 104 is in the off state. The capacitor 110 smoothes the voltage and current pulsating currents of the inductor 108.

スイッチ回路１０２とスイッチ回路１０４は、負荷変動などで出力電圧が低くなっている場合は、エラーアンプ１２３の出力が上がり、スイッチ回路１０２のオンデューティが大きくなるため、出力電圧を上げる方向に制御される。反対に、出力電圧が高いときはエラーアンプ１２３の出力が下がり、スイッチ回路１０２のオンデューティが小さくなるため、出力電圧を下げる方向に制御される。 When the output voltage of the switch circuit 102 and the switch circuit 104 is low due to load fluctuation or the like, the output of the error amplifier 123 increases and the on-duty of the switch circuit 102 increases, so that the output voltage is controlled to increase. To. On the contrary, when the output voltage is high, the output of the error amplifier 123 is lowered and the on-duty of the switch circuit 102 is reduced, so that the output voltage is controlled to be lowered.

図３は、実施形態１におけるＤＣ／ＤＣコンバータ１００の電圧／電流波形の例を示している。図３（ａ）はＤＣ／ＤＣコンバータ１００の基準クロック（ＯＳＣ）１３１を示している。ＤＣ／ＤＣコンバータ１００の各構成要素はＯＳＣ１３１の信号に同期して動作する。図３（ｂ）はＤＣ／ＤＣコンバータ１００から引かれる負荷電流を示し、説明の簡略化のため周波数ｆＬの正弦波としている。図３（ｃ）はＤＣ／ＤＣコンバータ１００からの出力電圧を示している。出力電圧は理想的には一定値であるが、実際には図３（ｃ）に示すように図３（ｂ）の負荷変動に対して追従しきれず揺らぐ成分、スイッチング動作に同期したリップル電圧成分が存在する。図３（ｄ）は分圧された図３（ｃ）の出力電圧と基準値との差分をエラーアンプ１２３が増幅した結果を示している。図３（ｅ）はスイッチ回路１０２のオン状態またはオフ状態、図３（ｆ）はスイッチ回路１０４のオン状態またはオフ状態を示す波形であり、便宜上オン状態をＨｉｇｈ、オフ状態をＬｏｗで示している。オン状態とオフ状態を合わせた１サイクル周期は必ずＯＳＣ１３１の周期と等しくなる。なお、図３（ｆ）には貫通電流防止期間であるデッドタイムが追加されている。図３（ｇ）はインダクタ１０８に流れる電流を示している。スイッチ回路１０２をオン状態にすると、電池２７からスイッチ回路１０２を介してインダクタ１０８へつながる経路で負荷電流Ｉｏがインダクタ１０８に流れることにより、インダクタ１０８にエネルギーが蓄えられる。スイッチ回路１０２がオン状態でスイッチ回路１０４がオフ状態である場合、電流傾きｄＩ／ｄｔ＿ｏｎは、以下の式１で表される。
（式１）
ｄＩ／ｄｔ＿ｏｎ＝（Ｖｉｎ−Ｖｏ）／Ｌ
Ｖｉｎ：電池２７の電圧
Ｖｏ：出力電圧
Ｌ：インダクタ１０８のインダクタンス値
通常の条件下ではＶｉｎ、Ｖｏ、Ｌはほぼ一定であるので、ｄＩ／ｄｔ＿ｏｎは固定値となり、インダクタ１０８に流れる電流は線形的に増加する。スイッチ回路１０２がオン状態である場合、スイッチ回路１０４はオフ状態になっており、電池２７が接地部（ＧＮＤ）へショートしないようになっている。その後、エラーアンプ１２３の出力が上がってスイッチ回路１０２がオフ状態になると、スイッチ回路１０４をオン状態にして、インダクタ１０８に蓄えられたエネルギーはＧＮＤからスイッチ回路１０４を介してインダクタ１０８へつながる経路で放出される。スイッチ回路１０２がオフ状態でスイッチ回路１０４がオン状態である場合、電流傾きｄＩ／ｄｔ＿ｏｆｆは、以下の式２で表される。
（式２）
ｄＩ／ｄｔ＿ｏｆｆ＝−Ｖｏ／Ｌ
通常の条件下ではＶｏ、Ｌはほぼ一定であるので、ｄＩ／ｄｔ＿ｏｆｆは固定値となり、インダクタ１０８に流れる電流は線形的に減少する。スイッチ回路１０２およびスイッチ回路１０４が交互にオン状態またはオフ状態になるサイクルにおいて、インダクタ１０８の電流は三角波状の電流となり、その平均電流は図３（ｂ）の負荷電流と等しくなる。 FIG. 3 shows an example of the voltage / current waveform of the DC / DC converter 100 in the first embodiment. FIG. 3A shows the reference clock (OSC) 131 of the DC / DC converter 100. Each component of the DC / DC converter 100 operates in synchronization with the signal of the OSC 131. FIG. 3B shows a load current drawn from the DC / DC converter 100, and is a sine wave having a frequency of fL for simplification of description. FIG. 3C shows the output voltage from the DC / DC converter 100. The output voltage is ideally a constant value, but in reality, as shown in FIG. 3 (c), a component that cannot follow the load fluctuation of FIG. 3 (b) and fluctuates, and a ripple voltage component synchronized with the switching operation. Exists. FIG. 3D shows the result of the error amplifier 123 amplifying the difference between the divided output voltage of FIG. 3C and the reference value. FIG. 3 (e) is a waveform showing an on state or an off state of the switch circuit 102, and FIG. 3 (f) is a waveform showing an on state or an off state of the switch circuit 104. For convenience, the on state is shown in High and the off state is shown in Low. There is. The one-cycle cycle including the on-state and the off-state is always equal to the cycle of the OSC131. A dead time, which is a through current prevention period, is added to FIG. 3 (f). FIG. 3 (g) shows the current flowing through the inductor 108. When the switch circuit 102 is turned on, energy is stored in the inductor 108 by flowing the load current Io through the inductor 108 in the path from the battery 27 to the inductor 108 via the switch circuit 102. When the switch circuit 102 is on and the switch circuit 104 is off, the current slope dI / dt_on is expressed by the following equation 1.
(Equation 1)
dI / dt_on = (Vin-Vo) / L
Vin: Voltage of battery 27 Vo: Output voltage L: Inductance value of inductor 108 Since Vin, Vo, and L are almost constant under normal conditions, dI / dt_on is a fixed value, and the current flowing through the inductor 108 is linear. Increases to. When the switch circuit 102 is in the on state, the switch circuit 104 is in the off state so that the battery 27 does not short-circuit to the ground portion (GND). After that, when the output of the error amplifier 123 rises and the switch circuit 102 is turned off, the switch circuit 104 is turned on, and the energy stored in the inductor 108 is connected from the GND to the inductor 108 via the switch circuit 104. It is released. When the switch circuit 102 is in the off state and the switch circuit 104 is in the on state, the current slope dI / dt_off is expressed by the following equation 2.
(Equation 2)
dI / dt_off = -Vo / L
Since Vo and L are substantially constant under normal conditions, dI / dt_off becomes a fixed value, and the current flowing through the inductor 108 decreases linearly. In the cycle in which the switch circuit 102 and the switch circuit 104 are alternately turned on or off, the current of the inductor 108 becomes a triangular wave-shaped current, and the average current thereof becomes equal to the load current of FIG. 3B.

ここで、図４Ａおよび図５を参照して、スイッチ回路１０２とスイッチ回路１０４の構成および動作について説明する。図４Ａは、実施形態１におけるスイッチ回路の構成要素を示している。 Here, the configuration and operation of the switch circuit 102 and the switch circuit 104 will be described with reference to FIGS. 4A and 5. FIG. 4A shows the components of the switch circuit according to the first embodiment.

スイッチ回路１０２は、並列接続されたスイッチング素子ＳＷ１０２ＡおよびＳＷ１０２Ｂを有する。スイッチ回路１０４は、並列接続されたスイッチング素子ＳＷ１０４ＡおよびＳＷ１０４Ｂを有する。 The switch circuit 102 has switching elements SW102A and SW102B connected in parallel. The switch circuit 104 has switching elements SW104A and SW104B connected in parallel.

ＳＷ１０２Ａは、電源ＶｉｎとＳＷ１０４Ａの間であって、ソース電極が電源Ｖｉｎに接続され、ドレイン電極がインダクタ１０８Ａが接続されたスイッチノード部Ｖｓｗ＿ａに接続される。ＳＷ１０２Ｂは電源ＶｉｎとＳＷ１０４Ｂの間に接続され、ソース電極が電源Ｖｉｎに接続され、ドレイン電極がインダクタ１０８Ｂが接続されたスイッチノード部Ｖｓｗ＿ｂに接続される。ＳＷ１０４ＡはＳＷ１０２Ａと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がインダクタ１０８Ａが接続されたスイッチノード部Ｖｓｗ＿ａに接続される。ＳＷ１０４ＢはＳＷ１０２Ｂと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がインダクタ１０８Ｂが接続されたスイッチノード部Ｖｓｗ＿ｂに接続される。 The SW102A is between the power supply Vin and the SW104A, and the source electrode is connected to the power supply Vin and the drain electrode is connected to the switch node portion Vsw_a to which the inductor 108A is connected. The SW102B is connected between the power supply Vin and the SW104B, the source electrode is connected to the power supply Vin, and the drain electrode is connected to the switch node portion Vsw_b to which the inductor 108B is connected. The SW104A is connected between the SW102A and the grounding portion GND, the source electrode is connected to the grounding portion GND, and the drain electrode is connected to the switch node portion Vsw_a to which the inductor 108A is connected. The SW104B is connected between the SW102B and the grounded portion GND, the source electrode is connected to the grounded portion GND, and the drain electrode is connected to the switch node portion Vsw_b to which the inductor 108B is connected.

スイッチ回路１０２のＳＷ１０２Ａは、駆動制御部１１２からの駆動信号ＶＧ１によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０２のＳＷ１０２Ｂは、駆動制御部１１２からの駆動信号ＶＧ２によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０４のＳＷ１０４Ａは、駆動制御部１１２からの駆動信号ＶＧ３によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０４のＳＷ１０４Ｂは、駆動制御部１１２からの駆動信号ＶＧ４によりオン状態またはオフ状態に切り替わるスイッチング素子である。このように、スイッチ回路１０２のＳＷ１０２ＡおよびＳＷ１０２Ｂは、駆動制御部１１２からの駆動信号ＶＧ１、ＶＧ２により、電子機器１０の負荷に応じてオン状態またはオフ状態に切り替えられる。スイッチ回路１０４のＳＷ１０４ＡおよびＳＷ１０４Ｂは、駆動制御部１１２からの駆動信号ＶＧ３、ＶＧ４により、電子機器１０の負荷に応じてオン状態またはオフ状態に切り替えられる。電流帰還型の電流制御の場合は、スイッチ回路１０２、１０４に流れる電流を検出して、電流電圧変換したアナログ値をコンパレータおよびＡ／Ｄコンバータに入力し、所定の閾値と検出値を比較することで同様の制御を行う。電流検出はハイサイドのスイッチ回路１０２でもローサイドのスイッチ回路１０４でもよい。電流検出と制御方法は、公知の方法が適用できるので、詳細な説明を省略する。 SW102A of the switch circuit 102 is a switching element that switches to an on state or an off state by the drive signal VG1 from the drive control unit 112. SW102B of the switch circuit 102 is a switching element that switches to an on state or an off state by the drive signal VG2 from the drive control unit 112. SW104A of the switch circuit 104 is a switching element that is switched to an on state or an off state by the drive signal VG3 from the drive control unit 112. SW104B of the switch circuit 104 is a switching element that is switched to an on state or an off state by the drive signal VG4 from the drive control unit 112. In this way, the SW102A and SW102B of the switch circuit 102 are switched to the on state or the off state according to the load of the electronic device 10 by the drive signals VG1 and VG2 from the drive control unit 112. The SW104A and SW104B of the switch circuit 104 are switched to an on state or an off state according to the load of the electronic device 10 by the drive signals VG3 and VG4 from the drive control unit 112. In the case of current feedback type current control, the current flowing through the switch circuits 102 and 104 is detected, the analog value converted into current and voltage is input to the comparator and A / D converter, and a predetermined threshold value is compared with the detected value. Perform the same control with. The current detection may be performed by the high-side switch circuit 102 or the low-side switch circuit 104. Since known methods can be applied to the current detection and control method, detailed description thereof will be omitted.

インダクタ１０８Ａは、ＳＷ１０２Ａがオン状態、ＳＷ１０４Ａがオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、ＳＷ１０２Ａで降圧した電圧を整流するためのパワーインダクタである。インダクタ１０８Ｂは、ＳＷ１０２Ｂがオン状態、ＳＷ１０４Ｂがオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、ＳＷ１０２Ｂで降圧した電圧を整流するためのパワーインダクタである。マルチフェーズ駆動は、図５に示すように、並列接続されたＳＷ１０２Ａ、１０２ＢおよびＳＷ１０４Ａ、ＳＷスイッチ１０４Ｂが所定の位相差（図５では１８０°）をもってスイッチング動作するように駆動信号ＶＧを制御する。対となって動作するＳＷ１０２ＡとＳＷ１０４Ａ、ＳＷ１０２ＢとＳＷスイッチ１０４Ｂの導通抵抗Ｒｏｎが同じであれば、マルチフェーズ駆動におけるインダクタ１０８Ａ、１０８Ｂに流れる電流は、ＳＷ１０２ＡとＳＷ１０４Ａの対のみを駆動するシングルフェーズ駆動の場合の１／２となり、コンデンサ１１０は２つの脈流が重畳した電流を平滑する。 The inductor 108A is a power inductor for accumulating exciting energy from the battery 27 and rectifying the voltage stepped down by the SW102A when the SW102A is on and the SW104A is off. The inductor 108B is a power inductor for accumulating exciting energy from the battery 27 and rectifying the voltage stepped down by the SW102B when the SW102B is on and the SW104B is off. In the multi-phase drive, as shown in FIG. 5, the drive signal VG is controlled so that the SW102A, 102B, SW104A, and SW switch 104B connected in parallel operate with a predetermined phase difference (180 ° in FIG. 5). If the conduction resistance Ron of SW102A and SW104A and SW102B and SW switch 104B that operate in pairs is the same, the current flowing through the inductors 108A and 108B in multiphase drive is single-phase drive that drives only the pair of SW102A and SW104A. It becomes 1/2 of the case of, and the capacitor 110 smoothes the current in which the two pulsating currents are superimposed.

実施形態１においては、電子機器１０の負荷電流の値が所定の電流閾値未満の状態ではＳＷ１０２ＡとＳＷ１０４Ａが対となり、インダクタ１０８Ａに励磁エネルギーを蓄積しながら、図３に示したようにスイッチング動作するようにシングルフェーズ駆動される。電子機器１０の負荷電流の値が所定の電流閾値以上の状態ではＳＷ１０２ＡとＳＷ１０４Ａの対とＳＷ１０２ＢとＳＷ１０４Ｂの対とが図５に示すように所定の位相差をもってマルチフェーズ駆動される。図５は、マルチフェーズ駆動で駆動するスイッチ回路１０２、１０４の動作例を示している。図５（ａ）はＤＣ／ＤＣコンバータ１００の基準クロック（ＯＳＣ）１３１を示している。図５（ｂ）はスイッチ回路１０２のＳＷ１０２Ａのオン状態またはオフ状態を示している。図５（ｃ）はスイッチ回路１０４のＳＷ１０４Ａのオン状態またはオフ状態を示している。図５（ｄ）はスイッチ回路１０２のＳＷ１０２Ｂのオン状態またはオフ状態を示している。図５（ｅ）はスイッチ回路１０４のＳＷ１０４Ｂのオン状態またはオフ状態を示す波形であり、便宜上オン状態をＨｉｇｈ、オフ状態をＬｏｗで示している。 In the first embodiment, when the load current value of the electronic device 10 is less than a predetermined current threshold value, the SW102A and SW104A are paired, and the switching operation is performed as shown in FIG. 3 while accumulating exciting energy in the inductor 108A. It is driven by a single phase. When the value of the load current of the electronic device 10 is equal to or higher than the predetermined current threshold value, the pair of SW102A and SW104A and the pair of SW102B and SW104B are multi-phase driven with a predetermined phase difference as shown in FIG. FIG. 5 shows an operation example of the switch circuits 102 and 104 driven by multi-phase drive. FIG. 5A shows the reference clock (OSC) 131 of the DC / DC converter 100. FIG. 5B shows an ON state or an OFF state of SW102A of the switch circuit 102. FIG. 5C shows an ON state or an OFF state of SW104A of the switch circuit 104. FIG. 5D shows an ON state or an OFF state of SW102B of the switch circuit 102. FIG. 5E is a waveform showing the ON state or the OFF state of the SW104B of the switch circuit 104, and the ON state is indicated by High and the OFF state is indicated by Low for convenience.

実施形態１では、並列接続されたＳＷ１０２Ａ、ＳＷ１０２Ｂの対とＳＷ１０４Ａ、ＳＷスイッチ１０４Ｂの対をマルチフェーズ駆動させる場合に駆動信号ＶＧの電圧値を制御する。実施形態１のスイッチング制御における、駆動信号ＶＧの設定については後述する。 In the first embodiment, the voltage value of the drive signal VG is controlled when the pair of SW102A and SW102B and the pair of SW104A and SW switch 104B connected in parallel are driven in multiple phases. The setting of the drive signal VG in the switching control of the first embodiment will be described later.

実施形態１のＤＣ／ＤＣコンバータ１００は、異なる特性のスイッチング素子ＳＷ１０２ＡとＳＷ１０２Ｂ、ＳＷ１０４ＡとＳＷ１０４Ｂが並列接続されている。例えばスイッチング素子がＭＯＳＦＥＴであれば、ＦＥＴがオン状態におけるドレインとソース間の導通（ＯＮ）抵抗Ｒｏｎと、ＦＥＴをオンする場合にゲート電極に入力される全ゲート電荷量（ゲート容量）Ｑｇの特性が異なる。近年、ＦＥＴの素子構造を改善することで、導通抵抗Ｒｏｎとゲート容量Ｑｇの積であるＦＯＭ（ＦｉｇｕｒｅｏｆＭｅｒｒｉｔｔ）を低減する技術が進む一方で、材料をＳｉからＧａＮまたはＳｉＣに置き換える動きもある。実施形態１では、ＳＷ１０２ＢとＳＷ１０４Ｂの導通抵抗Ｒｏｎとゲート容量Ｑｇが、ＳＷ１０２ＡとＳＷ１０４Ａの導通抵抗Ｒｏｎとゲート容量Ｑｇよりも小さいことを前提としている。これは同じゲート駆動信号の電圧値であれば、ＳＷ１０２ＢとＳＷ１０４Ｂはゲート駆動損失もドレインとソース間の導通損失もＳＷ１０２ＡとＳＷ１０４Ａより小さいことを意味している。 In the DC / DC converter 100 of the first embodiment, switching elements SW102A and SW102B and SW104A and SW104B having different characteristics are connected in parallel. For example, if the switching element is a MOSFET, the characteristics of the conduction (ON) resistance Ron between the drain and source when the FET is on and the total gate charge amount (gate capacitance) Qg input to the gate electrode when the FET is on. Is different. In recent years, while the technology for reducing the FOM (Figure of Meritt), which is the product of the conduction resistance Ron and the gate capacitance Qg, has advanced by improving the element structure of the FET, there is also a movement to replace the material from Si with GaN or SiC. .. In the first embodiment, it is assumed that the conduction resistance Ron and the gate capacitance Qg of the SW102B and SW104B are smaller than the conduction resistance Ron and the gate capacitance Qg of the SW102A and SW104A. This means that if the voltage values of the same gate drive signal are the same, SW102B and SW104B have smaller gate drive loss and conduction loss between drain and source than SW102A and SW104A.

次に、図６Ａと図７Ａを参照して、実施形態１におけるスイッチング制御と駆動信号ＶＧの電圧値の設定について説明する。 Next, the switching control and the setting of the voltage value of the drive signal VG in the first embodiment will be described with reference to FIGS. 6A and 7A.

ステップＳ６０１において、駆動制御部１１２はスイッチ回路１０２のＳＷ１０２Ａとスイッチ回路１０４のＳＷ１０４Ａの対をシングルフェーズで駆動して起動する。 In step S601, the drive control unit 112 drives and activates the pair of SW102A of the switch circuit 102 and SW104A of the switch circuit 104 in a single phase.

ステップＳ６０２において、駆動制御部１１２は、ＳＷ１０２ＡとＳＷ１０４Ａに流れる電流Ｉｓｗを検出し、所定の電流値Ｉｔｈと比較する。出力電流Ｉｏｕｔとして比較してもよく、検出した所定の時間平均値を使用してもよい。ＤＣ／ＤＣコンバータ１００の出力電流Ｉｏｕｔは、入力電圧Ｖｉｎ、出力設定電圧Ｖｏ、スイッチング素子ＳＷの発振周波数ｆｓｗ、インダクタンス値Ｌ、検出したＩｓｗから式３により計算できる。式３において、Ｉｓｗ_ｐｅａｋは、インダクタに流れるＲａｍｐ電流のピーク値を表す。
（式３）
Ｉｏｕｔ＝（Ｖｉｎ−Ｖｏ）・Ｖｏ／２・ｆｓｗ・Ｌ・Ｖｉｎ＝Ｉｓｗ＿ｐｅａｋ／２
ステップＳ６０２において、ＩｓｗがＩｔｈより少ない電流値であれば、駆動制御部１１２は、ＳＷ１０２ＡとＳＷ１０４Ａの対をシングルフェーズ駆動し、所定の電流値Ｉｔｈとの比較を継続する。ＩｓｗがＩｔｈ以上の電流値であれば、ステップＳ６０３、Ｓ６０４において、駆動制御部１１２は、電子機器１０がノイズ優先の状態か、ノイズと省電力の両方を優先するバランス駆動状態か、省電力優先の状態であるか否かを判定する。 In step S602, the drive control unit 112 detects the current Isw flowing through the SW102A and SW104A, and compares the current value Is with a predetermined current value Is. The output current may be compared as Iout, or the detected predetermined time average value may be used. The output current Iout of the DC / DC converter 100 can be calculated by Equation 3 from the input voltage Vin, the output set voltage Vo, the oscillation frequency fsw of the switching element SW, the inductance value L, and the detected Isw. In Equation 3, Isw_peak represents the peak value of the Ramp current flowing through the inductor.
(Equation 3)
Iout = (Vin-Vo) ・ Vo / 2 ・ fsw ・ L ・ Vin = Isw_peak / 2
In step S602, if Isw is a current value smaller than Is, the drive control unit 112 drives the pair of SW102A and SW104A in a single phase, and continues the comparison with the predetermined current value Is. If Isw is a current value equal to or higher than Is, in steps S603 and S604, the drive control unit 112 determines whether the electronic device 10 is in a noise priority state, a balanced drive state in which both noise and power saving are prioritized, or power saving priority. It is determined whether or not the state is.

ステップＳ６０３において、駆動制御部１１２は、電子機器１０がノイズ優先の状態である場合は、ステップＳ６０５に進み、駆動信号ＶＧの電圧値をモード３の設定値Ｖ３に切り替える。その後、ステップＳ６０８において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２Ａおよび１０４Ａの対をマルチフェーズ駆動する。 In step S603, when the electronic device 10 is in the noise priority state, the drive control unit 112 proceeds to step S605 and switches the voltage value of the drive signal VG to the set value V3 of the mode 3. Then, in step S608, the pair of SW102B and SW104B and the pair of SW102A and 104A are driven in multiple phases.

ステップＳ６０３において、駆動制御部１１２は、電子機器１０がノイズ優先の状態でない場合は、ステップＳ６０４に進み、電子機器１０がノイズと省電力の両方を優先するバランス駆動状態であるか否かを判定する。 In step S603, if the electronic device 10 is not in the noise priority state, the drive control unit 112 proceeds to step S604 and determines whether or not the electronic device 10 is in the balanced drive state in which both noise and power saving are prioritized. To do.

ステップＳ６０４において、駆動制御部１１２は、電子機器１０がバランス駆動状態である場合は、ステップＳ６０６に進み、駆動信号ＶＧの電圧値をモード２の設定値Ｖ２に切り替える。その後、ステップＳ６０９において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２ＡおよびＳＷ１０４Ａの対をマルチフェーズ駆動する。 In step S604, when the electronic device 10 is in the balanced drive state, the drive control unit 112 proceeds to step S606 and switches the voltage value of the drive signal VG to the set value V2 of the mode 2. Then, in step S609, the pair of SW102B and SW104B and the pair of SW102A and SW104A are driven in multiple phases.

ステップＳ６０４において、駆動制御部１１２は、電子機器１０がバランス駆動状態ではなく、省電力優先の状態であれば、ステップＳ６０７に進み、駆動信号ＶＧの電圧値をモード１の設定値Ｖ１に切り替える。その後、ステップＳ６１０において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２ＡおよびＳＷ１０４Ａの対をマルチフェーズ駆動する。ここで、設定値Ｖ１、Ｖ２、Ｖ３は、Ｖ１＞Ｖ２＞Ｖ３の関係とされ、設定値Ｖ３は、ＳＷ１０２ＡとＳＷ１０４Ａの駆動が可能な電圧値となっている。 In step S604, if the electronic device 10 is not in the balanced drive state but in the power saving priority state, the drive control unit 112 proceeds to step S607 and switches the voltage value of the drive signal VG to the set value V1 of the mode 1. Then, in step S610, the pair of SW102B and SW104B and the pair of SW102A and SW104A are driven in multiple phases. Here, the set values V1, V2, and V3 have a relationship of V1> V2> V3, and the set value V3 is a voltage value capable of driving the SW102A and SW104A.

従来のＳｉ半導体で形成したＭＯＳＦＥＴであれば、ゲートバイアス電圧ＧＢを下げると導通抵抗Ｒｏｎが増大して導通損失の悪化に繋がるため、負荷が重くなった場合はゲートバイアス電圧ＧＢをそのままとするか、高くするように制御する。ＳＷ１０２ＢとＳＷ１０４Ｂは、ＳＷ１０２ＡとＳＷ１０４Ａよりも導通抵抗Ｒｏｎが小さく、ゲートバイアス電圧ＧＢを下げてもある程度の導通抵抗Ｒｏｎを確保できるため、ゲートバイアス電圧ＧＢを下げたことによる損失増加分が低く抑えられる。設定値Ｖ３とスイッチング素子のゲートバイアス電圧ＧＢと導通抵抗Ｒｏｎの特性にもよるが、並列接続されたスイッチング素子の駆動で１素子当たりの電流は約１／２になり、ゲート駆動損失も低減するため、駆動信号の電圧値を変更しないシングルフェーズ駆動時よりも省電力にすることは可能である。 In the case of a MOSFET formed of a conventional Si semiconductor, if the gate bias voltage GB is lowered, the conduction resistance Ron increases, leading to deterioration of the conduction loss. Therefore, if the load becomes heavy, the gate bias voltage GB should be left as it is. , Control to be high. The conduction resistance Ron of SW102B and SW104B is smaller than that of SW102A and SW104A, and a certain degree of conduction resistance Ron can be secured even if the gate bias voltage GB is lowered. Therefore, the loss increase due to the reduction of the gate bias voltage GB can be suppressed to a low level. .. Although it depends on the set value V3, the gate bias voltage GB of the switching element, and the characteristics of the conduction resistor Ron, the current per element is halved by driving the switching elements connected in parallel, and the gate drive loss is also reduced. Therefore, it is possible to save power as compared with the single-phase drive in which the voltage value of the drive signal is not changed.

また、実施形態１では、スイッチング素子の導通抵抗Ｒｏｎの違いにより、ゲートバイアス電圧ＧＢを下げることによってゲート駆動ノイズを抑制することができる。ＳＷ１０２ＢとＳＷ１０４Ｂは、ＳＷ１０２ＡとＳＷ１０４Ａよりもゲート容量Ｑｇが小さいため、駆動信号の電圧値を変更せずにそのままのゲートバイアス電圧（ドライブ能力）で駆動すると、急峻なｄｉ／ｄｔによる高周波のリンギングノイズが懸念される。駆動するスイッチング素子が２つから４つに増えている点でもノイズ的には不利である。電子機器１０の動作に影響を及ぼさないノイズレベルであれば問題ないが、電子機器１０の内部で微弱な信号を検出しているなど、ノイズに敏感な駆動モードであれば、電子機器１０の内部でのノイズ干渉が無視できない場合がある。そのような場合はＤＣ／ＤＣコンバータ１００の動作モードをノイズ優先のモード３に切り替えることで対応することができる。モード２とモード１は、モード３よりもノイズによる影響が少なく、省電力を積極的に取り入れたい場合の動作モードである。ＳＷ１０２ＢとＳＷ１０４Ｂを駆動する際のゲート駆動ノイズはモード３よりも増加していくが、ゲートバイアス電圧ＧＢが高くなったことで導通抵抗Ｒｏｎを低く抑えられるため、スイッチング素子の導通損失を低減することができる。 Further, in the first embodiment, the gate drive noise can be suppressed by lowering the gate bias voltage GB due to the difference in the conduction resistance Ron of the switching element. Since SW102B and SW104B have a smaller gate capacitance Qg than SW102A and SW104A, high-frequency ringing noise due to steep di / dt when driven with the same gate bias voltage (drive capacity) without changing the voltage value of the drive signal. Is a concern. It is also disadvantageous in terms of noise that the number of switching elements to be driven has increased from two to four. There is no problem if the noise level does not affect the operation of the electronic device 10, but if it is a noise-sensitive drive mode such as detecting a weak signal inside the electronic device 10, the inside of the electronic device 10 Noise interference in may not be negligible. Such a case can be dealt with by switching the operation mode of the DC / DC converter 100 to the noise priority mode 3. Mode 2 and mode 1 are less affected by noise than mode 3, and are operation modes when it is desired to positively incorporate power saving. The gate drive noise when driving the SW102B and SW104B increases as compared with the mode 3, but the conduction resistance Ron can be suppressed low by increasing the gate bias voltage GB, so that the conduction loss of the switching element can be reduced. Can be done.

実施形態１におけるマルチフェーズ駆動（ステップＳ６０８〜Ｓ６１０）においては、図７Ａに示すように、駆動信号ＶＧの電圧値の設定を切り替えた後にＳＷ１０２Ｂ、ＳＷ１０４Ｂの駆動を開始する。駆動信号ＶＧの設定を切り替える前にＳＷ１０２ＢとＳＷ１０４Ｂの駆動を開始すると、ゲート駆動ノイズによる影響を所定の基準値未満に抑えることができない可能性がある。 In the multi-phase drive (steps S608 to S610) in the first embodiment, as shown in FIG. 7A, the drive of SW102B and SW104B is started after switching the setting of the voltage value of the drive signal VG. If the driving of SW102B and SW104B is started before the setting of the drive signal VG is switched, the influence of the gate drive noise may not be suppressed to less than a predetermined reference value.

ステップＳ６１１において、駆動制御部１１２は、ＳＷ１０２ＢとＳＷ１０４Ｂに流れる電流Ｉｓｗを検出し、所定の電流値Ｉｔｈと比較する。ステップＳ６１１において、スイッチング素子ＳＷに流れる電流Ｉｓｗが所定の電流値Ｉｔｈよりも小さくなった場合は、ステップＳ６１２に進む。 In step S611, the drive control unit 112 detects the current Isw flowing through the SW102B and SW104B, and compares the current value Is with a predetermined current value Is. If the current Isw flowing through the switching element SW becomes smaller than the predetermined current value Is in step S611, the process proceeds to step S612.

ステップＳ６１２において、駆動制御部１１２は、ＳＷ１０２ＢとＳＷ１０４Ｂの駆動を停止した後、ＳＷ１０２ＡとＳＷ１０４Ａのシングルフェーズ駆動に切り替える。 In step S612, the drive control unit 112 stops driving the SW102B and SW104B, and then switches to single-phase driving of the SW102A and SW104A.

その後、ステップＳ６１３において、駆動制御部１１２は、駆動信号ＶＧの電圧値を初期値に切り替える。この場合も、駆動信号の電圧値の設定を切り替えた後にＳＷ１０２ＢとＳＷ１０４Ｂの駆動を停止すると、ゲート駆動ノイズによる影響を排除できない。 After that, in step S613, the drive control unit 112 switches the voltage value of the drive signal VG to the initial value. In this case as well, if the driving of SW102B and SW104B is stopped after switching the setting of the voltage value of the driving signal, the influence of the gate drive noise cannot be eliminated.

ステップＳ６１４において、駆動制御部１１２は、ディセーブル信号を受信したか否かを判定する。ディセーブル信号を受信した場合、駆動制御部１１２は、ステップＳ６１５に進んで、制御を停止する。ディセーブル信号を受信していない場合、駆動制御部１１２は、ステップＳ６０２からの処理を継続する。 In step S614, the drive control unit 112 determines whether or not the disable signal has been received. When the disable signal is received, the drive control unit 112 proceeds to step S615 to stop the control. If the disable signal is not received, the drive control unit 112 continues the process from step S602.

このように、電子機器１０の動作モードがノイズの影響を受ける場合などにおいて、ＤＣ／ＤＣコンバータ１００のスイッチング素子をマルチフェーズ駆動する際のゲート駆動ノイズを低減することができる。 In this way, when the operation mode of the electronic device 10 is affected by noise, the gate drive noise when the switching element of the DC / DC converter 100 is driven in multiple phases can be reduced.

［実施形態２］
図４Ｂは、実施形態２におけるスイッチ回路１０２、１０４の構成要素を示している。 [Embodiment 2]
FIG. 4B shows the components of the switch circuits 102 and 104 according to the second embodiment.

実施形態２におけるＤＣ／ＤＣコンバータ１００の基本的な構成および動作は実施形態１の図２および図３と同様である。 The basic configuration and operation of the DC / DC converter 100 in the second embodiment are the same as those in FIGS. 2 and 3 of the first embodiment.

スイッチ回路１０２とスイッチ回路１０４の構成および動作について、実施形態１との相違点を中心に、図４Ｂを用いて説明する。 The configuration and operation of the switch circuit 102 and the switch circuit 104 will be described with reference to FIG. 4B, focusing on the differences from the first embodiment.

駆動制御部１１２は、ゲートドライバ４０２、ゲートドライバ４０４およびＰＷＭコントローラ４０６を有する。ＰＷＭコントローラ４０６は、スイッチ回路１０２とスイッチ回路１０４をパルス幅変調で制御するためのコントローラである。ゲートドライバ４０２は、スイッチ回路１０２およびスイッチ回路１０４をオン状態またはオフ状態にするためのゲート駆動バッファ回路である。ゲートドライバ４０２には、スイッチ回路１０２およびスイッチ回路１０４に貫通電流が流れないようにするための貫通電流防止回路が含まれている。ゲートドライバ４０４は、スイッチ回路１０２およびスイッチ回路１０４をオン状態またはオフ状態にするためのゲート駆動バッファ回路である。ゲートドライバ４０４には、スイッチ回路１０２およびスイッチ回路１０４に貫通電流が流れないようにするための貫通電流防止回路が含まれている。 The drive control unit 112 includes a gate driver 402, a gate driver 404, and a PWM controller 406. The PWM controller 406 is a controller for controlling the switch circuit 102 and the switch circuit 104 by pulse width modulation. The gate driver 402 is a gate drive buffer circuit for turning on or off the switch circuit 102 and the switch circuit 104. The gate driver 402 includes a through current prevention circuit for preventing a through current from flowing through the switch circuit 102 and the switch circuit 104. The gate driver 404 is a gate drive buffer circuit for turning on or off the switch circuit 102 and the switch circuit 104. The gate driver 404 includes a through current prevention circuit for preventing a through current from flowing through the switch circuit 102 and the switch circuit 104.

ＳＷ１０２Ａは、電源ＶｉｎとＳＷ１０４Ａの間であって、ソース電極が電源Ｖｉｎに接続され、ドレイン電極がインダクタ１０８が接続されるスイッチノード部Ｖｓｗに接続される。ＳＷ１０２Ｂは電源ＶｉｎとＳＷ１０４Ｂの間に接続され、ソース電極が電源Ｖｉｎに接続され、ドレイン電極がインダクタ１０８が接続されるスイッチノード部Ｖｓｗに接続される。ＳＷ１０４ＡはＳＷ１０２Ａと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がスイッチノード部Ｖｓｗに接続される。ＳＷ１０４ＢはＳＷ１０２Ｂと接地部ＧＮＤの間に接続され、ソース電極が接地部ＧＮＤに接続され、ドレイン電極がインダクタ１０８が接続されるスイッチノード部Ｖｓｗに接続される。 The SW102A is between the power supply Vin and the SW104A, and the source electrode is connected to the power supply Vin and the drain electrode is connected to the switch node portion Vsw to which the inductor 108 is connected. The SW102B is connected between the power supply Vin and the SW104B, the source electrode is connected to the power supply Vin, and the drain electrode is connected to the switch node portion Vsw to which the inductor 108 is connected. The SW104A is connected between the SW102A and the grounding portion GND, the source electrode is connected to the grounding portion GND, and the drain electrode is connected to the switch node portion Vsw. The SW104B is connected between the SW102B and the grounded portion GND, the source electrode is connected to the grounded portion GND, and the drain electrode is connected to the switch node portion Vsw to which the inductor 108 is connected.

スイッチ回路１０２のＳＷ１０２Ａは、ゲートドライバ４０２からの駆動信号ＶＧ１によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０２のＳＷ１０２Ｂは、ゲートドライバ４０４からの駆動信号ＶＧ２によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０４のＳＷ１０４Ａは、ゲートドライバ４０２からの駆動信号ＶＧ３によりオン状態またはオフ状態に切り替わるスイッチング素子である。スイッチ回路１０４のＳＷ１０４Ｂは、ゲートドライバ４０４からの駆動信号ＶＧ４によりオン状態またはオフ状態に切り替わるスイッチング素子である。このように、スイッチ回路１０２のＳＷ１０２ＡおよびＳＷ１０２Ｂは、ゲートドライバ４０２、４０４からの駆動信号ＶＧ１、ＶＧ２により、電子機器１０の負荷に応じてオン状態またはオフ状態に切り替えられる。スイッチ回路１０４のＳＷ１０４ＡおよびＳＷ１０４Ｂは、ゲートドライバ４０２、４０４からの駆動信号ＶＧ３、ＶＧ４により、電子機器１０の負荷に応じてオン状態またはオフ状態に切り替えられる。電流帰還型の電流制御の場合は、スイッチ回路１０２、１０４に流れる電流を検出して、電流電圧変換したアナログ値をコンパレータおよびＡ／Ｄコンバータに入力し、所定の閾値と検出値を比較することで同様の制御を行う。電流検出はハイサイドのスイッチ回路１０２でもローサイドのスイッチ回路１０４でもよい。電流検出と制御方法は、公知の方法が適用できるので、詳細な説明を省略する。 SW102A of the switch circuit 102 is a switching element that switches to an on state or an off state by the drive signal VG1 from the gate driver 402. SW102B of the switch circuit 102 is a switching element that switches to an on state or an off state by the drive signal VG2 from the gate driver 404. SW104A of the switch circuit 104 is a switching element that switches to an on state or an off state by the drive signal VG3 from the gate driver 402. SW104B of the switch circuit 104 is a switching element that switches to an on state or an off state by the drive signal VG4 from the gate driver 404. In this way, the SW102A and SW102B of the switch circuit 102 are switched on or off according to the load of the electronic device 10 by the drive signals VG1 and VG2 from the gate drivers 402 and 404. The SW104A and SW104B of the switch circuit 104 are switched on or off depending on the load of the electronic device 10 by the drive signals VG3 and VG4 from the gate drivers 402 and 404. In the case of current feedback type current control, the current flowing through the switch circuits 102 and 104 is detected, the analog value converted into current and voltage is input to the comparator and A / D converter, and a predetermined threshold value is compared with the detected value. Perform the same control with. The current detection may be performed by the high-side switch circuit 102 or the low-side switch circuit 104. Since known methods can be applied to the current detection and control method, detailed description thereof will be omitted.

実施形態２においては、実施形態１と同様に、電子機器１０の負荷電流の値が所定の電流閾値未満の状態ではＳＷ１０２ＡとＳＷ１０４Ａが対となり、インダクタ１０８Ａに励磁エネルギーを蓄積しながら、図３に示したようにシングルフェーズ駆動される。電子機器１０の負荷電流の値が所定の電流閾値以上の状態ではＳＷ１０２ＡとＳＷ１０４Ａの対とＳＷ１０２ＢとＳＷ１０４Ｂの対とが図５に示すようにマルチフェーズ駆動される。 In the second embodiment, as in the first embodiment, when the load current value of the electronic device 10 is less than the predetermined current threshold value, the SW102A and the SW104A are paired, and while accumulating exciting energy in the inductor 108A, FIG. It is driven in single phase as shown. When the value of the load current of the electronic device 10 is equal to or higher than a predetermined current threshold value, the pair of SW102A and SW104A and the pair of SW102B and SW104B are multi-phase driven as shown in FIG.

実施形態２では、並列接続されたＳＷ１０４Ａ、１０４Ｂをマルチフェーズ駆動する場合に、ゲートドライバ４０２およびゲートドライバ４０４に異なる駆動信号ＶＧの電圧値が設定される。実施形態２のスイッチング制御における、駆動信号ＶＧの設定については後述する。実施形態２では、特性（材料、構造）が異なる複数のスイッチング素子に適したゲートドライバを有し、駆動信号ＶＧの設定が可変な構成要素となっている。 In the second embodiment, when the SW104A and 104B connected in parallel are driven in multiple phases, different drive signal VG voltage values are set in the gate driver 402 and the gate driver 404. The setting of the drive signal VG in the switching control of the second embodiment will be described later. In the second embodiment, the gate driver suitable for a plurality of switching elements having different characteristics (material, structure) is provided, and the setting of the drive signal VG is a variable component.

実施形態２では、ＳＷ１０２ＢとＳＷ１０４Ｂのゲート容量Ｑｇが、ＳＷ１０２ＡとＳＷ１０４Ａのゲート容量Ｑｇよりも小さいことを前提としている。また、実施形態２では、ゲートドライバ４０４のゲートバイアス電圧ＧＢが、ゲートドライバ４０２のゲートバイアス電圧ＧＢよりも小さいことを前提としている。なお、実施形態２では、スイッチング素子の特性に応じて設けられたゲートドライバが異なる電源に接続されていても、複数の電源に接続されていてもよい。 In the second embodiment, it is assumed that the gate capacitance Qg of SW102B and SW104B is smaller than the gate capacitance Qg of SW102A and SW104A. Further, in the second embodiment, it is assumed that the gate bias voltage GB of the gate driver 404 is smaller than the gate bias voltage GB of the gate driver 402. In the second embodiment, the gate driver provided according to the characteristics of the switching element may be connected to a different power supply or may be connected to a plurality of power supplies.

次に、図６Ｂと図７Ｂを参照して、実施形態２のスイッチング制御と駆動信号ＶＧの電圧値の設定について、実施形態１との相違点を中心に説明する。 Next, with reference to FIGS. 6B and 7B, the switching control of the second embodiment and the setting of the voltage value of the drive signal VG will be described focusing on the differences from the first embodiment.

ステップＳ６０１において、駆動制御部１１２はスイッチ回路１０２のＳＷ１０２Ａとスイッチ回路１０４のＳＷ１０４Ａの対をシングルフェーズ駆動して起動する。この場合、駆動制御部１１２のゲートドライバ４０２は、駆動信号ＶＧの電圧値の設定値Ｖ０に設定されている。 In step S601, the drive control unit 112 activates by driving the pair of SW102A of the switch circuit 102 and SW104A of the switch circuit 104 in a single phase. In this case, the gate driver 402 of the drive control unit 112 is set to the set value V0 of the voltage value of the drive signal VG.

図６ＢのステップＳ６０２〜Ｓ６０４は、図６ＡのステップＳ６０２〜Ｓ６０４と同様である。 Steps S602 to S604 of FIG. 6B are the same as steps S602 to S604 of FIG. 6A.

ステップＳ６０３において、駆動制御部１１２は、電子機器１０がノイズ優先の状態である場合は、ステップＳ６０５に進み、ゲートドライバ４０４は駆動信号ＶＧの電圧値をモード３の設定値Ｖ３に切り替える。その後、ステップＳ６０８において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２ＡおよびＳＷ１０４Ａの対をマルチフェーズ駆動する。 In step S603, when the electronic device 10 is in the noise priority state, the drive control unit 112 proceeds to step S605, and the gate driver 404 switches the voltage value of the drive signal VG to the set value V3 of the mode 3. Then, in step S608, the pair of SW102B and SW104B and the pair of SW102A and SW104A are driven in multiple phases.

ステップＳ６０４において、駆動制御部１１２は、電子機器１０がバランス駆動状態である場合は、ステップＳ６０６に進み、ゲートドライバ４０４は駆動信号ＶＧの電圧値をモード２の設定値Ｖ２に切り替える。その後、ステップＳ６０９において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２ＡおよびＳＷ１０４Ａの対をマルチフェーズ駆動する。 In step S604, when the electronic device 10 is in the balanced drive state, the drive control unit 112 proceeds to step S606, and the gate driver 404 switches the voltage value of the drive signal VG to the set value V2 of the mode 2. Then, in step S609, the pair of SW102B and SW104B and the pair of SW102A and SW104A are driven in multiple phases.

ステップＳ６０４において、駆動制御部１１２は、電子機器１０がバランス駆動状態ではなく、省電力優先の状態であれば、ステップＳ６０７に進み、ゲートドライバ４０４は駆動信号ＶＧの電圧値をモード１の設定値Ｖ１に切り替える。その後、ステップＳ６１０において、ＳＷ１０２ＢおよびＳＷ１０４Ｂの対とＳＷ１０２ＡおよびＳＷ１０４Ａの対をマルチフェーズ駆動する。ここで、設定値Ｖ１、Ｖ２、Ｖ３は、Ｖ１＞Ｖ２＞Ｖ３の関係とされる。設定値Ｖ０とＶ１の関係は、Ｖ０＞Ｖ１でもＶ０＝Ｖ１でもよい。 In step S604, if the electronic device 10 is not in the balanced drive state but in the power saving priority state, the drive control unit 112 proceeds to step S607, and the gate driver 404 sets the voltage value of the drive signal VG to the set value in mode 1. Switch to V1. Then, in step S610, the pair of SW102B and SW104B and the pair of SW102A and SW104A are driven in multiple phases. Here, the set values V1, V2, and V3 have a relationship of V1> V2> V3. The relationship between the set values V0 and V1 may be V0> V1 or V0 = V1.

ＳＷ１０２ＢとＳＷ１０４Ｂは、ＳＷ１０２ＡとＳＷ１０４Ａよりもゲート容量Ｑｇが小さいため、同じゲートバイアス電圧（ドライブ能力）で駆動すると、急峻なｄｉ／ｄｔによる高周波のリンギングノイズが懸念される。そこで、実施形態２では、図７Ｂに示すように、ステップＳ６０５〜Ｓ６０７において駆動信号ＶＧの電圧値をモード１、２、３の設定に切り替えた後に、ステップＳ６０８〜Ｓ６１０においてＳＷ１０２Ｂ、１０４Ｂの駆動を開始する。 Since SW102B and SW104B have a smaller gate capacitance Qg than SW102A and SW104A, there is a concern about high-frequency ringing noise due to steep di / dt when driven with the same gate bias voltage (drive capacity). Therefore, in the second embodiment, as shown in FIG. 7B, after switching the voltage value of the drive signal VG to the settings of modes 1, 2 and 3 in steps S605 to S607, the SW102B and 104B are driven in steps S608 to S610. Start.

図６ＢのステップＳ６１１、Ｓ６１２、Ｓ６１４およびＳ６１５は、図６ＡのステップＳ６１１、Ｓ６１２、Ｓ６１４およびＳ６１５と同様である。 Steps S611, S612, S614 and S615 of FIG. 6B are similar to steps S611, S612, S614 and S615 of FIG. 6A.

［実施形態３］
図４Ｃは、実施形態３におけるスイッチ回路１０２、１０４の構成要素を示している。 [Embodiment 3]
FIG. 4C shows the components of the switch circuits 102 and 104 according to the third embodiment.

実施形態３におけるＤＣ／ＤＣコンバータ１００の基本的な構成および動作は実施形態１の図２および図３と同様である。 The basic configuration and operation of the DC / DC converter 100 in the third embodiment are the same as those in FIGS. 2 and 3 of the first embodiment.

以下、実施形態３におけるスイッチ回路１０２とスイッチ回路１０４の構成および動作について、実施形態１、２との相違点を中心に説明する。 Hereinafter, the configuration and operation of the switch circuit 102 and the switch circuit 104 in the third embodiment will be described focusing on the differences from the first and second embodiments.

実施形態３においては、駆動制御部１１２がゲートドライバ４０２、４０４を有さず、スイッチング素子の切り替えと駆動信号ＶＧの設定を駆動制御部１１２が行う点で、実施形態２と相違する。また、実施形態３では、図６ＡのステップＳ６０８〜Ｓ６１０において、ＳＷ１０２Ｂ、ＳＷ１０４Ｂの対をシングルフェーズ駆動する点で、実施形態１と相違する。その他は実施形態１の図６Ａおよび図７Ａと同様である。 The third embodiment is different from the second embodiment in that the drive control unit 112 does not have the gate drivers 402 and 404, and the drive control unit 112 switches the switching element and sets the drive signal VG. Further, the third embodiment is different from the first embodiment in that the pair of SW102B and SW104B is driven in a single phase in steps S608 to S610 of FIG. 6A. Others are the same as those in FIGS. 6A and 7A of the first embodiment.

図６Ａにおいて、電子機器１０の負荷電流の値が所定の電流閾値以上の状態（ステップＳ６０２でＹＥＳ）では、ステップＳ６０８〜Ｓ６１０においてＳＷ１０２ＡとＳＷ１０４Ａが対となって図３に示したようにシングルフェーズ駆動される。 In FIG. 6A, when the value of the load current of the electronic device 10 is equal to or higher than the predetermined current threshold value (YES in step S602), SW102A and SW104A are paired in steps S608 to S610 to form a single phase as shown in FIG. Driven.

また、電子機器１０の負荷電流の値が所定の電流閾値未満の状態（ステップＳ６０２でＮＯ）では、ＳＷ１０２ＢとＳＷ１０４Ｂが対となって図３に示すようにシングルフェーズ駆動される。なお、所定の閾値を跨ぐ過渡状態においては、ＳＷ１０２ＡおよびＳＷ１０２Ｂ、ＳＷ１０４ＡおよびＳＷ１０４Ｂが同時に導通状態となってスイッチング動作するようにしてもよい。ただし、同時導通状態で制御する場合は、貫通電流が流れないように貫通電流防止期間を設定する必要がある。 Further, in a state where the value of the load current of the electronic device 10 is less than a predetermined current threshold value (NO in step S602), SW102B and SW104B are paired and driven in a single phase as shown in FIG. In a transient state that crosses a predetermined threshold value, SW102A and SW102B, SW104A and SW104B may be in a conductive state at the same time to perform switching operation. However, when controlling in the simultaneous conduction state, it is necessary to set the through current prevention period so that the through current does not flow.

実施形態３におけるゲート駆動損失の低減効果、ゲート駆動ノイズの抑制効果は実施形態１、２で説明した通りである。 The effect of reducing the gate drive loss and the effect of suppressing the gate drive noise in the third embodiment are as described in the first and second embodiments.

［実施形態４］
実施形態４におけるスイッチ回路１０２、１０４の構成は、実施形態２の図４Ｂと同様である。 [Embodiment 4]
The configurations of the switch circuits 102 and 104 in the fourth embodiment are the same as those in FIG. 4B of the second embodiment.

また、実施形態４におけるＤＣ／ＤＣコンバータ１００の基本的な構成および動作は実施形態１の図２および図３と同様である。 Further, the basic configuration and operation of the DC / DC converter 100 in the fourth embodiment are the same as those in FIGS. 2 and 3 of the first embodiment.

実施形態４におけるスイッチ回路１０２とスイッチ回路１０４の構成および動作について、実施形態１、２、３との相違点を中心に説明する。 The configuration and operation of the switch circuit 102 and the switch circuit 104 in the fourth embodiment will be described focusing on the differences from the first, second, and third embodiments.

実施形態４においては、駆動制御部１１２がゲートドライバ４０２、４０４を有し、スイッチング素子の切り替えと駆動信号ＶＧの電圧値の設定をゲートドライバ４０２、４０４により行う点で、実施形態３と相違する。また、実施形態４におけるゲートドライバ４０２、４０４の動作は、図６ＢのステップＳ６０８〜Ｓ６１０において、ＳＷ１０２Ｂ、ＳＷ１０４Ｂの対をシングルフェーズ駆動する点で、実施形態２と相違する。その他は実施形態２の図６Ｂおよび図７Ｂと同様である。 The fourth embodiment is different from the third embodiment in that the drive control unit 112 has gate drivers 402 and 404, and the gate drivers 402 and 404 are used to switch the switching element and set the voltage value of the drive signal VG. .. Further, the operation of the gate drivers 402 and 404 in the fourth embodiment is different from the second embodiment in that the pair of SW102B and SW104B is driven in a single phase in steps S608 to S610 of FIG. 6B. Others are the same as those in FIGS. 6B and 7B of the second embodiment.

図６Ｂにおいて、電子機器１０の負荷電流の値が所定の電流閾値以上の状態（ステップＳ６０２でＹＥＳ）では、ステップＳ６０８〜Ｓ６１０においてＳＷ１０２ＡとＳＷ１０４Ａが対となって図３に示したようにシングルフェーズ駆動される。 In FIG. 6B, when the value of the load current of the electronic device 10 is equal to or higher than the predetermined current threshold value (YES in step S602), SW102A and SW104A are paired in steps S608 to S610 and are single phase as shown in FIG. Driven.

実施形態４におけるゲート駆動損失の低減効果、ゲート駆動ノイズの抑制効果は実施形態１、２で説明した通りである。 The effect of reducing the gate drive loss and the effect of suppressing the gate drive noise in the fourth embodiment are as described in the first and second embodiments.

なお、実施形態１〜４では、スイッチ回路１０２およびスイッチ回路１０４が、並列接続された２つのスイッチング素子を有する場合を説明したが、スイッチ回路１０２およびスイッチ回路１０４は、並列接続された３つ以上のスイッチング素子で構成してもよい。 In the first to fourth embodiments, the case where the switch circuit 102 and the switch circuit 104 have two switching elements connected in parallel has been described, but the switch circuit 102 and the switch circuit 104 are three or more connected in parallel. It may be composed of the switching element of.

また、実施形態１〜４においては、スイッチ回路１０２、１０４の駆動信号の電圧値（ゲートバイアス電圧）を変更する場合で説明したが、電圧値ではなく電流値（ゲートバイアス電流）としてもノイズ抑制に対しては同様の効果が得られる。スイッチング素子の駆動損失および導通損失の観点から、電圧値と電流値の両方を調整してもよい。いずれの場合においても、スイッチング素子のドライブ能力を調整することで、急峻なｄｉ／ｄｔによる高周波のリンギングノイズを抑制する効果が得られる。 Further, in the first to fourth embodiments, the case where the voltage value (gate bias voltage) of the drive signals of the switch circuits 102 and 104 is changed has been described, but noise suppression is also performed by using the current value (gate bias current) instead of the voltage value. The same effect can be obtained for. Both the voltage value and the current value may be adjusted from the viewpoint of the drive loss and the conduction loss of the switching element. In either case, by adjusting the drive capability of the switching element, the effect of suppressing high-frequency ringing noise due to steep di / dt can be obtained.

また、実施形態１〜４では、駆動信号の電圧値をモード１、２、３の３つで説明したが、駆動信号の電圧値の設定値Ｖ０よりも低ければ１つの設定値でもよく、反対に４つ以上に設定されていてもよい。 Further, in the first to fourth embodiments, the voltage value of the drive signal has been described in the three modes 1, 2, and 3. However, if the voltage value of the drive signal is lower than the set value V0, one set value may be used, which is the opposite. May be set to 4 or more.

また、実施形態１〜４では、スイッチ回路１０２をＰ型ＭＯＳＦＥＴとして説明したが、ブートストラップ回路を追加してＮ型ＭＯＳＦＥＴに変更ししてもよい。 Further, in the first to fourth embodiments, the switch circuit 102 has been described as a P-type MOSFET, but a bootstrap circuit may be added to change the switch circuit 102 to an N-type MOSFET.

［実施形態５］
実施形態１〜４で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態５では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、プロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態５では、コンピュータＸを制御するためのプログラムであって、実施形態１〜４で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。 [Embodiment 5]
The various functions, processes or methods described in the first to fourth embodiments can also be realized programmatically by a personal computer, a microcomputer, a CPU (central processing unit), a processor and the like. Hereinafter, in the fifth embodiment, a personal computer, a microcomputer, a CPU (central processing unit), a processor, and the like are referred to as "computer X". Further, in the fifth embodiment, a program for controlling the computer X and for realizing various functions, processes, or methods described in the first to fourth embodiments is referred to as a "program Y".

実施形態１〜４で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態５におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態５におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。 The various functions, processes or methods described in the first to fourth embodiments are realized by the computer X executing the program Y. In this case, the program Y is supplied to the computer X via a computer-readable storage medium. The computer-readable storage medium according to the fifth embodiment includes at least one such as a hard disk device, a magnetic storage device, an optical storage device, a photomagnetic storage device, a memory card, a volatile memory, and a non-volatile memory. The computer-readable storage medium according to the fifth embodiment is a non-transitory storage medium.

１００…ＤＣ／ＤＣコンバータ
１０２、１０４…スイッチ回路
１０２Ａ、１０２Ｂ、１０４Ａ、１０４Ｂ…スイッチング素子
１１２…駆動制御部
４０２、４０４…ゲートドライバ
４０６…ＰＷＭコントローラ 100 ... DC / DC converter 102, 104 ... Switch circuit 102A, 102B, 104A, 104B ... Switching element 112 ... Drive control unit 402, 404 ... Gate driver 406 ... PWM controller

Claims

The first switch and
A second switch that is connected in parallel with the first switch and has characteristics different from those of the first switch.
The driving means for driving the first switch and the second switch,
When switching from the first control to the second control, the drive means changes the voltage value of the drive signal for driving the second switch, then switches to the second control, and from the second control. When switching to the first control, the drive means includes a control means for changing the voltage value of the drive signal for driving the first switch after switching to the first control. machine.

When the control means switches from the first control to the second control, the control means switches to the second control after lowering the voltage value of the drive signal that the drive means drives the second switch. ,
When switching from the second control to the first control, the drive means increases the voltage value of the drive signal for driving the first switch after switching to the first control. The electronic device according to claim 1.

Further having a current detecting means for detecting the load current of the electronic device,
The first or second aspect of the present invention, wherein the control means performs the first control when the load current is equal to or more than a threshold value, and performs the second control when the load current is less than the threshold value. Electronic equipment.

It has a first inductor connected to the first switch and a second inductor connected to the second switch.
The first control drives the first switch to control the current flowing through the first inductor.
The electronic device according to any one of claims 1 to 3, wherein the second control drives the second switch to control a current flowing through the second inductor.

The electronic device according to any one of claims 1 to 4, wherein the second control drives the first switch and the second switch with a predetermined phase difference.

The electronic device according to any one of claims 1 to 4, wherein the second control drives the first switch and the second switch.

The electronic device according to any one of claims 1 to 6, wherein the control means changes a voltage value of the drive signal according to an operation mode of the electronic device.

The second switch has a characteristic that the gate capacitance is smaller than that of the first switch.
Claims 1 to 7, wherein the voltage value of the drive signal for which the drive means drives the first switch is higher than the voltage value of the drive signal for which the drive means drives the second switch. The electronic device according to any one item.

The drive means includes a first drive means for driving the first switch and a second drive means for driving the second switch.
The voltage value of the drive signal by which the first drive means drives the first switch is higher than the voltage value of the drive signal by which the second drive means drives the second switch. The electronic device according to any one of claims 1 to 8.

It is a control method for electronic devices.
The electronic device is
The first switch and
A second switch that is connected in parallel with the first switch and has characteristics different from those of the first switch.
It has a first switch and a driving means for driving the second switch.
The control method is
When switching from the first control to the second control, the step of switching to the second control after the drive means changes the voltage value of the drive signal for driving the second switch,
When switching from the second control to the first control, the drive means has a step of changing the voltage value of the drive signal for driving the first switch after switching to the first control. A control method characterized by.