JP2020057841A

JP2020057841A - Electronic apparatus

Info

Publication number: JP2020057841A
Application number: JP2018184978A
Authority: JP
Inventors: 理湖山; Osamu Koyama
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2020-04-09

Abstract

To reduce transition loss during a switching operation and reduce ringing noise during the switching operation even when the load of an electronic apparatus is light.SOLUTION: An electronic apparatus (10) includes high side switch means, low side switch means, control means for turning the high-side switch means on or off and for turning the low-side switch means on or off, and the low-side switch means includes a first MOSFET, a second MOSFET connected in parallel with the first MOSFET, and a switching means for switching the back gate potential of the second MOSFET, and the switching means is connected to the second MOSFET, and the second MOSFET is arranged at a position farther from a switch node than the first MOSFET.SELECTED DRAWING: Figure 4

Description

本発明は、電子機器、その制御方法などに関する。 The present invention relates to an electronic device, a control method thereof, and the like.

近年、大規模集積回路（以下、ＬＳＩと呼ぶ）は、ＬＳＩ設計・製造技術の進歩により、回路の集積化が進み、高度な機能が１チップで実現できるようになった。しかし、製造プロセスの微細化に伴う低電圧化、電子機器の高機能化に伴う負荷電流の増大も進み、電源回路に求められる軽負荷から重負荷までの高効率化、低ノイズ化の要求は厳しくなっている。 2. Description of the Related Art In recent years, large-scale integrated circuits (hereinafter, referred to as LSIs) have advanced in circuit integration due to advances in LSI design / manufacturing techniques, and advanced functions can be realized with one chip. However, the lowering of voltage due to the miniaturization of the manufacturing process and the increase of load current due to the sophistication of electronic equipment are also progressing. It's getting tougher.

電源回路の中には、幅広い負荷で高効率化を図るために、複数のスイッチング素子を並列に接続し、各スイッチング素子をスイッチング制御する電源回路がある。このような電源回路で利用されるスイッチング素子の一例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が知られている。一方で、スイッチング制御のターンオフ時において、スイッチング素子（ＭＯＳＦＥＴ）の寄生素子であるＰＮ接合ダイオードのリカバリー特性により生じるリンギングノイズが注目されている。複数のＭＯＳＦＥＴが並列に接続されている場合、スイッチノードから離れて配置されたＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値は大きくなる。寄生ダイオードに流れる逆方向電流により蓄積された、配線の寄生インダクタからリカバリータイム終了時に解放されるエネルギーは、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値が大きいほど増加する。その結果、ＭＯＳＦＥＴを含む配線ループの寄生容量と、寄生インダクタのＬＣ共振により、スイッチノードでの高周波のリンギングノイズが増加する。 Among power supply circuits, there is a power supply circuit in which a plurality of switching elements are connected in parallel and switching control of each switching element is performed in order to achieve high efficiency with a wide range of loads. As an example of a switching element used in such a power supply circuit, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) is known. On the other hand, ringing noise generated by the recovery characteristic of a PN junction diode, which is a parasitic element of a switching element (MOSFET), when the switching control is turned off, has attracted attention. When a plurality of MOSFETs are connected in parallel, a parasitic inductance value of a wiring loop including a MOSFET arranged apart from the switch node becomes large. The energy released by the reverse current flowing through the parasitic diode from the parasitic inductor of the wiring at the end of the recovery time increases as the parasitic inductance value of the wiring loop including the MOSFET increases. As a result, high-frequency ringing noise at the switch node increases due to the parasitic capacitance of the wiring loop including the MOSFET and the LC resonance of the parasitic inductor.

スイッチング制御時に発生するリンギングノイズはＥＭＩを発生させ、電子機器の筺体から空間を伝搬するノイズ放射が懸念されるが、その低減には対策部品の追加、基板設計、筺体設計に影響を及ぼすことになる。そこで、特許文献１には、スイッチング素子の駆動電圧の立ち上がりを制限し、リンギングを抑制する方法が記載されている。 Ringing noise generated during switching control generates EMI, and there is a concern that noise radiation that propagates through the space from the housing of the electronic device may be affected.However, adding countermeasures, circuit board design, and housing design will be affected. Become. Therefore, Patent Literature 1 discloses a method of limiting the rise of the drive voltage of the switching element and suppressing ringing.

特開２０１３−０１３０５１号公報JP 2013-013051 A

しかしながら、特許文献１に記載されている方法においては、リンギングによるスイッチング素子の誤動作を抑制している。スイッチング素子の駆動電圧の立ち上がりを制限することは、スイッチング動作時のリンギングノイズが低減できるメ一方、スイッチング動作時の遷移損失を増加させるというデメリットもある。また、寄生ダイオードのリカバリータイム終了後も、駆動電圧の立ち上がりが制限を受けたままであると、スイッチング動作時の遷移損失を増加させるというデメリットのみが残ることになる。また、スイッチング動作時のリンギングノイズは、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値に比例して増加する。よって、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値が小さい場合においては、スイッチング動作時のリンギングノイズ低減効果がほとんど得られないまま、スイッチング動作時の遷移損失だけが増加することになる。 However, in the method described in Patent Document 1, malfunction of the switching element due to ringing is suppressed. Limiting the rise of the drive voltage of the switching element can reduce ringing noise during the switching operation, but also has a disadvantage of increasing transition loss during the switching operation. Further, if the rise of the drive voltage is still limited after the recovery time of the parasitic diode ends, only the disadvantage of increasing the transition loss during the switching operation remains. Further, the ringing noise during the switching operation increases in proportion to the parasitic inductance value of the wiring loop including the MOSFET. Therefore, when the parasitic inductance value of the wiring loop including the MOSFET is small, only the transition loss during the switching operation increases while the effect of reducing the ringing noise during the switching operation is hardly obtained.

そこで、本発明は、電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できるようにすることを目的とする。 Accordingly, it is an object of the present invention to reduce transition loss during switching operation and reduce ringing noise during switching operation even when the load on the electronic device is light.

本発明に係る電子機器の一つは、ハイサイドのスイッチ手段と、ローサイドのスイッチ手段と、前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段とを有し、前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのバックゲート電位を切り替えるための切替手段とを有し、前記切替手段と前記第２のＭＯＳＦＥＴとを接続し、前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置した。 One of the electronic devices according to the present invention includes a high-side switch, a low-side switch, and an on-state or off-state of the high-side switch, and an on-state or off-state of the low-side switch. And a low-side switch means for switching a first MOSFET, a second MOSFET connected in parallel with the first MOSFET, and a back gate potential of the second MOSFET. A switching unit, wherein the switching unit is connected to the second MOSFET, and the second MOSFET is arranged at a position farther from the switch node than the first MOSFET.

本発明に係る電子機器の一つは、ハイサイドのスイッチ手段と、ローサイドのスイッチ手段と、前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段とを有し、前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、還流電流を遮断するための電流遮断手段とを有し、前記電流遮断手段と前記第２のＭＯＳＦＥＴとを接続し、前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置した。 One of the electronic devices according to the present invention includes a high-side switch, a low-side switch, and an on-state or off-state of the high-side switch, and an on-state or off-state of the low-side switch. The low-side switching means includes a first MOSFET, a second MOSFET connected in parallel with the first MOSFET, and a current interrupting means for interrupting a return current. Then, the current interrupting means is connected to the second MOSFET, and the second MOSFET is arranged at a position farther from the switch node than the first MOSFET.

本発明によれば、電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できる。 ADVANTAGE OF THE INVENTION According to this invention, even when the load of an electronic device is light, the transition loss at the time of switching operation can be reduced, and the ringing noise at the time of switching operation can be reduced.

実施形態１における電子機器１０の構成要素の例を説明するためのブロック図である。FIG. 2 is a block diagram illustrating an example of a component of the electronic device 10 according to the first embodiment. 実施形態１におけるＤＣ／ＤＣコンバータ１００の構成要素の例を説明するためのブロック図である。FIG. 2 is a block diagram for explaining an example of components of a DC / DC converter 100 according to the first embodiment. 実施形態１におけるＤＣ／ＤＣコンバータ１００の電圧電流波形の例を説明するための図である。FIG. 3 is a diagram for explaining an example of a voltage / current waveform of the DC / DC converter 100 according to the first embodiment. 実施形態１におけるスイッチ部１０２、１０４の構成要素の例を説明するためのブロック図である。FIG. 3 is a block diagram illustrating an example of components of switch units 102 and 104 according to the first embodiment. 実施形態１におけるスイッチ部１０２、１０４の動作例を説明するためのタイミングチャートである。5 is a timing chart for explaining an operation example of the switch units 102 and 104 according to the first embodiment. 実施形態２におけるスイッチ部１０２、１０４の構成要素の例を説明するためのブロック図である。FIG. 9 is a block diagram for explaining an example of components of switch units 102 and 104 according to the second embodiment. 実施形態２におけるスイッチ部１０２、１０４の動作例を説明するためのタイミングチャートである。9 is a timing chart for explaining an operation example of the switch units 102 and 104 according to the second embodiment.

以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.

［実施形態１］
まず、図１を参照して、実施形態１における電子機器１０の構成要素の例を説明する。ただし、実施形態１における電子機器１０の構成要素は、図１に示す構成要素に限るものではない。電子機器１０は、撮像装置（例：デジタルカメラ）、携帯電話（例：スマートフォン）、携帯端末（例：タブレット端末）のいずれかまたは少なくとも一つとして動作可能である。 [Embodiment 1]
First, an example of components of the electronic device 10 according to the first embodiment will be described with reference to FIG. However, the components of the electronic device 10 according to the first embodiment are not limited to the components illustrated in FIG. The electronic device 10 can operate as any one or at least one of an imaging device (eg, a digital camera), a mobile phone (eg, a smartphone), and a mobile terminal (eg, a tablet terminal).

電池２７は、ＤＣ／ＤＣコンバータ１００の入力電源であり、電子機器１０を駆動するためのメイン電池である。 The battery 27 is an input power supply of the DC / DC converter 100 and is a main battery for driving the electronic device 10.

ＤＣ／ＤＣコンバータ１００は、電池電圧を変換して、各構成要素に所定の電圧と電流を所定のシーケンス制御により供給する電源回路である。 The DC / DC converter 100 is a power supply circuit that converts a battery voltage and supplies a predetermined voltage and current to each component by a predetermined sequence control.

制御部１１は、例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｉｎｇＵｎｉｔ））等を有し、電子機器１０の全ての構成要素を制御する。 The control unit 11 has, for example, a CPU (Central Processing Unit), an MPU (Micro Processing Unit), and the like, and controls all components of the electronic device 10.

操作部１２は、例えば、電源ボタン、記録開始ボタン、ズーム調整ボタン、オートフォーカスボタンなどの撮影に関連する種操作を入力するスイッチ類を有する。また、操作部１２は、メニュー表示ボタン、決定ボタン、その他カーソルキー、ポインティングデバイス、タッチパネル等を有する。操作部１２は、ユーザにより操作されると制御部１１に操作信号を送信する。 The operation unit 12 includes, for example, switches for inputting various operations related to photographing, such as a power button, a recording start button, a zoom adjustment button, and an auto focus button. The operation unit 12 has a menu display button, an enter button, other cursor keys, a pointing device, a touch panel, and the like. The operation unit 12 transmits an operation signal to the control unit 11 when operated by a user.

バス１３は、各種データ、制御信号、指示信号などを電子機器１０の各構成要素に送信するための汎用バスである。 The bus 13 is a general-purpose bus for transmitting various data, control signals, instruction signals, and the like to each component of the electronic device 10.

メモリ１４は、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等を有する。メモリ１４は、制御部１１の動作用の定数、変数、プログラム等を展開する作業領域として使用される。また、メモリ１４は、後述する撮像部１５で撮像された画像データを一時的に保持するバッファメモリや、後述する表示部１９の画像表示用メモリとして使用される。制御部１１の動作用の定数、変数、制御プログラム等を展開する作業領域として使用される。 The memory 14 has a RAM (Random Access Memory) and the like. The memory 14 is used as a work area for developing constants, variables, programs, and the like for operation of the control unit 11. Further, the memory 14 is used as a buffer memory for temporarily storing image data captured by the imaging unit 15 described later, and as an image display memory of the display unit 19 described later. It is used as a work area for developing constants, variables, control programs, and the like for operation of the control unit 11.

制御部１１は、ユーザからの操作を受け付ける操作部１２からの操作信号に応じて、各種処理（プログラム）を実行して電子機器１０の各構成要素を制御したり、構成要素間でのデータ転送を制御する。制御部１１は、ＣＰＵおよびメモリがハードウェアプロセッサとして構成されたマイクロコンピュータであってもよい。 The control unit 11 controls various components of the electronic device 10 by executing various processes (programs) in accordance with an operation signal from the operation unit 12 that receives an operation from a user, and transfers data between the components. Control. The control unit 11 may be a microcomputer in which a CPU and a memory are configured as hardware processors.

撮像部１５は、ＣＣＤ（Ｃｈａｒｇｅ−ＣｏｕｐｌｅｄＤｅｖｉｃｅ）またはＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌ−ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）等を用いたイメージセンサを有する。撮像部１５は、後述するレンズユニット２５により取り込まれた被写体の光学像をイメージセンサにより撮像し画像信号に変換する。撮像部１５は、撮像したアナログ画像信号をデジタル画像信号に変換してメモリ１４に一時的に記憶する。 The imaging unit 15 has an image sensor using a charge-coupled device (CCD) or a complementary metal-oxide semiconductor (CMOS). The imaging unit 15 captures an optical image of a subject captured by a lens unit 25 described later with an image sensor and converts the optical image into an image signal. The imaging unit 15 converts a captured analog image signal into a digital image signal and temporarily stores the digital image signal in the memory 14.

画像処理部１６は、撮像部１５により撮像されたデジタル画像信号から記録および再生が可能な画像データを生成するために必要な各種の画像処理を実行する。画像処理部１６は、例えば、各種の画像処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。なお、制御部１１の一部の機能として各種の処理を実行するものであってもよい。画像処理部１６は、撮像部１５により撮像され、メモリ１４に記憶されたデジタル画像信号に対して、ホワイトバランス、色、明るさなどをユーザに設定された設定値または画像の特性から判定した設定値に基づいて調整する画質調整処理を行う。 The image processing unit 16 performs various image processing necessary to generate recordable and reproducible image data from the digital image signal captured by the imaging unit 15. The image processing unit 16 is, for example, a hardware processor such as a microcomputer that stores programs for executing various types of image processing. In addition, various processes may be executed as a part of the function of the control unit 11. The image processing unit 16 sets the white balance, the color, the brightness, and the like of the digital image signal captured by the imaging unit 15 and stored in the memory 14 based on a setting value set by a user or a characteristic of an image. An image quality adjustment process for adjusting based on the value is performed.

また、画像処理部１６は、画質調整処理が施された複数のフレームの画像信号から動画データを生成する処理を行う。ここで、画像処理部１６は、動画データの各フレームをフレーム内符号化して圧縮符号化された動画データを生成してもよい。また、動画データの複数のフレーム間での差分、動き予測などを利用して圧縮符号化された動画データを生成してもよい。例えば、ＭｏｔｉｏｎＪＰＥＧ、ＭＰＥＧ、Ｈ．２６４（ＭＰＥＧ４−Ｐａｒｔ１０ＡＶＣ）等の様々な公知の圧縮符号化方式の動画データを生成することができる。フレーム内符号化されたフレーム画像データをＩピクチャーと呼ぶ。前方のフレームとの差分を用いてフレーム間符号化された画像データをＰピクチャーと呼ぶ。前方後方のフレームとの差分を用いてフレーム間符号化された画像データをＢピクチャーと呼ぶ。これらの圧縮方式は、公知の方式が適用できるので、詳細な説明は省略する。また、画像処理部１６は、画質調整処理された画像信号から静止画データを生成する処理を実行することができる。静止画データを生成する際には、ＪＰＥＧ等の圧縮符号化方式を用いるが、これらの圧縮符号化方式は、公知の方式が適用できるので、詳細な説明を省略する。なお、静止画データについては、撮像部１５により撮像されたデジタル画像信号をそのまま記録する、いわゆるＲＡＷ画像データとしてもよい。 Further, the image processing unit 16 performs a process of generating moving image data from the image signals of the plurality of frames subjected to the image quality adjustment process. Here, the image processing unit 16 may generate the compression-coded moving image data by intra-coding each frame of the moving image data. In addition, moving image data that has been compression-encoded may be generated using a difference between a plurality of frames of moving image data, motion prediction, and the like. For example, Motion JPEG, MPEG, H.264. H.264 (MPEG4-Part10 AVC) and the like can generate moving image data of various known compression encoding methods. Intra-frame encoded frame image data is called an I picture. Image data that has been inter-coded using the difference from the preceding frame is called a P picture. Image data that has been inter-coded using the difference from the front and rear frames is called a B picture. Since a known method can be applied to these compression methods, a detailed description is omitted. Further, the image processing unit 16 can execute a process of generating still image data from the image signal subjected to the image quality adjustment process. When generating still image data, compression encoding schemes such as JPEG are used. However, since a known scheme can be applied to these compression encoding schemes, detailed description is omitted. Note that the still image data may be so-called RAW image data in which a digital image signal captured by the imaging unit 15 is recorded as it is.

画像処理部１６で生成された動画データおよび／または静止画データは、メモリ１４の前述したデジタル画像信号が記憶されている領域以外の領域に記憶される。なお、実施形態１においては、撮像部１５により撮像されたデジタル画像信号と、画像処理部１６で生成された動画データおよび／または静止画データは、同一のメモリ１４に記憶されるものとして説明するが、別のメモリであってもよい。 The moving image data and / or still image data generated by the image processing unit 16 is stored in an area of the memory 14 other than the area where the above-described digital image signal is stored. In the first embodiment, the digital image signal captured by the imaging unit 15 and the moving image data and / or the still image data generated by the image processing unit 16 will be described as being stored in the same memory 14. However, another memory may be used.

音声入力部１７は、例えば、電子機器１０に内蔵された無指向性のマイクまたは音声入力端子を介して接続された外部マイク等により電子機器１０の周囲の音声を集音（収音）する。音声入力部１７は、マイクにより取得したアナログ音声信号をデジタル信号に変換してメモリ１４に一時的に記憶させる。 The sound input unit 17 collects (collects) sounds around the electronic device 10 using, for example, a non-directional microphone built in the electronic device 10 or an external microphone connected via a sound input terminal. The audio input unit 17 converts an analog audio signal acquired by the microphone into a digital signal and causes the memory 14 to temporarily store the digital signal.

音声処理部１８は、音声入力部１７により取得されたデジタル音声信号から記録および再生が可能な音声データを生成するために必要な各種の音声処理を実行する。音声処理部１８は、例えば、各種の音声処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。また、制御部１１の一部の機能として各種の音声信号処理を実行するものであってもよい。音声処理部１８では、音声入力部１７により取得され、メモリ１４に記憶されたデジタル音声信号の、レベルの適正化および雑音低減等の音声処理を行う。また、音声処理部１８は、必要に応じて、音声信号を圧縮する処理を行う。音声圧縮方式は、ＡＣ３、ＡＡＣ等の公知の音声圧縮方式が適用できるので、詳細な説明を省略する。音声処理部１８で生成された音声データは、メモリ１４に再び記憶される。 The audio processing unit 18 executes various types of audio processing necessary for generating recordable and reproducible audio data from the digital audio signal acquired by the audio input unit 17. The audio processing unit 18 is, for example, a hardware processor such as a microcomputer that stores programs for executing various types of audio processing. Further, it may execute various kinds of audio signal processing as a part of the function of the control unit 11. The audio processing unit 18 performs audio processing such as optimizing the level and reducing noise of the digital audio signal acquired by the audio input unit 17 and stored in the memory 14. Further, the audio processing unit 18 performs a process of compressing the audio signal as necessary. As the audio compression method, a well-known audio compression method such as AC3 or AAC can be applied, and a detailed description thereof will be omitted. The audio data generated by the audio processing unit 18 is stored in the memory 14 again.

表示制御部２０は、表示部１９に画像を表示するための表示制御を行う。表示制御部２０は、例えば、画像の表示処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。表示制御部２０は、メモリ１４に一時的に記憶された画像データを読み出して、表示部１９に表示させる。表示部１９は、例えば、電子機器１０に搭載された液晶パネルまたは有機ＥＬパネル等であってもよいし、電子機器１０とは別の表示装置（例えば、テレビ、モニタ、プロジェクタ）である。 The display control unit 20 performs display control for displaying an image on the display unit 19. The display control unit 20 is, for example, a hardware processor such as a microcomputer that stores a program for executing image display processing. The display control unit 20 reads out the image data temporarily stored in the memory 14 and causes the display unit 19 to display the image data. The display unit 19 may be, for example, a liquid crystal panel or an organic EL panel mounted on the electronic device 10, or a display device (for example, a television, a monitor, or a projector) different from the electronic device 10.

制御部１１は、例えば、メモリ１４に記憶された動画データ、音声データ等を読み出して記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された動画データ、音声データを記録媒体２２に記録する。記録再生部２１は、動画データと音声データを１つの動画ファイルとして記録媒体２２に記録する。このとき、撮影時のカメラ設定、撮影時に検出された測光値などを示す各種データを制御部１１が生成し、動画データ、音声データとともに記録媒体２２に記録してもよい。ここで、記録媒体２２は、電子機器１０に内蔵された記録媒体であっても、電子機器１０に対して着脱可能な記録媒体でもよい。記録媒体２２は、例えば、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ、磁気テープ、不揮発性の半導体メモリ、フラッシュメモリ、などのあらゆる方式の記録媒体を含む。また、静止画ファイルを記録する場合には、制御部１１は、メモリ１４に記憶された静止画データを読み出して、記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された静止画データを記録媒体２２に静止画ファイルとして記録する。 The control unit 11 reads out, for example, moving image data, audio data, and the like stored in the memory 14 and transfers the data to the recording and reproducing unit 21. The recording / reproducing unit 21 records the moving image data and the audio data transferred by the control unit 11 on a recording medium 22. The recording / playback unit 21 records the moving image data and the audio data on the recording medium 22 as one moving image file. At this time, the control unit 11 may generate various data indicating camera settings at the time of shooting, photometric values detected at the time of shooting, and the like, and record the data together with moving image data and audio data on the recording medium 22. Here, the recording medium 22 may be a recording medium built in the electronic device 10 or a recording medium detachable from the electronic device 10. The recording medium 22 includes, for example, any type of recording medium such as a hard disk, an optical disk, a magneto-optical disk, a CD-R, a DVD-R, a magnetic tape, a nonvolatile semiconductor memory, and a flash memory. When recording a still image file, the control unit 11 reads out the still image data stored in the memory 14 and transfers the data to the recording / reproducing unit 21. The recording / reproducing unit 21 records the still image data transferred by the control unit 11 on the recording medium 22 as a still image file.

また、記録再生部２１は、記録媒体２２に記録された動画ファイル等を読み出して再生する。制御部１１は、例えば、記録媒体２２から読み出した動画ファイルに含まれるヘッダ情報を読み出す。そして、制御部１１は、読み出したヘッダ情報に基づいて、再生すべき動画データ、音声データを記録媒体２２から読み出すように記録再生部２１を制御する。記録再生部２１は、読み出した動画データを画像処理部１６へ転送し、読み出した音声データを音声処理部１８に転送する。 Further, the recording / reproducing unit 21 reads and reproduces a moving image file or the like recorded on the recording medium 22. The control unit 11 reads, for example, header information included in the moving image file read from the recording medium 22. Then, based on the read header information, the control unit 11 controls the recording / reproducing unit 21 to read out moving image data and audio data to be reproduced from the recording medium 22. The recording / playback unit 21 transfers the read moving image data to the image processing unit 16 and transfers the read audio data to the audio processing unit 18.

画像処理部１６は、再生した動画データの１フレームの画像を順次、メモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を順次読み出して、表示部１９に表示する。一方、音声処理部１８は、再生した音声データからデジタル音声信号を復号し、アナログ信号へ変換してアナログ音声信号を不図示の音声出力部（スピーカ、イヤホン端子、音声出力端子等）に出力する。また、静止画を再生する場合には記録再生部２１は、記録媒体２２に記録された静止画ファイル等を読み出す（再生する）。そして、制御部１１は、再生した静止画ファイルに含まれる静止画データを画像処理部１６に転送する。画像処理部１６は、制御部１１により転送された静止画データの画像をメモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を順次読み出して、表示部１９に表示する。 The image processing unit 16 sequentially stores the reproduced one-frame images of the moving image data in the memory 14. The display control unit 20 sequentially reads out one frame image stored in the memory 14 and displays the image on the display unit 19. On the other hand, the audio processing unit 18 decodes a digital audio signal from the reproduced audio data, converts the digital audio signal into an analog signal, and outputs the analog audio signal to an audio output unit (speaker, earphone terminal, audio output terminal, etc.) (not shown). . When reproducing a still image, the recording / reproducing unit 21 reads (reproduces) a still image file or the like recorded on the recording medium 22. Then, the control unit 11 transfers the still image data included in the reproduced still image file to the image processing unit 16. The image processing unit 16 stores the still image data image transferred by the control unit 11 in the memory 14. The display control unit 20 sequentially reads out one frame image stored in the memory 14 and displays the image on the display unit 19.

出力部２３は、画像データまたは音声データを外部装置に対して出力する音声端子または映像端子である。 The output unit 23 is an audio terminal or a video terminal that outputs image data or audio data to an external device.

通信部２４は、外部装置とデータの送受信を行う通信インターフェースであり、有線または無線での接続が可能である。 The communication unit 24 is a communication interface for transmitting and receiving data to and from an external device, and can be connected by wire or wirelessly.

レンズユニット２５は、被写体の光学像を電子機器１０に取り込むレンズと、光量を制御する絞り機構と、被写体像の焦点を合わせるフォーカス機構と、撮像素子への露光時間を制御するシャッター機構を有する。 The lens unit 25 has a lens for taking an optical image of a subject into the electronic device 10, a diaphragm mechanism for controlling the amount of light, a focus mechanism for focusing the subject image, and a shutter mechanism for controlling the exposure time to the image sensor.

機構制御部２６は、レンズユニット２５の絞り機構、フォーカス機構およびシャッター機構を、制御部１１からの制御信号に基づいて制御する。 The mechanism control unit 26 controls the aperture mechanism, the focus mechanism, and the shutter mechanism of the lens unit 25 based on a control signal from the control unit 11.

次に、図２および図３を参照して、実施形態１のＤＣ／ＤＣコンバータ１００の回路構成と動作について説明する。 Next, the circuit configuration and operation of the DC / DC converter 100 according to the first embodiment will be described with reference to FIGS.

図２は、実施形態１におけるＤＣ／ＤＣコンバータ１００の１つの電源部の構成要素の例を示している。 FIG. 2 illustrates an example of components of one power supply unit of the DC / DC converter 100 according to the first embodiment.

後段のデバイスに駆動電源を供給するＤＣ／ＤＣコンバータ１００は、同期整流型の降圧電回路を構成する。電圧を維持するためのフィードバック機構は、電圧ループ信号に応じてパルス制御することで実現する。電圧ループ信号は出力電圧を出力設定抵抗１３０で分圧してエラーアンプ１２３で基準電圧１２２と比較増幅することで得られる。駆動制御部１１２に電圧ループ信号とパルスデューティ制御の基準クロックであるＯＳＣ１３１の信号が接続される。駆動制御部１１２からの駆動信号によって、ハイサイドのスイッチ部１０２とローサイドのスイッチ部１０４がオン状態またはオフ状態になるように制御される。スイッチ部１０２は、Ｐ型ＭＯＳＦＥＴ等のスイッチング素子を有する。スイッチ部１０４は、Ｎ型ＭＯＳＦＥＴ等のスイッチング素子を有する。駆動制御部１１２は、スイッチ部１０２における複数のＰ型ＭＯＳＦＥＴと、スイッチ部１０４における複数のＮ型ＭＯＳＦＥＴを独立にオン状態またはオフ状態にする。 The DC / DC converter 100 that supplies drive power to the subsequent device constitutes a synchronous rectification type piezoelectric step-down circuit. The feedback mechanism for maintaining the voltage is realized by performing pulse control according to the voltage loop signal. The voltage loop signal is obtained by dividing the output voltage by the output setting resistor 130 and comparing and amplifying the voltage with the reference voltage 122 by the error amplifier 123. The drive control unit 112 is connected with a voltage loop signal and a signal of the OSC 131 which is a reference clock for pulse duty control. The drive signal from the drive control unit 112 controls the high-side switch unit 102 and the low-side switch unit 104 to be turned on or off. The switch unit 102 has a switching element such as a P-type MOSFET. The switch unit 104 has a switching element such as an N-type MOSFET. The drive control unit 112 turns on or off the plurality of P-type MOSFETs in the switch unit 102 and the plurality of N-type MOSFETs in the switch unit 104 independently.

スイッチ部１０２とスイッチ部１０４がオン状態またはオフ状態にされることでコイル１０８に流れる電流が制御され、コンデンサ１１０で平滑化されることで一定の出力電圧が得られる。 When the switch unit 102 and the switch unit 104 are turned on or off, the current flowing through the coil 108 is controlled, and a constant output voltage is obtained by smoothing the current with the capacitor 110.

コイル１０８は、スイッチ部１０２がオン状態、スイッチ部１０４がオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、スイッチ部１０２で降圧した電圧を整流するためのパワーインダクタである。コンデンサ１１０は、コイル１０８による電圧と電流の脈流を平滑化する。 The coil 108 is a power inductor that stores the excitation energy from the battery 27 and rectifies the voltage stepped down by the switch unit 102 when the switch unit 102 is on and the switch unit 104 is off. The capacitor 110 smoothes the pulsating current and voltage generated by the coil 108.

スイッチ部１０２とスイッチ部１０４は、負荷変動などで出力電圧が低くなっている場合は、エラーアンプ１２３の出力が上がり、スイッチ部１０２のオンデューティが大きくなるため、出力電圧を上げる方向に制御される。反対に、出力電圧が高いときはエラーアンプ１２３の出力が下がり、スイッチ部１０２のオンデューティが小さくなるため、出力電圧を下げる方向に制御される。 When the output voltage is low due to a load change or the like, the output of the error amplifier 123 increases and the on-duty of the switch 102 increases, so that the switch unit 102 and the switch unit 104 are controlled to increase the output voltage. You. Conversely, when the output voltage is high, the output of the error amplifier 123 decreases and the on-duty of the switch unit 102 decreases, so that the output voltage is controlled to decrease.

図３は実施形態１におけるＤＣ／ＤＣコンバータ１００の電圧電流波形の例を示している。図３（ａ）はＤＣ／ＤＣコンバータ１００の基準クロック（ＯＳＣ）１３１を示している。ＤＣ／ＤＣコンバータ１００の各構成要素はＯＳＣ１３１の信号に同期して動作する。図３（ｂ）はＤＣ／ＤＣコンバータ１００から引かれる負荷電流を示し、説明の簡略化のため周波数ｆ_Ｌの正弦波としている。図３（ｃ）はＤＣ／ＤＣコンバータ１００からの出力電圧を示している。出力電圧は理想的には一定値であるが、実際には図３（ｃ）に示すように図３（ｂ）の負荷変動に対して追従しきれず揺らぐ成分、スイッチング動作に同期したリップル電圧成分が存在する。図３（ｄ）は分圧された図３（ｃ）の出力電圧をエラーアンプ１２３で基準値と比較し増幅した結果を示している。図３（ｃ）の出力電圧が設定値通りの出力であればゼロになるが、実際には前述のような誤差が発生するため、その誤差分が反転増幅される。図３（ｅ）はスイッチ部１０２のオン状態またはオフ状態、図３（ｆ）はスイッチ部１０４のオン状態またはオフ状態を示す波形であり、便宜上オン状態をＨｉｇｈ、オフ状態をＬｏｗで示している。オン状態とオフ状態を合わせた１サイクル周期は必ずＯＳＣ１３１の周期と等しくなる。なお、図３（ｆ）には貫通防止のデッドタイムが追加されている。図３（ｇ）はコイル１０８のインダクタ電流を示している。スイッチ部１０２をオン状態にすると、電池２７からスイッチ部１０２を介してコイル１０８へつながる経路で負荷電流Ｉｏがコイル１０８に流れることにより、コイル１０８にエネルギーが蓄えられる。この場合の電流傾きｄＩ／ｄｔ＿ｏｎは、以下の式１で表される。
（式１）
ｄＩ／ｄｔ＿ｏｎ＝（Ｖｉ−Ｖｏ）／Ｌ
ただし、
Ｖｉ：電池２７の電圧
Ｖｏ：出力電圧
Ｌ：コイル１０８のインダクタンス値
ＯＳＣ１３１の１サイクルの短い時間内において、通常の条件下ではＶｉ、Ｖｏ、Ｌはほぼ一定であるので、ｄＩ／ｄｔ＿ｏｎは固定値となり、コイル１０８の電流は一次関数で線形的に増加する。この場合、スイッチ部１０４はオフ状態になっており、電池２７が接地部（ＧＮＤ）へショートしないようになっている。その後、エラーアンプ１２３の出力が上がりスイッチ部１０２のオフ期間になると、スイッチ部１０４をオン状態にして、コイル１０８に蓄えられたエネルギーはＧＮＤからスイッチ部１０４を介してコイル１０８へつながる経路で放出される。このときの電流傾きｄＩ／ｄｔ＿ｏｆｆは、以下の式２で表される。
（式２）
ｄＩ／ｄｔ＿ｏｆｆ＝−Ｖｏ／Ｌ
同様に一次関数で線形的に減少する。オン状態とオフ状態のサイクルで三角波状の連続的な電流波形となり、その平均電流は図３（ｂ）の負荷電流と等しくなる。 FIG. 3 shows an example of a voltage / current waveform of the DC / DC converter 100 according to the first embodiment. FIG. 3A shows a reference clock (OSC) 131 of the DC / DC converter 100. Each component of the DC / DC converter 100 operates in synchronization with the signal of the OSC 131. FIG. 3 (b) shows a load current drawn from the DC / DC converter 100, and a sine wave of frequency f _L for simplicity of explanation. FIG. 3C shows an output voltage from the DC / DC converter 100. The output voltage is ideally a constant value, but in practice, as shown in FIG. 3 (c), a component that fluctuates without following the load fluctuation of FIG. 3 (b), a ripple voltage component synchronized with the switching operation Exists. FIG. 3D shows a result obtained by comparing the divided output voltage of FIG. 3C with a reference value by the error amplifier 123 and amplifying it. If the output voltage of FIG. 3C is an output according to the set value, the output becomes zero. However, since the above-described error actually occurs, the error is inverted and amplified. FIG. 3E is a waveform showing the ON state or the OFF state of the switch section 102, and FIG. 3F is a waveform showing the ON state or the OFF state of the switch section 104. For convenience, the ON state is shown as High and the OFF state is shown as Low. I have. One cycle period including the ON state and the OFF state is always equal to the OSC 131 period. In FIG. 3F, a dead time for preventing penetration is added. FIG. 3G shows the inductor current of the coil 108. When the switch unit 102 is turned on, the load current Io flows through the coil 108 through a path from the battery 27 to the coil 108 via the switch unit 102, so that energy is stored in the coil 108. The current gradient dI / dt_on in this case is expressed by the following equation 1.
(Equation 1)
dI / dt_on = (Vi−Vo) / L
However,
Vi: Voltage of battery 27 Vo: Output voltage L: Inductance value of coil 108 Within a short time of one cycle of OSC 131, Vi, Vo, and L are almost constant under normal conditions, so dI / dt_on is a fixed value. And the current of the coil 108 increases linearly with a linear function. In this case, the switch unit 104 is in the off state, so that the battery 27 is not short-circuited to the ground (GND). Thereafter, when the output of the error amplifier 123 rises and the switch unit 102 is turned off, the switch unit 104 is turned on, and the energy stored in the coil 108 is released from the GND via the switch unit 104 to the coil 108. Is done. The current gradient dI / dt_off at this time is expressed by the following equation 2.
(Equation 2)
dI / dt_off = −Vo / L
Similarly, it decreases linearly with a linear function. A continuous current waveform having a triangular waveform is formed in a cycle between the ON state and the OFF state, and the average current is equal to the load current in FIG.

ここで、図４を参照して、スイッチ部１０２とスイッチ部１０４の動作について説明する。図４は、実施形態１におけるスイッチ部の構成要素の例を示している。 Here, the operation of the switch unit 102 and the switch unit 104 will be described with reference to FIG. FIG. 4 illustrates an example of a component of the switch unit according to the first embodiment.

図４のＬｐ１からＬｐ１１は、配線のインダクタンス成分であり、一般的にはＩＣ内部での配線の寄生インダクタンスに相当する。実施形態１においては、スイッチ部１０２のスイッチ（ＳＷ）１０２Ａとスイッチ１０２Ｂを、電子機器１０の負荷に応じて重負荷用と軽負荷用で用途を使い分けるように制御を行う。例えば、スイッチ１０２Ａに含まれるＭＯＳＦＥＴのサイズを大きくしてドレイン−ソース間の導通抵抗を小さくし、連続して通電が可能な電流量を大きくすることで、スイッチ１０２Ａは重負荷での導通損失の低減に寄与するように動作する。一方、スイッチ１０２Ｂに含まれるＭＯＳＦＥＴのサイズを小さくしてゲートの入力容量を小さくし、連続して通電が可能な電流量を小さくすることで、スイッチ１０２Ｂは軽負荷でのスイッチング損失の低減に寄与するように動作する。電流帰還型の電流モード制御では、スイッチ部１０２に流れる電流を検出して、電流電圧変換したアナログ値をコンパレータおよびＡ／Ｄコンバータに入力し、所定の閾値と比較することでスイッチング素子をオン状態またはオフ状態にする制御を行う。これにより、スイッチング動作ごとにスイッチ１０２Ａとスイッチ１０２Ｂを切り替えることが可能であるが、詳細な動作説明は省略する。一方、スイッチ部１０４もスイッチ部１０２と同様に、スイッチ１０４Ａとスイッチ１０４Ｂを電子機器１０の負荷に応じて重負荷用と軽負荷用で用途を使い分けるように制御を行う。さらに、スイッチ１０４Ａをスイッチ１０２Ａと同様に構成することで、スイッチ１０４Ａもスイッチ１０２Ａと同様に重負荷での導通損失の低減に寄与するように動作する。スイッチ１０４Ｂをスイッチ１０２Ｂと同様に構成することで、スイッチ１０４Ｂもスイッチ１０２Ｂと同様に軽負荷でのスイッチング損失の低減に寄与するように動作する。 Lp1 to Lp11 in FIG. 4 are wiring inductance components, and generally correspond to the parasitic inductance of the wiring inside the IC. In the first embodiment, control is performed such that the switch (SW) 102A and the switch 102B of the switch unit 102 are selectively used for heavy load and light load according to the load of the electronic device 10. For example, by increasing the size of the MOSFET included in the switch 102A to reduce the conduction resistance between the drain and the source and increasing the amount of current that can be continuously supplied, the switch 102A can reduce the conduction loss under heavy load. Operate to contribute to reduction. On the other hand, by reducing the size of the MOSFET included in the switch 102B to reduce the input capacitance of the gate and the amount of current that can be continuously supplied, the switch 102B contributes to a reduction in switching loss at light load. To work. In the current feedback type current mode control, a current flowing through the switch section 102 is detected, an analog value obtained by current-voltage conversion is input to a comparator and an A / D converter, and the switching element is turned on by comparing with a predetermined threshold value. Alternatively, control for turning off is performed. Thus, the switch 102A and the switch 102B can be switched for each switching operation, but a detailed description of the operation is omitted. On the other hand, similarly to the switch unit 102, the switch unit 104 controls the switches 104A and 104B so as to selectively use the heavy load and the light load according to the load of the electronic device 10. Further, by configuring the switch 104A in the same manner as the switch 102A, the switch 104A also operates to contribute to reduction of conduction loss under heavy load, similarly to the switch 102A. By configuring the switch 104B in the same manner as the switch 102B, the switch 104B operates to contribute to the reduction of the switching loss at a light load similarly to the switch 102B.

スイッチ部をＩＣに集積化した場合、電子機器１０が重負荷時に使用するスイッチ１０２Ａおよびスイッチ１０４Ａは、スイッチ１０２Ｂおよびスイッチ１０４Ｂよりもインダクタ１０８に接続されるスイッチノード１０５に近い位置に配置される。このように配置することにより、スイッチ部１０２、１０４を流れる電流の配線ループが小さくなる（電流の経路長が短くなる）ため、電流と配線抵抗による導通損失を低減することができる。その場合、電子機器１０が軽負荷時に使用するスイッチ１０２Ｂとスイッチ１０４Ｂは、スイッチノード１０５から離れて配置されることになる。そして、スイッチ１０２Ｂおよび／またはスイッチ１０４Ｂを駆動制御する場合は、スイッチ１０２Ａとスイッチ１０４Ａを駆動制御する場合と比較して、スイッチ部１０２、１０４を流れる電流の配線ループが大きくなる（電流の経路長が長くなる）ことが分かる。これは、配線ループに寄生するインダクタンス値も大きくなるということである。そこで、スイッチノード１０５から遠くに配置されたスイッチ部１０４のスイッチ１０４Ｂに、スイッチ１０４Ｂのバックゲート電位（以下、ＢＧ電位と呼ぶ）を切り替えて制御するＢＧ切替部１２０を接続している。ＢＧ切替部１２０は、４端子型ＦＥＴのバックゲート端子（以下、ＢＧ端子と呼ぶ）をＧＮＤ側とスイッチノード側のどちらかに接続を切り替える。 When the switch unit is integrated into an IC, the switches 102A and 104A used by the electronic device 10 under heavy load are located closer to the switch node 105 connected to the inductor 108 than the switches 102B and 104B. With such an arrangement, the wiring loop of the current flowing through the switch units 102 and 104 is reduced (the current path length is shortened), so that conduction loss due to the current and the wiring resistance can be reduced. In this case, the switch 102B and the switch 104B used by the electronic device 10 under a light load are arranged apart from the switch node 105. When the switch 102B and / or the switch 104B are driven and controlled, the wiring loop of the current flowing through the switch units 102 and 104 is larger than the case where the switches 102A and 104A are driven and controlled (the current path length). Becomes longer). This means that the inductance value parasitic to the wiring loop also increases. Therefore, a BG switching unit 120 that switches and controls a back gate potential (hereinafter, referred to as a BG potential) of the switch 104B is connected to the switch 104B of the switch unit 104 arranged far from the switch node 105. The BG switching unit 120 switches the connection of the back gate terminal (hereinafter, referred to as a BG terminal) of the four-terminal FET to either the GND side or the switch node side.

ここで、図５を参照して、実施形態１におけるスイッチング動作時に発生する高調波リンギングノイズについて、ローサイドのスイッチ部１０４がターンオフするスイッチング遷移期間の動作例を用いて説明する。 Here, with reference to FIG. 5, harmonic ringing noise generated during the switching operation in the first embodiment will be described using an operation example of a switching transition period in which the low-side switch unit 104 is turned off.

まず、スイッチ部１０２がオフ状態、スイッチ１０４Ａがオン状態で、コイル１０８に蓄積された励磁エネルギーをコンデンサ１１０に放出している状態から、駆動制御部１１２がスイッチ１０４Ａをオフ状態にする（Ｔ０→Ｔ１）。次に、スイッチ１０４Ａはオン状態からオフ状態へ切り替える際に、駆動制御部１１２からのゲート駆動電圧が閾値電圧Ｖｔｈを下回るまで電流を流し続けようとする（Ｔ１→Ｔ２）。次に、駆動制御部１１２からのゲート駆動電圧が閾値電圧Ｖｔｈを下回った時点で、寄生ダイオード１０６に環流電流Ｉｏｆｆが流れる（Ｔ２→Ｔ３）。または、ゲート駆動電圧の低下でスイッチ１０４Ａのオン抵抗値Ｒｏｎ＿１０４Ａが大きくなる。そして、環流電流Ｉｏｆｆとの積算値であるドレインとソース間の電圧ＶＤＳ＿１０４Ａが、スイッチ１０４Ａの寄生ダイオード１０６の順方向電圧ＶＦを超えた時点で、寄生ダイオード１０６に環流電流Ｉｏｆｆが流れる（Ｔ２→Ｔ３）。次に、スイッチ部１０２とスイッチ１０４Ａが同時にオン状態になって貫通電流が流れないように防止している期間（以下、ＤｅａｄＴｉｍｅと呼ぶ）が終わり、駆動制御部１１２がスイッチ部１０２をオン状態になるように制御する（Ｔ＝Ｔ３）。このタイミングで、電池２７からスイッチ部１０２を通して電流が流れ始め、その電流が寄生ダイオード１０６の環流電流をキャンセルするようにして寄生ダイオード１０６に流れ込む（Ｔ３→Ｔ４）。寄生ダイオード１０６の電流がゼロになっても、ＰＮ接合ダイオードのリカバリー特性により、順方向の環流電流によって蓄積されたキャリアが消滅するまで、逆方向にリカバリー電流ＩＲが流れる。このリカバリー電流ＩＲは、電池２７、スイッチ部１０２およびスイッチ１０４Ａで形成されるループに流れる短絡電流なので、ループ内の配線に寄生する全てのインダクタにリカバリー電流のエネルギーが蓄積される。ここで、蓄積されるエネルギーＵは以下の式３で表される。
（式３）
Ｕ＝１／２・Ｌｐ・ＩＲＰ^２
ただし、
Ｌｐ：寄生インダクタの総計値
ＩＲＰ：寄生ダイオード１０６のリカバリー電流のピーク値

ここで、蓄積されたエネルギーＵは、寄生ダイオード１０６のリカバリータイム後に解放されるが、リカバリー電流ＩＲが回復する際の急峻な単位時間当たりの電流変化ｄＩＲ／ｄｔに伴い、寄生インダクタと寄生容量によるＬＣ共振が起きる。その結果、スイッチノード電圧Ｖｓｗに高周波のリンギングノイズが重畳される。ここで、重畳するリンギングノイズの共振周波数は以下の式４で表される。
（式４）
ｆ＝１／（２π√（Ｌｐ・Ｃｐ））
ただし、
Ｌｐ：寄生インダクタの総計値
Ｃｐ：寄生キャパシタの総計値
上述した通り、スイッチング動作時に発生する高調波リンギングノイズは、スイッチ部１０４を含む配線ループの寄生インダクタの大きさが影響している。 First, the drive control unit 112 turns off the switch 104A from the state where the excitation energy stored in the coil 108 is discharged to the capacitor 110 when the switch unit 102 is off and the switch 104A is on (T0 → T1). Next, when the switch 104A switches from the on-state to the off-state, the switch 104A tries to keep the current flowing until the gate drive voltage from the drive control unit 112 falls below the threshold voltage Vth (T1 → T2). Next, when the gate drive voltage from the drive control unit 112 falls below the threshold voltage Vth, the circulating current Ioff flows through the parasitic diode 106 (T2 → T3). Alternatively, the on-resistance value Ron_104A of the switch 104A increases as the gate drive voltage decreases. When the voltage VDS_104A between the drain and the source, which is an integrated value of the circulating current Ioff, exceeds the forward voltage VF of the parasitic diode 106 of the switch 104A, the circulating current Ioff flows through the parasitic diode 106 (T2 → T3). ). Next, a period during which the switch unit 102 and the switch 104A are simultaneously turned on to prevent a through current from flowing (hereinafter referred to as DeadTime) ends, and the drive control unit 112 turns the switch unit 102 on. (T = T3). At this timing, a current starts flowing from the battery 27 through the switch unit 102, and the current flows into the parasitic diode 106 so as to cancel the circulating current of the parasitic diode 106 (T3 → T4). Even when the current of the parasitic diode 106 becomes zero, the recovery current IR flows in the reverse direction until the carriers accumulated by the circulating current in the forward direction disappear due to the recovery characteristics of the PN junction diode. Since the recovery current IR is a short-circuit current flowing in a loop formed by the battery 27, the switch unit 102, and the switch 104A, the energy of the recovery current is accumulated in all inductors that are parasitic on the wiring in the loop. Here, the stored energy U is expressed by the following equation 3.
(Equation 3)
U = 1/2 Lp IRP ²
However,
Lp: Total value of parasitic inductor IRP: Peak value of recovery current of parasitic diode 106

Here, the accumulated energy U is released after the recovery time of the parasitic diode 106, but due to a steep current change dIR / dt per unit time when the recovery current IR recovers, the energy U is released due to the parasitic inductor and the parasitic capacitance. LC resonance occurs. As a result, high-frequency ringing noise is superimposed on the switch node voltage Vsw. Here, the resonance frequency of the superimposed ringing noise is represented by the following equation (4).
(Equation 4)
f = 1 / (2π√ (Lp · Cp))
However,
Lp: Total value of parasitic inductors Cp: Total value of parasitic capacitors As described above, harmonic ringing noise generated during the switching operation is affected by the size of the parasitic inductor in the wiring loop including the switch unit 104.

ここで、実施形態１における電子機器１０の動作について説明する。 Here, the operation of the electronic device 10 according to the first embodiment will be described.

実施形態１の電子機器１０は、ユーザが操作部１２の電源ボタンを操作すると、操作部１２から制御部１１に起動の指示が出力される。この指示を受けて、制御部１１は、電源供給部を制御して、電子機器１０の各構成要素に対して電源を供給させる。 In the electronic device 10 according to the first embodiment, when the user operates the power button of the operation unit 12, a start instruction is output from the operation unit 12 to the control unit 11. In response to this instruction, the control unit 11 controls the power supply unit to supply power to each component of the electronic device 10.

電源が供給されると、制御部１１は、操作部１２からの指示信号を受けて、操作部１２のモードスイッチが、「静止画撮影モード」、「動画撮影モード」、「再生モード」等のうちいずれのモードであるかを確認する。 When power is supplied, the control unit 11 receives an instruction signal from the operation unit 12 and switches the mode switch of the operation unit 12 to a “still image shooting mode”, a “moving image shooting mode”, a “playback mode”, or the like. Check which mode is being used.

「静止画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の静止画記録ボタンを操作することで撮影を行い、静止画ファイルが記録媒体２２に記録される。そして再び撮影待機状態になる。「動画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の動画記録開始ボタンを操作することで撮影を開始し、その間、動画データと音声データとが記録媒体２２に記録される。そしてユーザが操作部１２の動画記録終了ボタンを操作することで撮影を終了し、記録媒体２２に記録していた動画データと音声データとを動画ファイルとして完成させる。その後、再び撮影待機状態になる。「再生モード」では、ユーザが選択した静止画ファイルまたは動画ファイルを記録媒体２２から再生して、静止画、動画および音声の出力、無線接続機能を用いたファイル転送等がなされる。 In the “still image shooting mode”, the electronic device 10 performs shooting by the user operating the still image recording button of the operation unit 12 in a shooting standby state, and a still image file is recorded on the recording medium 22. Then, the camera enters the shooting standby state again. In the “moving image shooting mode”, the electronic device 10 starts shooting when the user operates the moving image recording start button of the operation unit 12 in a shooting standby state, during which the moving image data and the audio data are recorded on the recording medium 22. You. Then, the user operates the moving image recording end button of the operation unit 12 to end the shooting, and complete the moving image data and the audio data recorded on the recording medium 22 as a moving image file. After that, the camera enters the shooting standby state again. In the "reproduction mode", a still image file or a moving image file selected by the user is reproduced from the recording medium 22, and a still image, a moving image and audio are output, and a file transfer using a wireless connection function is performed.

次に、電子機器１０の負荷について説明する。電子機器１０の負荷は動作モードに応じて変わる。撮像部１５がライブビュー画像用に得たデジタル画像信号をメモリ１４に一時記憶させて表示させる撮影待機状態は、電子機器１０の負荷が比較的軽い状態で、例えば入力電力が１．５Ｗとなる。一方で、静止画撮影時は、撮像部１５が撮影用にデジタル画像信号を得て、機構制御部２６が露出とフォーカスとシャッターを制御して、画像処理部１６が現像処理と符号化処理を実行して、記録再生部２１が静止画データを記録する。よって、複数のブロックの駆動が重なり、電子機器１０の負荷が比較的重い状態で、例えば入力電力が過渡的に２．５Ｗとなる。一般的に撮影時の画像データ量の方がライブビュー画像用の画像データ量よりも大きい。静止画再生状態であれば、撮像部１５、画像処理部１６および機構制御部２６は駆動されないため、電子機器１０の負荷が軽い状態で、例えば入力電力が０．８Ｗとなる。また、電子機器１０が起動待機状態である省電モードであれば、記録再生部２１も駆動されず、制御部１１がスタンバイ状態で駆動しているため、電子機器１０の負荷が最も軽い状態で、例えば入力電力が０．１Ｗとなる。 Next, the load of the electronic device 10 will be described. The load on the electronic device 10 changes according to the operation mode. In a shooting standby state in which the digital image signal obtained by the imaging unit 15 for the live view image is temporarily stored in the memory 14 and displayed, the load on the electronic device 10 is relatively light, and the input power is 1.5 W, for example. . On the other hand, when photographing a still image, the imaging unit 15 obtains a digital image signal for photographing, the mechanism control unit 26 controls the exposure, focus, and shutter, and the image processing unit 16 performs development processing and encoding processing. Upon execution, the recording / playback unit 21 records the still image data. Therefore, when the driving of the plurality of blocks overlaps, and the load on the electronic device 10 is relatively heavy, for example, the input power transiently becomes 2.5 W. Generally, the amount of image data at the time of shooting is larger than the amount of image data for a live view image. In the still image reproduction state, since the imaging unit 15, the image processing unit 16, and the mechanism control unit 26 are not driven, the load of the electronic device 10 is light and the input power is 0.8 W, for example. In the case of the power saving mode in which the electronic device 10 is in the startup standby state, the recording / reproducing unit 21 is not driven, and the control unit 11 is driven in the standby state. For example, the input power becomes 0.1 W.

電子機器１０が省電力モードまたは静止画再生モードの場合は、負荷の重い撮影時と比較すると、寄生ダイオード１０６に流れる順方向電流は少なくなる。よって、配線ループの寄生インダクタに蓄積されるエネルギーが小さく、スイッチング動作時のリンギングノイズは小さい。しかし、無線接続等で機器内部の不要輻射ノイズに影響を受け易い動作モードであれば、電源部からのスイッチング動作時における高調波ノイズは無視できなくなる。 When the electronic device 10 is in the power saving mode or the still image playback mode, the forward current flowing through the parasitic diode 106 is smaller than in the case of heavy load shooting. Therefore, energy stored in the parasitic inductor of the wiring loop is small, and ringing noise during switching operation is small. However, if the operation mode is easily affected by unnecessary radiation noise inside the device due to wireless connection or the like, harmonic noise during switching operation from the power supply unit cannot be ignored.

実施形態１では、電子機器１０が軽負荷時にスイッチ１０４Ｂを駆動制御した場合において、リカバリー電流ＩＲが流れるインダクタの総計値を下げるため、スイッチ部１０２がオフ状態で寄生ダイオードを流れる順方向電流の配線ループを小さくする。具体的には、図５で示したように、スイッチ部１０２がオフ状態で駆動制御部１１２がスイッチ１０４ＢのＢＧ電位をＧＮＤ側からスイッチノード側に切り替えるように、ＢＧ切替部１２０を制御する。このような制御を行うことで、スイッチ１０４Ｂの寄生ダイオードはアノードがスイッチノード側、カソードがＧＮＤ側となり、スイッチ１０４Ａの寄生ダイオード１０６とは極性が逆向きに固定されることになる。そして、スイッチ１０４Ｂのターンオフ時に流れる環流電流Ｉｏｆｆは、スイッチ１０４Ｂの寄生ダイオードではなく、スイッチ１０４Ａの寄生ダイオード１０６に流れる。よって、スイッチ部１０２のターンオン時のリカバリー電流ＩＲも寄生ダイオード１０６に流れるため、スイッチ１０４Ｂの寄生ダイオードを流れる場合と比べて、リカバリー電流ＩＲが流れるインダクタの総計値を下げることができる。 In the first embodiment, when the electronic device 10 drives and controls the switch 104B when the load is light, the wiring of the forward current flowing through the parasitic diode when the switch unit 102 is in the off state in order to reduce the total value of the inductor through which the recovery current IR flows. Make the loop smaller. Specifically, as shown in FIG. 5, the BG switching unit 120 is controlled such that the drive control unit 112 switches the BG potential of the switch 104B from the GND side to the switch node side when the switch unit 102 is off. By performing such control, the anode of the parasitic diode of the switch 104B is on the switch node side and the cathode of the switch 104B is on the GND side, and the polarity of the parasitic diode of the switch 104A is fixed in the opposite direction. Then, the circulating current Ioff flowing when the switch 104B is turned off flows not through the parasitic diode of the switch 104B but through the parasitic diode 106 of the switch 104A. Therefore, since the recovery current IR when the switch unit 102 is turned on also flows through the parasitic diode 106, the total value of the inductors through which the recovery current IR flows can be reduced as compared with the case where the recovery current IR flows through the parasitic diode of the switch 104B.

ここで、スイッチ部１０２のターンオン時はスイッチ１０４ＢのＢＧ電位がスイッチノード側からＧＮＤ側に切り替わるため、スイッチ部１０２からスイッチ１０４Ｂへの貫通電流が流れないように構成されている。実施形態１では、スイッチ部１０２をＭＯＳＦＥＴが２素子の並列接続として説明したが、１素子でも、３素子以上で同特性のＭＯＳＦＥＴを並列接続としても構わない。また、実施形態１ではスイッチ部１０４をＭＯＳＦＥＴが２素子の並列接続として説明したが、３素子以上の並列接続としても構わない。その場合に、ＢＧ切替部１２０を複数有し、最もスイッチノード１０５の近くに配置されたＭＯＳＦＥＴ以外のＢＧ電位を全て切替制御しても、所定のＭＯＳＦＥＴのみＢＧ電位を切替制御しても構わない。また、ＢＧ電位を切り替える制御をＭＯＳＦＥＴをオン状態またはオフ状態にする制御に連動させず、電子機器１０の動作モードおよび負荷電流に応じてＧＮＤ電位に固定制御としても構わない。 Here, when the switch unit 102 is turned on, the BG potential of the switch 104B is switched from the switch node side to the GND side, so that the through current from the switch unit 102 to the switch 104B does not flow. In the first embodiment, the switch unit 102 is described as a parallel connection of two MOSFETs. However, one switch or three or more MOSFETs having the same characteristics may be connected in parallel. In the first embodiment, the switch unit 104 is described as a parallel connection of two MOSFETs, but may be a parallel connection of three or more MOSFETs. In this case, a plurality of BG switching units 120 may be provided, and switching control of all BG potentials other than the MOSFET disposed closest to the switch node 105 may be performed, or switching control of the BG potential of only a predetermined MOSFET may be performed. . Further, the control for switching the BG potential may not be linked to the control for turning the MOSFET on or off, and may be fixed to the GND potential according to the operation mode and the load current of the electronic device 10.

以上説明したように、実施形態１のスイッチング制御によれば、電子機器１０の軽負荷時において、電流の配線ループが大きくなっても、スイッチング動作時に発生する高調波リンギングノイズを低減させることができる。 As described above, according to the switching control of the first embodiment, it is possible to reduce the harmonic ringing noise generated at the time of the switching operation even when the current wiring loop becomes large at the time of the light load of the electronic device 10. .

［実施形態２］
図６は、実施形態２におけるスイッチ部１０２、１０４の構成要素の例を示している。 [Embodiment 2]
FIG. 6 illustrates an example of components of the switch units 102 and 104 according to the second embodiment.

実施形態２では、スイッチ部１０４のスイッチノード１０５から遠くに配置されたスイッチ１０４Ｂに、還流電流Ｉｏｆｆを遮断するための電流遮断用スイッチ１０４Ｃが直列接続されている。スイッチ１０４Ｃは寄生ダイオード１２４のアノードがスイッチノード側、カソードがＧＮＤ側となるようにスイッチ１０４Ｂに接続される。図６ではスイッチ１０４ＣをＮ型ＭＯＳＦＥＴとしており、バッファ１２６はスイッチ１０４Ｃを駆動する。スイッチ１０４Ｃは、スイッチノード電圧Ｖｓｗよりも高い電圧で駆動制御するため、不図示のダイオードとコンデンサでブートストラップ回路を構成して実現する。スイッチ１０４ＣをＰ型ＭＯＳＦＥＴで構成することも可能であるが、その場合はバッファ１２６で負電圧の出力となる駆動制御が必要となる。 In the second embodiment, a current cutoff switch 104C for cutting off the return current Ioff is connected in series to a switch 104B located far from the switch node 105 of the switch unit 104. The switch 104C is connected to the switch 104B such that the anode of the parasitic diode 124 is on the switch node side and the cathode is on the GND side. In FIG. 6, the switch 104C is an N-type MOSFET, and the buffer 126 drives the switch 104C. Since the switch 104C is driven and controlled by a voltage higher than the switch node voltage Vsw, it is realized by configuring a bootstrap circuit with a diode and a capacitor (not shown). Although the switch 104C can be formed by a P-type MOSFET, in this case, drive control for outputting a negative voltage by the buffer 126 is required.

ここで、図７を参照して、実施形態２のスイッチング動作時に発生する高調波リンギングノイズについて、ローサイドのスイッチ部１０４がターンオフするスイッチング遷移期間の動作例を用いて説明する。なお、以下では、実施形態１の図５と同様の動作については説明を省略し、相違する点を中心に説明をする。 Here, with reference to FIG. 7, harmonic ringing noise generated during the switching operation of the second embodiment will be described using an operation example of a switching transition period in which the low-side switch unit 104 is turned off. In the following, description of the same operation as that of FIG. 5 of the first embodiment will be omitted, and the description will focus on the differences.

なお、図７において、Ｔ０〜Ｔ４におけるスイッチ部１０２およびスイッチ部１０４の動作ならびにスイッチノード電圧Ｖｓｗの変化については、実施形態１の図５で説明した通りである。また、電子機器１０の動作モードに応じた負荷状態の変化も実施形態１で説明した通りである。 In FIG. 7, the operation of the switch unit 102 and the switch unit 104 in T0 to T4 and the change in the switch node voltage Vsw are as described in FIG. 5 of the first embodiment. Further, the change in the load state according to the operation mode of the electronic device 10 is also as described in the first embodiment.

実施形態２では、電子機器１０の軽負荷時にスイッチ１０４Ｂを駆動制御した場合において、リカバリー電流ＩＲが流れるインダクタの総計値を下げるため、スイッチ部１０２がオフ状態で寄生ダイオードを流れる順方向電流の配線ループを小さくする。具体的には、図７に示すように、スイッチ部１０２がオフ状態に駆動制御部１１２がスイッチ１０４Ｃをオン状態になるように制御する。このような制御を行うことで、スイッチ１０４Ｃの寄生ダイオード１２４はアノードがスイッチノード側、カソードがＧＮＤ側となり、スイッチ１０４Ａの寄生ダイオード１０６とは極性が逆向きに固定される。そして、スイッチ１０４Ｂのターンオフ時に流れる環流電流Ｉｏｆｆは、スイッチ１０４Ｂの寄生ダイオードではなく、スイッチ１０４Ａの寄生ダイオード１０６に流れる。スイッチ部１０２のターンオン時のリカバリー電流ＩＲも寄生ダイオード１０６に流れるため、スイッチ１０４Ｂの寄生ダイオードを流れる場合と比べて、リカバリー電流ＩＲが流れるインダクタの総計値を下げることができる。 In the second embodiment, when the switch 104B is driven and controlled when the electronic device 10 is lightly loaded, the wiring of the forward current flowing through the parasitic diode when the switch unit 102 is off to reduce the total value of the inductor through which the recovery current IR flows. Make the loop smaller. Specifically, as shown in FIG. 7, the drive control unit 112 controls the switch 104C to be in the ON state while the switch unit 102 is in the OFF state. By performing such control, the anode of the parasitic diode 124 of the switch 104C is on the switch node side, and the cathode of the switch 104C is on the GND side, and the polarity of the parasitic diode 106 is fixed opposite to that of the parasitic diode 106 of the switch 104A. Then, the circulating current Ioff flowing when the switch 104B is turned off flows not through the parasitic diode of the switch 104B but through the parasitic diode 106 of the switch 104A. Since the recovery current IR when the switch section 102 is turned on also flows through the parasitic diode 106, the total value of the inductors through which the recovery current IR flows can be reduced as compared with the case where the recovery current IR flows through the parasitic diode of the switch 104B.

ここで、スイッチ部１０２のターンオン時はスイッチ１０４Ｃがオフ状態にされているため、スイッチ部１０２からスイッチ１０４Ｂへの貫通電流が流れないように構成されている。実施形態２においても、スイッチ部１０２をＭＯＳＦＥＴが２素子の並列接続として説明したが、１素子でも、３素子以上で同特性のＭＯＳＦＥＴを並列接続としても構わない。また、実施形態２ではスイッチ部１０４をＭＯＳＦＥＴが２素子の並列接続として説明したが、３素子以上の並列接続としても構わない。その場合に、還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃを複数有し、最もスイッチノード１０５の近く配置されたＭＯＳＦＥＴ以外の還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃを全て切替制御してもよい。また、所定のＭＯＳＦＥＴのみ還流電流Ｉｏｆｆの遮断用スイッチを切替制御しても構わない。また、還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃの駆動制御はＭＯＳＦＥＴのオン状態またはオフ状態に連動した制御とせず、電子機器１０の動作モードや負荷電流に応じてオン状態に固定した制御としても構わない。 Here, when the switch unit 102 is turned on, the switch 104C is turned off, so that a through current from the switch unit 102 to the switch 104B does not flow. Also in the second embodiment, the switch unit 102 is described as a parallel connection of two MOSFETs. However, one switch or three or more MOSFETs having the same characteristics may be connected in parallel. In the second embodiment, the switch unit 104 is described as a parallel connection of two MOSFETs, but may be a parallel connection of three or more devices. In this case, a plurality of switches 104C for shutting off the return current Ioff may be provided, and all the switches 104C for shutting off the return current Ioff other than the MOSFET arranged closest to the switch node 105 may be switched. Further, the switch for interrupting the return current Ioff may be switched only for a predetermined MOSFET. Further, the drive control of the cutoff switch 104C for the return current Ioff is not limited to the control linked to the ON state or the OFF state of the MOSFET, but may be the control fixed to the ON state according to the operation mode or the load current of the electronic device 10. .

以上説明したように、実施形態２のスイッチング制御によれば、電子機器１０の軽負荷時において、電流の配線ループが大きくなっても、スイッチング動作時に発生する高調波リンギングノイズを低減させることができる。 As described above, according to the switching control of the second embodiment, it is possible to reduce the harmonic ringing noise generated at the time of the switching operation even when the current wiring loop becomes large when the electronic device 10 is under a light load. .

［実施形態３］
実施形態１および２で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態３では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、プロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態３では、コンピュータＸを制御するためのプログラムであって、実施形態１および２で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。 [Embodiment 3]
The various functions, processes, or methods described in the first and second embodiments can also be realized by a personal computer, a microcomputer, a CPU (central processing unit), a processor, or the like using a program. Hereinafter, in the third embodiment, a personal computer, a microcomputer, a CPU (central processing unit), a processor, and the like are referred to as a “computer X”. In the third embodiment, a program for controlling the computer X, and a program for realizing various functions, processes, or methods described in the first and second embodiments is referred to as a “program Y”.

実施形態１および２で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。 Various functions, processes, or methods described in the first and second embodiments are implemented when the computer X executes the program Y. In this case, the program Y is supplied to the computer X via a computer-readable storage medium. The computer-readable storage medium according to the third embodiment includes at least one of a hard disk device, a magnetic storage device, an optical storage device, a magneto-optical storage device, a memory card, a volatile memory, a nonvolatile memory, and the like. The computer-readable storage medium according to the third embodiment is a non-transitory storage medium.

なお、本発明の実施形態は上述の実施形態に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された上述の実施形態１、２または３も本発明の実施形態に含まれる。 Note that embodiments of the present invention are not limited to the above-described embodiments. Embodiments 1, 2 or 3 described above, which are changed or modified without departing from the spirit of the invention, are also included in the embodiments of the present invention.

１０…電子機器、１００…ＤＣ／ＤＣコンバータ、１０２、１０４…スイッチ部、１０４Ａ〜１０４Ｂ…スイッチ、１０４Ｃ…電流遮断用スイッチ、１１２…駆動制御部、１２０…バックゲート切替部 DESCRIPTION OF SYMBOLS 10 ... Electronic equipment, 100 ... DC / DC converter, 102, 104 ... Switch part, 104A-104B ... Switch, 104C ... Current cutoff switch, 112 ... Drive control part, 120 ... Back gate switching part

Claims

High-side switch means,
Low-side switch means,
Control means for setting the high-side switch means to an on state or an off state, and setting the low-side switch means to an on state or an off state;
The low-side switching means includes a first MOSFET, a second MOSFET connected in parallel with the first MOSFET, and switching means for switching a back gate potential of the second MOSFET.
Connecting the switching means and the second MOSFET,
An electronic device wherein the second MOSFET is arranged at a position farther from a switch node than the first MOSFET.

The control means may fix the back gate potential of the second MOSFET to the switch node side by the switching means during a period in which both the high-side switching means and the low-side switching means are turned off. The electronic device according to claim 1, wherein the electronic device is controlled to:

The electronic device according to claim 1, wherein the switching unit is not connected to the first MOSFET.

High-side switch means,
Low-side switch means,
Control means for setting the high-side switch means to an on state or an off state, and setting the low-side switch means to an on state or an off state;
The low-side switch means has a first MOSFET, a second MOSFET connected in parallel with the first MOSFET, and a current cutoff means for cutting off a return current.
Connecting the current interrupting means and the second MOSFET,
An electronic device wherein the second MOSFET is arranged at a position farther from a switch node than the first MOSFET.

5. The electronic device according to claim 4, wherein the control unit controls the current cutoff unit to be in an off state while the high-side switch unit is in an off state. 6.

The electronic device according to claim 4, wherein the current cutoff unit is not connected to the first MOSFET.

The path length of a current formed by the first MOSFET is shorter than a path length of a current formed by the second MOSFET when the low-side switch is in an ON state. Item 7. The electronic device according to any one of Items 1 to 6.

8. The electronic device according to claim 1, wherein the first MOSFET has a lower conduction resistance between a drain and a source than the second MOSFET. 9.

9. The electronic device according to claim 1, wherein the first MOSFET has a larger current that can be continuously supplied than the second MOSFET. 9.

The electronic device according to claim 1, wherein the second MOSFET has a smaller input capacitance than the first MOSFET.

The high-side switch means includes a plurality of P-type MOSFETs connected in parallel,
The low-side switch means includes a plurality of N-type MOSFETs connected in parallel,
2. The control device according to claim 1, wherein the plurality of P-type MOSFETs in the high-side switch and the plurality of N-type MOSFETs in the low-side switch are independently turned on or off. 3. The electronic device according to any one of items 10 to 10.