JP2020198009A - 情報処理システムおよびプログラム - Google Patents

情報処理システムおよびプログラム Download PDF

Info

Publication number
JP2020198009A
JP2020198009A JP2019104982A JP2019104982A JP2020198009A JP 2020198009 A JP2020198009 A JP 2020198009A JP 2019104982 A JP2019104982 A JP 2019104982A JP 2019104982 A JP2019104982 A JP 2019104982A JP 2020198009 A JP2020198009 A JP 2020198009A
Authority
JP
Japan
Prior art keywords
data
arithmetic processing
processing unit
end portion
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019104982A
Other languages
English (en)
Other versions
JP6631744B1 (ja
Inventor
木村　真敏
Masatoshi Kimura
真敏 木村
智弘 石田
Tomohiro Ishida
智弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019104982A priority Critical patent/JP6631744B1/ja
Application granted granted Critical
Publication of JP6631744B1 publication Critical patent/JP6631744B1/ja
Priority to GB2006028.1A priority patent/GB2587832A/en
Priority to US16/861,251 priority patent/US20200387468A1/en
Priority to CN202010489850.8A priority patent/CN112052202A/zh
Publication of JP2020198009A publication Critical patent/JP2020198009A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】ホスト側の処理負荷を低減する。【解決手段】情報処理システム１−１は、情報処理装置１、演算処理装置群２および中継装置３を備える。情報処理装置１はシステム内においてホストに該当する。演算処理装置群２は、複数の演算処理装置２−１、・・・、２−ｎを含み、Ｉ／Ｏデバイスに該当する。また、中継装置３は、情報処理装置１と、演算処理装置群２とが接続可能な拡張バスを有している。情報処理装置１は、中継装置３を介してデータを演算処理装置群２へ送信する。演算処理装置群２は、データにもとづいて演算処理装置２−１、・・・、２−ｎ間で分散処理を実行し、中継装置３を介して実行結果を情報処理装置１へ送信する。【選択図】図１

Description

本発明は、情報処理システムおよびプログラムに関する。
近年、ＡＩ（Artificial Intelligence）推論処理や画像処理等の負荷の高い演算がパーソナルコンピュータ（ＰＣ：Personal Computer）をベースに実現されている。ＰＣには、例えば、ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field Programmable Gate Array）といった演算プロセッサが搭載されて高い演算性能が実現される。
これらの演算プロセッサを接続するためのインタフェースとしては、大容量のデータを伝送可能なＰＣＩＥｘｐｒｅｓｓ（Peripheral Component Interconnect Express：登録商標）が用いられている。
ＰＣＩ Ｅｘｐｒｅｓｓのインタフェースを備えるシステムでは、通常、ＰＣ側のホストになる演算プロセッサは、ＰＣＩＥｘｐｒｅｓｓのルートコンプレックス（ＲＣ：Root Complex）として機能する。
また、ＰＣと通信を行うＩ／Ｏデバイス側の演算プロセッサは、ＰＣＩＥｘｐｒｅｓｓのエンドポイント（ＥＰ：End Point）として機能する。そして、エンドポイントにルートコンプレックスが接続されて、ホストとデバイス間でＡＩ推論処理や画像処理等のデータ転送が行われる。
関連技術としては、例えば、ホストおよびカード間のＰＣＩ Ｅｘｐｒｅｓｓバスに連接可能な連接部を複数備え、各カードの連接部を連結して、カード間においてデータ転送を行う技術が提案されている。
特開２０１７−１３４４７５号公報
ＰＣＩ Ｅｘｐｒｅｓｓを通じて、ホストに複数のデバイスが接続されるシステムにおいては、従来、ホスト−デバイス間で命令やデータが伝達されるが、デバイス−デバイス間では命令やデータの伝達は行われない。
このため、一方のデバイス側の演算プロセッサから他方のデバイス側の演算プロセッサにデータを引き渡す等のデバイス間でのデータ転送を行う場合には、ホスト側のプロセッサが介在することになり、ホスト側の処理負荷が高くなるという問題がある。
１つの側面では、本発明は、ホスト側の処理負荷の低減を図った情報処理システムおよびプログラムを提供することを目的とする。
上記課題を解決するために、情報処理システムが提供される。情報処理システムは、拡張バスを有し、拡張バスを介した通信を中継する中継装置と、それぞれが拡張バスに接続された複数の演算処理装置を含み、複数の演算処理装置間で中継装置を介した通信を行うことで、複数の演算処理装置のいずれかに入力されたデータに対する演算の分散処理を行う演算処理装置群と、拡張バスに接続されており、分散処理の実行結果を、中継装置を介して演算処理装置群から取得する情報処理装置と、を有する。
また、上記課題を解決するために、コンピュータに上記情報処理システムと同様の制御を実行させるプログラムが提供される。
１側面によれば、ホスト側の処理負荷を低減したデータ転送が可能になる。
情報処理システムの一例を説明するための図である。 ＰＣＩｅ搭載のプラットフォームの構成の一例を示す図である。 情報処理システムの構成の一例を示す図である。 情報処理システムのエッジコンピューティングの適用例を示す図である。 情報処理システムのハードウェア構成の一例を示す図である。 ＰＣＩｅブリッジコントローラのハードウェア構成の一例を示す図である。 コプロセッサ間のデータ転送の一例を示す図である。 コプロセッサ間のデータ転送の一例を示す図である。 分散処理の一例を示す図である。 分散処理の一例を示す図である。 分散処理の一例を示す図である。 分散処理の一例を示す図である。 定義ファイルの一例を示す図である。 メインプロセッサによる設定動作の一例を示すフローチャートである。 コプロセッサ間の分散処理の動作の一例を示すフローチャートである。
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１、演算処理装置群２および中継装置３を備える。情報処理装置１はシステム内においてホストに該当する。演算処理装置群２は、複数の演算処理装置２−１、・・・、２−ｎを含み、Ｉ／Ｏデバイスに該当する。また、中継装置３は、情報処理装置１と、演算処理装置群２とが接続可能な拡張バスを有している。拡張バスは、周辺デバイス用拡張バスであってよい。
中継装置３は、拡張バスを介した通信を中継する。演算処理装置群２は、それぞれが拡張バスに接続された演算処理装置２−１、・・・、２−ｎを含み、演算処理装置２−１、・・・、２−ｎ間で中継装置３を介した通信を行うことで、演算処理装置２−１、・・・、２−ｎのいずれかに入力されたデータに対する演算の分散処理を行う。情報処理装置１は、拡張バスに接続されており、分散処理の実行結果を、中継装置３を介して演算処理装置群２から取得する。
図１に示すシーケンスにもとづいて動作の一例について説明する。
〔ステップＳ１〕情報処理装置１は、データを中継装置３へ送信する。
〔ステップＳ２〕中継装置３は、データを演算処理装置２−１へ中継送信する。
〔ステップＳ３〕演算処理装置２−１は、データにもとづいて分散処理を実行し、分散処理結果である第１の結果データを中継装置３へ送信する。
〔ステップＳ４〕中継装置３は、第１の結果データを演算処理装置２−２へ中継送信する。
〔ステップＳ５〕演算処理装置２−２は、第１の結果データにもとづいて分散処理を実行し、分散処理結果である第２の結果データを中継装置３へ送信する。以下同様にして、演算処理装置２−３から演算処理装置２−（ｎ−１）で分散処理が行われる。
〔ステップＳ６〕中継装置３は、演算処理装置２−（ｎ−１）から送信された第（ｎ−１）の結果データを演算処理装置２−ｎへ中継送信する。
〔ステップＳ７〕演算処理装置２−ｎは、第（ｎ−１）の結果データにもとづいて分散処理を実行し、分散処理結果である第ｎの結果データを中継装置３へ送信する。
〔ステップＳ８〕中継装置３は、第ｎの結果データを情報処理装置１へ中継送信する。
〔ステップＳ９〕情報処理装置１は、第ｎの結果データを保存して管理する（データ解析の処理も含まれる）。
このように、情報処理システム１−１では、情報処理装置１から中継装置３を介して送信されたデータは演算処理装置２−１、・・・、２−ｎ間で分散処理が実行され、中継装置３を介して実行結果が情報処理装置１へ送信される。
このような構成により、一方の演算処理装置から他方の演算処理装置にデータを引き渡す等の演算処理装置間でのデータ転送を行う場合、ホストとなる情報処理装置の介在が不要となる。このため、演算処理装置間での命令やデータの伝達が可能となり、ホスト側の処理負荷を低減することができる。
［第２の実施の形態］
次に第２の実施の形態について説明する。第２の実施の形態の情報処理システムは、ＰＣＩＥｘｐｒｅｓｓ（以下、ＰＣＩｅと表記）インタフェースを用いてデータ転送を行うものである。最初に、従来のプラットフォームの構成および課題について説明する。
図２はＰＣＩｅ搭載のプラットフォームの構成の一例を示す図である。ＰＣＩｅ搭載のプラットフォーム４がルートコンプレックス（以下、ＲＣと表記）となり、デバイス５−１、・・・、５−８がエンドポイント（以下、ＥＰと表記）となって、プラットフォーム４にデバイス５−１、・・・、５−８が接続されている。
すなわち、プラットフォーム４は、ＥＰが接続されるＲＣ側のポートｐ２−１、・・・、ｐ２−８を備え、ポートｐ２−１、・・・、ｐ２−８に対して、デバイス５−１、・・・、５−８がＰＣＩｅインタフェースを通じて１対１に接続される。
プラットフォーム４には、例えば、インテル社製x86互換プロセッサが搭載されており汎用ＯＳ（Operating System）が動作する。また、デバイス５−１、・・・、５−８に用いられるコントローラ部は、それぞれ別メーカ（Ａ社〜Ｈ社）により提供される。
デバイス５−１、・・・、５−８を駆動する場合には、プラットフォーム４のＯＳ上にデバイス５−１、・・・、５−８の各メーカに対応したドライバを組み込むことで、デバイス５−１、・・・、５−８が利用可能となる。
このため、デバイス５−１、・・・、５−８を独立して駆動させることができず、プラットフォーム４に動作不良が生じると、全デバイス５−１、・・・、５−８の機能が停止する。
また、プラットフォーム４に搭載するドライバは、プラットフォーム４のハードウェアやＯＳに併せて開発することになるため、プラットフォーム４のＯＳを変更する等の場合には、ドライバの開発を適宜行うことになる。
さらに、このような構成では、例えば、一方のデバイスから他方のデバイスにデータを引き渡す等のデバイス間でのデータ転送を行う場合、ホスト側のプラットフォーム４が介在することになり、ホスト側の処理負荷が高くなる。
本発明ではこのような点に鑑みてなされたものであり、デバイスの独立駆動を可能にし、デバイス毎のドライバ開発を不要とし、さらにホスト側の処理負荷の低減を図ったデータ転送を可能にするものである。
＜システム構成＞
次に第２の実施の形態の構成および動作について以降詳しく説明する。図３は情報処理システムの構成の一例を示す図である。情報処理システム１−２は、ホスト１０、デバイス２０−１、・・・、２０−６およびＰＣＩｅブリッジコントローラ３０を備える。
ホスト１０は、図１の情報処理装置１の機能を有し、デバイス２０−１、・・・、２０−６は、図１の演算処理装置２−１、・・・、２−ｎの機能を有する。また、ＰＣＩｅブリッジコントローラ３０は、図１の中継装置３の機能を有する。
ホスト１０は、プラットフォームに該当し、ＲＣとして機能する。デバイス２０−１、・・・、２０−６は、ＲＣとして機能する。ＰＣＩｅブリッジコントローラ３０は、ＥＰ（末端部に該当）として機能する。なお、デバイス２０−１、・・・、２０−６は、Ａ社からＦ社の各メーカのコプロセッサ（co-processor）２ａ、・・・、２ｆをそれぞれ有している。
ホスト１０は、ＲＣポートｐ１１、ｐ１２を備え、デバイス２０−１、・・・、２０−６は、ＲＣポートｐ２１、・・・、ｐ２６を備える。ＰＣＩｅブリッジコントローラ３０は、ＥＰポートｐ３１、・・・、ｐ３８を備える。なおホスト１０は、ｐ１１、ｐ１２のどちらか一方でもよい。
各構成要素の接続関係を記すと、ＲＣポートｐ１１とＥＰポートｐ３１が接続され、ＲＣポートｐ１２とＥＰポートｐ３２が接続されて、ホスト１０とＰＣＩｅブリッジコントローラ３０とが接続される。
また、ＲＣポートｐ２１と、ＥＰポートｐ３３とが接続されて、デバイス２０−１とＰＣＩｅブリッジコントローラ３０とが接続される。ＲＣポートｐ２２と、ＥＰポートｐ３４とが接続されて、デバイス２０−２とＰＣＩｅブリッジコントローラ３０とが接続される。ＲＣポートｐ２３と、ＥＰポートｐ３５とが接続されて、デバイス２０−３とＰＣＩｅブリッジコントローラ３０とが接続される。
さらに、ＲＣポートｐ２４と、ＥＰポートｐ３６とが接続されて、デバイス２０−４とＰＣＩｅブリッジコントローラ３０とが接続される。ＲＣポートｐ２５と、ＥＰポートｐ３７とが接続されて、デバイス２０−５とＰＣＩｅブリッジコントローラ３０とが接続される。ＲＣポートｐ２６と、ＥＰポートｐ３８とが接続されて、デバイス２０−６とＰＣＩｅブリッジコントローラ３０とが接続される。
情報処理システム１−２において、コプロセッサ２ａ、・・・、２ｆ上では、任意のＯＳが動作し、プラットフォームに対するインターコネクト等の制限がない。また、ＰＣＩｅブリッジコントローラ３０のＥＰポートｐ３１、・・・、ｐ３８には、任意のＲＣ機器を接続することができる。
さらに、独立したコプロセッサ２ａ、・・・、２ｆ上で異なるＯＳが動作している状態でも、各ＯＳ用のＰＣＩｅブリッジコントローラドライバが適用されることで、コプロセッサ間でのデータ転送が可能である。
また、情報処理システム１−２では、接続するＲＣ機器毎にドライバの作り直しが発生せず、ＰＣＩｅブリッジコントローラ３０をＥＰとして各コプロセッサと接続することで、一方のコプロセッサで処理されたデータを他方のコプロセッサで処理することができる。
＜エッジコンピューティングへの適用＞
図４は情報処理システムのエッジコンピューティングの適用例を示す図である。図３で上述したホスト１０をエッジサーバとみなして、情報処理システム１−２をエッジコンピューティングに適用することができる。
エッジコンピューティングシステムｓｙ１は、情報処理システム１−２、専用ネットワークＮ１（インターネット等）およびクラウドネットワークＮ２を備える。情報処理システム１−２内のホスト１０は専用ネットワークＮ１に接続され、専用ネットワークＮ１はクラウドネットワークＮ２に接続される。
ホスト１０は、ＥＰの機能を持つデバイス２０−１、・・・、２０−６で処理されたデータを集約して、専用ネットワークＮ１を介してクラウドネットワークＮ２へ送信する。
このような構成によって、クラウド側のリソースを節約してエッジ側での処理が可能になる。これにより、クラウドネットワークＮ２を介した応答時間がなくなるためリアルタイム性を確保できる。
また、ホスト１０（エッジ）上でデータを処理して結果をクラウドネットワークＮ２へ送信するので、データの秘匿性を確保できる。さらに、ホスト１０上でデータを処理して必要なデータのみをクラウドネットワークＮ２へ送信することで、通信量を削減できる。
＜ハードウェア＞
図５は情報処理システムのハードウェア構成の一例を示す図である。メインボード１００は、ホスト１０の主機能を担う部品が装着された基板である。ホスト１０は、メインプロセッサ１１、ディスプレイ１２、入出力インタフェース１３、ネットワークインタフェース１４、メモリ１５およびＴＰＭ（Trusted Platform Module）１６を備える。
メモリ１５は、ＤＩＭＭ（Dual Inline Memory Module）１５ａ、ＳＳＤ（Solid State Drive）１５ｂおよびＨＤＤ（Hard Disk Drive）１５ｃを含む。
メインプロセッサ１１は、ホスト１０の主機能を担うプロセッサであり、マルチプロセッサであってもよい。メインプロセッサ１１は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またメインプロセッサ１１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
ディスプレイ１２は、各種の情報を表示する表示部として機能し、例えば、モニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）である。
入出力インタフェース１３は、周辺機器を接続するための通信インタフェースとして機能する。入出力インタフェース１３は、例えば、ＵＳＢ（Universal Serial Bus）デバイスが接続可能であり、ＵＳＢデバイスとメインプロセッサ１１との通信を媒介する。
また、例えば、入出力インタフェース１３は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。
さらに、入出力インタフェース１３は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１３との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。
ネットワークインタフェース１４は、ネットワーク回線が接続可能であり、ネットワーク回線を介して外部機器とメインプロセッサ１１との通信を媒介する。ネットワークとしては、例えば、イーサネット（Ethernet：登録商標）である。ネットワークインタフェース１４としては、例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮ（Local Area Network）カード等を使用することもできる。
メモリ１５には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。ＤＩＭＭ１５ａは、各種の情報を一時記憶可能なＲＡＭ（Random Access Memory）等の揮発性の記録媒体である。ＳＳＤ１５ｂとＨＤＤ１５ｃは、各種の情報を電源断後も記憶可能な不揮発性の記録媒体である。なお、ＴＰＭ１６は、システムのセキュリティ機能を実現するモジュールである。
ＰＣＩｅブリッジコントローラ３０は、複数のデバイス２０−１、・・・、２０−６をブリッジ接続し、ホスト１０とデバイス２０−１、・・・、２０−６間の通信、およびデバイス２０−１、・・・、２０−６間の通信を中継する。
デバイス２０−１、・・・、２０−６は、互いに並列してＰＣＩｅブリッジコントローラ３０に接続されている。デバイス２０−１、・・・、２０−６は、変換ボードｃｖ１、・・・、ｃｖ６およびコプロセッサ２ａ、・・・、２ｆを有する。
変換ボードｃｖ１、・・・、ｃｖ６は、アクセラレータボードとも呼ばれ、情報処理システム１−２の処理能力を高めるために、追加して利用するハードウェアが搭載された基板である。
コプロセッサ２ａ、・・・、２ｆは、ＡＩ推論処理や画像処理等の並列演算処理に適したプロセッサであり、ＧＰＵや専用チップなどのアクセラレータ等を採用できる。また、コプロセッサ２ａ、・・・、２ｆは、ＣＰＵおよびＧＰＵの組み合わせであってもよい。なお、図示していないが、デバイス２０−１、・・・、２０−６内にはそれぞれメモリが実装されている。
図６はＰＣＩｅブリッジコントローラのハードウェア構成の一例を示す図である。ＰＣＩｅブリッジコントローラ３０は、例えば、８チャネルのＥＰを１チップ内に有する中継装置である。ＰＣＩｅブリッジコントローラ３０は、ＣＰＵ３１、メモリ３２、内部バス３３および複数のスロットｓＬ３１、・・・、ｓＬ３８（ＥＰポートに相当）を備える。
スロットｓＬ３１、・・・、ｓＬ３８にはそれぞれ、ＰＣＩｅ規格を満たすように構成されたデバイスまたはホストが接続される。なお、１つのスロットに対して１つのプロセッサが接続されてもよく、または１つのスロットに対して１つのホストまたはデバイスが接続されてもよく、種々変形して接続することができる。
スロットｓＬ３１、・・・、ｓＬ３８は、内部バス３３を介して互いに接続され、さらに内部バス３３には、ＣＰＵ３１およびメモリ３２が接続されている。これにより、内部バス３３を介して、スロットｓＬ３１、・・・、ｓＬ３８に接続されたホストまたはデバイスと、ＣＰＵ３１およびメモリ３２とは相互に通信可能になる。
メモリ３２は、例えば、ＲＯＭおよびＲＡＭを含む記憶メモリである。メモリ３２のＲＯＭには、データ通信制御にかかわるソフトウェアプログラムやこのプログラム用のデータ類が書き込まれている。メモリ３２上のソフトウェアプログラムは、ＣＰＵ３１に適宜読み込まれて実行される。また、メモリ３２のＲＡＭは、１次記憶メモリあるいはワーキングメモリとして利用される。
ＣＰＵ３１は、ＰＣＩｅブリッジコントローラ３０全体を制御する。ＣＰＵ３１は、マルチプロセッサであってもよい。なお、ＣＰＵ３１に代えてＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、ＦＰＧＡのいずれか１つが用いられてもよい。ＣＰＵ３１がメモリ３２に格納されたソフトウェアプログラムを実行することでＰＣＩｅブリッジコントローラ３０におけるデータ転送を実現する。
ＰＣＩｅブリッジコントローラ３０は、デバイス間のデータ転送を高速化するためにＰＣＩｅを用い、ホストまたはデバイスに備えられるプロセッサをそれぞれＲＣとして動作させ、ＥＰ間でデータ転送を実現する。
ＰＣＩｅブリッジコントローラ３０をプロセッサに対してＥＰとして接続する手法としては、既知の種々の手法を用いて実現することができる。例えば、ＰＣＩｅブリッジコントローラ３０は、ホストまたはデバイスとの接続時に、ＥＰとして機能することを示す信号をホストまたはデバイス内のプロセッサに通知することで、ＥＰとしてプロセッサと接続する。ＰＣＩｅブリッジコントローラ３０は、例えば、ＥＰｔｏＥＰ（End Point to End Point）でデータをトンネリングさせて、複数のＲＣにデータを転送する。
＜コプロセッサ間のデータ転送の例＞
図７はコプロセッサ間のデータ転送の一例を示す図である。なお、図中、ホスト１０は、ネットワークインタフェース１４として、ＷＡＮ（Wide Area Network）インタフェース１４ａおよびＬＡＮインタフェース１４ｂを備えている。
〔ステップＳ１１〕ホスト１０内のメインプロセッサ１１は、画像データを、ＰＣＩｅブリッジコントローラ３０を経由してデバイス２０−１内のコプロセッサ２ａに送信する。
〔ステップＳ１２〕コプロセッサ２ａは、受信した画像データに対して所定の分散処理を行う。
〔ステップＳ１３〕コプロセッサ２ａは、分散処理結果を、ＰＣＩｅブリッジコントローラ３０を経由してデバイス２０−２内のコプロセッサ２ｂに送信する。
〔ステップＳ１４〕コプロセッサ２ｂは、受信した分散処理結果を引き継いで所定の分散処理を行う。
〔ステップＳ１５〕コプロセッサ２ｂは、分散処理結果を、ＰＣＩｅブリッジコントローラ３０を経由してメインプロセッサ１１に送信する。
〔ステップＳ１６〕メインプロセッサ１１は、処理結果をメモリ１５に格納して管理する。
〔ステップＳ１７〕メインプロセッサ１１は、ＬＡＮインタフェース１４ｂを介して、処理結果にもとづくイベント通知を行う。例えば、画像処理結果から不審人物が検出された場合、アラート通知を行う。
このように、メインプロセッサ１１を介さずに、ＰＣＩｅブリッジコントローラ３０を介してコプロセッサ間でデータ転送を行って分散処理を実行し、実行結果がメインプロセッサ１１に送信されることで、メインプロセッサ１１の処理負荷を低減することができる。
図８はコプロセッサ間のデータ転送の一例を示す図である。
〔ステップＳ２０〕ホスト１０内のメインプロセッサ１１は、画像データを、ＰＣＩｅブリッジコントローラ３０を経由してデバイス２０−１内のコプロセッサ２ａに送信する。
〔ステップＳ２１〕コプロセッサ２ａは、受信した画像データに対して所定の分散処理を行う。
〔ステップＳ２２〕コプロセッサ２ａは、分散処理結果を、ＰＣＩｅブリッジコントローラ３０を経由してデバイス２０−２内のコプロセッサ２ｂに送信する。
〔ステップＳ２３〕コプロセッサ２ｂは、受信した分散処理結果を引き継いで所定の分散処理を行う。
〔ステップＳ２４〕コプロセッサ２ｂは、途中の分散処理の処理プロセスを、ＰＣＩｅブリッジコントローラ３０を経由してメインプロセッサ１１に送信する。
〔ステップＳ２５〕コプロセッサ２ｂは、分散処理結果を、ＰＣＩｅブリッジコントローラ３０を経由してデバイス２０−３内のコプロセッサ２ｃに送信する。
〔ステップＳ２６〕コプロセッサ２ｃは、受信した分散処理結果を引き継いで所定の分散処理を行う。
〔ステップＳ２７〕コプロセッサ２ｃは、分散処理結果を、ＰＣＩｅブリッジコントローラ３０を経由してメインプロセッサ１１に送信する。
〔ステップＳ２８〕メインプロセッサ１１は、処理結果をメモリ１５に格納して管理する。
〔ステップＳ２９〕メインプロセッサ１１は、ＬＡＮインタフェース１４ｂを介して、処理結果にもとづくイベント通知を行う。
このように、図８の例では、分散処理の途中の処理プロセスがコプロセッサ２ｂからメインプロセッサ１１に送信される。これにより、メインプロセッサ１１は、分散処理の途中の処理結果をより早く認識することができるので、分散処理の最終結果を待たずにイベント検出およびイベント検出に伴う通知等を早期に実行することが可能になる。
＜様々な分散処理のパターン＞
図９は分散処理の一例を示す図である。
〔ステップＳ３１ａ〕メインプロセッサ１１は、データｄ１をコプロセッサ２ａに送信する。
〔ステップＳ３２ａ〕コプロセッサ２ａは、データｄ１を受信すると所定の分散処理を行い、処理結果ｄｒ１１をコプロセッサ２ｂへ送信する。
〔ステップＳ３３ａ〕コプロセッサ２ｂは、処理結果ｄｒ１１を受信すると所定の分散処理を行い、処理結果ｄｒ１２をコプロセッサ２ｃへ送信する。
〔ステップＳ３４ａ〕コプロセッサ２ｃは、処理結果ｄｒ１２を受信すると所定の分散処理を行い、処理結果ｄｒ１３をメインプロセッサ１１へ送信する。
〔ステップＳ３５ａ〕メインプロセッサ１１は、処理結果ｄｒ１３を保存管理する。
〔ステップＳ３１ｂ〕メインプロセッサ１１は、データｄ２をコプロセッサ２ｄに送信する。
〔ステップＳ３２ｂ〕コプロセッサ２ｄは、データｄ２を受信すると所定の分散処理を行い、処理結果ｄｒ２１をコプロセッサ２ｅへ送信する。
〔ステップＳ３３ｂ〕コプロセッサ２ｅは、処理結果ｄｒ２１を受信すると所定の分散処理を行い、処理結果ｄｒ２２をコプロセッサ２ｆへ送信する。
〔ステップＳ３４ｂ〕コプロセッサ２ｆは、処理結果ｄｒ２２を受信すると所定の分散処理を行い、処理結果ｄｒ２３をメインプロセッサ１１へ送信する。
〔ステップＳ３５ｂ〕メインプロセッサ１１は、処理結果ｄｒ２３を保存管理する。
図１０は分散処理の一例を示す図である。ＰＣＩｅインタフェースを介してのシーケンシャルな分散処理の構成を示している（図９の一部構成の具体例に相当）。
ＰＣＩｅブリッジコントローラ３０はＥＰ＃１、・・・、ＥＰ＃４を有している（ＥＰ＃ａは、ポートａのＥＰを表すとする）。メインプロセッサ１１はＥＰ＃１、ＥＰ＃２に接続され、コプロセッサ２ａはＥＰ＃３に接続され、コプロセッサ２ｂはＥＰ＃４に接続されている。
〔ステップＳ４１〕メインプロセッサ１１は、データをＥＰ＃１に送信する。
〔ステップＳ４２〕ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃１からＥＰ＃３へデータをトンネリングし、ＥＰ＃３からコプロセッサ２ａへデータを送信する。
〔ステップＳ４３〕コプロセッサ２ａは、データの分散処理を実行して第１の結果データを生成し、第１の結果データをＥＰ＃３に送信する。
〔ステップＳ４４〕ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃３からＥＰ＃４へ第１の結果データをトンネリングし、ＥＰ＃４からコプロセッサ２ｂへ第１の結果データを送信する。
〔ステップＳ４５〕コプロセッサ２ｂは、第１の結果データの分散処理を実行して第２の結果データを生成し、第２の結果データをＥＰ＃４に送信する。
〔ステップＳ４６〕ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃４からＥＰ＃２へ第２の結果データをトンネリングし、ＥＰ＃２からメインプロセッサ１１へ第２の結果データを送信する。ステップＳ４１からステップＳ４６の処理フローによって、シーケンシャルな分散処理が実行される。
なお、コプロセッサ２ａは、分散処理の途中の処理プロセスをメインプロセッサ１１へ送信することができる。この場合、コプロセッサ２ａは、処理プロセスをＥＰ＃３へ送信する。そして、ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃３からＥＰ＃２へ処理プロセスをトンネリングし、ＥＰ＃２からメインプロセッサ１１へ処理プロセスを送信する。
図１１は分散処理の一例を示す図である。
〔ステップＳ５１ａ〕メインプロセッサ１１は、データＤ１をコプロセッサ２ａ、２ｂ、２ｃに送信する。
〔ステップＳ５２ａ〕コプロセッサ２ａは、データＤ１を受信すると所定の分散処理を行い、処理結果Ｄｒ１１をメインプロセッサ１１へ送信する。
〔ステップＳ５３ａ〕コプロセッサ２ｂは、データＤ１を受信すると所定の分散処理を行い、処理結果Ｄｒ１２をメインプロセッサ１１へ送信する。
〔ステップＳ５４ａ〕コプロセッサ２ｃは、データＤ１を受信すると所定の分散処理を行い、処理結果Ｄｒ１３をメインプロセッサ１１へ送信する。
〔ステップＳ５５ａ〕メインプロセッサ１１は、受信した処理結果を集約して保存管理する。
〔ステップＳ５１ｂ〕メインプロセッサ１１は、データＤ２をコプロセッサ２ｄ、２ｅ、２ｆに送信する。
〔ステップＳ５２ｂ〕コプロセッサ２ｄは、データＤ２を受信すると所定の分散処理を行い、処理結果Ｄｒ２１をメインプロセッサ１１へ送信する。
〔ステップＳ５３ｂ〕コプロセッサ２ｅは、データＤ２を受信すると所定の分散処理を行い、処理結果Ｄｒ２２をメインプロセッサ１１へ送信する。
〔ステップＳ５４ｂ〕コプロセッサ２ｆは、データＤ２を受信すると所定の分散処理を行い、処理結果Ｄｒ２３をメインプロセッサ１１へ送信する。
〔ステップＳ５５ｂ〕メインプロセッサ１１は、受信した処理結果を集約して保存管理する。
図１２は分散処理の一例を示す図である。ＰＣＩｅインタフェースを介しての同一データの並列分散処理の構成を示している（図１１の一部構成の具体例に相当）。
ＰＣＩｅブリッジコントローラ３０はＥＰ＃１、・・・、ＥＰ＃４を有している。メインプロセッサ１１はＥＰ＃１、ＥＰ＃２に接続され、コプロセッサ２ａはＥＰ＃３に接続され、コプロセッサ２ｂはＥＰ＃４に接続されている。
〔ステップＳ６１〕メインプロセッサ１１は、データをＥＰ＃１に送信する。
〔ステップＳ６２〕ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃１からＥＰ＃３およびＥＰ＃４へデータをトンネリングし、ＥＰ＃３からコプロセッサ２ａへデータを送信し、ＥＰ＃４からコプロセッサ２ｂへデータを送信する。
〔ステップＳ６３〕コプロセッサ２ａは、データの分散処理を実行して第１の結果データを生成し、第１の結果データをＥＰ＃３に送信する。
〔ステップＳ６４〕コプロセッサ２ｂは、データの分散処理を実行して第２の結果データを生成し、第２の結果データをＥＰ＃４に送信する。
〔ステップＳ６５〕ＰＣＩｅブリッジコントローラ３０は、ＥＰ＃３からの第１の結果データをＥＰ＃２へトンネリングし、ＥＰ＃４からの第２の結果データをＥＰ＃２へトンネリングする。
そして、ＥＰ＃２からメインプロセッサ１１へ第１の結果データおよび第２の結果データを送信する。ステップＳ６１からステップＳ６５の処理フローによって同一データの並列分散処理が実行される。
上述したように、情報処理システム１−２の構成によれば、デバイスの独立駆動を可能にし、デバイス毎のドライバ開発が不要となる。また、情報処理システム１−２では、メインプロセッサ１１を介さずに、ＰＣＩｅブリッジコントローラ３０を経由してコプロセッサ間でデータ転送を行って分散処理を実行し、実行結果がメインプロセッサ１１に送信される。これにより、メインプロセッサ１１の処理負荷を低減でき、また処理負荷の低減に伴ってメインプロセッサ１１の処理遅延を抑制することができる。
＜定義ファイル＞
図１３は定義ファイルの一例を示す図である。ホスト１０は、メモリ１５に定義ファイルＦ１を記憶している。定義ファイルＦ１は、プロセッサ名、処理名、ＭＡＣ（Media Access Control）アドレス、出力先および処理プロセッサ送信の項目を有する。
プロセッサ名はコプロセッサの識別子、処理名はコプロセッサが担当する分散処理の内容、ＭＡＣアドレスはコプロセッサのアドレスを示す。また、出力先はコプロセッサの分散処理結果の出力先アドレスを示し、処理プロセス送信は分散処理途中の処理プロセスをメインプロセッサ１１に送信するか否かを示している。“ＹＥＳ”の場合は該当コプロセッサの途中の処理プロセスをメインプロセッサ１１へ送信し、“ＮＯ”の場合は該当コプロセッサの途中の処理プロセスをメインプロセッサ１１へ送信しないことを示している。
例えば、欄Ｌ１では、コプロセッサ２ａのＭＡＣアドレスはAA:BB:CC:00:00:02であり、分散処理として処理Ｊ（人物検出）を行うことが示されている。さらに、その分散処理の結果をＭＡＣアドレスがAA:BB:CC:00:00:05のコプロセッサ２ｄへ送信し、また途中の処理プロセスをメインプロセッサ１１に送信することが示されている。
また、欄Ｌ２では、コプロセッサ２ｄのＭＡＣアドレスはAA:BB:CC:00:00:05であり、分散処理として処理Ｔ（トラッキング処理）を行うことが示されている。さらに、その分散処理の結果をＭＡＣアドレスがAA:BB:CC:00:00:07のコプロセッサ２ｆへ送信し、また途中の処理プロセスはメインプロセッサ１１に送信しないことが示されている。
さらに、欄Ｌ３では、コプロセッサ２ｆのＭＡＣアドレスはAA:BB:CC:00:00:07であり、分散処理として処理Ｌ（分類）を行うことが示されている。さらに、その分散処理の結果をＭＡＣアドレスがAA:BB:CC:00:00:00のメインプロセッサ１１へ送信し、また途中の処理プロセスはメインプロセッサ１１に送信しないことが示されている。
＜フローチャート＞
図１４はメインプロセッサによる設定動作の一例を示すフローチャートである。
〔ステップＳ７１〕メインプロセッサ１１は、コプロセッサ２ａ、・・・、２ｆの処理フローを決定する。
〔ステップＳ７２〕メインプロセッサ１１は、決定した処理フローにもとづいて、定義ファイルＦ１を作成する。
〔ステップＳ７３〕メインプロセッサ１１は、定義ファイルＦ１と、実施すべき分散処理の内容とをコプロセッサ２ａ、・・・、２ｆにそれぞれ送信する。
図１５はコプロセッサ間の分散処理の動作の一例を示すフローチャートである。図１３に示した定義ファイルＦ１にもとづき、分散処理として画像処理を行う場合の例を示している。
〔ステップＳ８１〕メインプロセッサ１１は、コプロセッサ２ａにデータを送信する。
〔ステップＳ８２〕コプロセッサ２ａは、人物検出処理を実行する。
〔ステップＳ８３〕コプロセッサ２ａは、出力先のＭＡＣアドレスを取得する。
〔ステップＳ８４〕コプロセッサ２ａは、人物検出処理の実行結果として画像情報および検出情報を、ＰＣＩｅブリッジコントローラ３０を経由してコプロセッサ２ｄに送信する。
〔ステップＳ８５〕コプロセッサ２ｄは、トラッキング処理を実行する。
〔ステップＳ８６〕コプロセッサ２ｄは、出力先のＭＡＣアドレスを取得する。
〔ステップＳ８７〕コプロセッサ２ｄは、トラッキング処理の実行結果として画像情報および検出情報を、ＰＣＩｅブリッジコントローラ３０を経由してコプロセッサ２ｆに送信する。
〔ステップＳ８８〕コプロセッサ２ｆは、分類処理を実行する。
〔ステップＳ８９〕コプロセッサ２ｆは、出力先のＭＡＣアドレスを取得する。
〔ステップＳ９０〕コプロセッサ２ｆは、分類処理の結果情報を、ＰＣＩｅブリッジコントローラ３０を経由してメインプロセッサ１１に送信する。
〔ステップＳ９１〕メインプロセッサ１１は、分類処理の結果情報を保存する。
〔ステップＳ９２〕メインプロセッサ１１は、分類処理の結果情報からアラート通知を行うか否かを判定する。アラート通知を要と判定した場合はステップＳ９３へ処理が進み、アラート通知を不要と判定した場合は終了する。
〔ステップＳ９３〕メインプロセッサ１１は、アラート通知を実施する。
上記で説明した本発明の情報処理システム１−１、１−２の処理機能は、コンピュータによって実現することができる。この場合、情報処理装置１、演算処理装置群２および中継装置３、またはホスト１０、デバイス２０−１、・・・、２０−６およびＰＣＩｅブリッジコントローラ３０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。
処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。
プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。
上述の実施形態では、各部のバス（例えば、拡張バス）またはＩ／ＯインタフェースとしてＰＣＩｅを例に挙げて説明したが、バスまたはＩ／ＯインタフェースはＰＣＩｅに限定されない。例えば、各部のバスまたはＩ／Ｏインタフェースは、データ転送バスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。データ転送バスは、１個の筐体等に設けられたローカルな環境（例えば、１つのシステムまたは１つの装置）で高速にデータを転送できる汎用のバスであってよい。Ｉ／Ｏインタフェースは、パラレルインタフェース及びシリアルインタフェースのいずれであってもよい。
Ｉ／Ｏインタフェースは、シリアル転送の場合、ポイント・ツー・ポイント接続ができ、データをパケットベースで転送可能な構成でよい。尚、Ｉ／Ｏインタフェースは、シリアル転送の場合、複数のレーンを有してよい。Ｉ／Ｏインタフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層とを有してよい。また、Ｉ／Ｏインタフェースは、階層の最上位であり１または複数のポートを有するルートコンプレックス、Ｉ／Ｏデバイスであるエンドポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでよい。Ｉ／Ｏインタフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信してもよい。この場合、受信側は、デマルチプレクサでデータとクロック信号を分離してよい。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
１−１ 情報処理システム
１ 情報処理装置
２ 演算処理装置群
２−１、・・・、２−ｎ 演算処理装置
３ 中継装置
上記課題を解決するために、情報処理システムが提供される。情報処理システムは、拡張バスを有し、拡張バスを介した通信を中継する中継装置と、それぞれが拡張バスに接続された複数の演算処理装置を含み、複数の演算処理装置間で中継装置を介した通信を行うことで、複数の演算処理装置のいずれかに入力されたデータに対する演算の分散処理を行う演算処理装置群と、拡張バスに接続されており、分散処理の実行結果を、中継装置を介して演算処理装置群から取得する情報処理装置と、を備え、中継装置は、接続された機器に対して、中継装置を拡張バスの末端機器と認識させる複数の末端部を有し、複数の演算処理装置および情報処理装置のそれぞれは、複数の末端部の１つに接続されて中継装置を拡張バスの末端機器と認識して拡張バスを介した通信を制御するプロセッサを有する。

Claims (8)

  1. 拡張バスを有し、前記拡張バスを介した通信を中継する中継装置と、
    それぞれが前記拡張バスに接続された複数の演算処理装置を含み、前記複数の演算処理装置間で前記中継装置を介した通信を行うことで、前記複数の演算処理装置のいずれかに入力されたデータに対する演算の分散処理を行う演算処理装置群と、
    前記拡張バスに接続されており、前記分散処理の実行結果を、前記中継装置を介して前記演算処理装置群から取得する情報処理装置と、
    を有する情報処理システム。
  2. 前記中継装置は、接続された機器に対して、前記中継装置を前記拡張バスの末端機器と認識させる複数の末端部を有し、
    前記複数の演算処理装置および前記情報処理装置のそれぞれは、前記複数の末端部の１つに接続されて前記中継装置を前記拡張バスの末端機器と認識して前記拡張バスを介した通信を制御するプロセッサを有する、
    請求項１記載の情報処理システム。
  3. 前記中継装置が前記複数の末端部のうち第１、第２、第３、第４の末端部を有し、前記情報処理装置が前記第１、第２の末端部に接続され、前記演算処理装置群のうちの第１の演算処理装置が前記第３の末端部に接続され、前記演算処理装置群のうちの第２の演算処理装置が前記第４の末端部に接続される場合、
    前記情報処理装置は、前記データを前記第１の末端部へ送信し、
    前記中継装置は、前記第１の末端部から前記第３の末端部へ前記データをトンネリングし、前記第３の末端部から前記第１の演算処理装置へ前記データを送信し、
    前記第１の演算処理装置は、前記データの分散処理を実行して第１の結果データを生成し、前記第１の結果データを前記第３の末端部へ送信し、
    前記中継装置は、前記第３の末端部から前記第４の末端部へ前記第１の結果データをトンネリングし、前記第４の末端部から前記第２の演算処理装置へ前記第１の結果データを送信し、
    前記第２の演算処理装置は、前記第１の結果データの分散処理を実行して第２の結果データを生成し、前記第２の結果データを前記第４の末端部へ送信し、
    前記中継装置は、前記第４の末端部から前記第２の末端部へ前記第２の結果データをトンネリングし、前記第２の末端部から前記情報処理装置へ前記第２の結果データを送信して、シーケンシャルな分散処理を実行する、
    請求項２記載の情報処理システム。
  4. 前記第２の演算処理装置は、分散処理の処理プロセスを前記第３の末端部へ送信し、前記中継装置は、前記第３の末端部から前記第２の末端部へ前記処理プロセスをトンネリングして、前記第２の末端部から前記情報処理装置へ前記処理プロセスを送信する請求項３記載の情報処理システム。
  5. 前記中継装置が前記末端部のうち第１、第２、第３、第４の末端部を有し、前記情報処理装置が前記第１、第２の末端部に接続され、前記演算処理装置群のうちの第１の演算処理装置が前記第３の末端部に接続され、前記演算処理装置群のうちの第２の演算処理装置が前記第４の末端部に接続される場合、
    前記情報処理装置は、前記データを前記第１の末端部へ送信し、
    前記中継装置は、前記第１の末端部から前記第３の末端部および前記第４の末端部へ前記データをトンネリングし、前記第３の末端部から前記第１の演算処理装置へ前記データを送信し、前記第４の末端部から前記第２の演算処理装置へ前記データを送信し、
    前記第１の演算処理装置は、前記データの分散処理を実行して第１の結果データを生成し、前記第１の結果データを前記第３の末端部へ送信し
    前記第２の演算処理装置は、前記データの分散処理を実行して第２の結果データを生成し、前記第２の結果データを前記第４の末端部へ送信し、
    前記中継装置は、前記第３の末端部から前記第２の末端部へ前記第１の結果データをトンネリングし、前記第４の末端部から前記第２の末端部へ前記第２の結果データをトンネリングし、前記第２の末端部から前記情報処理装置へ前記第１の結果データおよび前記第２の結果データを送信して、同一データの並列分散処理を実行する、
    請求項２記載の情報処理システム。
  6. 前記情報処理装置は、前記演算処理装置の識別子、前記演算処理装置が実行する分散処理の内容、前記演算処理装置のアドレス、分散処理の結果の出力先アドレスおよび分散処理の処理プロセスの前記情報処理装置への送信有無を少なくとも定義したファイル情報を管理して、前記ファイル情報にもとづいて、前記演算処理装置群に対して分散処理を実行させる請求項１記載の情報処理システム。
  7. 前記中継装置は、エンドポイントとしての機能を有し、前記複数の演算処理装置の通信を中継する、
    請求項１から請求項６のいずれかに記載の情報処理システム。
  8. コンピュータに、
    中継装置として機能させる場合、拡張バスを介した通信の中継を行い、
    前記拡張バスに接続される演算処理装置群に含まれる複数の演算処理装置として機能させる場合、前記複数の演算処理装置間で前記中継装置を介した通信を行って、前記複数の演算処理装置のいずれかに入力されたデータに対する演算の分散処理を行い、
    前記拡張バスに接続される情報処理装置として機能させる場合、前記分散処理の実行結果を、前記中継装置を介して前記演算処理装置群から取得する、
    処理を実行させるプログラム。
JP2019104982A 2019-06-05 2019-06-05 情報処理システムおよびプログラム Active JP6631744B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019104982A JP6631744B1 (ja) 2019-06-05 2019-06-05 情報処理システムおよびプログラム
GB2006028.1A GB2587832A (en) 2019-06-05 2020-04-24 Information processing system and program
US16/861,251 US20200387468A1 (en) 2019-06-05 2020-04-29 Information Processing System And Computer-Readable Recording Medium Storing Program
CN202010489850.8A CN112052202A (zh) 2019-06-05 2020-06-02 信息处理系统和记录介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019104982A JP6631744B1 (ja) 2019-06-05 2019-06-05 情報処理システムおよびプログラム

Publications (2)

Publication Number Publication Date
JP6631744B1 JP6631744B1 (ja) 2020-01-15
JP2020198009A true JP2020198009A (ja) 2020-12-10

Family

ID=69146604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019104982A Active JP6631744B1 (ja) 2019-06-05 2019-06-05 情報処理システムおよびプログラム

Country Status (4)

Country Link
US (1) US20200387468A1 (ja)
JP (1) JP6631744B1 (ja)
CN (1) CN112052202A (ja)
GB (1) GB2587832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125567A (ja) * 2021-02-17 2022-08-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188446A (ja) * 2006-01-16 2007-07-26 Sony Computer Entertainment Inc 情報処理装置、信号伝送方法、およびブリッジ
JP2013008169A (ja) * 2011-06-24 2013-01-10 Nec Corp データ中継装置
JPWO2011099320A1 (ja) * 2010-02-12 2013-06-13 株式会社日立製作所 情報処理装置、情報処理システム、及び情報処理方法
JP2016051394A (ja) * 2014-09-01 2016-04-11 キヤノン株式会社 データ中継装置およびその制御方法
JPWO2017098643A1 (ja) * 2015-12-10 2017-12-21 三菱電機株式会社 データ処理装置、データ処理方法及びデータ処理プログラム
JP2018521402A (ja) * 2016-01-13 2018-08-02 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． スイッチングデバイス、ペリフェラル・コンポーネント・インターコネクト・エクスプレスシステムおよびその初期化方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8458371B2 (en) * 2009-08-03 2013-06-04 National Instruments Corporation Peripheral devices integrated into a processing chain
US9804988B1 (en) * 2015-10-30 2017-10-31 Amazon Technologies, Inc. Device full memory access through standard PCI express bus
JP6661387B2 (ja) 2016-01-25 2020-03-11 株式会社東芝 コンピュータシステム、及びソフトウェアの初期インストール方法
US10445018B2 (en) * 2016-09-09 2019-10-15 Toshiba Memory Corporation Switch and memory device
US10579567B2 (en) * 2017-06-28 2020-03-03 Western Digital Technologies, Inc. Queue depth management for host systems accessing a peripheral component interconnect express (PCIe) device via a PCIe switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188446A (ja) * 2006-01-16 2007-07-26 Sony Computer Entertainment Inc 情報処理装置、信号伝送方法、およびブリッジ
JPWO2011099320A1 (ja) * 2010-02-12 2013-06-13 株式会社日立製作所 情報処理装置、情報処理システム、及び情報処理方法
JP2013008169A (ja) * 2011-06-24 2013-01-10 Nec Corp データ中継装置
JP2016051394A (ja) * 2014-09-01 2016-04-11 キヤノン株式会社 データ中継装置およびその制御方法
JPWO2017098643A1 (ja) * 2015-12-10 2017-12-21 三菱電機株式会社 データ処理装置、データ処理方法及びデータ処理プログラム
JP2018521402A (ja) * 2016-01-13 2018-08-02 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． スイッチングデバイス、ペリフェラル・コンポーネント・インターコネクト・エクスプレスシステムおよびその初期化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125567A (ja) * 2021-02-17 2022-08-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム
JP7174281B2 (ja) 2021-02-17 2022-11-17 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム

Also Published As

Publication number Publication date
CN112052202A (zh) 2020-12-08
GB2587832A (en) 2021-04-14
GB202006028D0 (en) 2020-06-10
JP6631744B1 (ja) 2020-01-15
US20200387468A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN108337910B (zh) 用于软件定义的互连交换机的架构
KR101035832B1 (ko) 집적 종단점 장치와, 집적 ｐｃｉ 익스프레스 종단점 장치및 ｐｃｉ 익스프레스 통신 시스템
JP5016028B2 (ja) メモリ・マイグレーション中のｄｍａ動作を停止させるコンピュータ実装方法、装置、及びコンピュータ・プログラム
Roozbeh et al. Software-defined “hardware” infrastructures: A survey on enabling technologies and open research directions
US6148356A (en) Scalable computer system
US10296356B2 (en) Implementation of reset functions in an SoC virtualized device
KR20050044247A (ko) 피시아이 익스프레스 링크의 동적 재구성 방법 및 장치
US9806959B2 (en) Baseboard management controller (BMC) to host communication through device independent universal serial bus (USB) interface
KR20150058600A (ko) 플렉시블 서버 시스템
JP2011523135A (ja) 異なるサイズを有するデータのブロックを格納し、取り出すための構成
JP4723470B2 (ja) 計算機システムおよびそのチップセット
JP6631744B1 (ja) 情報処理システムおよびプログラム
CN113312140A (zh) 虚拟可信平台模块
JPH11259383A (ja) Ｒａｓ情報取得回路及びそれを備えた情報処理システム
EP2325747A2 (en) Virtual platform for prototyping system-on-chip designs
JP6928280B2 (ja) 情報処理システム
US20220342835A1 (en) Method and apparatus for disaggregation of computing resources
WO2012124431A1 (ja) 半導体装置
CN100361104C (zh) 中断共享机制下的自定中断信号响应处理方法及系统
JP2005293478A (ja) 記憶制御システム、記憶制御システムに備えられるチャネル制御装置、データ転送装置
WO2019203331A1 (ja) 中継装置および情報処理システム
KR20240007454A (ko) 복수의 포트들을 포함하는 인터페이스 장치 및 그 동작 방법
RU2402064C2 (ru) Сервер
JP6669980B1 (ja) 情報処理システム、情報処理装置およびプログラム
US20230195664A1 (en) Software management of direct memory access commands

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190614

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250