JP2020178381A - 電力変換装置 - Google Patents

Abstract

【課題】ワイドバンドギャップ半導体のスイッチング素子を保護する低コストの電力変換装置を提供する。【解決手段】電力変換装置１は、電力変換部３、４と、電力変換部３、４のスイッチング素子を制御する制御部６、７と、を備える。制御部６、７は、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をハードウェアで行う第１保護部１７と、同じ処理をソフトウェアで行う第２保護部１８と、を有している。第１保護部１７における異常を検知してからスイッチング素子をオフにする指令を発するまでの第１処理時間が、第２保護部１８における同じ指令を発するまでの第２処理時間よりも短く設定されている。異常を検知したのちに、スイッチング素子をオフにして異常を回避するまでの許容時間に応じて、異常検知の対象が第１保護部１７と第２保護部１８とに振り分けられている。【選択図】図１

Description

本願は、電力変換装置に関する。

環境に配慮した自動車としてプラグインハイブリッド車（ＰＨＥＶ：Ｐｌｕｇ-ｉｎ Ｈｙｂｒｉｄ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）、電気自動車（ＥＶ：Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）などが普及し始めている。このような車両には車載用充電装置が搭載されている。この車載用充電装置は、車両の外部に設置された家庭用交流電源もしくは専用の充電設備から車両に搭載された蓄電池を充電する機能を有した電力変換装置である。

従来のＳｉ（Ｓｉｌｉｃｏｎ）を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型半導体のスイッチング素子を有した電力変換装置は、機器性能の確保、機器の故障の防止などのために保護回路または故障検知回路を搭載している。その保護回路または故障検知回路は、一般にマイコンがその役割を担い、保護処理および故障検知を行うように構成されていた。

例えば、スイッチング素子を有するインバータと、スイッチング素子のオンオフ制御を行うマイコン（マイクロコンピュータ）と、スイッチング素子を流れる電流が入力されるシャント抵抗と、保護回路とを備え、保護回路は、シャント電流が過電流判定用閾値を超える場合にストップ信号をマイコンに出力し、スイッチング素子をオフにするモータ駆動装置が開示されている（例えば、特許文献１参照）。

特開２０１５−１２２８８３号公報

近年、車載用充電装置に対してさらなる小型化と高効率化とが求められている。こうした要求に応えるために、ワイドバンドギャップ半導体をスイッチング素子に適用して高周波化を図るとともに、小型の磁性部品などを用いた電力変換装置が開発されつつある。ワイドバンドギャップ半導体（例えば、ＧａＮ：Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）などの高速スイッチングが可能なスイッチング素子は、一般に短絡耐量が低く、過電流発生時にスイッチング素子を保護するために許容される時間は数十マイクロ秒（数十μｓ）と非常に短い。

従来の電力変換装置においては、シャント電流が過電流判定用閾値を超える場合に保護回路がストップ信号をマイコンに出力してスイッチング素子をオフにしているので、Ｓｉ−ＭＯＳＦＥＴなどの自己消弧型半導体のスイッチング素子は保護することができる。しかしながら、このような方式をスイッチング素子にワイドバンドギャップ半導体を適用した電力変換装置に用いても、ワイドバンドギャップ半導体のスイッチング素子を保護するために許容される時間内にスイッチング素子をオフすることができない。

また、従来のＳｉ-ＭＯＳＦＥＴを用いた電力変換装置のスイッチング周波数が数十ｋＨｚであるのに対して、ワイドバンドギャップ半導体を適用した電力変換装置のスイッチング周波数は数百ｋＨｚである。そのため、過電流以外の異常、故障などの検知に対して、従来のＣＰＵを用いた保護回路では応答が間に合わない。

このような問題に対処するひとつの方法として、ＣＰＵを用いたソフトウェア処理をＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などを用いたハードウェア処理に替えて、このＦＰＧＡ内にスイッチング素子に対するスイッチング制御機能と保護機能とを搭載する方法が考えられる。しかしながら、高速な処理速度が必要でない機能までＦＰＧＡに実装されるため、ＦＰＧＡのロジック量が膨大になる。ＦＰＧＡは、ロジック量に比例してコストが非常に高くなる。そのため、高速な処理速度が必要でない機能までＦＰＧＡに実装すると、電力変換装置が高コストになるという課題がある。

本願は、上述の課題を解決するためになされたものであり、ワイドバンドギャップ半導体のスイッチング素子を適用した電力変換装置において、ワイドバンドギャップ半導体のスイッチング素子を保護する低コストの電力変換装置を得ることを目的とする。

本願に係る電力変換装置は、ワイドバンドギャップ半導体で構成されたスイッチング素子を含む電力変換部と、電力変換部のスイッチング素子を制御する制御部とを備えており、制御部は、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をハードウェアで行う第１保護部と、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をソフトウェアで行う第２保護部とを有している。第１保護部における異常を検知してからスイッチング素子をオフにする指令を発するまでの第１処理時間が、第２保護部における異常を検知してからスイッチング素子をオフにする指令を発するまでの第２処理時間よりも短く設定されている。さらに、異常を検知したのちにスイッチング素子をオフにして異常を回避するまでの許容時間に応じて、異常検知の対象を第１保護部と第２保護部とに振り分けている。

本願の電力変換装置は、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をハードウェアで行う第１保護部と、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をソフトウェアで行う第２保護部とを備えており、第１保護部における異常を検知してからスイッチング素子をオフにする指令を発するまでの第１処理時間が、第２保護部における異常を検知してからスイッチング素子をオフにする指令を発するまでの第２処理時間よりも短く設定し、異常を検知したのちにスイッチング素子をオフにして異常を回避するまでの許容時間に応じて、異常検知の対象を第１保護部と第２保護部とに振り分けているので、低コストの電力変換装置となる。

実施の形態１に係る電力変換装置の構成を示すブロック図である。 実施の形態１の制御部を示すブロック図である。 実施の形態１のスイッチング素子の特性を示す図である。 実施の形態１における保護部の異常検知の対象を示した図である。 実施の形態２における入力電圧および平滑コンデンサ電圧を示す図である。 実施の形態２における保護部の異常検知の対象を示した図である。 実施の形態３における出力電圧および平滑コンデンサ電圧を示す図である。 実施の形態３における保護部の異常検知の対象を示した図である。

以下、本願を実施するための実施の形態に係る電力変換装置について図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。

実施の形態１．
図１は、実施の形態１に係る電力変換装置の構成を示すブロック図である。本実施の形態の電力変換装置１は、一対の入力端子２ａ、２ｂと、この入力端子２ａ、２ｂ側を入力側とする交流−直流電力変換部３と、交流−直流電力変換部３の出力側に配置された直流−直流電力変換部４と、直流−直流電力変換部４の出力側に接続された一対の出力端子５ａ、５ｂと、第１制御部６と、第２制御部７とを有している。一対の入力端子２ａ、２ｂには、例えば家庭用の交流電源８が接続されており、一対の出力端子５ａ、５ｂには、例えば車載用の蓄電池９が接続されている。この電力変換装置１は、車両の外部の交流電源８から蓄電池９を充電する電気自動車の充電装置として用いるものとして説明する。ただし、モータとエンジンとを併用して走行するハイブリッド自動車などの充電装置に適用しても何ら問題ない。また、車載用以外の他の充電システムに適用しても何ら問題ない。このことは、他の実施の形態についても同様である。

交流−直流電力変換部３は、交流電源８から入力された交流電力を直流電力に変換する機能を有する。直流−直流電力変換部４は、交流−直流電力変換部３から出力された直流電力を蓄電池９を充電するために必要な所定の直流電力に変換する機能を有する。本実施の形態において、交流−直流電力変換部３および直流−直流電力変換部４は、いずれもワイドバンドギャップ半導体のスイッチング素子で構成されている。ワイドバンドギャップ半導体は、例えば窒化ガリウム（ＧａＮ）である。ワイドバンドギャップ半導体を適用した電力変換装置のスイッチング周波数は数百ｋＨｚである。また、交流−直流電力変換部３と直流−直流電力変換部４との間には、平滑コンデンサ１０が接続されている。

一対の入力端子２ａ、２ｂと交流−直流電力変換部３との間には、入力電流を計測する第１電流センサ１１と入力電圧を計測する第１電圧センサ１２とが接続されている。一対の出力端子５ａ、５ｂと直流−直流電力変換部４との間には、出力電流を計測する第２電流センサ１３と出力電圧を計測する第２電圧センサ１４とが接続されている。交流−直流電力変換部３と直流−直流電力変換部４との間には、平滑コンデンサ１０流れる平滑コンデンサ電流を計測する第３電流センサ１５と、平滑コンデンサ電圧を計測する第３電圧センサ１６とが接続されている。

第２制御部７は、外部より蓄電池９を充電するための充電指令を受け取る。第１制御部６は第２制御部７から交流−直流電力変換部３および直流−直流電力変換部４の制御に必要な指令を受けとり、交流電源８の電力を蓄電池９の充電に必要な直流電力に変換するための制御を行う。ここで、第１制御部６は、例えばＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成されている。また、第２制御部７は、例えばマイクロプロセッサ（以下、マイコンと記す）で構成されている。第２制御部に用いるマイコンと第１制御部に用いるＦＰＧＡとの違いは、マイコンが逐次処理であるのに対してＦＰＧＡが並列処理である点である。

マイコンは、ＣＰＵコアがもつ各命令用の専用機能の処理順をソフトウェアで制御する。そのためマイコンは、処理の度に処理結果をレジスタにデータを蓄積したり、複数の処理を同時に行うのが難しいため割り込み処理を行ったりすることで処理速度が遅い。一方、ＦＰＧＡはハードウェアの回路（ロジックセル、乗算器、ＲＡＭなど）を処理に合わせて組み合せたものであり、各処理を並列に実行できるため割り込み処理を行う必要がなく、処理結果をレジスタに蓄えることも必要ないため、リアルタイム処理に有利である。このため、ハードウェアで処理を行うＦＰＧＡは、ソフトウェアで処理を行うマイコンに比べ、きわめて高速に（１００倍〜１０００倍）処理を実行することができる。

第１制御部６および第２制御部７は、第１保護部１７および第２保護部１８をそれぞれ備えている。第１保護部１７は、異常を検知したのちに交流−直流電力変換部３および直流−直流電力変換部４のスイッチング素子をオフにする指令を発する。第２保護部１８は、異常を検知したのちに交流−直流電力変換部３および直流−直流電力変換部４のスイッチング素子をオフにする指令を発する。第１制御部６は、第１保護部１７および第２保護部から発生された指令に基づいて、スイッチング素子をオフにする。第１保護部１７において、異常を検知してからスイッチング素子をオフにする指令を発するまでの処理時間を第１処理時間Ｔ１とする。第２保護部１８において、異常を検知してからスイッチング素子をオフにする指令を発するまでの処理時間を第２処理時間Ｔ２とする。本実施の形態の電力変換装置１では、第１処理時間Ｔ１を第２処理時間Ｔ２よりも短く設定している。具体的な設定時間は後述する。

このような電力変換装置において、例えば以下のような異常および故障検知機能が搭載されている。これらの異常および故障検知機能は、第１制御部６または第２制御部７、さらには図示しない専用回路に実装される。
・入力電圧異常（過電圧、低電圧）
・入力電流異常（過電流）
・出力電圧異常（過電圧、低電圧）
・出力電流異常（過電流）
・平滑コンデンサ電圧異常（過電圧、低電圧）
・平滑コンデンサ電流異常（過電流）
・入力電源変動（瞬断）
・入力電源周波数異常
・制御異常
この中で制御異常は、例えば制御対象の電流値あるいは電圧値が目標値に追従しない場合などがあげられる。

異常を検知するための計測対象は、具体的には入力電源、入力電流、入力電圧、出力電流、出力電圧、平滑コンデンサ電流、平滑コンデンサ電圧などである。この中で、ワイドバンドギャップ半導体で構成されたスイッチング素子の保護に必要な異常の検知を第１保護部１７で行い、それ以外の異常の検知を第２保護部１８で行う。以下、具体的に説明する。

図２は、本実施の形態の第１制御部および第２制御部を示すブロック図である。図２に示すように、第２制御部７は、外部より蓄電池９を充電するための充電指令を受け取る。第１制御部６は、第１電流センサ１１で計測された入力電流Ｉ１、第１電圧センサ１２で計測された入力電圧Ｖ１、第２電流センサ１３で計測された出力電流Ｉ２、第２電圧センサ１４で計測された出力電圧Ｖ２、第３電流センサ１５で計測された平滑コンデンサ電流Ｉ３、および第３電圧センサ１６で計測された平滑コンデンサ電圧Ｖ３を受け取る。この中で、ワイドバンドギャップ半導体で構成されたスイッチング素子の保護に必要なＩ１、Ｉ２およびＩ３による過電流検知（スイッチング素子に発生する短絡電流の検知）は第１保護部１７で行なわれ、それ以外の異常検知は第２保護部１８で行われる。第１制御部６と第２制御部７とは、制御信号、各種センサからの入力信号などを相互に伝達する

スイッチング素子に短絡電流が発生する要因の１つとして、交流−直流電力変換部３および直流−直流電力変換部４の内部で上下アームが短絡した場合がある。この場合、最も大きな短絡電流が流れる。図３は、ＧａＮを用いたスイッチング素子における短絡発生時の電流特性を示す特性図である。図３において、横軸は短絡発生後の経過時間、右縦軸は電流、左縦軸はエネルギーである。図３において、実線は短絡電流、破線はスイッチング素子に負荷されるエネルギー量、網掛けで示した領域はスイッチング素子が壊れないエネルギー領域である。図３の破線に示すように、短絡が発生したのちスイッチング素子に負荷されるエネルギーが増加する。このエネルギー量がスイッチング素子が壊れないエネルギー領域を超える時間をＴｍａｘとする。ＧａＮを用いたスイッチング素子では、Ｔｍａｘは数μｓ程度、例えば１０μｓ以下である。

短絡が発生してＴｍａｘ経過後の短絡電流をＩｍａｘとする。このＩｍａｘは、短絡電流の許容最大値である。仮に異常検知の閾値をＩｔｈとする。そして、短絡電流がＩｔｈに到達する時間をＴｔｈとする。例えば、異常検知の対象を入力電流Ｉ１とした場合、Ｉ１がＩｔｈに到達した時間に異常を検知する。したがって、スイッチング素子を保護するために、異常を検知してからスイッチング素子をオフにして異常を回避するまでの許容時間はＴｍａｘ−Ｔｔｈである。指令を発してから実際にスイッチング素子のオフが完了するまでの遅延時間（ＦＰＧＡの処理速度およびワイドバンドギャップ半導体のスイッチング素子の応答速度など）も考慮すると、異常を検知してからスイッチング素子をオフにする指令を発するまでの処理時間Ｔｄは、Ｔｍａｘ−Ｔｔｈより短い時間である必要がある。例えば、このＴｄは４μｓ以下である。したがって、第１保護部１７における第１処理時間Ｔ１は、４μｓよりさらに短い値、例えば０．５μｓ以下に設定する必要がある。異常検知の閾値Ｉｔｈは、この条件を満足する値、例えばＩｍａｘの７０％となる電流値となるように設定する。なお、スイッチング素子が壊れないエネルギー領域はスイッチング素子が配置される箇所およびその周辺の回路構成で異なるため、各スイッチング素子のＴｍａｘに応じたＩｔｈを設定する。ただし、第１保護部と第２保護部とに検知対象を振り分けるための閾値は、電力変換装置内のスイッチング素子の中で最も遅いＴｍａｘを採用する。一方、第２保護部１８における第２処理時間Ｔ２は、４μｓを超える時間で問題ない。第２保護部１８は、異常を検知したのちにスイッチング素子をオフにする指令を発する処理をソフトウェアで行うため、通常Ｔ２は数ｍｓ以上、例えば１０ｍｓ以上に設定される。

なお、Ｔｍａｘのときのエネルギー量Ｅｍａｘは許容最大値、Ｔｔｈのときのエネルギー量Ｅｔｈは異常検知までのエネルギー量、ＴｔｈからＴｄまでエネルギー増加量Ｅｔｄは異常検知からスイッチング素子をオフにする指令が出されるまでのエネルギー増加量である。

図４は、本実施の形態における第１制御部６と第２制御部７とにそれぞれ備えられた第１保護部１７および第２保護部１８での異常検知の対象を示した図である。
第１保護部１７は、以下の異常を検知する。
・入力電流異常（過電流）
・出力電流異常（過電流）
・平滑コンデンサ電流異常（過電流）
第２保護部１８は、以下の異常を検知する。
・入力電圧異常（過電圧、低電圧）
・出力電圧異常（過電圧、低電圧）
・平滑コンデンサ電圧異常（過電圧、低電圧）
・入力電源変動（瞬断）
・入力電源周波数異常
・制御異常

交流−直流電力変換部３および直流−直流電力変換部４の内部で上下アームが短絡した場合、その短絡電流は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３で検知できる。したがって、本実施の形態の電力変換装置１では、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３に対する過電流検知を第１制御部６の第１保護部１７で異常を検知するように構成されている。このとき、第１保護部１７は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３の少なくとも１つに基づいて異常を検知したのちにスイッチング素子をオフにする第１の指令を発する。この第１の指令に対する第１処理時間は、第１の値である２μｓ以下に設定される。それ以外は、第２制御部７の第２保護部１８で異常を検知するように構成されている。つまり、本実施の電力変換装置は、図４に示すように、入力電流異常（過電流）、出力電流異常（過電流）および平滑コンデンサ電流異常（過電流）の異常検知を第１保護部で行い、それ以外の異常検知を第２保護部で行うように振り分けている。

このように構成された電力変換装置は、スイッチング素子を保護することができる時間内にスイッチング素子をオフにする必要のある計測対象のみをハードウェアで処理する第１保護部で異常検知を行っているので、ワイドバンドギャップ半導体で構成されたスイッチング素子を保護することができる。また、速い処理時間が必要でない計測対象はソフトウェアで処理する第２保護部で異常検知を行っているので、高速な処理速度が必要でない機能はＦＰＧＡに実装されない。その結果、電力変換装置が高コストになるという問題もない。

なお、本実施の形態において、第１制御部６をＦＰＧＡで構成していたが、それ以外に例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などのハードウェアであってもよい。

また、本実施の形態の電力変換装置１において、交流−直流電力変換部３と直流−直流電力変換部４との間に平滑コンデンサ１０が接続されている。この平滑コンデンサ１０は、交流−直流電力変換部３の出力電圧を平滑化するために接続されているが、直流−直流電力変換部４の出力電圧が安定するのであれば必ずしも必要ない。平滑コンデンサ１０がない場合、第１保護部１７は、入力電流Ｉ１および出力電流Ｉ２の少なくとも１つに基づいて異常を検知したのちにスイッチング素子をオフにする第１の指令を発する。

さらに、本実施の形態の電力変換装置１は、交流−直流電力変換部３と直流−直流電力変換部４との２つの電力変換部を備えていたが、必ずしも２つの電力変換部を備えている必要はなく、どちらか一方の変換部のみを備えていてもよい。あるいは、電力変換装置の変換部は、直流−交流電力変換部であってもよい。

実施の形態２．
高速停止が求められる電力変換装置として、実施の形態１では、スイッチング素子が短絡したときにスイッチング素子を高速に遮断することができる電力変換装置について説明した。短絡以外にスイッチング素子に過大な電流が流れる原因の１つに入力電源の電圧変動がある。実施の形態２の電力変換装置は、スイッチング素子に過大な電流が流れることを未然に防ぐことができる電力変換装置である。とくに、入力電源が瞬断した場合の電力変換装置の動作について説明する。本実施の形態に係る電力変換装置の構成は実施の形態１と同様であるので説明は省略する。なお、瞬断とは電源からの電力供給が短い時間（数百μｓから数ｍｓ）の間だけ絶たれてしまう電源障害現象をいう。

図５は、本実施の形態の電力変換装置において、入力電源に瞬断が発生したときの入力電圧と平滑コンデンサ電圧との特性を示す図である。図５において、横軸は時間、縦軸は電圧である。図５（ａ）は保護部がない場合の特性、図５（ｂ）は保護部が機能した場合の特性を示している。図５において、時間Ｔ０で入力電源の供給が停止し、数百μｓ後のＴ１で入力電源の供給が再開したとする。このような現象は瞬断と言われる。図５（ａ）に示すように、入力電源電圧Ｖａは交流の電圧であり、瞬断が発生した場合、Ｔ０でゼロとなりＴ１で所定の電圧に復帰する。入力電源電圧がＴ０でゼロになると、一時的に平滑コンデンサへ電力が供給されなくなるが、電力変換装置が停止するまでは出力側から負荷への電力の供給が継続される。そのため、平滑コンデンサ電圧Ｖ３は徐々に減少し、例えば、Ｔ０から時間Ｔｍａｘ経過した時点で入力電源電圧Ｖａの最大値よりも小さくなる。Ｔ１で入力電源の供給が再開すると、平滑コンデンサ電圧Ｖ３が入力電源電圧Ｖａの最大値よりも小さいため、平滑コンデンサの電圧を所定の電圧まで上昇させるために過大な電流が平滑コンデンサおよびスイッチング素子に流れ込む。したがって、異常を検知してからスイッチング素子をオフにして異常を回避するまでの許容時間はＴｍａｘである。Ｔｍａｘの値は、電力変換装置の仕様によって決まるが、通常は数百μｓから１ｍ程度である。

このような平滑コンデンサに流れ込む過大な電流を抑制するためには、平滑コンデンサ電圧Ｖ３が入力電源電圧Ｖａの最大値よりも小さくならないようにすればよい。図５（ｂ）に示すように、Ｔ０以降に平滑コンデンサ電圧Ｖ３は徐々に減少するが、平滑コンデンサ電圧Ｖ３が入力電源電圧Ｖａの最大値まで下がる時間Ｔｍａｘより短い時間で電力変換装置を停止させれば、出力側から負荷への電力の供給が停止され、平滑コンデンサ電圧Ｖ３の減少が止まる。電力変換装置を停止させれば、それ以降の平滑コンデンサ電圧Ｖ３は入力電源電圧Ｖａの最大値よりも高い電圧で一定となる。そのため、Ｔ１で入力電源の供給が再開されても平滑コンデンサに過大な電流が流れ込むことはない。仮に異常検知の閾値をＶｔｈとする。すなわち、平滑コンデンサＶ３がＶｔｈに到達した時間に異常を検知する。そして、平滑コンデンサ電圧がＶｔｈに到達する時間をＴｓとする。したがって、スイッチング素子を保護するために、異常を検知してからスイッチング素子をオフにして異常を回避するまでの許容時間はＴｍａｘ−Ｔｓである。指令を発してから実際にスイッチング素子のオフが完了するまでの遅延時間（ＦＰＧＡの処理速度およびワイドバンドギャップ半導体のスイッチング素子の応答速度など）も考慮すると、異常を検知してからスイッチング素子をオフにする指令を発するまでの処理時間Ｔｄは、Ｔｍａｘ−Ｔｓより短い時間である必要がある。ＦＰＧＡの処理速度およびワイドバンドギャップ半導体のスイッチング素子の応答速度などを考慮すると、このＴｄは５００μｓ以下とする。本実施の形態の電力変換装置は、平滑コンデンサ電圧Ｖ３の異常検知は第１保護部１７で行なわれる。このとき、第１保護部１７は、平滑コンデンサ電圧Ｖ３の減少異常を検知したのちにスイッチング素子をオフにする第２の指令を発する。この第２の指令に対する第１処理時間は、第２の値である５００μｓ以下に設定される。

なお、実施の形態１で説明したように、第１保護部１７は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３に対しては、異常を検知したのちに第１の処理時間である０．５μｓ以下の間にスイッチング素子をオフにする第１の指令を発する。

図６は、本実施の形態における第１制御部６と第２制御部７とにそれぞれ備えられた第１保護部１７および第２保護部１８での異常検知の対象を示した図である。
第１保護部１７は、以下の異常を検知する。
・入力電流異常（過電流）
・出力電流異常（過電流）
・平滑コンデンサ電流異常（過電流）
・入力電源変動（瞬断）
第２保護部１８は、以下の異常を検知する。
・入力電圧異常（過電圧、低電圧）
・出力電圧異常（過電圧、低電圧）
・平滑コンデンサ電圧異常（過電圧、低電圧）
・入力電源周波数異常
・制御異常

本実施の形態の電力変換装置において、第１保護部１７は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３に基づいて異常を検知したのちにスイッチング素子をオフにする第１の指令を発する。この第１の指令に対する第１処理時間は、第１の値である０．５μｓ以下に設定されている。また、第１保護部１７は、平滑コンデンサ電圧Ｖ３の減少異常を検知したのちにスイッチング素子をオフにする第２の指令を発する。この第２の指令に対する第１処理時間は、第２の値である５００μｓ以下に設定されている。つまり、本実施の電力変換装置は、図６に示すように、入力電流異常（過電流）、出力電流異常（過電流）および平滑コンデンサ電流異常（過電流）に加えて、入力電源変動（瞬断）の異常検知を第１保護部で行い、それ以外の異常検知を第２保護部で行うように振り分けている。

このように構成された電力変換装置は、スイッチング素子を保護することができる時間内にスイッチング素子をオフにする必要のある計測対象のみをハードウェアで処理する第１保護部で異常検知を行っているので、ワイドバンドギャップ半導体で構成されたスイッチング素子を保護することができる。また、速い処理時間が必要でない計測対象はソフトウェアで処理する第２保護部で異常検知を行っているので、高速な処理速度が必要でない機能はＦＰＧＡに実装されない。その結果、電力変換装置が高コストになるという問題もない。

なお、本実施の形態では、入力電源変動（瞬断）の異常検知を平滑コンデンサの電圧で検知しているが、入力電圧で検知しても、なんら問題はない。

実施の形態３．
高速停止が求められる電力変換装置として、実施の形態１では、スイッチング素子が短絡したときに短絡電流を高速に遮断することができる電力変換装置について説明した。また、実施の形態２では、瞬断が発生したときに平滑コンデンサおよびスイッチング素子に過大な電流が流れることを未然に防ぐことができる電力変換装置について説明した。実施の形態３の電力変換装置は、平滑コンデンサに過大な電圧が印加されるのを未然に防ぐことができる電力変換装置である。

電気自動車の充電装置に用いられるこのような電力変換装置では、平滑コンデンサとして主に電解コンデンサが使用される。一般に電解コンデンサは、定格電圧を超える過電圧が印加されると防爆弁が作動してその後はコンデンサとして使用できなくなる。本実施の形態は、平滑コンデンサに過大な電圧が印加されるのを未然に防ぐことを目的とする。

平滑コンデンサに過大な電圧が印加される要因のひとつに、出力電圧の電圧変動がある。とくに、負荷がオープンになった場合の電力変換装置の動作について説明する。本実施の形態に係る電力変換装置の構成は実施の形態１と同様であるので説明は省略する。なお、負荷がオープンになるとは、電力変換装置の２つの出力端子間の抵抗値が無限大になること意味する。

図７は、本実施の形態の電力変換装置において、負荷がオープンになったときの出力電圧と平滑コンデンサ電圧との特性を示す図である。図７において、横軸は時間、縦軸は電圧である。図７（ａ）は出力電圧Ｖ２の特性、図７（ｂ）は平滑コンデンサ電圧Ｖ３の特性を示している。図７において、時間Ｔ０で負荷がオープンになったとする。図７（ａ）および（ｂ）に示すように、時間Ｔ０で出力電圧Ｖ２は急激に増加し、電力変換装置が負荷のオープンを検知していない間は平滑コンデンサ電圧Ｖ３も増加する。出力電圧Ｖ２が平滑コンデンサの定格電圧（耐電圧）Ｖｃｌを超過すると、平滑コンデンサ電圧Ｖ３もＶｃｌを超過する場合がある。平滑コンデンサ電圧Ｖ３がＶｃｌに到達するまでの時間をＴｍａｘとする。したがって、異常を検知してからスイッチング素子をオフにして異常を回避するまでの許容時間はＴｍａｘである。Ｔｍａｘの値は、電力変換装置の仕様によって決まるが、通常は数ｍｓ程度である。

このような平滑コンデンサ電圧が耐電圧を超えるのを抑制するためには、耐電圧Ｖｃｌよりも低い電圧値の閾値電圧Ｖｔｈを設け、平滑コンデンサ電圧Ｖ３が耐電圧Ｖｃｌよりも低い時点で電力変換装置を停止させればよい。図７（ｂ）に示すように、耐電圧Ｖｃｌよりも低い電圧で電力変換装置を停止させれば、出力側から負荷への電力の供給が停止され、平滑コンデンサ電圧Ｖ３の増加が止まる。すなわち、平滑コンデンサＶ３がＶｔｈに到達した時間に異常を検知する。そして、平滑コンデンサ電圧がＶｔｈに到達する時間をＴｏとする。したがって、スイッチング素子を保護するために、異常を検知してからスイッチング素子をオフにして異常を回避するまでの許容時間はＴｍａｘ−Ｔｏである。指令を発してから実際にスイッチング素子のオフが完了するまでの遅延時間（ＦＰＧＡの処理速度およびワイドバンドギャップ半導体のスイッチング素子の応答速度など）も考慮すると、異常を検知してからスイッチング素子をオフにする指令を発するまでの処理時間Ｔｄは、Ｔｍａｘ−Ｔｏより短い時間である必要がある。また、平滑コンデンサ電圧Ｖ３は出力電圧を制御するための電圧であるため、Ｖｔｈをあまり低い値に設定すると、制御可能な範囲が狭くなり、製品としての価値がさがる。このため、耐電圧Ｖｃｌに出来る限り近い値で閾値電圧Ｖｔｈを設定することが望ましい。このためには、処理時間Ｔｄを十分小さい値に設定する必要がある。このＴｄは５μｓ以下とする。本実施の形態の電力変換装置は、平滑コンデンサ電圧Ｖ３の異常検知は第１保護部１７で行なわれる。このとき、第１保護部１７は、平滑コンデンサ電圧Ｖ３の増加異常を検知したのちにスイッチング素子をオフにする第３の指令を発する。この第３の指令に対する第１処理時間は、第３の値である５μｓ以下に設定される。

なお、実施の形態１で説明したように、第１保護部１７は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３に対しては、異常を検知したのちに第１の処理時間である０．５μｓ以下の間にスイッチング素子をオフにする第１の指令を発する。また、実施の形態２で説明したように、第１保護部１７は、平滑コンデンサ電圧Ｖ３の減少異常に対しては、それを検知したのちに第２の処理時間である５００μｓ以下の間にスイッチング素子をオフにする第２の指令を発する。

図８は、本実施の形態における第１制御部６と第２制御部７とにそれぞれ備えられた第１保護部１７および第２保護部１８での異常検知の対象を示した図である。
第１保護部１７は、以下の異常を検知する。
・入力電流異常（過電流）
・出力電流異常（過電流）
・平滑コンデンサ電流異常（過電流）
・入力電源変動（瞬断）
・平滑コンデンサ電圧異常（過電圧）
第２保護部１８は、以下の異常を検知する。
・入力電圧異常（過電圧、低電圧）
・出力電圧異常（過電圧、低電圧）
・平滑コンデンサ電圧異常（低電圧）
・入力電源周波数異常
・制御異常

本実施の形態の電力変換装置において、第１保護部１７は、入力電流Ｉ１、出力電流Ｉ２および平滑コンデンサ電流Ｉ３に基づいて異常を検知したのちにスイッチング素子をオフにする第１の指令を発する。この第１の指令に対する第１処理時間は、第１の値である０．５μｓ以下に設定されている。また、第１保護部１７は、平滑コンデンサ電圧Ｖ３の減少異常を検知したのちにスイッチング素子をオフにする第２の指令を発する。この第２の指令に対する第１処理時間は、第２の値である５００μｓ以下に設定されている。さらに、第１保護部１７は、平滑コンデンサ電圧Ｖ３の増加異常を検知したのちにスイッチング素子をオフにする第３の指令を発する。この第３の指令に対する第１処理時間は、第３の値である５μｓ以下に設定されている。つまり、本実施の電力変換装置は、図８に示すように、入力電流異常（過電流）、出力電流異常（過電流）および平滑コンデンサ電流異常（過電流）、入力電源変動（瞬断）に加えて、平滑コンデンサ電圧異常（過電圧）の異常検知を第１保護部で行い、それ以外の異常検知を第２保護部で行うように振り分けている。

このように構成された電力変換装置は、平滑コンデンサを保護することができる時間内にスイッチング素子をオフにする必要のある計測対象のみをハードウェアで処理する第１保護部で異常検知を行っているので、平滑コンデンサを保護することができる。また、速い処理時間が必要でない計測対象はソフトウェアで処理する第２保護部で異常検知を行っているので、高速な処理速度が必要でない機能はＦＰＧＡに実装されない。その結果、電力変換装置が高コストになるという問題もない。

なお、本実施の形態では、出力電圧（負荷オープン）の異常検知を平滑コンデンサの電圧で検知しているが、出力電圧で検知しても、なんら問題はない。

なお、実施の形態１から３で説明した電力変換装置において、第１保護部で異常検知の対象となる計測対象は入力電流、出力電流、平滑コンデンサ電流で検知する過電流および平滑コンデンサ電圧で検知する平滑コンデンサ低電圧、平滑コンデンサ過電圧などであったが、これ以外にスイッチング素子、平滑コンデンサなどを含む電力変換回路を保護するためにスイッチング素子を高速でオフする必要のある他の計測対象であってもよい。

本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ 電力変換装置、 ２ａ、２ｂ 入力端子、 ３ 交流−直流電力変換部、 ４ 直流−直流電力変換部、 ５ａ、５ｂ 出力端子、 ６ 第１制御部、 ７ 第２制御部、 ８ 交流電源、 ９ 蓄電池、 １０ 平滑コンデンサ、 １１ 第１電流センサ、 １２ 第１電圧センサ、 １３ 第２電流センサ、 １４ 第２電圧センサ、 １５ 第３電流センサ、 １６ 第３電圧センサ、 １７ 第１保護部、 １８ 第２保護部。

Claims (7)

1. ワイドバンドギャップ半導体で構成されたスイッチング素子を含む電力変換部と、
   前記電力変換部の前記スイッチング素子を制御する制御部と
   を備えた電力変換装置であって、
   前記制御部は、
   異常を検知したのちに前記スイッチング素子をオフにする指令を発する処理をハードウェアで行う第１保護部と、
   異常を検知したのちに前記スイッチング素子をオフにする指令を発する処理をソフトウェアで行う第２保護部とを有し、
   前記第１保護部における異常を検知してから前記スイッチング素子をオフにする指令を発するまでの第１処理時間が、前記第２保護部における異常を検知してから前記スイッチング素子をオフにする指令を発するまでの第２処理時間よりも短く、
   異常を検知したのちに前記スイッチング素子をオフにして異常を回避するまでの許容時間に応じて、異常検知の対象が前記第１保護部と前記第２保護部とに振り分けられている
   ことを特徴とする電力変換装置。
2. 前記電力変換部の入力側の入力電流を計測する第１電流センサと、
   前記電力変換部の出力側の出力電流を計測する第２電流センサと、
   を備え、
   前記許容時間は、
   前記第１電流センサで計測された前記入力電流または前記第２電流センサで計測された前記出力電流に基づいて異常を検知したのちに前記スイッチング素子をオフにして異常を回避するのに許容される時間である
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記電力変換部は平滑コンデンサおよび前記平滑コンデンサを流れる平滑コンデンサ電流を計測する第３電流センサをさらに備え、
   前記許容時間は、
   前記第１電流センサで計測された前記入力電流または前記第２電流センサで計測された前記出力電流および前記第３電流センサで計測された前記平滑コンデンサ電流の少なくとも１つに基づいて異常を検知したのちに前記スイッチング素子をオフにして異常を回避するのに許容される時間である
   ことを特徴とする請求項２に記載の電力変換装置。
4. 前記電力変換部は平滑コンデンサおよび前記平滑コンデンサの平滑コンデンサ電圧を計測する第３電圧センサを備え、
   前記許容時間は、
   前記第３電圧センサで計測された前記平滑コンデンサ電圧に基づいて前記平滑コンデンサ電圧の減少異常を検知したのちに前記スイッチング素子をオフにして異常を回避するのに許容される時間である
   ことを特徴とする請求項１に記載の電力変換装置
5. 前記電力変換部は入力側の入力電圧を計測する第１電圧センサを備え、
   前記許容時間は、
   前記第１電圧センサで計測された前記入力電圧に基づいて前記入力電圧の減少異常を検知したのちに前記スイッチング素子をオフにして異常を回避するのに許容される時間であることを特徴とする請求項１に記載の電力変換装置。
6. 前記電力変換部の出力側の出力電圧を計測する第２電圧センサを備え、
   前記許容時間は、
   前記第２電圧センサで計測された前記出力電圧に基づいて前記出力電圧の減少異常を検知したのちに前記スイッチング素子をオフにして異常を回避するのに許容される時間であることを特徴とする請求項１に記載の電力変換装置。
7. 前記第１保護部は、
   ＦＰＧＡ、ＡＳＩＣまたはＰＬＤで構成されたことを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。

Images