JP2020170786A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2020170786A JP2020170786A JP2019071258A JP2019071258A JP2020170786A JP 2020170786 A JP2020170786 A JP 2020170786A JP 2019071258 A JP2019071258 A JP 2019071258A JP 2019071258 A JP2019071258 A JP 2019071258A JP 2020170786 A JP2020170786 A JP 2020170786A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electronic device
- heat radiating
- heat
- lower package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、電子装置に関する。 The present invention relates to an electronic device.
2つのICパッケージを積層して形成されたPoP(Package on Package)を、プリント基板に実装した電子装置が知られている。 There is known an electronic device in which a PoP (Package on Package) formed by laminating two IC packages is mounted on a printed circuit board.
上記電子装置の場合、下側のICパッケージで発生した熱の放熱が十分にできないという問題が有る。特に下側のICパッケージの発熱が、上側のICパッケージの発熱より大きい場合にこの課題が顕著となる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、放熱性を向上させることにより、信頼性が向上した電子装置を提供することである。
In the case of the above electronic device, there is a problem that the heat generated in the lower IC package cannot be sufficiently dissipated. This problem becomes particularly remarkable when the heat generated by the lower IC package is larger than the heat generated by the upper IC package.
The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic device having improved reliability by improving heat dissipation.
請求項1に記載した電子装置は、上チップを備える上パッケージと、下チップを備える下パッケージと、前記上パッケージ、及び前記下パッケージを上部に積層して備えるプリント基板と、熱を外部に放熱する金属ケース14に接する放熱部と、を備え、前記放熱部は、前記上パッケージ及び前記下パッケージに接する。
The electronic device according to claim 1 dissipates heat to the outside of an upper package having an upper chip, a lower package having a lower chip, a printed circuit board having the upper package and the lower package laminated on the upper part. A heat radiating portion that contacts the
上記の電子装置によれば、下パッケージにおける熱の発生が大きい場合でも、上パッケージだけでなく下パッケージにも放熱部が接しているため、下パッケージで発生した熱も放熱部を介して金属ケースに効率的に伝播する。このため、下パッケージからの熱の放出が効率的に実施される。これにより、電子装置全体の放熱性を向上させることができるため、信頼性が向上した電子装置を提供することができる。 According to the above electronic device, even if the heat generated in the lower package is large, the heat radiating part is in contact with not only the upper package but also the lower package, so that the heat generated in the lower package also passes through the metal case through the heat radiating part. Efficiently propagates to. Therefore, heat is efficiently released from the lower package. As a result, the heat dissipation of the entire electronic device can be improved, so that it is possible to provide an electronic device with improved reliability.
以下、本発明の実施形態に係る電子装置について図面を参照して説明する。以下の説明において前出と同様の要素については同様の符号又は同様の名称を付して、その説明については省略することとし、異なる部分について説明する。また、以下の説明において、電子装置1の金属ケース14側を上方向、プリント基板16側を下方向とする。
Hereinafter, the electronic device according to the embodiment of the present invention will be described with reference to the drawings. In the following description, the same elements as those mentioned above will be given the same reference numerals or the same names, and the description thereof will be omitted, and different parts will be described. Further, in the following description, the
(第1実施形態)
図1に示すように、第1実施形態に係る電子装置1は、2つのICパッケージを積層した所謂PoPである。電子装置1は、上パッケージ10、下パッケージ12、プリント基板16(Printed Circuit Board、以下、PCBと称する)、放熱部30、及びこれらを覆う金属ケース14を備えている。電子装置1は平板略矩形状をなしている。電子装置1に備えられる上パッケージ10及び下パッケージ12も平板略矩形状をなしている。金属ケース14は電子装置1の熱を外部に放熱する機能を備えている。
(First Embodiment)
As shown in FIG. 1, the
PCB16の上部には下パッケージ12及び上パッケージ10が積層されて配置される。上パッケージ10と下パッケージ12との間には複数のはんだボール20が配置されている。上パッケージ10と下パッケージ12とは複数のはんだボール20により接続されている。下パッケージ12とPCB16との間には複数のはんだボール22が配置されている。下パッケージ12とPCB16とは、複数のはんだボール22により接続されている。
The
放熱部30の上面と金属ケース14の内側天井面との間にはサーマルインターフェースマテリアル17(Thermal Interface Material、以下TIMと称する)が設けられている。また、上パッケージ10の上面と放熱部30との間にもTIM18が配置されている。また、側部30bの下端部30cとプリント基板16の上面はTIM19を介して接している。側部30bの内側面と下パッケージ12の側面はTIM19を介して接している。TIM17、18、19は熱伝導率が高い物質で構成されており、例えばシリコン、グラファイトを含んで構成されている。TIM17、18、19は上パッケージ10、下パッケージ12、及び放熱部30の間に介在して接続し、熱の伝播効率を向上させる熱伝達部材として機能する。
A thermal interface material 17 (Thermal Interface Material, hereinafter referred to as TIM) is provided between the upper surface of the
上パッケージ10は、上チップ10a、上層10b、下層10cを備えている。上チップ10aは下層10c上に配置されている。上チップ10aは上層10bにより上面及び側面を覆われている。上チップ10aは図示しない半導体基板に複数のトランジスタ及び配線等を搭載した集積回路であり、上層10bは例えばモールド樹脂、下層10cは例えばプリント基板である。上チップ10aは平板略矩形状をなしている。
The
下パッケージ12は、下チップ12a、上層12b、中間層12c、下層12dを備えている。下チップ12aは下層12d上に配置されており、上面及び側面を中間層12cにより覆われている。下チップ12aは平板略矩形状をなしている。上パッケージ10及び下パッケージ12を積層した積層物は、全体として四角柱形状を呈している。
The
上チップ10aは例えばDRAM、SRAM等のメモリである。下チップ12aは例えばCPU、SOC等のプロセッサである。第1実施形態において、下チップ12aの発熱量は、上チップ10aの発熱量よりも大きい。このことは、下記に説明する第2実施形態から第8実施形態においても同様である。
The
放熱部30は、無底有蓋で下方が開放された矩形箱型形状を呈しており、上部30a及び側部30bを備え、内部空間を備えている。放熱部30は熱伝導性が高い物質、例えば銅、鉄のような金属により構成されている。放熱部30は、上パッケージ10と下パッケージ12の積層物の全体を上から覆うようにして配置される。上パッケージ10及び下パッケージ12は放熱部30の内部空間内に配置される。
The
放熱部30の上面と金属ケース14の内側天井面は近接して設けられている。放熱部30の上面はTIM17を介して金属ケース14の内側天井面に接している。TIM17は、放熱部30及び金属ケース14に接することにより放熱部30からの熱を金属ケール14に伝播させている。金属ケース14はこの熱を外部に放熱する。
The upper surface of the
上パッケージ10の上面と放熱部30の内側天井面は近接して設けられている。上パッケージ10の上面はTIM18を介して放熱部30の内側天井面に接している。TIM18は、上パッケージ10と放熱部30に接することにより上パッケージ10からの熱を放熱部30に伝播させている。なお、TIM18を介して下パッケージ12から放熱部30に伝播する熱には、上パッケージ10で発生した熱と、下パッケージ12で発生し、はんだボール20を介して上パッケージ10に伝播した熱も含まれる。上パッケージ10の側面と放熱部30の側部30bとの間にTIM18を設けて、下パッケージ12側面から放熱部30に熱を伝播させる経路を備えるようにしてもよい。
The upper surface of the
放熱部30の側部30bの内側面と下パッケージ12の側面は近接して配置されている。放熱部30の側部30bの内側面はTIM19を介して下パッケージ12の側面に接している。下パッケージ12で発生した熱は下パッケージ12の側面からTIM19を介して放熱部30に効率的に伝播する。
The inner side surface of the
図1に示された矢印は熱伝播の概略経路を示している。実線の矢印は放熱部30を介して伝播する熱の経路を示している。破線の矢印は下パッケージ12から上パッケージ10を介して放熱部30に伝播する熱の経路を示している。これは、後述する図2から図8においても同様である。
The arrows shown in FIG. 1 show the schematic path of heat transfer. The solid arrow indicates the path of heat propagating through the
このようにして、上パッケージ10及び下パッケージ12で発生した熱は放熱部30に伝播し、放熱部30に伝播した熱は金属ケース14に伝播し、金属ケース14から外部に放熱される。放熱部30は、熱伝導性が高い材料を用いて構成されている。このため、上パッケージ10、下パッケージ12で発生した熱を効率的に放熱部30に伝播させることにより熱の伝播効率、放熱効率を向上させることができる。これにより、上パッケージ10及び下パッケージ12の冷却効率を向上させることができる。発生した熱が上記構成により金属ケース14から外部に放熱されて、電子装置1が冷却される。
In this way, the heat generated in the
上記に説明した第1実施形態に係る電子装置1によれば以下の効果を奏する。
第1実施形態に係る電子装置1では、積層された上パッケージ10及び下パッケージ12を覆うようにして放熱部30が配置され、上パッケージ10の上面、下パッケージ12の側面は熱伝導率が高いTIM18、19を介して放熱部30に接触するように配置されている。これにより、上パッケージ10及び下パッケージ12で発生した熱が効率的に放熱部30に伝播する。更に、放熱部30と金属ケース14は熱伝導率が高いTIM17を介して面積が広い放熱部30の上面において接触している。この構成により、上パッケージ10及び下パッケージ12で発生した熱は効率的に放熱部30に伝播し、更に金属ケース14に伝播して外部に放熱される。これにより、電子装置1全体の放熱効率を向上させることができる。
According to the
In the
更に、第1実施形態では、下パッケージ12の側面に近接して、TIM19を介して接するように放熱部30を配置したため、下パッケージ12から放熱部30への熱の伝播効率を向上させることができる。このため、下チップ12aが例えばCPUやSOCのような発熱が大きい電子部品である場合に、ここで発生した熱を効率的に放熱部30及び金属ケース14に伝播させることができる。これにより電子装置1全体の放熱効率を大幅に向上させることができるため、信頼性が向上した電子装置を提供することができる。
Further, in the first embodiment, since the
(第2実施形態)
次に、第2実施形態について図2を参照して説明する。図2に示すように、第2実施形態に係る電子装置1においては、下パッケージ12上に配置される上パッケージ11の大きさが下パッケージ12よりも小さく、横方向の幅が小さく構成されている。これにより、下パッケージ12の上面に上パッケージ11が載置されていない領域Pが発生する。なお、上パッケージ11は第1実施形態と同様に上チップ11a、上層11b、下層11cを備えている。
(Second Embodiment)
Next, the second embodiment will be described with reference to FIG. As shown in FIG. 2, in the
第2実施形態に係る電子装置1では、放熱部31は無底有蓋で下部が開放された矩形箱型形状を呈しており、上部31a及び側部31bを備える。側部31bは第1実施形態に比較して幅広に構成されており、側部31bの横方向の幅W1は、第1実施形態の側部30bの幅よりも大きく構成されている。
In the
第2実施形態において、放熱部31は、上パッケージ11の上面及び側面を覆うようにして配置されている。更に、放熱部31の下端部31cは下パッケージ12上面であって上パッケージ11が載置されていない領域Pに位置するように設けられている。
In the second embodiment, the
放熱部31の上部31aの内側の天井面と上パッケージ11上面は近接して配置され、上部31a内側の天井面はTIM18を介して上パッケージ11上面に接して配置されている。
The ceiling surface inside the
下パッケージ12の領域Pにおいて、放熱部31の下端部31cの下面と下パッケージ12の上面は近接して配置され、下端部31cの下面はTIM19を介して下パッケージ12上面に接して配置されている。その他の構成は第1実施形態に係る電子装置1と同様である。これにより、下端部31cと下パッケージ12はTIM19を介して接触し、下端部31cと下パッケージ12との接触面積を大きく設定することができる。
In the region P of the
なお、第2実施形態に係る電子装置1において、側部31bの幅W1を大きくするため放熱部31の厚さを大きく構成した例を示したがこれに限定する意図はない。第2実施形態に係る電子装置1においては、下パッケージ12の上面において、放熱部31との接触面積を大きく採ることが目的である。従って、放熱部31を図2に示した放熱部31よりも更に厚さを薄く構成して、上パッケージ11と下パッケージ12の上面の形状に沿うようにして、薄い放熱部31を、領域Pを含む全域に配置させるようにしてもよい。
In the
上記に説明した第2実施形態に係る電子装置1によれば第1実施形態に係る電子装置1と同様の効果を奏する。更に、放熱部31と下パッケージ12との接触面積を大きく設定できるため、下パッケージ12で発生した熱を効率的に放熱部31に伝播させることができる。このため、電子装置1全体の放熱効率を更に向上させることができる。従って、更に信頼性が向上した電子装置を提供することができる。
According to the
(第3実施形態)
次に、第3実施形態について図3を参照して説明する。図3に示すように、第3実施形態に係る電子装置1においては、第2実施形態に係る電子装置1と同様、上パッケージ11の横方向の寸法は、下パッケージ13よりも小さく構成されており、下パッケージ13の上面には上パッケージ11が載置されていない領域Pが存在する。下パッケージ13は、下チップ13a、及び上層13bと中間層13cと下層13dとを備える多層構造を備えている。
(Third Embodiment)
Next, the third embodiment will be described with reference to FIG. As shown in FIG. 3, in the
第3実施形態では、第2実施形態に係る電子装置1に比較して、以下の点において異なる。放熱部32の上部32aの厚さL1は、上パッケージ11と下パッケージ13を積層し、その間にはんだボール20を配置した厚さL2よりも大きい。また、下パッケージ13において、放熱部32の側部32bの下端部30cの直下に位置する領域に、層間接続部24が配置されている。
The third embodiment differs from the
層間接続部24は、下パッケージ13の中間層13cであって下チップ13aの横方向に位置し、その上部と底部が上層13bと下層13dに接触している。このように、層間接続部24は下端部32cに近接して配置されている。層間接続部24は例えばはんだで構成されたはんだボールである。層間接続部24として、鉛とスズを主成分とするものを用いてもよいし、さらに銅が添加されたもの、あるいは、鉛を含まない鉛フリーはんだを用いてもよい。あるいは、中間層12cに貫通孔を設け、貫通孔内に例えば銅などの金属を埋め込んで形成した埋め込み金属として構成してもよい。
The
層間接続部24は、側部32bの直下、すなわち、下パッケージ13で発生した熱が放熱部32に伝播する際の熱の伝播経路に位置している。層間接続部24は熱伝導率が大きいため、下パッケージ13で発生した熱を放熱部32に効率的に伝播させることができる。
The
上記に説明した第3実施形態に係る電子装置1によれば第1実施形態及び第2実施形態に係る電子装置1と同様の効果を奏する。更に、第3実施形態に係る電子装置1によれば、放熱部32の厚さL1は、上パッケージ11と下パッケージ13を積層させた厚さL2よりも大きく設定されているため、電子装置1全体の強度が高くなり、電子装置1の反りを低減することができるとともに、放熱部32の吸熱効果を向上させることができる。更に、層間接続部24が下パッケージ13から放熱部32への熱の伝播経路に位置しているため、熱伝播効率を更に向上させることができる。従って、これにより信頼性が向上した電子装置を提供することができる。
According to the
(第4実施形態)
次に、第4実施形態について図4を参照して説明する。図4に示すように、第4実施形態に係る電子装置1においては、第1実施形態に係る電子装置1に比較して、放熱部33の形状が異なっている。
(Fourth Embodiment)
Next, the fourth embodiment will be described with reference to FIG. As shown in FIG. 4, in the
第4実施形態において放熱部33は、一方の端部、図において左側の側部が存在していない。図において右側の側部33bは存在しており、図の右側においては、第1実施形態に係る電子装置1と同様に、放熱部33は上パッケージ10と下パッケージ12との積層物を覆い、下パッケージ12の側面はTIM19を介して放熱部33の側部33bの内面に接している。第4実施形態に係る電子装置1によれば、第1から第3実施形態に係る電子装置1と同様の効果を奏する。更に、放熱部33において図における左側の側部が無いため電子装置1のサイズを小さく構成することができる。
In the fourth embodiment, the
(第5実施形態)
次に、第5実施形態について図5を参照して説明する。図5に示すように、第5実施形態に係る電子装置1の構成のほとんどは第4実施形態に係る電子装置1と同様である。第5実施形態に係る電子装置1は以下の点で第4実施形態に係る電子装置1と異なっている。第5実施形態に係る電子装置1では、下パッケージ40の下チップ40aの位置が放熱部33の側部33b側に横方向に移動し、側部33bに近接して配置されている。このように、下パッケージ40の下チップ40aすなわち発熱源の位置を放熱部33に更に近接させることにより、下パッケージ40で発生した熱を効率的に放熱部33に伝播させることができる。なお、下パッケージ40は、下チップ40a、上層40b、中間層40c、下層40dを備えている。
(Fifth Embodiment)
Next, the fifth embodiment will be described with reference to FIG. As shown in FIG. 5, most of the configurations of the
第5実施形態によれば、第4実施形態に係る電子装置1と同様の効果を得る。また、放熱部33への熱伝播効率を向上させることができるため、更に信頼性が向上した電子装置を提供することができるという効果を奏する。
According to the fifth embodiment, the same effect as that of the
(第6実施形態)
次に、第6実施形態について図6を参照して説明する。図6に示すように、第6実施形態に係る電子装置1においては、第2実施形態に係る電子装置1に比較して、上パッケージ41の位置、及び放熱部34の形状が異なっている。上パッケージ41は、上チップ41a、上層41b、中間層41c及び下層41dを備えている。放熱部34は、上部34a、側部34b、下端部34cを備えている。
(Sixth Embodiment)
Next, the sixth embodiment will be described with reference to FIG. As shown in FIG. 6, in the
第6実施形態において、上パッケージ41は下パッケージ13よりも横方向の幅が小さい。上パッケージ41と下パッケージ13は、図において左端位置が一致するように配置されている。このため、下パッケージ13上には上パッケージ41が載置されていない領域Pが存在する。
In the sixth embodiment, the
また、放熱部34は、一方の側部すなわち図において左側の側部が存在してしない。図において右側の側部34bは存在している。図6においては、第2実施形態に係る電子装置1と同様に、放熱部34は下パッケージ41の上部及び右側側部を覆うようにして接し、放熱部34の下端部34cは下パッケージ13上面であって下パッケージ41が載置されていない領域P上にTIM19を介して接するようにして配置されている。
Further, the
更に、放熱部34の側部34bの横幅W2は、第2実施形態における側部31bの幅W1よりも大きい。これにより、放熱部34の下端部34cと下パッケージ13上面との接触面積を大きく設定できるため、下パッケージ13から放熱部34への熱伝播効率を向上させることができる。また、側部34bの横幅W2を大きく設定しているため、放熱部34の下端部34cが下パッケージ13の下チップ13aに近接することになる。また、下端部34cの直下には層間接続部24が配置されている。これによれば、層間接続部24は、下チップ13aで発生した熱の伝播経路に存在するため、下チップ13aすなわち下パッケージ13から放熱部34への熱の伝播効率を向上させることができる。
Further, the lateral width W2 of the
以上に説明したように、第6実施形態に係る電子装置1によれば、第4実施形態に係る電子装置1と同様の効果を得る。また、下パッケージ13から放熱部34への熱伝播効率を向上させることができるため、更に信頼性が向上した電子装置を提供することができるとともに、電子装置1のサイズを小さく構成することができるという効果を奏する。
As described above, according to the
(第7実施形態)
次に、第7実施形態について図7を参照して説明する。図7に示すように、第7実施形態に係る電子装置1においては、第6実施形態に係る電子装置1に比較して、下パッケージ42の下チップ42aの位置を、図において右側すなわちより放熱部34の下端部34cに近接する横方向に移動させている。下パッケージ42は、下チップ42a、及び、上層42b、中間層42c及び下層42dを備える多層構造を備えている。こうすることで、下チップ42aの少なくとも一部を、下端部34cの直下に位置させる。また、下パッケージ42の上層42bであって下端部34cの直下、かつ、下チップ42aの直上に位置して、熱拡散部26が設けられている。
(7th Embodiment)
Next, the seventh embodiment will be described with reference to FIG. 7. As shown in FIG. 7, in the
熱拡散部26は、中間層42cに貫通孔を設け、貫通孔内に例えば銅などの金属を埋め込んで形成した貫通電極として構成される。熱拡散部26は、熱拡散部26の周囲の材料、例えばモールド樹脂よりも熱伝導率が大きくなるように構成されるため、熱拡散部26は熱伝播効率が高く設定されている。従って、下パッケージ42の発熱源である下チップ42aにおいて発生した熱は、下チップ42aの直上に位置する熱拡散部26を介して伝播することにより効率的に放熱部34に伝播する。
The
第7実施形態に係る電子装置1によれば、第4実施形態に係る電子装置1と同様の効果を得る。また、熱の発生源である下チップ42aの直上に近接して、熱拡散部26、TIM19、及び下端部34cが配置されるため、下パッケージ42から放熱部34への熱伝播効率を更に向上させることができる。
According to the
(第8実施形態)
次に、第8実施形態について図8を参照して説明する。図8に示すように、第8実施形態に係る電子装置1においては、下パッケージ13上に放熱部35が配置され、その上に上パッケージ11が配置される。放熱部35は、無蓋有底で上部が開放された矩形箱型形状を呈しており、側部35aと底部35bを備えている。底部35bにははんだボール20を貫通させる貫通孔が設けられており、これによりはんだボール20は上パッケージ11と下パッケージ13とを接続している。上記に説明した構成によれば、上パッケージ11と下パッケージ13との間に放熱部35が配置されるため、下パッケージ13の発熱が大きく、上パッケージ11が熱に弱い場合に、下パッケージ13で発生した熱が上パッケージ11に伝播することが抑制される。また、側部35aの直下に下パッケージ13の層間接続部24が配置されるため、下パッケージ13で発生した熱が放熱部35を介して金属ケース14に伝播する効率が向上される。
(8th Embodiment)
Next, the eighth embodiment will be described with reference to FIG. As shown in FIG. 8, in the
第8実施形態に係る電子装置1によれば、第1実施形態に係る電子装置1と同様の効果を得る。また、放熱部35により下パッケージ13で発生した熱が上パッケージ11に伝播することが抑制されるため、特に上パッケージ11が熱に対して弱い場合に、更に信頼性が向上した電子装置を提供することができる。
According to the
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described in accordance with the examples, it is understood that the present disclosure is not limited to the examples and structures. The present disclosure also includes various modifications and modifications within an equal range. In addition, various combinations and forms, as well as other combinations and forms that include only one element, more, or less, are also within the scope of the present disclosure.
1…電子装置、10,41…パッケージ、10a、41a…上チップ、12、13、40、42…下パッケージ、12a、13a、40a、42a…下チップ、16…プリント基板、17、18、19…サーマルインターフェースマテリアル(熱伝達部材)、24…層間接続部、30、31、32、33、34、35…放熱部
1 ... Electronic device, 10,41 ... Package, 10a, 41a ... Upper chip, 12, 13, 40, 42 ... Lower package, 12a, 13a, 40a, 42a ... Lower chip, 16 ... Printed circuit board, 17, 18, 19 ... Thermal interface material (heat transfer member), 24 ... Interlayer connection, 30, 31, 32, 33, 34, 35 ... Heat dissipation
Claims (6)
下チップ(12a、13a、40a、42a)を備える下パッケージ(12、13、40、42)と、
前記上パッケージ、及び前記下パッケージを上部に積層して備えるプリント基板(16)と、
熱を外部に放熱する金属ケース(14)に接する放熱部(30、31、32、33、34、35)と、を備え、
前記放熱部は、前記上パッケージ及び前記下パッケージに接する電子装置。 An upper package (10, 41) with an upper tip (10a, 41a) and
A lower package (12, 13, 40, 42) with a lower tip (12a, 13a, 40a, 42a) and
A printed circuit board (16) provided with the upper package and the lower package laminated on the upper surface.
It is provided with a heat radiating portion (30, 31, 32, 33, 34, 35) in contact with a metal case (14) that radiates heat to the outside.
The heat radiating portion is an electronic device in contact with the upper package and the lower package.
前記放熱部(32、34、35)は、前記下パッケージと、前記下パッケージに設けられた前記層間接続部の直上の位置で接続されている請求項1から3の何れか一項に記載の電子装置。 The lower package (13, 42) has a multi-layer structure having a plurality of layers and includes an interlayer connection portion (24) for connecting the plurality of layers.
The method according to any one of claims 1 to 3, wherein the heat radiating portion (32, 34, 35) is connected to the lower package at a position directly above the interlayer connection portion provided in the lower package. Electronic device.
The electronic device according to any one of claims 1 to 5, wherein the calorific value of the lower chip is larger than the calorific value of the upper chip.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071258A JP7063302B2 (en) | 2019-04-03 | 2019-04-03 | Electronic device |
PCT/JP2020/010550 WO2020203123A1 (en) | 2019-04-03 | 2020-03-11 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019071258A JP7063302B2 (en) | 2019-04-03 | 2019-04-03 | Electronic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020170786A true JP2020170786A (en) | 2020-10-15 |
JP2020170786A5 JP2020170786A5 (en) | 2021-04-15 |
JP7063302B2 JP7063302B2 (en) | 2022-05-09 |
Family
ID=72668369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071258A Active JP7063302B2 (en) | 2019-04-03 | 2019-04-03 | Electronic device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7063302B2 (en) |
WO (1) | WO2020203123A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188342A (en) * | 2001-12-19 | 2003-07-04 | Sony Corp | Semiconductor device |
JP2004031650A (en) * | 2002-06-26 | 2004-01-29 | Sony Corp | Leadless package and semiconductor device |
JP2006210892A (en) * | 2004-12-27 | 2006-08-10 | Nec Corp | Semiconductor device |
JP2010252210A (en) * | 2009-04-20 | 2010-11-04 | Seiko Epson Corp | Temperature compensation type piezoelectric oscillator |
US20150069635A1 (en) * | 2013-09-11 | 2015-03-12 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
-
2019
- 2019-04-03 JP JP2019071258A patent/JP7063302B2/en active Active
-
2020
- 2020-03-11 WO PCT/JP2020/010550 patent/WO2020203123A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188342A (en) * | 2001-12-19 | 2003-07-04 | Sony Corp | Semiconductor device |
JP2004031650A (en) * | 2002-06-26 | 2004-01-29 | Sony Corp | Leadless package and semiconductor device |
JP2006210892A (en) * | 2004-12-27 | 2006-08-10 | Nec Corp | Semiconductor device |
JP2010252210A (en) * | 2009-04-20 | 2010-11-04 | Seiko Epson Corp | Temperature compensation type piezoelectric oscillator |
US20150069635A1 (en) * | 2013-09-11 | 2015-03-12 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP7063302B2 (en) | 2022-05-09 |
WO2020203123A1 (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4086068B2 (en) | Semiconductor device | |
US10290620B2 (en) | Package with SoC and integrated memory | |
TWI622106B (en) | A substrate and the method to fabricate thereof | |
US9484282B2 (en) | Resin-sealed semiconductor device | |
US8619428B2 (en) | Electronic package structure | |
KR101184508B1 (en) | Printed circuit board | |
US8716830B2 (en) | Thermally efficient integrated circuit package | |
KR20150125814A (en) | Semiconductor Package Device | |
JP5222838B2 (en) | Control device | |
US7525182B2 (en) | Multi-package module and electronic device using the same | |
KR20060105403A (en) | Package structure having circuit and composite substrate | |
TW201709461A (en) | Package substrate | |
JP7063302B2 (en) | Electronic device | |
US20220013428A1 (en) | Electronic device | |
JP2006121004A (en) | Power integrated circuit | |
JPH0573079B2 (en) | ||
KR101259851B1 (en) | Chip package and manufacturing method thereof | |
JP6686467B2 (en) | Electronic component heat dissipation structure | |
JPH10247702A (en) | Ball grid array package and printed board | |
JP6200693B2 (en) | Electronic control unit | |
JP2017004997A (en) | Semiconductor device | |
US7479406B1 (en) | Bottom heatslug EPBGA for high thermal performance | |
JP2006135202A (en) | Heat radiating structure for electronic appliance | |
US20240114614A1 (en) | Thermal Conduction - Electrical Conduction Isolated Circuit Board with Ceramic Substrate and Power Transistor Embedded | |
JPH09260796A (en) | Heat radiation structured printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220404 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7063302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |